JP2007103778A - Field effect transistor - Google Patents
Field effect transistor Download PDFInfo
- Publication number
- JP2007103778A JP2007103778A JP2005293627A JP2005293627A JP2007103778A JP 2007103778 A JP2007103778 A JP 2007103778A JP 2005293627 A JP2005293627 A JP 2005293627A JP 2005293627 A JP2005293627 A JP 2005293627A JP 2007103778 A JP2007103778 A JP 2007103778A
- Authority
- JP
- Japan
- Prior art keywords
- cap layer
- layer
- gate electrode
- electron supply
- gan
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
Description
この発明は、窒化物半導体を用いた電界効果型トランジスタに関するものである。 The present invention relates to a field effect transistor using a nitride semiconductor.
窒化物半導体系、特に窒化ガリウム系半導体は高い絶縁破壊電界強度、高い熱伝導率、高い電子飽和速度を有しており、高周波、高出力の高電子移動度トランジスタの構成材料として期待されている。高電子移動度トランジスタ（ＨＥＭＴ： Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ）はヘテロ接合構造のヘテロ接合界面付近に電子が高濃度で蓄積する、いわゆる２次元電子ガスをキャリアとして利用するトランジスタである。２次元電子ガスは、主としてキャリア層に存在し、ドナー不純物を含む電子供給層から空間的に分離されるため、高い電子移動度を有する。従ってＨＥＭＴは高周波特性が優れたトランジスタとなる。窒化ガリウム系のＨＥＭＴでは、電子供給層を窒化アルミニウムガリウム（ＡｌＸＧａ１−ＸＮ（０＜Ｘ＜１））、チャンネル層を窒化ガリウム（ＧａＮ）としたＡｌＸＧａ１−ＸＮ／ＧａＮヘテロ接合構造が良く用いられる。 Nitride semiconductors, especially gallium nitride semiconductors, have high breakdown field strength, high thermal conductivity, and high electron saturation speed, and are expected as materials for high-frequency, high-power, high-electron mobility transistors. . A high electron mobility transistor (HEMT) is a transistor that uses a so-called two-dimensional electron gas as a carrier in which electrons accumulate at a high concentration in the vicinity of a heterojunction interface of a heterojunction structure. The two-dimensional electron gas exists mainly in the carrier layer and is spatially separated from the electron supply layer containing donor impurities, and thus has a high electron mobility. Therefore, the HEMT is a transistor having excellent high frequency characteristics. In a gallium nitride-based HEMT, the electron supply layer is aluminum gallium nitride (Al X Ga 1-X N (0 <X <1)), and the channel layer is Al X Ga 1-X N / GaN. Heterojunction structures are often used.
ＡｌＸＧａ１−ＸＮ／ＧａＮ ＨＥＭＴは、その２次元電子ガスに接続されるソース電極とドレイン電極、及びＡｌＸＧａ１−ＸＮ電子供給層上にショットキー接合特性を有するゲート電極を備え、ゲート電圧から印加される電界によりソース電極とドレイン電極との間に流れる電流を制御することで動作する。このようなゲート電極とＡｌＸＧａ１−ＸＮ間の半導体／金属接合では、ショットキー障壁高さが充分に高くないため、ゲート電極からＡｌＸＧａ１−ＸＮに電子が移動し、ゲートリーク電流が流れやすかった。ゲートリーク電流はトランジスタの効率を下げるだけでなく、高出力時にゲートリーク電流によってＨＥＭＴが破損する原因にもなり、ゲートリーク電流を減少することがＡｌＸＧａ１−ＸＮ／ＧａＮ ＨＥＭＴの信頼性向上に重要である。 The Al X Ga 1-X N / GaN HEMT includes a source electrode and a drain electrode connected to the two-dimensional electron gas, and a gate electrode having Schottky junction characteristics on the Al X Ga 1-X N electron supply layer. The operation is performed by controlling the current flowing between the source electrode and the drain electrode by the electric field applied from the gate voltage. In such a semiconductor / metal junction between the gate electrode and Al X Ga 1-X N, since the Schottky barrier height is not sufficiently high, electrons move from the gate electrode to Al X Ga 1-X N, and the gate Leakage current was easy to flow. The gate leakage current not only lowers the efficiency of the transistor, but also causes the HEMT to be damaged by the gate leakage current at high output, and reducing the gate leakage current can improve the reliability of the Al X Ga 1-X N / GaN HEMT. It is important for improvement.
ゲートリーク電流を減少する方法として、非特許文献１にＡｌＸＧａ１−ＸＮとゲート電極との間にＡｌＸＧａ１−ＸＮより分極の小さいＧａＮキャップ層を挿入することで実効的に障壁高さを改善する試みが示された（例えば、非特許文献１参照）。
As a method for reducing the gate leakage current, in
ゲート電極とＡｌＸＧａ１−ＸＮとの間にＧａＮキャップ層を挟むことで、ゲートリーク電流は改善された。しかし、高出力高周波増幅器の効率や低雑音増幅器の雑音特性を改善するためには、さらにゲートリーク電流を低減することが望まれている。 By sandwiching the GaN cap layer between the gate electrode and Al X Ga 1-X N, the gate leakage current was improved. However, in order to improve the efficiency of the high-output high-frequency amplifier and the noise characteristics of the low-noise amplifier, it is desired to further reduce the gate leakage current.
本発明は、上記のような背景のもとになされたものであり、ゲートリーク電流を極めて低く抑えた電界効果型トランジスタを提供することを目的とする。 The present invention has been made based on the background as described above, and an object thereof is to provide a field effect transistor in which a gate leakage current is extremely low.
基板上に窒化物半導体からなるチャネル層と、前記チャネル層の上部にＡｌ組成比率Ｘ、ただし０＜Ｘ＜１、を有するＡｌＸＧａ１−ＸＮ電子供給層と、前記ＡｌＸＧａ１−ＸＮ電子供給層の上部にゲート電極とを備えた電界効果型トランジスタにおいて、前記ＡｌＸＧａ１−ＸＮ電子供給層と、第１のキャップ層と、第２のキャップ層と、ゲート電極とが順次積層された構造を備え、第１のキャップ層は前記ＡｌＸＧａ１−ＸＮ電子供給層よりもＡｌ組成が多いＡｌ組成比率Ｙ、ただしＸ＜Ｙ≦１、を有するＡｌＹＧａ１−ＹＮからなり、第２のキャップ層は前記第１のキャップ層よりもＡｌ組成が少ないＡｌ組成比率Ｚ、ただし０≦Ｚ＜Ｙ、を有するＡｌＺＧａ１−ＺＮからなることを特徴とする電界効果型トランジスタとした。 A channel layer made of a nitride semiconductor on the substrate, an Al X Ga 1-X N electron supply layer having an Al composition ratio X, but 0 <X <1, above the channel layer, and the Al X Ga 1- In the field effect transistor including a gate electrode on the XN electron supply layer, the Al X Ga 1-X N electron supply layer, the first cap layer, the second cap layer, and the gate electrode The first cap layer has an Al composition ratio Y having a higher Al composition than the Al X Ga 1-X N electron supply layer, where X <Y ≦ 1, Al Y Ga 1 consists -Y N, the second cap layer, comprising the Al Z Ga 1-Z N with <Y, Al composition is small Al composition ratio Z, but 0 ≦ Z than the first cap layer Field-effect type transistor And the.
この発明における、ＡｌＸＧａ１−ＸＮ電子供給層よりもＡｌ組成が多いＡｌ組成比率Ｙ、ただしＸ＜Ｙ≦１、を有するＡｌＹＧａ１−ＹＮからなる第１のキャップ層は、ＡｌＸＧａ１−ＸＮ電子供給層よりも分極が大きくバンドギャップが広い。また、第１のキャップ層よりもＡｌ組成が少ないＡｌ組成比率Ｚ、ただし０≦Ｚ＜Ｙ、を有するＡｌＺＧａ１−ＺＮからなる第２のキャップ層は第１のキャップ層よりも分極が小さく、バンドギャップが狭い。第１のキャップ層をＡｌＸＧａ１−ＸＮ電子供給層側、第２のキャップ層をゲート電極側に積層した構造としたため、ゲート電極と窒化物半導体層との実効的なショットキー障壁高さが高くなり、ゲートリーク電流を低く抑える効果がある。
In the present invention, the first cap layer made of Al Y Ga 1-Y N having an Al composition ratio Y having a larger Al composition than the Al X Ga 1-X N electron supply layer, where X <Y ≦ 1, The polarization is larger and the band gap is wider than that of the Al X Ga 1-X N electron supply layer. The first cap layer Al composition is small Al composition ratio Z than the
以下、本発明の実施の形態に係わる電界効果型トランジスタについて図面を参照して説明する。なお、説明において同一要素または同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。 Hereinafter, a field effect transistor according to an embodiment of the present invention will be described with reference to the drawings. Note that the same reference numerals are used for the same elements or elements having the same function in the description, and redundant description is omitted.
実施の形態１．
図１は実施の形態１の電界効果型トランジスタの構造を模式的に示した断面図である。基板１上に、トランジスタのチャネルを形成するＧａＮチャネル層２、チャネル層に電子を供給するＡｌ組成比率Ｘ、ただし０＜Ｘ＜１、を有するＡｌＸＧａ１−ＸＮ電子供給層３が形成されている。なお、Ａｌ組成比率とは窒化物半導体中の３属元素に対するＡｌの組成比率である。また、ＡｌＸＧａ１−ＸＮ電子供給層と前記ゲート電極との間に、ＡｌＸＧａ１−ＸＮ電子供給層側にＡｌＮキャップ層４と、前記ゲート電極側にＧａＮキャップ層５とが積層された構造を備えている。ＧａＮキャップ層５の上にはゲート電極８を有している。
FIG. 1 is a cross-sectional view schematically showing the structure of the field effect transistor of the first embodiment. A GaN
ＧａＮキャップ層５の上のゲート電極８を挟んで、一方側にはソース電極７があり、反対側にはドレイン電極９がある。ソース電極７とドレイン電極９とはＧａＮチャネル層２とＡｌＸＧａ１−ＸＮ電子供給層３とのヘテロ接合界面付近に生じるＨＥＭＴの２次元電子ガスと電気的に接続される。ソース電極７とドレイン電極９との下側にはＨＥＭＴの２次元電子ガスとの接続抵抗を減少するためにｎ＋領域６を設けている。
There is a
このようなトランジスタの動作は例えば以下のようになる。ソース電極７の電位を０Ｖとして、ドレイン電極９の正の電圧を印加すると、ドレイン電極９からＨＥＭＴの２次元電子ガスを経てソース電極７にトランジスタ電流が流れる。ゲート電極８に印加する電圧を０Ｖから負の方向に増やしていくと、ゲート電極８からの電界によってゲート電極下の２次元電子ガスが減少するため、結果としてトランジスタ電流は減少する。ゲート電極８に印加する電圧をある電圧以下とすることでトランジスタ電流は実質的にゼロとなる。
The operation of such a transistor is as follows, for example. When the potential of the
ゲート電極とＨＥＭＴの２次元電子ガスとは、ＡｌＸＧａ１−ＸＮ電子供給層によって分離されるが、高エネルギーをもった２次元電子ガスなどによってゲート電極にゲートリーク電流が流れる問題がある。ゲートリーク電流はトランジスタの効率を下げるだけでなく、高出力時にゲートリーク電流によってＨＥＭＴが破損する原因にもなり、ゲートリーク電流を減少することがＡｌＸＧａ１−ＸＮ／ＧａＮ ＨＥＭＴの信頼性向上に重要である。 Although the gate electrode and the two-dimensional electron gas of HEMT are separated by the Al X Ga 1-X N electron supply layer, there is a problem that a gate leakage current flows to the gate electrode due to a high-energy two-dimensional electron gas or the like. . The gate leakage current not only lowers the efficiency of the transistor, but also causes the HEMT to be damaged by the gate leakage current at high output, and reducing the gate leakage current can improve the reliability of the Al X Ga 1-X N / GaN HEMT. It is important for improvement.
ゲート電極には通常、窒化物半導体と接した際にショットキー接合特性を有する金属材料が用いられる。ショットキー障壁高さが高いほど、窒化物半導体からゲート電極間に流れるゲートリーク電流を低く抑えることができる。ＡｌＸＧａ１−ＸＮに対してはＮｉやＰｔなどの金属材料が一般に使用される。 The gate electrode is usually made of a metal material having Schottky junction characteristics when in contact with a nitride semiconductor. The higher the Schottky barrier height, the lower the gate leakage current flowing from the nitride semiconductor to the gate electrode. A metal material such as Ni or Pt is generally used for Al X Ga 1-X N.
また、ＡｌＸＧａ１−ＸＮではＡｌの組成比率がＧａの組成比率に比べて高いほどバンドギャップエネルギーが大きくなる。またＡｌＸＧａ１−ＸＮやＧａＮは結晶構造の非対称性から分極を有する材料であり、ＡｌＸＧａ１−ＸＮではＡｌの組成比率が高いほど分極が大きくなる傾向がある。また、ヘテロ接合構造の際には、下地の結晶格子のサイズの影響を受けて応力が発生し、それに伴ってピエゾ分極も発生する。 In Al X Ga 1 -XN, the band gap energy increases as the Al composition ratio is higher than the Ga composition ratio. Al X Ga 1-X N and GaN are materials having polarization due to the asymmetry of the crystal structure. In Al X Ga 1-X N, the higher the Al composition ratio, the larger the polarization. In addition, in the case of a heterojunction structure, stress is generated under the influence of the size of the underlying crystal lattice, and piezo polarization is also generated accordingly.
ゲートリーク電流はゲート電極８からＧａＮチャネル２に電子が移動することで生じる。そこで、ゲート電極とＡｌＸＧａ１−ＸＮ電子供給層との間のエネルギーバンド図を用いて、本発明の効果について説明する。なお、以下では、ＡｌＸＧａ１−ＸＮ電子供給層のＸを０．２、厚みを２０ｎｍとして、キャップ層影響を調べた。図２はＧａＮキャップ層５のみを備えた構造のエネルギーバンド図であり、図３は実施の形態１のＡｌＮキャップ層４がある構造のエネルギーバンド図である。図２および図３において、横軸はＡｌＸＧａ１−ＸＮ／ＧａＮヘテロ界面の位置（０ｎｍとする）から垂直上方にゲート電極までの各層内の位置を示している。図２および図３において、縦軸は各層内の位置における伝導帯のエネルギーレベルを示している。電子の２次元電子ガスは通常、図の左端、横軸の位置＝０ｎｍ以下の位置に主に存在している。図２および図３において、電子がゲート電極８からＧａＮチャネル層２に移動するには、電子が伝導帯のエネルギーが最も高いピークレベル以上のエネルギーを有することが必要である。以下では、エネルギーバンド図において伝導帯のエネルギーが最も高くなるエネルギーレベルを実効的な障壁高さとする。従って、この実効的な障壁高さを高めることが、ゲート電極８からＧａＮチャネル層２に移動するゲートリーク電流を低減するのに効果がある。
The gate leakage current is generated when electrons move from the
図２と図３との比較によって、ＡｌＮキャップ層４を挿入することで実効的な障壁高さが著しく増加する。つまりＡｌＮキャップ層４を挿入することで電子がゲート電極８からＧａＮチャネル層２に移動することが難しくなり、ゲートリーク電流が低減される。
By comparing FIG. 2 with FIG. 3, the effective barrier height is remarkably increased by inserting the
なお、この実効的な障壁高さを高める効果は、本発明のＡｌＸＧａ１−ＸＮ電子供給層側にＡｌＮキャップ層４、ゲート電極側をＧａＮキャップ層５とした構成によって達成されるものであり、例えば、ＡｌＮキャップ層４とＧａＮキャップ層５とを上下逆とした構成では得られない。
Incidentally, the effect of increasing the effective barrier height, that achieved by Al X Ga 1-X N electron supply layer side
ＡｌＮはバンドギャップが大きいという点では、実効的な障壁高さを高める効果があるが、分極が大きい材料でもあるため、その直下の層のエネルギーレベルを下げる作用もある。一方、ＧａＮはバンドギャップが小さい材料であるが、分極が小さいため、その直下の界面のエネルギーレベルを高める作用がある。 AlN has the effect of increasing the effective barrier height in that the band gap is large, but it is also a material having a large polarization, and therefore has the effect of lowering the energy level of the layer immediately below it. On the other hand, GaN is a material with a small band gap, but has a function of increasing the energy level of the interface immediately below it because of its small polarization.
従って、ＡｌＮキャップ層４の上にＧａＮキャップ層５を積層したことにより、ＡｌＮキャップ層４とＧａＮキャップ層５との界面におけるＡｌＮキャップ層４側のエネルギーレベルが高まる効果がある。一方、ＡｌＮキャップ層４とＧａＮキャップ層５とを上下逆とした場合は、ＧａＮキャップ層５とＡｌＮキャップ層４との間が逆に低くなり、必ずしも実効的な障壁高さが高くはならず、むしろＡｌＮキャップ層４のみまたは、ＧａＮキャップ層５のみをキャップ層とした方が良い場合がある。
Therefore, by laminating the
従って、本実施の形態の実効的な障壁高さが高くなったことは、ＡｌＮキャップ層４とＧａＮキャップ層５と単純に組み合わせによるものではなく、ＡｌＸＧａ１−ＸＮ電子供給層側にＡｌＮキャップ層４、ゲート電極側をＧａＮキャップ層５とした構成による効果である。
Therefore, the increase in the effective barrier height of the present embodiment is not simply due to the combination of the
ＡｌＮキャップ層４の厚みをＴＹ、ＧａＮキャップ層５の厚みをＴＺ、ＴＹとＴＺの和、つまりキャップ層全体の厚みをＴＣとする。キャップ層全体の厚みＴＣにＡｌＮキャップ層の厚みＴＹの割合ＴＹ／ＴＣ比と実効的な障壁高さと２次元電子ガス濃度の関係を調べた。図４はＴＹ／ＴＣ比に対する実効的な障壁高さと２次元電子ガス濃度の関係を示したグラフである。図４において、横軸はＡｌＮキャップ層４の厚みの割合であるＴＹ／ＴＣ比を示し、縦軸は実効的な障壁高さ及びキャップ層を含んだ構造の２次元電子ガス濃度である。なお、ＴＣ＝１０ｎｍに固定して計算した。
The thickness of the
図４において、ＴＹ／ＴＣ比＝０の時が、ＡｌＮキャップ層４を挿入しない場合であり、ＴＹ／ＴＣ比＝１の時が、ＡｌＮキャップ層４のみが挿入された場合である。図４よりＡｌＮキャップ層４を挿入しない場合は実効的な障壁高さが約１．８ｅＶに対して、ＴＹ／ＴＣ比が０．０５では実効的な障壁高さが約３．４ｅＶとなった。わずかな厚みのＡｌＮキャップ層を挿入することで実効的な障壁高さが約１．６ｅＶも増加しており、ゲートリーク電流が著しく改善できることを示している。
In FIG. 4, when the TY / TC ratio = 0, the
また、ＡｌＮキャップ層４を挿入することで２次元電子ガス濃度が増加する。これはトランジスタ電流が増加することを示しており、増幅器の高出力化につながる。よって、本発明によればゲートリーク電流を低減するだけでなく、ドレイン電流を増加させることができる。
Further, the two-dimensional electron gas concentration is increased by inserting the
図４において、ＴＹ／ＴＣ比＝１のＡｌＮキャップ層４のみが挿入された場合の実効的な障壁高さが約２．７ｅＶであるのに対して、ＧａＮキャップ層５を挿入すると実効的な障壁高さが徐々に高まる傾向が見られる。ＡｌＸＧａ１−ＸＮ電子供給層側にＡｌＮキャップ層４、ゲート電極側をＧａＮキャップ層５とした構成により、全てのＴＹ／ＴＣ比の領域で、ゲートリーク電流を低減する効果がある。
In FIG. 4, when only the
ＴＹ／ＴＣ比を０から増やしていった場合、つまりＡｌＮキャップ層４の厚みＴＹを増やしていった場合に、あるＴＹ／ＴＣ比で最大となる。従って、ゲートリーク電流を低減するのに最も適したＴＹ／ＴＣ比がある。
When the TY / TC ratio is increased from 0, that is, when the thickness TY of the
そこで、キャップ層全体の厚みＴＣを変えた場合に、実効的な障壁高さが最大となるＴＹ／ＴＣ比と、そのＴＹ／ＴＣ比における実効的な障壁高さとが、どのように変化するかを調べた。図５はＴＣと実効的な障壁高さが最大となるＴＹ／ＴＣ比および、そのＴＹ／ＴＣ比における実効的な障壁高さとの関係を示したグラフである。キャップ層全体の厚みＴＣが増加していくにつれて、実効的な障壁高さが最大となるＴＹ／ＴＣ比は増加するが、キャップ層全体の厚みＴＣが２０ｎｍ以上となると、ほぼ０．５で飽和する傾向を示した。 Therefore, how the TY / TC ratio at which the effective barrier height is maximized and the effective barrier height at the TY / TC ratio change when the thickness TC of the entire cap layer is changed. I investigated. FIG. 5 is a graph showing the relationship between the TY / TC ratio at which the TC and the effective barrier height are maximized, and the effective barrier height at the TY / TC ratio. As the thickness TC of the entire cap layer increases, the TY / TC ratio at which the effective barrier height is maximized increases. Showed a tendency to
ＡｌＮキャップ層４を増やしていって、実効的な障壁高さが徐々に低下する傾向は、ＡｌＸＧａ１−ＸＮ電子供給層３とＡｌＮキャップ層４の界面付近で、フェルミレベル以下のエネルギーレベルが生じる傾向を示している。その場合、ＡｌＸＧａ１−ＸＮ電子供給層３とＡｌＮキャップ層４の界面付近に新たな２次元電子ガスを生じる可能性があり、トランジスタの動作のゲート電圧に対する直線性の低下や、移動度低下などの問題が生じる可能性がある。従って、ＴＹ／ＴＣ比は、あるＴＣに対して実効的な障壁高さが最大となる値以下とすることが望ましい。
The tendency for the effective barrier height to gradually decrease when the
例えば、図５において、ＴＣが２ｎｍ以上の領域では、実効的な障壁高さが最大となるＴＹ／ＴＣ比とＴＣには、おおよそ、
ＴＹ／ＴＣ比＝０．４７−０．９／ＴＣ＋０．０００７ＴＣ
の近似式の関係にあるので、この式を満足するようにＴＹを設定すればよい。
For example, in FIG. 5, in the region where TC is 2 nm or more, the TY / TC ratio and TC at which the effective barrier height is maximized are approximately:
TY / TC ratio = 0.47−0.9 / TC + 0.0007TC
Therefore, TY may be set so as to satisfy this equation.
また、実効的な障壁高さがＡｌＮのバンドギャップ６．１ｅＶ以上となるとホールが発生し、余分な電流となる。図５のように、ＴＣを１７ｎｍより大きく、ＴＹ／ＴＣ比を約０．４５とすると、実効的な障壁高さは６．１ｅＶより大きくなる。従って、実効的な障壁高さが最大となるＴＹ／ＴＣ比とする場合は、キャップ層全体の膜厚ＴＣは１７ｎｍ以下とすることが望ましい。 Further, when the effective barrier height is equal to or higher than the band gap of AlN of 6.1 eV, holes are generated and an extra current is generated. As shown in FIG. 5, when the TC is larger than 17 nm and the TY / TC ratio is about 0.45, the effective barrier height is larger than 6.1 eV. Therefore, when the TY / TC ratio has the maximum effective barrier height, the film thickness TC of the entire cap layer is desirably 17 nm or less.
なお、実施の形態１ではＡｌＸＧａ１−ＸＮ電子供給層３の上に、ＡｌＮキャップ層４とＧａＮキャップ層５とを積層したが、ＡｌＮキャップ層４のかわりにＡｌＸＧａ１−ＸＮ電子供給層３よりもＡｌ組成が多いＡｌ組成比率Ｙ、ただしＸ＜Ｙ≦１、を有するＡｌＹＧａ１−ＹＮ層、ＧａＮキャップ層５のかわりにＡｌＹＧａ１−ＹＮ層よりもＡｌ組成が少ないＡｌ組成比率Ｚ、ただし０≦Ｚ＜Ｙ、を有するＡｌＺＧａ１−ＺＮ層であっても良い。すなわち、ＡｌＸＧａ１−ＸＮ電子供給層３の上電子供給層より分極が大きくバンドギャップが広いＡｌＹＧａ１−ＹＮ層、その上にはＡｌＹＧａ１−ＹＮ層より分極が小さく、バンドギャップが狭いＡｌＺＧａ１−ＺＮ層を積層する構成であれば同様に本発明の効果は得られる。しかし、ＡｌＮキャップ層４とＧａＮキャップ層５とを用いた場合が効果が顕著であり、また製造が容易である。
In the first embodiment, the
図６は実施の形態１の電界効果型トランジスタの製造工程おける各工程後の断面図である。まず、図６（ａ）に示すようにＭＯＣＶＤ （Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ） 法や、ＭＢＥ（Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）法等を使い、基板１上にＧａＮチャネル層２、ＡｌＸＧａ１−ＸＮ電子供給層３を結晶成長させる。ここで、基板１は例えばＳｉＣ基板を利用できるが、他にＳｉ基板、ＧａＮ基板、サファイア基板、ＡｌＮ基板等も使用できる。また、ＧａＮチャネル層２は厚さ３μｍ以下で不純物濃度１×１０１９ｃｍ−３以下の結晶、ＡｌＸＧａ１−ＸＮ電子供給層３は厚さ１０〜４０ｎｍで不純物濃度１×１０１９ｃｍ−３以下の結晶を典型的に用いる。
FIG. 6 is a cross-sectional view after each step in the manufacturing process of the field effect transistor according to the first embodiment. First, as shown in FIG. 6A, a
ＡｌＸＧａ１−ＸＮ電子供給層３の上にＡｌＮキャップ層４、ＧａＮキャップ層５を形成する。これらのキャップ層はＧａＮチャネル層２、ＡｌＸＧａ１−ＸＮ電子供給層３を形成するのと同じ方法（ＭＯＣＶＤ、ＭＢＥ法）で作製できるので、結晶成長を中断することなしに連続して形成できる。また、キャップ層は結晶である必要はない。また、ＡｌＸＧａ１−ＸＮ電子供給層３を形成したのち、スパッタ法でキャップ層のみを形成しても良い。また、キャップ層の膜厚はトランジスタの相互コンダクタンスをあまり下げないためにはＡｌＸＧａ１−ＸＮ電子供給層３の膜厚より薄いことが望ましい。また、キャップ層の不純物濃度は不純物によるリーク電流を抑制するために５×１０１８ｃｍ−３以下とすることが望ましい。不純物の種類はｎ型を示すものであればＳｉ、Ｏ等の不純物、窒素原子の空孔等で良い。
An
次に図６（ｂ）に示すようにソース電極７、ドレイン電極９が形成される部分の下のＧａＮキャップ層５からＧａＮチャネル層２までの領域に不純物を導入し、ｎ＋領域６を形成する。これによりソース電極７／ドレイン電極９からＧａＮチャネル層２の寄生抵抗が低減される。ｎ＋領域６はＳｉ、Ｏ、Ｇｅ等のｎ型不純物となるイオンを注入したのち、熱処理で電気的に活性化させる注入ドーピング技術により形成できる。また、ｎ＋領域となる部分をエッチングで除去し、ｎ＋の半導体を再成長させる方法も利用できる。
Next, as shown in FIG. 6B, impurities are introduced into the region from the
次に図６（ｃ）に示すようにソース電極７、ドレイン電極９を形成する。まず、Ａｌなどの金属をリフトオフ法によりパターニングした後、熱処理し、オーミック接合を作製する。熱処理を行わない場合であっても良好なオーミック接合が形成できる場合は、熱処理は必要ない。
Next, as shown in FIG. 6C, a
次に図６（ｄ）に示すようにゲート電極を形成する。ゲート電極としてはｎ型窒化物半導体とショットキー接合を形成する金属であれば良い。例えば、Ｐｔ、Ｎｉ等の仕事関数の高い金属、シリサイド、ＷＮ等の窒化金属が窒化物半導体と接している構造である。ゲート電極を形成するためにはリフトオフ法を用いることができる。また、ゲート電極を全面に蒸着した後、ゲート電極部分をフォトレジストで被い、その他の部分をエッチングで除去する方法でも良い。ここではソース・ドレイン電極を形成した後、ゲート電極を形成する方法を説明したが、ゲート電極を形成後、ソース・ドレイン電極を形成しても本発明の効果は失われない。また、ゲート電極、ソース・ドレイン電極が同じ金属を使用できる場合、ゲートとソース・ドレイン電極を同時に形成しても良い。 Next, a gate electrode is formed as shown in FIG. The gate electrode may be any metal that forms a Schottky junction with the n-type nitride semiconductor. For example, a structure in which a metal having a high work function such as Pt or Ni, or a metal nitride such as silicide or WN is in contact with the nitride semiconductor. A lift-off method can be used to form the gate electrode. Alternatively, after the gate electrode is deposited on the entire surface, the gate electrode portion may be covered with a photoresist and the other portions may be removed by etching. Here, the method of forming the gate electrode after forming the source / drain electrode has been described, but the effect of the present invention is not lost even if the source / drain electrode is formed after forming the gate electrode. When the same metal can be used for the gate electrode and the source / drain electrode, the gate and the source / drain electrode may be formed simultaneously.
ここでは、実施の形態１の電界効果型トランジスタに関る部分の製造工程を説明した。実際には素子分離、保護膜形成、配線、めっき（エアーブリッジ）等のプロセスを経て増幅器が作製される。 Here, the manufacturing process of the portion related to the field effect transistor of the first embodiment has been described. In practice, an amplifier is manufactured through processes such as element isolation, protective film formation, wiring, and plating (air bridge).
実施の形態２．
実施の形態１においてはＡｌＮキャップ層４およびＧａＮキャップ層５がソース電極７下からドレイン電極９下まで存在する例について説明した。本発明ではＡｌＮキャップ層４およびＧａＮキャップ層５は少なくともゲート電極８下にあれば、ゲートリーク電流を低減する効果が得られる。
In the first embodiment, the example in which the
図７は実施の形態２の電界効果型トランジスタの構造を模式的に示した断面図である。図７のように、実施の形態２では、実施の形態１の図１のＡｌＮキャップ層４およびＧａＮキャップ層５が、ゲート電極８の下からゲート電極８とドレイン電極９との間まで存在するようにした。また図８は実施の形態２の変形例の電界効果型トランジスタの構造を模式的に示した断面図である。図８のように、ＡｌＮキャップ層４およびＧａＮキャップ層５はゲート電極８の下にのみ存在していても良い。
FIG. 7 is a cross-sectional view schematically showing the structure of the field effect transistor of the second embodiment. As shown in FIG. 7, in the second embodiment, the
これらの構造においては、ソース電極７およびドレイン電極９の下に、キャップ層の構造が無いため、実施の形態１に比べて、ソース電極７およびドレイン電極と２次元電子ガスとのオーミック抵抗を低減できる効果がある。また、特に図７のようにゲート電極８とドレイン電極９との間まで存在するように配置することで、その部分の電界集中が緩和され、耐圧が向上することにも効果がある。
In these structures, since there is no cap layer structure under the
図９は実施の形態２の電界効果型トランジスタの製造工程における各工程後の断面図である。図９（ａ）は実施の形態１の図６（ａ）から図６（ｂ）までと同じ工程でｎ＋領域６を形成した状態と同じである。次に図９（ｂ）に示すようにＡｌＮキャップ層４およびＧａＮキャップ層５を残す領域にフォトレジスト１１をパターン形成する。次にドライエッチングでフォトレジスト１１に被覆されていないＡｌＮキャップ層４およびＧａＮキャップ層５を除去、フォトレジスト１１を取り除き、図９（ｃ）に示すような、部分的にＡｌＮキャップ層４およびＧａＮキャップ層５の積層構造が残った形状を得る。
FIG. 9 is a cross-sectional view after each step in the manufacturing process of the field effect transistor according to the second embodiment. FIG. 9A is the same as the state in which the n + region 6 is formed in the same process as in FIGS. 6A to 6B of the first embodiment. Next, as shown in FIG. 9B, a photoresist 11 is patterned in a region where the
次に図９（ｄ）のように、実施の形態１の図６（ｃ）、図６（ｄ）と同様の工程により、ｎ＋領域６の上にソース電極７、ドレイン電極９、および部分的に残ったＡｌＮキャップ層４およびＧａＮキャップ層５の積層構造の上にゲート電極８を形成することにより実施の形態２の電界効果型トランジスタが得られる。なお、実施の形態２における電極金属、結晶成長方法等は実施の形態１で説明した方法が利用できる。
Next, as shown in FIG. 9D, the
なお、上記の実施の形態１および実施の形態２ではチャンネル層をＧａＮチャンネル層２、電子供給層をＡｌＸＧａ１−ＸＮ電子供給層３としたが、他のチャンネル層や電子供給層であってもよい。例えばチャネル層、電子供給層の一方または両方にＩｎを含んだＧａＮまたはＡｌＸＧａ１−ＸＮを用いても本発明の効果がある。
In the first and second embodiments described above, the channel layer is the
１ 基板、２ ＧａＮチャネル層、３ ＡｌＸＧａ１−ＸＮ電子供給層、４ ＡｌＮキャップ層、５ ＧａＮキャップ層、６ ｎ＋領域、７ ソース電極、８ ゲート電極、９ ドレイン電極、１０ 鎖線、１１ フォトレジスト。 1 substrate, 2 GaN channel layer, 3 Al X Ga 1-X N electron supply layer, 4 AlN cap layer, 5 GaN cap layer, 6 n + region, 7 source electrode, 8 gate electrode, 9 drain electrode, 10 chain line, 11 Photoresist.
Claims (2)
前記ＡｌＸＧａ１−ＸＮ電子供給層と、第１のキャップ層と、第２のキャップ層と、ゲート電極とが順次積層された構造を備え、
前記第１のキャップ層は前記ＡｌＸＧａ１−ＸＮ電子供給層よりもＡｌ組成が多いＡｌ組成比率Ｙ、ただしＸ＜Ｙ≦１、を有するＡｌＹＧａ１−ＹＮからなり、
前記第２のキャップ層は前記第１のキャップ層よりもＡｌ組成が少ないＡｌ組成比率Ｚ、ただし０≦Ｚ＜Ｙ、を有するＡｌＺＧａ１−ＺＮからなることを特徴とする電界効果型トランジスタ。 A channel layer made of a nitride semiconductor on a substrate, the top of the Al composition ratio X of the channel layer, but 0 <X <1, and Al X Ga 1-X N electron supply layer with the Al X Ga 1- In a field effect transistor having a gate electrode on the XN electron supply layer,
A structure in which the Al X Ga 1-X N electron supply layer, a first cap layer, a second cap layer, and a gate electrode are sequentially stacked;
The first cap layer is made of Al Y Ga 1-Y N having an Al composition ratio Y having a higher Al composition than the Al X Ga 1-X N electron supply layer, where X <Y ≦ 1,
The field-effect second cap layer, characterized in that it consists of Al Z Ga 1-Z N with <Y, Al composition is small Al composition ratio Z, but 0 ≦ Z than the first cap layer Transistor.
The field effect transistor according to claim 1, wherein the first cap layer is an AlN layer, and the second cap layer is a GaN layer.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005293627A JP2007103778A (en) | 2005-10-06 | 2005-10-06 | Field effect transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005293627A JP2007103778A (en) | 2005-10-06 | 2005-10-06 | Field effect transistor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2007103778A true JP2007103778A (en) | 2007-04-19 |
Family
ID=38030402
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005293627A Pending JP2007103778A (en) | 2005-10-06 | 2005-10-06 | Field effect transistor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2007103778A (en) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009033041A (en) * | 2007-07-30 | 2009-02-12 | Sharp Corp | Heterojunction field-effect transistor and manufacturing method thereof |
| US8410794B2 (en) | 2008-06-25 | 2013-04-02 | 3M Innovative Properties Company | Operator identifying apparatus, operator identifying method and vehicle-mounted apparatus |
| WO2014024310A1 (en) * | 2012-08-10 | 2014-02-13 | 日本碍子株式会社 | Semiconductor element, hemt element, and method for manufacturing semiconductor element |
| KR101365302B1 (en) | 2011-09-29 | 2014-02-19 | 후지쯔 가부시끼가이샤 | Compound semiconductor device and method for fabricating the same |
| JP2016127110A (en) * | 2014-12-26 | 2016-07-11 | 富士通株式会社 | Compound semiconductor device and manufacturing method of the same |
| JP2018533837A (en) * | 2015-12-29 | 2018-11-15 | チャイナ エレクトロニクス テクノロジー グループ コーポレーション ナンバー ５５ リサーチ インスティチュートＣｈｉｎａ Ｅｌｅｃｔｒｏｎｉｃｓ Ｔｅｃｈｎｏｌｏｇｙ Ｇｒｏｕｐ Ｃｏｒｐｏｒａｔｉｏｎ Ｎｏ． ５５ Ｒｅｓｅａｒｃｈ Ｉｎｓｔｉｔｕｔｅ | AlGaN / GaN high electron mobility transistor |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10223901A (en) * | 1996-12-04 | 1998-08-21 | Sony Corp | Field effect transistor and manufacture of the same |
| JP2000277536A (en) * | 1999-03-29 | 2000-10-06 | Nec Corp | Field-effect transistor |
| JP2003257999A (en) * | 2002-03-01 | 2003-09-12 | National Institute Of Advanced Industrial & Technology | Hetero-junction field effect transistor using nitride semiconductor material |
| JP2005183551A (en) * | 2003-12-17 | 2005-07-07 | Nec Corp | Semiconductor device, field effect transistor, and method for manufacturing same |
-
2005
- 2005-10-06 JP JP2005293627A patent/JP2007103778A/en active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10223901A (en) * | 1996-12-04 | 1998-08-21 | Sony Corp | Field effect transistor and manufacture of the same |
| JP2000277536A (en) * | 1999-03-29 | 2000-10-06 | Nec Corp | Field-effect transistor |
| JP2003257999A (en) * | 2002-03-01 | 2003-09-12 | National Institute Of Advanced Industrial & Technology | Hetero-junction field effect transistor using nitride semiconductor material |
| JP2005183551A (en) * | 2003-12-17 | 2005-07-07 | Nec Corp | Semiconductor device, field effect transistor, and method for manufacturing same |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009033041A (en) * | 2007-07-30 | 2009-02-12 | Sharp Corp | Heterojunction field-effect transistor and manufacturing method thereof |
| US8410794B2 (en) | 2008-06-25 | 2013-04-02 | 3M Innovative Properties Company | Operator identifying apparatus, operator identifying method and vehicle-mounted apparatus |
| KR101365302B1 (en) | 2011-09-29 | 2014-02-19 | 후지쯔 가부시끼가이샤 | Compound semiconductor device and method for fabricating the same |
| WO2014024310A1 (en) * | 2012-08-10 | 2014-02-13 | 日本碍子株式会社 | Semiconductor element, hemt element, and method for manufacturing semiconductor element |
| US9478650B2 (en) | 2012-08-10 | 2016-10-25 | Ngk Insulators, Ltd. | Semiconductor device, HEMT device, and method of manufacturing semiconductor device |
| JP2016127110A (en) * | 2014-12-26 | 2016-07-11 | 富士通株式会社 | Compound semiconductor device and manufacturing method of the same |
| JP2018533837A (en) * | 2015-12-29 | 2018-11-15 | チャイナ エレクトロニクス テクノロジー グループ コーポレーション ナンバー ５５ リサーチ インスティチュートＣｈｉｎａ Ｅｌｅｃｔｒｏｎｉｃｓ Ｔｅｃｈｎｏｌｏｇｙ Ｇｒｏｕｐ Ｃｏｒｐｏｒａｔｉｏｎ Ｎｏ． ５５ Ｒｅｓｅａｒｃｈ Ｉｎｓｔｉｔｕｔｅ | AlGaN / GaN high electron mobility transistor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6174874B2 (en) | Semiconductor device | |
| JP4744109B2 (en) | Semiconductor device and manufacturing method thereof | |
| TWI431770B (en) | Semiconductor device and method for manufacturing the same | |
| JP5580602B2 (en) | Cascode circuit using depletion mode GaN-based FET | |
| JP5342152B2 (en) | Gallium nitride epitaxial crystal and method for producing the same | |
| JP5495257B2 (en) | Group III nitride field effect transistor and method of manufacturing the same | |
| US9589951B2 (en) | High-electron-mobility transistor with protective diode | |
| KR101092467B1 (en) | Enhancement normally off nitride semiconductor device and manufacturing method thereof | |
| US8330187B2 (en) | GaN-based field effect transistor | |
| US20120061729A1 (en) | Nitride semiconductor device and method for fabricating the same | |
| JPWO2005015642A1 (en) | Semiconductor device and manufacturing method thereof | |
| JP2006339561A (en) | Field-effect transistor and its manufacturing method | |
| JP2009231508A (en) | Semiconductor device | |
| JP2007311733A (en) | Field-effect transistor | |
| JP2006279032A (en) | Semiconductor device and manufacturing method thereof | |
| JP2008004720A (en) | Hetero-structure field effect transistor using nitride semiconductor | |
| JP2011044647A (en) | Group-iii nitride-based field-effect transistor and method of manufacturing the same | |
| JP2010206020A (en) | Semiconductor device | |
| KR20150051822A (en) | High electron mobility transistor and method of manufacturing the same | |
| JP2009032713A (en) | NITRIDE SEMICONDUCTOR TRANSISTOR IN WHICH GaN IS MADE AS CHANNEL LAYER, AND ITS MANUFACTURING METHOD | |
| TWI641133B (en) | Semiconductor cell | |
| JP2009026975A (en) | Semiconductor apparatus | |
| JP2010258313A (en) | Field-effect transistor and manufacturing method thereof | |
| JP2005235935A (en) | High electron mobility transistor | |
| JP2007103778A (en) | Field effect transistor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071109 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110630 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110705 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20111101 |