JP2003235244A - Ｐｆｍ制御チャージポンプ用ラッシュカレント制限及びノイズ低減回路 - Google Patents

Ｐｆｍ制御チャージポンプ用ラッシュカレント制限及びノイズ低減回路

Info

Publication number
JP2003235244A
JP2003235244A JP2002029345A JP2002029345A JP2003235244A JP 2003235244 A JP2003235244 A JP 2003235244A JP 2002029345 A JP2002029345 A JP 2002029345A JP 2002029345 A JP2002029345 A JP 2002029345A JP 2003235244 A JP2003235244 A JP 2003235244A
Authority
JP
Japan
Prior art keywords
circuit
voltage
charge pump
input voltage
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2002029345A
Other languages
English (en)
Inventor
Toshiki Ishii
敏揮 石井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Priority to JP2002029345A priority Critical patent/JP2003235244A/ja
Priority to TW092101995A priority patent/TWI261967B/zh
Priority to CNB031107354A priority patent/CN100361377C/zh
Priority to US10/358,837 priority patent/US6744224B2/en
Publication of JP2003235244A publication Critical patent/JP2003235244A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/08—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
    • G01R19/16504—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the components employed
    • G01R19/16519—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the components employed using FET's
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/32—Means for protecting converters other than automatic disconnection

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Dc-Dc Converters (AREA)
  • Electronic Switches (AREA)

Abstract

(57)【要約】 【課題】 ラッシュ電流とノイズの発生を抑制し、PFM
制御チャージポンプ回路と同じ入力電源に接続されてい
る他の回路が誤動作するのを防ぐＰＦＭ制御チャージポ
ンプ用ラッシュカレント制限及びノイズ低減回路の提
供。 【解決手段】 ＰＦＭ制御チャージポンプ回路１５の内
部に入力電圧を検出する入力電圧検出回路８を設け、ま
た入力電圧検出回路８の信号を受けてチャージポンプの
スイッチトランジスタのゲート電圧を抑制するゲート電
圧制御回路７、７ａによりゲート端子とソース端子の電
位差を小さくしてラッシュ電流値を抑制し、電流を減ら
してノイズの発生を防ぐ。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、PFM制御チャー
ジポンプ回路のラッシュカレントを制限し、更にノイズ
を低減するチャージポンプ用ラッシュカレント制限及び
ノイズ低減回路に関する。
【０００２】
【従来の技術】従来、図２に示すPFM制御チャージポン
プ回路において、電源起動時もしくは動作起動時(ON時)
には入力電源から大きなラッシュ電流がポンプ容量もし
くは出力容量へ流れていた。また、PFM制御の場合、通
常の発振サイクルにおいても入力電圧の変化により動作
時のピーク電流が大きくなりGND電位が変動することに
よりノイズの発生源となっていた。
【０００３】
【発明が解決しようとする課題】しかし、従来のPFM制
御チャージポンプ回路では、電源起動時に大きなラッシ
ュカレントを生じる。また、通常動作時においても入力
電圧の変化により大きな電流を生じていた為、入力電源
の電圧降下や、ノイズの発生源となることでチャージポ
ンプと同じ入力電源に接続されている他の回路が誤動作
する可能性があった。
【０００４】
【課題を解決するための手段】上記課題を解決するため
に、この発明はPFM制御チャージポンプ回路の内部に入
力電圧を検出する電圧検出回路を設け、また入力電圧検
出回路の信号を受けてチャージポンプのスイッチトラン
ジスタのゲート電圧を抑制することによりゲート端子と
ソース端子の電位差を小さくしてラッシュ電流値を抑制
し、電流を減らすことで同時にノイズの発生を防ぐ。
【０００５】
【発明の実施の形態】本発明は、PFM制御チャージポン
プ回路の内部に入力電圧を検出する電圧検出回路を設
け、さらに入力電圧検出回路の信号を受けてチャージポ
ンプのスイッチトランジスタのゲート電圧を抑制するよ
うにした。従って、入力電圧が変動してもラッシュカレ
ントを最小限におさえ、電流を抑制することでノイズの
発生も抑制する。これにより、同じ入力電源に接続され
ている他の回路が誤動作するおそれもなくなる。
【０００６】
【実施例】以下に、本発明のPFM制御チャージポンプ用
ラッシュカレント制限及びノイズ低減回路の実施例を図
面に基づいて説明する。図１は、本発明の実施形態のPF
M制御チャージポンプ用ラッシュカレント制限及びノイ
ズ低減回路を示す構成図である。ここで、チャージポン
プ回路15は、ポンプコンデンサ4及び出力コンデンサ3へ
電荷を供給するドライバー回路5と前記ドライバー回路
5、５ａを駆動するゲート電圧制御回路7、７ａ、PFM制
御回路6、入力電圧検出回路8から構成される。
【０００７】次に、図１における動作を説明する。電源
端子1に高い電圧が印加された起動時の場合、入力電圧
検出回路8によって入力電圧が検出されその信号がゲー
ト電圧制御回路7、７ａに送られる。これにより、ドラ
イバー回路5、５ａのそれぞれのスイッチのゲート端子
と、それぞれのスイッチの電源端子１側及びＧＮＤ端子
側のソース端子の電位差が小さくなるように調節され
る。これにより、高い電源電圧が電源端子１に印加され
ても、ポンプコンデンサ4、若しくは出力コンデンサ3に
大きなラッシュ電流が流れることを防止し、更には電源
電圧の降下やノイズの発生によって他の回路の誤動作す
るおそれがなくなる。
【０００８】又、通常動作時においてもドライバー回路
5、５ａの電流を制限することで高い電源電圧が印加さ
れてもポンプコンデンサ４若しくは出力コンデンサ3に
大きなラッシュ電流が流れることを防止し、更には、電
源電圧の降下やノイズの発生によって他の回路の誤動作
するおそれがなくなる。
【０００９】図３は、本発明の実施形態のPFM制御チャ
ージポンプ用ラッシュカレント制限及びノイズ低減回路
を示す構成図である。ここで、PFM制御チャージポンプ
用ラッシュカレント制限及びノイズ低減回路は、ポンプ
コンデンサ4及び出力コンデンサ3へ電荷を供給するドラ
イバー回路５、５ａと、前記ドライバー回路５、５ａを
駆動するゲート電圧制御回路７、７ａ、P FM制御回路
６、入力電圧を検出する入力電圧検出回路８が検出抵抗
10、コンパレータ11及び基準電圧12から構成されるチャ
ージポンプ回路15から構成される。
【００１０】次に、図３において動作を説明する。電源
端子1に高い電圧が印加された起動時の場合、検出抵抗1
0と基準電圧12の電圧をコンパレータ11で比較を行うこ
とで特定の電圧を検出する入力電圧検出回路8によって
入力電圧が検出されその信号がゲート電圧制御回路７、
７ａに送られる。
【００１１】ここで、ゲート電圧制御回路７、７ａの例
を図４に示す。図４において、１３は、Ｐ型ＭＯＳトラ
ンジスタであり、１４はＮ型ＭＯＳトランジスタであ
り、１６は、ゲート電圧制御回路の入力端子であり、１
７は、ゲート電圧制御回路の出力端子であり、１８はゲ
ート電圧制御回路の入力電圧検出信号入力端子である。
【００１２】図に示すように、直列に接続されたトラン
ジスタ１３、１４の共有されたゲート電極に入力端子１
６が接続されており、該トランジスタ１３、１４の接続
点で出力端子１７が接続されている。更に、前記トラン
ジスタ１４とＧＮＤ端子の間にＮ型ＭＯＳトランジスタ
１４が並列に接続されており、一方の該トランジスタ１
４はゲート端子とドレイン端子が接続されており、他の
トランジスタ１４のゲート端子が入力電圧検出信号入力
端子１８に接続されている。尚、ゲート電圧制御回路の
入力端子16にはＰＦＭ制御回路の信号が入力されるもの
であり、ゲート電圧制御回路の出力端子１７からはドラ
イバー回路５、５ａにゲート電圧を制御する信号が出力
され、又、ゲート電圧制御回路の入力電圧検出信号入力
端子18には、入力電圧検出回路８からの信号が入力され
るものである。
【００１３】これにより、ドライバー回路5、５ａのそ
れぞれのスイッチのゲート端子と、それぞれのスイッチ
の電源端子１側及びＧＮＤ端子側のソース端子の電位差
が小さくなるように調節される。従って、電源端子１に
高い電源電圧が印加されてもポンプコンデンサ4もしく
は出力コンデンサ3に大きなラッシュ電流が流れること
を防止し、電源電圧の降下やノイズの発生によって他の
回路の誤動作するおそれがなくなる。また、通常動作時
においても、ドライバー回路5の電流を制限することで
高い電源電圧が印加されてもポンプコンデンサ４、若し
くは、出力コンデンサ３に大きなラッシュ電流が流れる
ことを防止し、電源電圧の降下やノイズの発生によって
他の回路の誤動作するおそれがなくなる。
【００１４】図５は、本発明の実施形態のPFM制御チャ
ージポンプ用ラッシュカレント制限及びノイズ低減回路
を示す構成図である。ここで、PFM制御チャージポンプ
用ラッシュカレント制限及びノイズ低減回路は、ポンプ
コンデンサ4及び出力コンデンサ3へ電荷を供給するドラ
イバー回路５、５ａ、前記ドライバー回路５、５ａを駆
動するゲート電圧制御回路７、７ａがn個のP型MOSトラ
ンジスタ13とn個のN型MOSトランジスタから構成され、
PFM制御回路6、入力電圧を検出する入力電圧検出回路8
がn個の検出抵抗10、コンパレータ11及び基準電圧12か
ら構成されるチャージポンプ回路15から構成される。
尚、入力電圧回路８の第ｋ（１≦ｋ≦ｎ）目のコンパレ
ータ１１から出力された信号ｋは、ゲート電圧制御回路
７、７ａの第ｋ番目の入力電圧検出回路に入力されてい
る。
【００１５】次に、図５において動作を説明する。電源
端子1に高い電圧が印加された起動時の場合、n個の検出
抵抗10と基準電圧12の電圧をn個のコンパレータ11でそ
れぞれ比較を行うことでn個の特定電圧を検出する入力
電圧検出回路8によってn個入力電圧が検出されそのn個
の信号がゲート電圧制御回路７、７ａに送られる。ゲー
ト電圧制御回路はプリドライバーインバータ回路のP型M
OSトランジスタ13、若しくは、N型MOSトランジスタ14の
ソース端子にn個のゲート端子とドレイン端子が接続さ
れたP型MOSトランジスタ13、若しくは、N型MOSトランジ
スタを接続して構成されている。この前記ゲート端子と
ドレイン端子が接続されたP型MOSトランジスタ13もしく
はN型MOSトランジスタ14に並列にP型MOSトランジスタ13
もしくはN型MOSトランジスタ14のスイッチを接続し、前
記P型MOSトランジスタ13もしくはN型MOSトランジスタ14
のゲート端子に前記入力電圧検出回路8のn個の信号を送
り、特定の電源電圧個々にゲート端子に印加される電圧
を可変させる。これにより、特定の電源電圧に対して、
ドライバー回路5、５ａのそれぞれのスイッチのゲート
端子と、それぞれのスイッチの電源端子１側及びＧＮＤ
端子側のソース端子の電位差が小さくなるように調節さ
れる。従って、電源端子１に高い電源電圧が印加されて
もポンプコンデンサ4もしくは出力コンデンサ3に大きな
ラッシュ電流が流れることを防止し、電源電圧の降下や
ノイズの発生によって他の回路の誤動作するおそれがな
くなる。
【００１６】又、通常動作時においても、特定の電源電
圧に対して、ドライバー回路５、５ａの電流を制限する
ことで高い電源電圧が電源端子１に印加されてもポンプ
コンデンサ4もしくは出力コンデンサ3に大きなラッシュ
電流が流れることを防止し、電源電圧の降下やノイズの
発生によって他の回路の誤動作するおそれがなくなる。
【００１７】
【発明の効果】以上説明したように、この発明は、ラッ
シュ電流とノイズの発生を抑制し、PFM制御チャージポ
ンプ回路と同じ入力電源に接続されている他の回路が誤
動作するのを防ぐ効果がある。
【図面の簡単な説明】
【図１】本発明の実施の形態のPFM制御チャージポンプ
用ラッシュカレント制限及びノイズ低減回路を示す構成
図である。
【図２】従来のチャージポンプ回路の構成図である。
【図３】本発明の実施の形態のPFM制御チャージポンプ
用ラッシュカレント制限及びノイズ低減回路を示す構成
図である。
【図４】ゲート電圧制御回路の具体例を示す構成図であ
る。
【図５】本発明の実施の形態のPFM制御チャージポンプ
用ラッシュカレント制限及びノイズ低減回路を示す構成
図である。
【符号の説明】
1 電源端子 2 出力端子 3 出力コンデンサ 4 ポンプコンデンサ ５、５ａ ドライバー回路 6 PFM制御回路 ７、７ａ ゲート電圧制御回路 8 入力電圧検出回路 9 プリドライバー 10 検出抵抗 11コンパレータ 12基準電圧 13 P型MOSトランジスタ 14 N型MOSトランジスタ 15 チャージポンプ回路 16 ゲート電圧制御回路の入力端子 17 ゲート電圧制御回路の出力端子 18 ゲート電圧制御回路の入力電圧検出信号入力端子
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5H730 AA02 AS04 BB02 BB57 DD04 DD12 DD13 DD26 FD11 FD13 FG07 XC17 XX15 5J055 AX00 AX25 BX16 EX01 EX07 EY01 EY10 EY21 EZ00 EZ07 EZ10 FX18 FX19 FX32 GX01 GX02

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 電源端子からの入力電圧を検出する入力
    電圧検出回路と、ポンプコンデンサ又は出力コンデンサ
    に電荷を供給するドライバー回路と、前記ドライバー回
    路を駆動するゲート電圧制御回路と、を有し、 前記ドライバー回路は、ポンプコンデンサ又は出力コン
    デンサへの電荷の供給量を調節するスイッチトランジス
    タを有し、 前記ゲート電圧制御回路は、前記入力電圧検出回路から
    の信号を受けて前記ドライバー回路の前記スイッチトラ
    ンジスタのゲート電圧を可変させる信号を出力すること
    を特徴とするPFM制御チャージポンプ用ラッシュカレン
    ト制限及びノイズ低減回路。
  2. 【請求項２】 前記入力電圧検出回路は、検出抵抗と基
    準電圧とコンパレータとを備え、 前記入力電圧検出回路は前記入力電圧を、前記コンパレ
    ータが前記検出抵抗で設定された電圧値と、前記基準電
    圧とを比較して出力された信号により検出することを特
    徴とする請求項１記載のPFM制御チャージポンプ用ラッ
    シュカレント制限及びノイズ低減回路。
  3. 【請求項３】 前記ゲート電圧制御回路は、P型ＭＯＳ
    トランジスタもしくはN型ＭＯＳトランジスタのソース
    端子にn個のドレイン端子とゲート端子を接続したP型Ｍ
    ＯＳトランジスタもしくはN型ＭＯＳトランジスタが挿
    入されており、前記ドレイン端子とゲート端子を接続し
    たP型もしくはN型ＭＯＳトランジスタと並列にプリチャ
    ージ回路用のスイッチトランジスタがn個接続されてお
    り、 前記プリチャージ回路用のスイッチトランジスタを、n
    個の前記入力電圧検出回路から受けた信号によってONま
    たはOFFさせることにより、前記ドライバー回路のスイ
    ッチトランジスタのゲート電圧を制御することを特徴と
    する請求項１又は２に記載のPFM制御チャージポンプ用
    ラッシュカレント制限及びノイズ低減回路。
JP2002029345A 2002-02-06 2002-02-06 Ｐｆｍ制御チャージポンプ用ラッシュカレント制限及びノイズ低減回路 Withdrawn JP2003235244A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2002029345A JP2003235244A (ja) 2002-02-06 2002-02-06 Ｐｆｍ制御チャージポンプ用ラッシュカレント制限及びノイズ低減回路
TW092101995A TWI261967B (en) 2002-02-06 2003-01-29 Rush current limiting circuit for a PFM control charge pump
CNB031107354A CN100361377C (zh) 2002-02-06 2003-01-31 用于脉冲频率调制控制电荷泵的突流限制电路
US10/358,837 US6744224B2 (en) 2002-02-06 2003-02-05 Rush current limiting circuit for a PFM control charge pump

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002029345A JP2003235244A (ja) 2002-02-06 2002-02-06 Ｐｆｍ制御チャージポンプ用ラッシュカレント制限及びノイズ低減回路

Publications (1)

Publication Number Publication Date
JP2003235244A true JP2003235244A (ja) 2003-08-22

Family

ID=27654694

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002029345A Withdrawn JP2003235244A (ja) 2002-02-06 2002-02-06 Ｐｆｍ制御チャージポンプ用ラッシュカレント制限及びノイズ低減回路

Country Status (4)

Country Link
US (1) US6744224B2 (ja)
JP (1) JP2003235244A (ja)
CN (1) CN100361377C (ja)
TW (1) TWI261967B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006070524A1 (ja) * 2004-12-28 2006-07-06 Rohm Co., Ltd 電源回路、チャージポンプ回路、及び、これを備えた携帯機器
US7208997B2 (en) 2004-06-04 2007-04-24 Renesas Technology Corp. Charge pump power supply circuit
JP2011171703A (ja) * 2009-10-30 2011-09-01 Semiconductor Energy Lab Co Ltd 電圧調整回路

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7719343B2 (en) 2003-09-08 2010-05-18 Peregrine Semiconductor Corporation Low noise charge pump method and apparatus
KR100568587B1 (ko) * 2003-11-24 2006-04-07 삼성전자주식회사 승압전압 안정화장치 및 방법, 이를 갖는 승압전압생성장치 및 방법
JP2007089242A (ja) * 2005-09-20 2007-04-05 Seiko Instruments Inc チャージポンプ式昇圧回路を有する半導体装置
US7375503B2 (en) * 2006-01-11 2008-05-20 Atmel Corporation System for current sensing in switched DC-to-DC converters
US7554385B2 (en) * 2006-01-27 2009-06-30 Rohm Co., Ltd. Charge pump circuit and electric appliance therewith
US7605579B2 (en) * 2006-09-18 2009-10-20 Saifun Semiconductors Ltd. Measuring and controlling current consumption and output current of charge pumps
JP5103084B2 (ja) * 2007-07-26 2012-12-19 ローム株式会社 チャージポンプ回路ならびにその制御回路
US7663352B2 (en) * 2007-08-27 2010-02-16 System General Corp. Control circuit for measuring and regulating output current of CCM power converter
JP5214221B2 (ja) * 2007-11-13 2013-06-19 ローム株式会社 チャージポンプ回路ならびにその制御回路および制御方法
CN101452683B (zh) * 2007-12-05 2010-10-13 联咏科技股份有限公司 电压发生***
CN101471601B (zh) * 2007-12-24 2012-09-19 矽创电子股份有限公司 增加功率效率与输出电压的电荷泵
US9660590B2 (en) 2008-07-18 2017-05-23 Peregrine Semiconductor Corporation Low-noise high efficiency bias generation circuits and method
EP2385616A2 (en) 2008-07-18 2011-11-09 Peregrine Semiconductor Corporation Low-noise high efficiency bias generation circuits and method
TWI399128B (zh) * 2008-10-31 2013-06-11 Advanced Analog Technology Inc 控制發光二極體之電荷泵驅動電路之方法及電路
EP2216877B1 (en) * 2009-02-05 2013-11-27 ams AG DC/DC converter and method for controlling a DC/DC converter
TWI372336B (en) * 2009-02-13 2012-09-11 Delta Electronics Inc Input voltage detection circuit and power supply circuit
TW201105015A (en) * 2009-07-22 2011-02-01 Green Solution Tech Co Ltd Charge pump circuit
US8933665B2 (en) 2009-08-05 2015-01-13 Apple Inc. Balancing voltages between battery banks
US8541999B2 (en) * 2009-08-05 2013-09-24 Apple Inc. Controlling power loss in a switched-capacitor power converter
US7969232B2 (en) * 2009-08-31 2011-06-28 Himax Technologies Limited Booster and voltage detection method thereof
DE102009041217B4 (de) 2009-09-11 2021-11-11 Austriamicrosystems Ag Spannungswandler und Verfahren zur Spannungswandlung
KR20120078857A (ko) * 2011-01-03 2012-07-11 에스케이하이닉스 주식회사 전압 생성 방법 및 장치
US9413362B2 (en) 2011-01-18 2016-08-09 Peregrine Semiconductor Corporation Differential charge pump
US8686787B2 (en) 2011-05-11 2014-04-01 Peregrine Semiconductor Corporation High voltage ring pump with inverter stages and voltage boosting stages
EP2544371A1 (en) 2011-07-08 2013-01-09 Dialog Semiconductor GmbH Slew rate PWM controlled charge pump for limited in-rush current switch driving
EP2665171B1 (en) * 2012-05-14 2018-10-10 ams AG Charge pump circuit and method for generating a supply voltage
JP6354937B2 (ja) * 2014-03-20 2018-07-11 セイコーエプソン株式会社 駆動回路、集積回路装置及びチャージポンプ回路の制御方法
US9819260B2 (en) 2015-01-15 2017-11-14 Nxp B.V. Integrated circuit charge pump with failure protection
CN104868706B (zh) * 2015-06-05 2017-07-18 南京航空航天大学 一种电荷泵dc‑dc转换器自动增益跳变控制方法
US20170162557A1 (en) * 2015-12-03 2017-06-08 Globalfoundries Inc. Trench based charge pump device
JP7176914B2 (ja) * 2018-09-28 2022-11-22 株式会社小松製作所 充電制御装置、作業機械及び充電制御方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5642073A (en) * 1993-12-06 1997-06-24 Micron Technology, Inc. System powered with inter-coupled charge pumps
US5563779A (en) * 1994-12-05 1996-10-08 Motorola, Inc. Method and apparatus for a regulated supply on an integrated circuit
US5677645A (en) * 1995-05-08 1997-10-14 Micron Technology, Inc. Vccp pump for low voltage operation
US6107862A (en) * 1997-02-28 2000-08-22 Seiko Instruments Inc. Charge pump circuit
JP2000262043A (ja) * 1999-03-10 2000-09-22 Nec Corp 定電圧回路
US6169444B1 (en) * 1999-07-15 2001-01-02 Maxim Integrated Products, Inc. Pulse frequency operation of regulated charge pumps
JP2001186754A (ja) * 1999-12-28 2001-07-06 Nec Kansai Ltd 負電圧発生回路

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7208997B2 (en) 2004-06-04 2007-04-24 Renesas Technology Corp. Charge pump power supply circuit
WO2006070524A1 (ja) * 2004-12-28 2006-07-06 Rohm Co., Ltd 電源回路、チャージポンプ回路、及び、これを備えた携帯機器
JP4891093B2 (ja) * 2004-12-28 2012-03-07 ローム株式会社 電源回路、チャージポンプ回路、及び、これを備えた携帯機器
JP2011171703A (ja) * 2009-10-30 2011-09-01 Semiconductor Energy Lab Co Ltd 電圧調整回路
US9236402B2 (en) 2009-10-30 2016-01-12 Semiconductor Energy Laboratory Co., Ltd. Voltage regulator circuit

Also Published As

Publication number Publication date
CN100361377C (zh) 2008-01-09
US20030151423A1 (en) 2003-08-14
CN1477772A (zh) 2004-02-25
US6744224B2 (en) 2004-06-01
TW200303117A (en) 2003-08-16
TWI261967B (en) 2006-09-11

Similar Documents

Publication Publication Date Title
JP2003235244A (ja) Ｐｆｍ制御チャージポンプ用ラッシュカレント制限及びノイズ低減回路
US8040162B2 (en) Switch matrix drive circuit for a power element
JP2639325B2 (ja) 定電圧発生回路
US8098057B2 (en) Constant voltage circuit including supply unit having plural current sources
US6661260B2 (en) Output circuit of semiconductor circuit with power consumption reduced
US7456658B2 (en) Circuit to optimize charging of bootstrap capacitor with bootstrap diode emulator
US5151620A (en) CMOS input buffer with low power consumption
JP2003264455A (ja) 出力回路装置
EP2073385B1 (en) Semiconductor output circuit for controlling power supply to a load
JP5107790B2 (ja) レギュレータ
US7701264B2 (en) Semiconductor output circuit
JP2004215002A (ja) 負荷駆動回路
JP2002208849A (ja) 誘導性負荷駆動回路
US6693471B2 (en) Start-up circuit
KR20050086688A (ko) 전력 전송 디바이스, 보호 회로, 보호 방법 및 회로
JP2009011121A (ja) チャージポンプ回路
KR102047181B1 (ko) 저전력 전압 레귤레이터
US6717784B2 (en) Rush current suppression circuit
US7116537B2 (en) Surge current prevention circuit and DC power supply
JP4124562B2 (ja) Ｒｃ時定数回路
JP4707485B2 (ja) チャージポンプ回路
US20100295835A1 (en) Voltage Boosting Circuit and Display Device Including the Same
JP7438037B2 (ja) チャージポンプ装置
JP2007288845A (ja) チャージポンプ方式ｄｃ−ｄｃコンバータ
JP5303927B2 (ja) スイッチング電源回路

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20040304

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040819

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060726

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060808

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20061010