JP2007088155A - 表面実装型ｌｅｄ基板 - Google Patents
表面実装型ｌｅｄ基板 Download PDFInfo
- Publication number
- JP2007088155A JP2007088155A JP2005274075A JP2005274075A JP2007088155A JP 2007088155 A JP2007088155 A JP 2007088155A JP 2005274075 A JP2005274075 A JP 2005274075A JP 2005274075 A JP2005274075 A JP 2005274075A JP 2007088155 A JP2007088155 A JP 2007088155A
- Authority
- JP
- Japan
- Prior art keywords
- led
- substrate
- dicing
- conductor pattern
- leds
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004020 conductor Substances 0.000 claims abstract description 46
- 239000000758 substrate Substances 0.000 claims description 59
- 239000011347 resin Substances 0.000 claims description 25
- 229920005989 resin Polymers 0.000 claims description 25
- 238000007789 sealing Methods 0.000 claims description 22
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 5
- 229910052737 gold Inorganic materials 0.000 claims description 5
- 239000010931 gold Substances 0.000 claims description 5
- 238000007747 plating Methods 0.000 claims description 2
- 238000004519 manufacturing process Methods 0.000 abstract description 11
- 230000000593 degrading effect Effects 0.000 abstract 1
- 238000000034 method Methods 0.000 description 10
- 239000000463 material Substances 0.000 description 7
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 5
- 239000004593 Epoxy Substances 0.000 description 4
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 4
- 239000011889 copper foil Substances 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- ISWSIDIOOBJBQZ-UHFFFAOYSA-N Phenol Chemical compound OC1=CC=CC=C1 ISWSIDIOOBJBQZ-UHFFFAOYSA-N 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 229910052742 iron Inorganic materials 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/483—Containers
- H01L33/486—Containers adapted for surface mounting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Led Device Packages (AREA)
Abstract
【課題】 多面取りされた表面実装型ＬＥＤを、ダイシング装置のダイシングブレードによって個々の表面実装型ＬＥＤに分離・分割する際に、従来の製造工程や製造コストに対して変更を要せず、且つ量産性を損なうことなくバリの発生を低減させる表面実装型ＬＥＤ基板を提供することにある。
【解決手段】 表面実装型ＬＥＤが多面取りされる表面実装型ＬＥＤ基板１において、ＬＥＤチップが実装される表面側から側面側を経て裏面側に回り込んだ導体パターン３ａ、３ｂの少なくとも前記裏面側に回り込んだ導体パターン３ａ、３ｂ上の少なくとも前記多面取りされた表面実装型ＬＥＤを個々の表面実装型ＬＥＤに分離・分割するための切断線上にレジスト層５を設けることによって、多面取りされた表面実装型ＬＥＤを切断する際に導体パターン３ａ、３ｂの切断面に生じるバリをレジスト層５によって抑制するようにした。
【選択図】 図２
【解決手段】 表面実装型ＬＥＤが多面取りされる表面実装型ＬＥＤ基板１において、ＬＥＤチップが実装される表面側から側面側を経て裏面側に回り込んだ導体パターン３ａ、３ｂの少なくとも前記裏面側に回り込んだ導体パターン３ａ、３ｂ上の少なくとも前記多面取りされた表面実装型ＬＥＤを個々の表面実装型ＬＥＤに分離・分割するための切断線上にレジスト層５を設けることによって、多面取りされた表面実装型ＬＥＤを切断する際に導体パターン３ａ、３ｂの切断面に生じるバリをレジスト層５によって抑制するようにした。
【選択図】 図２
Description
本発明は、表面実装型ＬＥＤ基板に関するものであり、詳しくは、表面実装型ＬＥＤの製造工程の１つであるダイシング工程において、ダイシングブレードによって基板を切断する際に基板を構成する導体パターンの切断面におけるバリの発生を抑制する手段を施した表面実装型ＬＥＤ板に関する。
表面実装型ＬＥＤは概略以下のような製造工程を経て作製される。それは、表面に導体パターンが形成された多面取り基板上に、所定の間隔を保って複数のＬＥＤチップを導電性接着剤を介してダイボンディングし、更に、ダイボンディングされたＬＥＤチップにボンディングワイヤを介してワイヤボンディングを行なう。その後、ＬＥＤチップ及びボンディングワイヤを覆うように封止樹脂によって樹脂封止する。
すると、多面取り基板上には、基板及び封止樹脂によって一体化されて多面取りされた複数の表面実装型ＬＥＤが形成される。これを所定の間隔を保ってダイシング装置のダイシングブレードによって基板と封止樹脂とを同時にダイシング切断すると、個々に分離・分割された表面実装型ＬＥＤが完成する。
ところで、上記製造工程を経て完成した表面実装型ＬＥＤには不具合な点が存在する。それは、多面取り基板をダイシングする際に生じるもので、基板の構造に起因するものである。
そこで、表面実装型ＬＥＤに使用される一般的な基板の構造について説明する。基板を構成するベースとなる基材には、紙フェノール、紙エポキシ、ガラスエポキシ、セラミック等の絶縁体、或はアルミニウム、鉄等の金属が使用される。そして、基材の一方の面あるいは両面に銅箔が貼り付けられ、該銅箔の不用な部分をエッチングによって除去して必要な部分を残すことによって銅箔による導体パターンを形成するものである。
その場合、必要に応じて導体パターン上に順次銅、ニッケル及び金のメッキ処理が施されることもある。特に、ワイヤボンディングによってボンディングワイヤを介してＬＥＤチップと導体パターンとの電極接続を行なう場合、ボンディングワイヤと両電極との接合を確実に行なうためには有効な手段である。
上記構造の多面取り基板上に形成された複数の表面実装型ＬＥＤをダイシング装置のダイシングブレードによってダイシングする場合、基板に形成された導体パターンがダイシングブレードによって切断されるときに、導体パターンの切断面にバリが生じることになる。
特に、表面実装型ＬＥＤの下方に張り出したバリは、表面実装型ＬＥＤをマザーボードに実装するときにマザーボードに対する平面度を確保する妨げになり、表面実装型ＬＥＤが再現性及び統一性のないばらばらの向きで実装されることになると共に、確実な実装が妨げられることにもなる。
その結果、マザーボードに実装された表面実装型ＬＥＤが、該表面実装型ＬＥＤに求められる種々の光学特性を満足することができなくなり、また実装に対する信頼性を損なうためにマザーボードの性能不良による歩留まり低下を生じさせる要因となる可能性が高い。
そこで、基板のダイシング時に導体パターンの切断面に発生するバリを極力抑制するか、あるいはバリを全く発生しないようにするために、以下のような方法が提案されている。
まず、前者の場合、一般的に行なわれている方法は、図９（ａ）に示すように、複数のＬＥＤチップ５０及びボンディングワイヤ５１が夫々ダイボンディング及びワイヤボンディングされ、それらが透光性樹脂からなる封止樹脂５２によって樹脂封止された多面取り基板５３を軟質の有機系ダイシングシート５４上にセットする。そして有機系ダイシングシート５４と共に移動する多面取りされた表面実装型ＬＥＤ６０をダイシング装置の、封止樹脂５２側から基板５３側に向かって回転するダイシングブレード５５によって封止樹脂５２と基板５３とを同時にダイシングするものである。
このダイシング方法では、ダイシングシート５４が柔らかいために基板５３の下方に向かう導体パターン５７の切断面のバリ５８の発生が抑制できず、バリの発生に対する抑制効果はほとんどない。
また、図９（ｂ）に示すように、軟質の有機系ダイシングシート５４上に封止樹脂５２の上面側をセットし、有機系ダイシングシート５４と共に移動する多面取りされた表面実装型ＬＥＤ６０をダイシング装置の、基板５３側から封止樹脂側５２に向かって回転するダイシングブレード５５によって基板５３と封止樹脂５２とを同時にダイシングするものである。
このダイシング方法では、基板５３の下方に向かう導体パターン５７の切断面のバリ５８の発生量を低減することはできるが、この状態では製品の外観検査ができない上に、ダイシング時にダイシングブレード５５による圧力、振動等によってセットされた樹脂封止５２部分がダイシングシート５４から剥がれる可能性がある。
更に、図９（ｃ）に示すように、氷５６の略平坦面上に多面取り基板５３を貼り付け、略平坦な氷５６と共に移動する多面取りされた表面実装型ＬＥＤ６０をダイシング装置の、封止樹脂５２側から基板５３側に向かって回転するダイシングブレード５５によって封止樹脂５２と基板５３とを同時にダイシングするものである。
このダイシング方法では、基板５３の下面が硬質の部材に接しているために、基板５３の下方に向かう導体パターン５７の切断面のバリ５８の発生を抑制することはできるが、基板を氷５６の略平坦面に貼り付ける（固定する）までの時間が必要であり、量産性に欠けるものである。
一方、後者のダイシング時にバリを全く発生しないようにする方法は、図１０に示すように、バリの発生が最も問題となる基板５３の下面の導体パターン５７に関して、少なくともダイシングの切断線５９となる位置の導体パターンを除去し、導体パターンを切断することなくダイシングが行なえるようにしたものである（例えば、特許文献１参照。）。
特開２００２−２２２９９７号公報
ところで、図１０に示す方法は、ダイシング幅（ダイシングブレードの厚み）以上の幅で導体パターンが除去された部分を設け必要がある。その結果、表面実装型ＬＥＤの基板下面側に形成される導体パターンの面積が小さくなり、製品の応力に対する強度が低下すると共に、製品を導電性部材を介してマザーボードに実装したときに、製品側の接合電極となる導体パターンの面積が小さいために横方向の加重に対する固定力の低下が生じる。
そこで、本発明は上記問題に鑑みて創案なされたもので、その目的とするところは、多面取り基板に載置された複数のＬＥＤチップが封止樹脂によって一体化されて多面取りされた複数の表面実装型ＬＥＤを、ダイシング装置のダイシングブレードによって個々の表面実装型ＬＥＤに分離・分割する際に、従来の製造工程や製造コストに対して変更を要せず、且つ量産性を損なうことなくバリの発生を低減させる表面実装型ＬＥＤ基板を提供することにある。
上記課題を解決するために、本発明の請求項１に記載された発明は、所定の間隔を保って実装された複数のＬＥＤチップが封止樹脂によって樹脂封止されて表面実装型ＬＥＤが多面取りされる表面実装型ＬＥＤ基板であって、前記表面実装型ＬＥＤ基板はＬＥＤチップが実装される表面側から側面側を経て裏面側に回り込んだ導体パターンが形成されており、少なくとも前記裏面側に回り込んだ導体パターン上の少なくとも前記多面取りされた表面実装型ＬＥＤを個々の表面実装型ＬＥＤに分離・分割するための切断線上にレジスト層が形成されていることを特徴とするものである。
また、本発明の請求項２に記載された発明は、請求項１において、前記導体パターンの前記レジスト層が形成された部分以外には金メッキが施されていることを特徴とするものである。
本発明は、表面実装型ＬＥＤが多面取りされる表面実装型ＬＥＤ基板において、ＬＥＤチップが実装される表面側から側面側を経て裏面側に回り込んだ導体パターンの少なくとも前記裏面側に回り込んだ導体パターン上の少なくとも前記多面取りされた表面実装型ＬＥＤを個々の表面実装型ＬＥＤに分離・分割するための切断線上にレジスト層を設けた。
よって、導体パターンの切断面に生じるバリがレジスト層によって抑制されて該レジスト膜から外部に突出することがなくなった。
その結果、本発明の表面実装型ＬＥＤ基板を使用した表面実装型ＬＥＤは、マザーボードに実装する際にマザーボードの実装面に対して確実に安定した状態で載置することができる。従って、マザーボードに実装された表面実装型ＬＥＤが再現性のある安定した光学特性を示すと共に実装に対する信頼性を得ることができ、マザーボードの歩留まりを確保する役割の一端を担うことができる。
また、多面取り基板に載置された複数のＬＥＤチップが封止樹脂によって一体化されて多面取りされた複数の表面実装型ＬＥＤを、ダイシング装置のダイシングブレードによって個々の表面実装型ＬＥＤに分離・分割する際に、従来の製造工程や製造コストに対して変更を要せず、且つ量産性を損なうことなくバリの発生を低減させることができる。
以下、この発明の好適な実施形態を図１〜図８を参照しながら、詳細に説明する（同一部分については同じ符号を付す）。尚、以下に述べる実施形態は、本発明の好適な具体例であるから、技術的に好ましい種々の限定が付されているが、本発明の範囲は、以下の説明において特に本発明を限定する旨の記載がない限り、これらの実施形態に限られるものではない。
図１及び図２は本実施形態に係わる多面取りの表面実装型ＬＥＤ基板（以下、ＬＥＤ基板と略称する）を示す斜視図であり、図１はＬＥＤチップが実装された側の図、図２はＬＥＤチップが実装された側の反対側の図である。
ＬＥＤ基板１は基材２の表面側（ＬＥＤチップの実装面側）の対向する両縁部に一対の導体パターン３ａ、３ｂが形成されており、夫々の導体パターン３ａ、３ｂは基材２の縁部から側面側を経て裏面側（ＬＥＤチップの実装面の反対面側）に回り込んでいる。
基材２は背景技術の中で述べたように、紙フェノール、紙エポキシ、ガラスエポキシ、セラミック等の絶縁体、或はアルミニウム、鉄等の金属が使用される。特に金属材料が使用される場合は、基材と導体パターンとの間に絶縁層を設けて両者の間でショートを生じないようにすることが必要である。
そして、基材２の表面側の対向する両縁部に形成された一対の導体パターン３ａ、３ｂの夫々からは、所定の間隔で互いに対向するようにＬＥＤ基板１の内側に向かって導体パターン３ａ、３ｂが延び、ダイボンディングパッド４ａ及びワイヤボンディングパッド４ｂが形成されている。
一方、基材２の裏面側に回り込んだ夫々の導体パターン３ａ、３ｂ上には部分的にレジスト膜５が形成され、導体パターン３ａ、３ｂを部分的に覆っている。この場合、レジスト膜５が形成される部分は、少なくとも、この多面取りＬＥＤ基板上に一体化した状態に製造された多数の多面取りされた表面実装型ＬＥＤ（以下、ＬＥＤと略称する）を個々のＬＥＤに分離・分割する際に、ダイシング装置のダイシングブレードでダイシングカットされる位置である。
また、導体パターン３ａ、３ｂのレジスト膜５で覆われた部分以外の露出した部分は、順次銅、ニッケル及び金メッキが施され、ダイボンディング、ワイヤボンディング及びＬＥＤマザーボードに対する実装時のはんだ付け等が確実に、高い信頼性を以って行なわれるように配慮されている。
更に、基材２の裏面側に回り込んだ一対の導体パターン３ａ、３ｂで挟まれた位置の基材２上には絶縁材料からなる極性マーク６が設けられ、導体パターン３ａ、３ｂの極性を表示する役割を果している。
上記構成の多面取りＬＥＤ基板上に複数のＬＥＤチップを実装し、透光性樹脂からなる封止樹脂によって複数のＬＥＤを一体化した状態を図３及び図４に示す。図３はＬＥＤチップが実装された側の斜視図、図４はＬＥＤチップが実装された側の反対側の斜視図である。
上記構成の多面取りＬＥＤ基板１のダイボンディングパッド４ａ上に導電性接着剤（図示せず）を介してＬＥＤチップ７が載置され、ＬＥＤチップ７の下側電極と導体パターン３ａとの電気的接続が図られている。ＬＥＤチップ７の上側電極はボンディングワイヤ８を介してワイヤボンディングパット４ｂに接続され、ＬＥＤチップ７の上側電極と導体パターン３ｂとの電気的接続が図られている。
そして、多面取りＬＥＤ基板１に載置された複数のＬＥＤチップ７及び配線された複数のボンディングワイヤ８が封止樹脂９によって覆われるように一体に封止され、ＬＥＤチップ７を水分、塵埃及びガス等の外部環境から保護し、且つボンディングワイヤ８を振動及び衝撃等の機械的応力から保護するようにしている。また、封止樹脂９はＬＥＤチップ７の光出射面とで界面を形成しており、ＬＥＤチップ７の発光光をＬＥＤチップ７の光出射面から封止樹脂９内に効率良く出射させる機能も有している。
このように多面取りされたＬＥＤ１０をダイシングラインに沿ってダイシングすると、図５及び図６に示すような個々のＬＥＤに分離・分割される。図５はＬＥＤチップが実装された側の斜視図、図２はＬＥＤチップが実装された側の反対側の斜視図である。
図５及び図６で示されるＬＥＤは、上記図１及び図２で示される多面取りＬＥＤ基板、並びに図３及び図４で示される多面取りされたＬＥＤの夫々の説明のなかで詳細に記述しているので、ここでは説明を省略する。
ところで、図７（ａ）で示す多面取りされたＬＥＤをダイシング装置のダイシングブレードでダイシングすると、導体パターンの切断面にバリが生じる。特に、ＬＥＤの裏面側に回り込んだ導体パターンの切断面に生じるバリのうち、図７（ｂ）に示すようなＬＥＤの下方に向かうバリはこのＬＥＤをマザーボードに実装するときにＬＥＤをマザーボードから浮いた状態にする要因となり、マザーボードに対する平面度を確保する妨げとなってＬＥＤが再現性及び統一性のないばらばらの向きで実装されることになると共に、確実な実装が妨げられることにもなる。
その結果、マザーボードに実装されたＬＥＤが、該ＬＥＤに求められる種々の光学特性を満足することができなくなり、また実装に対する信頼性を損なうためにマザーボードの性能不良による歩留まり低下を生じさせる要因となる可能性が高い。
それに対し、本発明の表面実装型ＬＥＤ基板は、多面取りされたＬＥＤの裏面側に回り込んだ導体パターン上の少なくともダイシングによって切断される部分に該導体パターンを覆うようにレジスト膜を形成している。
従って、図８（ａ）で示すように多面取りされたＬＥＤをダイシング装置のダイシングブレードでダイシング切断しても、図８（ｂ）に示すように導体パターンのバリが導体パターンを覆うレジスト膜によって押さえ込まれるために、レジスト膜から外部に突出することはない。
そのため、本発明の表面実装型ＬＥＤ基板を使用したＬＥＤは、マザーボードに実装する際にマザーボードの実装面に対して確実に安定した状態で実装することができる。その結果、マザーボードに実装されたＬＥＤが再現性のある安定した光学特性を示すと共に実装に対する信頼性を得ることができ、マザーボードの歩留まりを確保する役割の一端を担うことができる。
また、導体パターンのレジスト膜が形成された部分にはニッケル及び金メッキが施されていないためにその部分の導体パターンの厚みが他の部分に比べて薄く、切断面に発生するバリの高さも低く抑えられる。その上、発生するバリもレジスト膜によって押さえ込まれるため、レジスト膜によるバリの抑制をより確実なものとすることができる。
更に、多面取りＬＥＤ基板に封止樹脂によって一体化された複数のＬＥＤを、ダイシング装置のダイシングブレードによって個々のＬＥＤに分離・分割する際に、従来の製造工程や製造コストに対して変更を要せず、且つ量産性を損なうことなくバリの発生を低減させることができるものである。
１ 表面実装型ＬＥＤ基板（ＬＥＤ基板）
２ 基材
３ａ、３ｂ 導体パターン
４ａ ダイボンディングパッド
４ｂ ワイヤボンディングパッド
５ レジスト膜
６ 極性マーク
７ ＬＥＤチップ
８ ボンディングワイヤ
９ 封止樹脂
１０ 表面実装型ＬＥＤ（ＬＥＤ）
２ 基材
３ａ、３ｂ 導体パターン
４ａ ダイボンディングパッド
４ｂ ワイヤボンディングパッド
５ レジスト膜
６ 極性マーク
７ ＬＥＤチップ
８ ボンディングワイヤ
９ 封止樹脂
１０ 表面実装型ＬＥＤ（ＬＥＤ）
Claims (2)
- 所定の間隔を保って実装された複数のＬＥＤチップが封止樹脂によって樹脂封止されて表面実装型ＬＥＤが多面取りされる表面実装型ＬＥＤ基板であって、前記表面実装型ＬＥＤ基板はＬＥＤチップが実装される表面側から側面側を経て裏面側に回り込んだ導体パターンが形成されており、少なくとも前記裏面側に回り込んだ導体パターン上の少なくとも前記多面取りされた表面実装型ＬＥＤを個々の表面実装型ＬＥＤに分離・分割するための切断線上にレジスト層が形成されていることを特徴とする表面実装型ＬＥＤ基板。
- 前記導体パターンの前記レジスト層が形成された部分以外には金メッキが施されていることを特徴とする請求項１に記載の表面実装型ＬＥＤ基板。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005274075A JP2007088155A (ja) | 2005-09-21 | 2005-09-21 | 表面実装型ｌｅｄ基板 |
| US11/463,116 US7714346B2 (en) | 2005-09-21 | 2006-08-08 | Surface mounting LED substrate and LED |
| CN200610138935.1A CN1937269B (zh) | 2005-09-21 | 2006-09-21 | 表面安装型led基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005274075A JP2007088155A (ja) | 2005-09-21 | 2005-09-21 | 表面実装型ｌｅｄ基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2007088155A true JP2007088155A (ja) | 2007-04-05 |
Family
ID=37883179
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005274075A Pending JP2007088155A (ja) | 2005-09-21 | 2005-09-21 | 表面実装型ｌｅｄ基板 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7714346B2 (ja) |
| JP (1) | JP2007088155A (ja) |
| CN (1) | CN1937269B (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008311506A (ja) * | 2007-06-15 | 2008-12-25 | Harvatek Corp | 高い効率の発光効果を有する発光ダイオードチップの封止方法およびその封止構造 |
| JP2018010949A (ja) * | 2016-07-13 | 2018-01-18 | ローム株式会社 | 半導体発光装置および半導体発光装置の製造方法 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI302043B (en) * | 2006-06-27 | 2008-10-11 | Everlight Electronics Co Ltd | Base structure for ultra-thin light-emitting diode and manufacturing method thereof |
| JP2008288285A (ja) * | 2007-05-15 | 2008-11-27 | Sharp Corp | 積層基板の切断方法、半導体装置の製造方法、半導体装置、発光装置及びバックライト装置 |
| US20120091572A1 (en) * | 2009-06-22 | 2012-04-19 | Mitsubishi Electric Corporation | Semiconductor package and implementation structure of semiconductor package |
| CN102024893B (zh) * | 2010-05-29 | 2012-03-07 | 比亚迪股份有限公司 | 衬底、垂直结构led芯片及制备方法 |
| WO2014075002A1 (en) * | 2012-11-12 | 2014-05-15 | A Zykin | Led spirit connector system and manufacturing method |
| US10128426B1 (en) | 2013-11-11 | 2018-11-13 | Andrey Zykin | LS core LED connector system and manufacturing method |
| US10043783B1 (en) * | 2013-11-11 | 2018-08-07 | Andrey Zykin | LED spirit system and manufacturing method |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06132396A (ja) * | 1992-10-19 | 1994-05-13 | Rohm Co Ltd | ダイシング方法 |
| JP2002223001A (ja) * | 2001-01-26 | 2002-08-09 | Nichia Chem Ind Ltd | 光電装置 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3553405B2 (ja) * | 1999-03-03 | 2004-08-11 | ローム株式会社 | チップ型電子部品 |
| JP4926337B2 (ja) * | 2000-06-28 | 2012-05-09 | アバゴ・テクノロジーズ・ジェネラル・アイピー（シンガポール）プライベート・リミテッド | 光源 |
| JP2002222997A (ja) | 2001-01-25 | 2002-08-09 | Seiwa Electric Mfg Co Ltd | 表面実装型発光ダイオード、及びその製造方法 |
| US7244965B2 (en) * | 2002-09-04 | 2007-07-17 | Cree Inc, | Power surface mount light emitting die package |
| JP4516320B2 (ja) * | 2004-01-08 | 2010-08-04 | シチズン電子株式会社 | Ｌｅｄ基板 |
| WO2006030671A1 (ja) * | 2004-09-16 | 2006-03-23 | Hitachi Aic Inc. | Ｌｅｄ用反射板およびｌｅｄ装置 |
-
2005
- 2005-09-21 JP JP2005274075A patent/JP2007088155A/ja active Pending
-
2006
- 2006-08-08 US US11/463,116 patent/US7714346B2/en not_active Expired - Fee Related
- 2006-09-21 CN CN200610138935.1A patent/CN1937269B/zh not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06132396A (ja) * | 1992-10-19 | 1994-05-13 | Rohm Co Ltd | ダイシング方法 |
| JP2002223001A (ja) * | 2001-01-26 | 2002-08-09 | Nichia Chem Ind Ltd | 光電装置 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008311506A (ja) * | 2007-06-15 | 2008-12-25 | Harvatek Corp | 高い効率の発光効果を有する発光ダイオードチップの封止方法およびその封止構造 |
| JP2018010949A (ja) * | 2016-07-13 | 2018-01-18 | ローム株式会社 | 半導体発光装置および半導体発光装置の製造方法 |
| JP7029223B2 (ja) | 2016-07-13 | 2022-03-03 | ローム株式会社 | 半導体発光装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1937269A (zh) | 2007-03-28 |
| CN1937269B (zh) | 2010-05-26 |
| US7714346B2 (en) | 2010-05-11 |
| US20070063204A1 (en) | 2007-03-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2007088155A (ja) | 表面実装型ｌｅｄ基板 | |
| JP4860939B2 (ja) | 半導体装置 | |
| JP5232394B2 (ja) | 半導体装置の製造方法 | |
| JP2011119557A (ja) | 発光装置及びその製造方法 | |
| JP2009130195A (ja) | 半導体発光装置 | |
| US20080142832A1 (en) | Side-view optical diode package and fabricating process thereof | |
| US20070034994A1 (en) | Package frame and semiconductor package using the same | |
| US9485867B2 (en) | Wiring board | |
| JP2006203052A (ja) | 表面実装型半導体素子 | |
| JP2008130701A (ja) | 配線基板とそれを用いた半導体装置及び半導体装置の製造方法 | |
| JP4786976B2 (ja) | 配線基板及びその製造方法、並びに半導体装置 | |
| JP2014049577A (ja) | 半導体装置及びその製造方法 | |
| JP2008053290A (ja) | 光半導体装置およびその製造方法 | |
| JP5013596B2 (ja) | 裏面実装型ｌｅｄ | |
| JP3660663B2 (ja) | チップパッケージの製造方法 | |
| JP2006156462A (ja) | 表面実装型発光ダイオード | |
| JP2010045105A (ja) | 半導体発光装置 | |
| KR20130128413A (ko) | 발광 장치와 회로 기판의 제조 방법 | |
| JP2001196641A (ja) | 表面実装型の半導体装置 | |
| JP3751464B2 (ja) | チップ型発光装置 | |
| JP2009188005A (ja) | 表面実装型半導体装置 | |
| JP4982664B2 (ja) | 電子デバイス装置およびその製造方法 | |
| JP2001352102A (ja) | 光半導体装置 | |
| JP2000036621A (ja) | 側面型電子部品の電極構造 | |
| JP2001326428A (ja) | プリント基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080919 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101224 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110104 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110307 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110517 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110920 |