JP2014049577A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2014049577A
JP2014049577A JP2012190678A JP2012190678A JP2014049577A JP 2014049577 A JP2014049577 A JP 2014049577A JP 2012190678 A JP2012190678 A JP 2012190678A JP 2012190678 A JP2012190678 A JP 2012190678A JP 2014049577 A JP2014049577 A JP 2014049577A
Authority
JP
Japan
Prior art keywords
conductive member
semiconductor device
inclined surface
sealing portion
sealing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012190678A
Other languages
English (en)
Inventor
Mitsuhiro Kobayashi
光裕 小林
Kenichiro Abe
賢一郎 阿部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2012190678A priority Critical patent/JP2014049577A/ja
Priority to US13/845,262 priority patent/US20140061682A1/en
Publication of JP2014049577A publication Critical patent/JP2014049577A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Led Device Packages (AREA)

Abstract

【課題】様々な実装形態に応じて、接続の信頼性を向上させた半導体装置及びその製造方法を提供する。
【解決手段】実施形態に係る半導体装置は、導電性部材２０と、半導体素子１０と、封止部４０と、を備える。前記半導体素子１０は、前記導電性部材２０の上面に設けられている。前記封止部４０は、前記導電性部材２０の一部及び前記半導体素子１０を封止する。前記半導体素子１０の上端は、前記導電性部材２０の最上部よりも上に位置する。前記導電性部材２０は、前記封止部４０の外側に設けられ前記上面とのなす角度が鋭角である傾斜面２０２，２０２ａ，２０２ｂと、前記封止部４０の外側に設けられ前記傾斜面２０２，２０２ａ，２０２ｂとのなす角度が鈍角である下面と、を有する。
【選択図】図１

Description

本発明の実施形態は、半導体装置及びその製造方法に関する。
半導体装置を小型化すると、実装用基板に搭載する際の接続面積は小さくなる。したがって、様々な実装形態に応じて、接続の信頼性を向上させることが重要である。
特開平１０−２０００３８号公報
本発明の実施形態は、様々な実装形態に応じて、接続の信頼性を向上させた半導体装置及びその製造方法を提供する。
実施形態に係る半導体装置は、導電性部材と、半導体素子と、封止部と、を備える。前記半導体素子は、前記導電性部材の上面に設けられている。前記封止部は、前記導電性部材の一部及び前記半導体素子を封止する。前記半導体素子の上端は、前記導電性部材の最上部よりも上に位置する。前記導電性部材は、前記封止部の外側に設けられ前記上面とのなす角度が鋭角である傾斜面と、前記封止部の外側に設けられ前記傾斜面とのなす角度が鈍角である下面と、を有する。
（ａ）及び（ｂ）は、第１の実施形態に係る半導体装置を例示する模式図である。 第１の実施形態に係る半導体装置を例示する模式的斜視図である。 第１参考例に係る半導体装置を例示する模式的斜視図である。 第１の実施形態に係る半導体素子を実装用基板に実装した場合を例示する模式図である。 （ａ）及び（ｂ）は、第１の実施形態に係る半導体装置の変形例の模式図である。 第２の実施形態に係る半導体装置の製造方法を例示するフローチャートである。 （ａ）及び（ｂ）は、第２の実施形態に係る半導体装置の製造方法を例示する模式的断面図である。 （ａ）〜（ｃ）は、第２の実施形態に係る半導体装置の製造方法を例示する模式的断面図である。 （ａ）〜（ｃ）は、第２の実施形態に係る半導体装置の製造方法を例示する模式的断面図である。 （ａ）及び（ｂ）は、第３の実施形態に係る半導体装置を例示する模式図である。 第３の実施形態に係る半導体装置を例示する模式図である。 第４の実施形態に係る半導体装置の製造方法を例示するフローチャートである。 （ａ）〜（ｃ）は、第４の実施形態に係る半導体装置の製造方法を例示する模式的断面図である。 は、第５の実施形態に係る半導体装置を例示する模式図である。 第６の実施形態に係る半導体装置の製造方法を例示するフローチャートである。 （ａ）及び（ｂ）は、第６の実施形態に係る半導体装置の製造方法を例示する模式的断面図である。 第６の実施形態に係る半導体装置の製造方法を例示する模式的断面図である。 （ａ）及び（ｂ）は、第６の実施形態に係る半導体装置の製造方法を例示する模式的断面図である。 第６の実施形態に係る半導体装置の製造方法を例示する模式的断面図である。
以下、本発明の実施形態を図に基づき説明する。
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
また、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
（第１の実施形態）
図１（ａ）及び（ｂ）は、第１の実施形態に係る半導体装置を例示する模式図である。
なお、図１（ａ）は、第１の実施形態に係る半導体装置の断面図であり、図１（ｂ）は、第１の実施形態に係る半導体装置の側面図である。
図１（ａ）及び（ｂ）に表したように、第１の実施形態に係る半導体装置１１０は、導電性部材２０と、半導体素子１０と、封止部４０と、を備えている。
導電性部材２０は、上面２０１、傾斜面２０２及び下面２０３を有している。
ここで、以下の説明において、導電性部材２０の上面２０１の法線方向を＋Ｚ方向とする。また、ある部材をＡとしたとき、「Ａの上に」とは、「Ａの＋Ｚ方向に」を意味する。また、導電性部材２０の上面２０１に沿った方向を＋Ｘ方向及び＋Ｙ方向とする。なお、「＋」の方向とは、図中の矢印の方向のことを指す。また、Ｘ方向、Ｙ方向及びＺ方向は、それぞれ直交しているものとする。
例えば、導電性部材２０は、複数設けられている。第１の実施形態では、導電性部材２０ａは、第１の導電性部材２０ａと、第２の導電性部材２０ｂと、を有している。以下、「導電性部材２０」と言った場合は、第１の導電性部材２０ａ及び第２の導電性部材２０ｂを含むものとする。
第１の導電性部材２０ａは、第１の上面２０１ａと、第１の傾斜面２０２ａと、第１の下面２０３ａと、を有している。第２の導電性部材２０ｂは、第１の導電性部材からＸ方向に離間して設けられている。また、第２の導電性部材２０ｂは、第２の上面２０１ｂと、第２の傾斜面２０２ｂと、第２の下面２０３ｂと、を有している。以下、「上面２０１」と言った場合は第１の上面２０１ａ及び第２の上面２０１ｂを含み、「傾斜面２０２」と言った場合は第１の傾斜面２０２ａ及び第２の傾斜面２０２ｂを含み、また「下面２０３」と言った場合は第１の下面２０３ａ及び第２の下面２０３ｂを含むものとする。
第２の導電性部材２０ｂは、上面２０１に沿った方向（Ｘ方向）に、第１の導電性部材２０ａから離間して設けられている。例えば、第２の導電性部材２０ｂは、第１の導電性部材２０ａのうち第１の傾斜面２０２ａとは反対側に離間して設けられている。
第２の傾斜面２０２ｂは、第２の導電性部材２０ｂのうち第１の導電性部材２０ａとは反対側に設けられている。これにより、半導体装置１１０を実装用基板に実装した場合に、一方の傾斜面２０２に形成されたはんだのフィレットが他方の導電性部材２０に接触することが抑制される。すなわち、第１の導電性部材２０ａと第２の導電性部材２０ｂとの短絡が抑制される。
第１の実施形態では、導電性部材２０は、上面２０１から下面２０３まで一体として設けられている。言い換えれば、上面２０１と下面２０３との間には、導電性部材２０以外の部材は介在していない。導電性部材２０の下面２０３は、上面２０１とは反対側の面である。例えば、導電性部材２０は、金属からなる。複数の導電性部材２０は、金属製の平坦なリードフレームをエッチングすることによって形成されている。これにより、第１の下面２０３ａ及び第２の下面２０３ｂは、同一平面に設けられている。したがって、実装時に、半導体装置１１０は、安定的に実装用基板に実装される。また、一枚のリードフレームから導電性部材２０が形成されることにより、半導体装置１１０が薄型化される。
半導体素子１０は、例えば、第１の上面２０１ａの上に設けられている。また、半導体素子１０は、上端１０１を有している。例えば、半導体素子１０のうち上端１０１と反対の面は、ダイマウント材（不図示）を介して、第１の導電性部材２０ａに接続されている。これにより、半導体素子１０からの発熱が、導電性部材２０直下から実装用基板に伝わって放出される。
一方、半導体素子１０のうち上端１０１の一部は、ボンディングワイヤ３０を介して、第２の導電性部材２０ｂに接続されている。このようなパッケージは、ＤＦＮ（Ｄｕａｌ Ｆｌａｔ Ｎｏｎ−ｌｅａｄｅｄ）と呼ばれている。
半導体素子１０は、例えば、発光素子である。半導体素子１０から発せられる光は、少なくとも上端１０１から出射される。具体的には、半導体素子１０は、例えば、ＬＥＤ（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）である。
封止部４０は、導電性部材２０の一部及び半導体素子１０を封止している。第１の実施形態では、封止部４０は、導電性部材２０の上面２０１、半導体素子１０及びボンディングワイヤ３０を覆っている。半導体素子１０が発光素子である場合、封止部４０は、例えば当該発光素子の発光光の波長域において透光性を有している。封止部４０は、例えばシリコーン樹脂を含んでいる。
さらに、封止部４０は、発光素子の発光光によって励起される蛍光体を含んでいてもよい。これにより、発光素子の発光波長よりも広い範囲の波長域を有する光が、当該半導体装置１１０から出射される。
ここで、半導体素子１０の上端１０１は、導電性部材２０の最上部よりも上に位置している。ここでいう「導電性部材２０の最上部」とは、導電性部材２０の最も上面１０１の法線方向（＋Ｚ方向）の側に位置した部分のことである。第１の実施形態では、導電性部材２０の上面２０１は、封止部４０の端部まで延在している。第１の上面２０１ａ及び第２の上面２０１ｂは、同一平面に形成されている。したがって、第１の実施形態における「導電性部材２０の最上部」は、上面２０１である。言い換えれば、第１の実施形態では、例えば、半導体素子１０の上端１０１は、導電性部材２０の上面２０１よりも上に位置している。
なお、導電性部材２０が上面２０１よりも＋Ｚ方向の側に突出した突出部（不図示）を有している場合、「導電性部材２０の最上部」は、当該突出部である。この場合においても、半導体素子１０の上端１０１は当該突出部よりも上に位置していることが好ましい。
半導体素子１０が発光素子である場合、半導体素子１０のうち上端１０１から−Ｚ方向に半分以上を占める部分が、当該上面２０１よりも上に位置していることが好ましい。さらに、半導体素子１０のすべての部分が当該上面２０１よりも上に位置していることが好ましい。これにより、半導体素子１０から出射される光が導電性部材２０によって遮られることなく半導体装置１１０の外部に放出される。
ここで、傾斜面２０２は、封止部４０の外側に設けられている。言い換えれば、傾斜面２０２は、封止部４０から露出している。また、下面２０３も、封止部４０の外側に設けられている。言い換えれば、下面２０３は、封止部４０から露出している。
例えば、第１の導電性部材２０ａのうち第１の傾斜面２０２ａから第１の下面２０３ａまでの一連の領域は、封止部４０を介することなく露出している。第２の導電性部材２０ｂについても同様である。これにより、半導体装置１１０がはんだを介して実装用基板に実装されたときに、はんだが下面２０３からはみ出し、はんだのフィレットが傾斜面２０２に形成される。
傾斜面２０２及び下面２０３の表面には、それぞれ同一のめっき層が設けられていてもよい。これにより、実装時におけるはんだの濡れ性が向上する。
傾斜面２０２と上面２０１とのなす角度θ１は、鋭角である。なお、傾斜面２０２と上面２０１とのあいだに屈曲面（不図示）又は凹凸部（不図示）を有する場合、角度θ１は、傾斜面２０２を延長させた面と、上面２０１を延長させた面と、のなす角度のことである。
具体的には、角度θ１は３０度以上であることが好ましい。これにより、半導体装置１１０がはんだを介して実装用基板に実装されたときに、外部からはんだの接続を確認することができる。
また、角度θ１は６０度以下であることが好ましい。これにより、傾斜面２０２に形成されるはんだフィレットのうちの半分以上の部分は、Ｚ方向から見たときに半導体装置１１０の外形よりも内側に形成される。すなわち、はんだフィレットによって、実装用基板上の半導体装置１１０の形成領域が過度に拡張されない。
また、下面２０３と傾斜面２０２とのなす角度θ２は、鈍角である。なお、下面２０３と傾斜面２０２とのあいだに屈曲面（不図示）又は凹凸部（不図示）を有する場合、角度θ２は、下面２０３を延長させた面と、傾斜面２０２を延長させた面と、のなす角度のことである。
第１の実施形態では、上述のように、導電性部材２０の下面２０３は、上面２０１とは反対側の面である。したがって、角度θ１が鋭角であれば角度θ２は一義的に鈍角となる。
第１の実施形態では、Ｚ方向から見たときに、導電性部材２０のＸ方向の端部は、封止部４０のＸ方向の端部よりも内側に位置している。これにより、実装時のはんだ形成領域が半導体装置１１０の外形よりも外側に広がることが、抑制される。
図１（ｂ）に表したように、導電性部材２０は、突出部２４を有している。突出部２４は、上面２０１に沿った第１方向（例えば、Ｙ方向）に突出して設けられている。突出部２４は、封止部４０によって囲まれている。言い換えれば、封止部４０は、上面２０１側から突出部２４に回り込んでいる。これにより、封止部４０は、突出部２４に係止される。
例えば、導電性部材２０は、Ｚ方向の異なる位置に第１部分２１及び第２部分２２を有していてもよい。第１部分２１は、下面２０３を有する。第１部分２１は、第１方向（上記Ｙ方向）に第１の長さＬ１を有する。第２部分２２は、第１部分２１の上に設けられ、上面２０１を有する。また、第２部分２２は、第１方向（上記Ｙ方向）に第１の長さＬ１よりも長い第２の長さＬ２を有する。これにより、第１部分２１は、第２部分２２よりも突出する。この場合において、突出部２４は、第１部分２１の一部分であり、第２部分２２に対して第１部分２１が突出している部分のことである。
例えば、導電性部材２０の上面２０１の面積は、下面２０３の面積よりも広い。これにより、導電性部材２０のうち傾斜面２０２を除く側方領域に、突出部２４が設けられる。
例えば、導電性部材２０はハーフエッチングすることにより形成されている。これにより、導電性部材２０のうちＺ方向の中心の位置に突出部２４が形成される。
なお、導電性部材２０は、Ｘ方向から見て、必ずしも中心対称でなくてもよい。例えば、突出部２４は、導電性部材２０のＹ方向の片側のみに設けられていてもよい。また、上記した突出部２４は設けられていなくてもよい。
封止部４０は、Ｙ方向に第１部分２１を超えて第２部分２２まで延在している。これにより、封止部４０が突出部２４に回り込み、封止部４０が第１部分２１によって係止される。したがって、例えば半導体装置１１０を実装用基板に実装する際に、封止部４０の熱膨張係数と導電性部材２０の熱膨張係数との違いによって、封止部４０が導電性部材２０から剥離することが抑制される。
図２は、第１の実施形態に係る半導体装置を例示する模式的斜視図である。
図２は、−Ｚ方向から半導体装置１１０を見た図である。
図２に表したように、導電性部材２０のうち傾斜面２０２から下面２０３までの一連の領域は、封止部４０を介することなく露出している。
封止部４０は、傾斜面２０２と同一平面の第１面４０１を有する。言い換えれば、封止部４０の第１面４０１は、傾斜面２０２よりも突出していない。これにより、半導体装置１１０がはんだを介して実装用基板に実装されたときに、例えば第１面４０１に沿った方向からはんだの接続を容易に確認することができる。
また、導電性部材２０の傾斜面２０２は、Ｙ方向に封止部４０と接する部分まで設けられている。これにより、はんだのフィレットが形成される範囲が広がることにより、半導体装置１１０の固着強度が向上する。
また、封止部４０は、下面２０３と同一平面の第２面４０２を有する。言い換えれば、封止部４０の第２面４０２は、下面２０３よりも突出していない。これにより、半導体装置１１０がはんだを介して実装用基板に実装されたときに、封止部４０が下面２０３と実装用基板との接続を妨げることがない。すなわち、半導体装置１１０の下面２０３は、安定的にはんだを介して実装用基板に固着される。
例えば、封止部４０のうち傾斜面２０２が露出していない側面（側面４０３及び側面４０４）は、下面２０３に対して垂直に設けられている。側面４０４から導電性部材２０の吊りリード部２６が露出していてもよい。なお、当該吊りリード部２６ははんだが形成されない。
次に、図３及び図４を用い、第１の実施形態の効果について説明する。
図３は、参考例に係る半導体装置を例示する模式的斜視図である。
図４は、第１の実施形態に係る半導体装置を実装用基板に実装した場合を例示する模式図である。
図３は、第１参考例に係る半導体装置１９０を例示する模式的斜視図である。
図３に表したように、第１参考例に係る半導体装置１９０の封止形態は、例えば、ＤＦＮ、ＣＳＰ（Ｃｈｉｐ Ｓｃａｌｅ Ｐａｃｋａｇｅ）、またはＷＬＰ（Ｗａｆｅｒ Ｌｅｖｅｌ Ｐａｃｋａｇｅ）などと呼ばれているものである。
第１参考例では、封止部４０から下面２０３が露出している。封止部４０の側面４０４は、下面２０３に対して垂直に形成されている。傾斜面２０２は形成されていない。なお、第１の実施形態と同様に、吊りリード部２６が露出しているが、実装用基板への接続には寄与しない。なお、吊りリード部２６とは、製造工程の段階で複数の導電性部材２０を連結する部分のことである。
第１参考例では、半導体装置１９０がはんだを介して実装用基板に実装されたとき、はんだは下面２０３のみに接する。第１参考例では、実装後に、はんだの接続を確認することは困難である。
また、実装用基板７０の反りなどにより、半導体装置１９０のＸ方向に応力が印加される場合がある。第１参考例では、このような半導体装置１１０のＸ方向に印加される応力に対して、半導体装置１１０が剥離される可能性がある。
これに対して、第１の実施形態に係る半導体装置１１０は、例えば以下のように実装用基板７０に実装される。
図４に表したように、電子部品１１１は、半導体装置１１０と、実装用基板７０と、を備えている。当該電子部品１１１も第１の実施形態の一形態である。
実装用基板７０の上端には、半導体装置１１０を実装するための複数の接続部７２が設けられている。接続部７２は、いわゆる半導体装置１１０を接続するためのランドパターンである。実装用基板７０に半導体装置１１０を実装した状態で、複数の接続部７２のそれぞれは、Ｚ方向から見て、第１の導電性部材２０ａ又は第２の導電性部材２０ｂと重なる位置に設けられている。実装用基板７０は、例えば、プリント配線基板である。図示されていないが、実装用基板７０は、接続部７２に接続する配線を有していてもよい。例えば、実装用基板７０には半導体装置１１０を駆動するための他の半導体装置が実装されており、当該配線は半導体装置１１０及び他の半導体装置を接続していてもよい。
上述のように、第１の導電性部材２０ａのうち第１の傾斜面２０２ａから第１の下面２０３ａまでの一連の領域は、封止部４０を介することなく露出している。第２の導電性部材２０ｂについても同様である。また、傾斜面２０２と上面２０１とのなす角度（図１に示すθ１）は、鋭角である。半導体装置１１０がはんだ７６を介して実装用基板７０に実装されたときに、はんだ７６が下面２０３からはみ出す。はんだ７６のフィレット７６ａは傾斜面２０２に形成される。これにより、外部からはんだ７６の接続を確認することができる。
また、下面２０３だけでなく傾斜面２０２にもはんだ７６が形成される。接続部７２の限られた平面積内において、導電性部材２０がはんだ７６と接触する接触面積が拡大される。これにより、半導体装置１１０の実装用基板７０への固着強度が向上する。半導体装置１１０が小型化した場合であっても固着強度が確保される。
また、半導体装置１１０のＸ方向に印加される応力に対して、半導体装置１１０は、はんだ７６のフィレット７６ａによって実装用基板７０に係止されている。これにより、半導体装置１１０が実装用基板７０から剥離することが抑制される。
（変形例）
次に、図５を用い、第１の実施形態の変形例について説明する。
図５（ａ）及び（ｂ）は、第１の実施形態に係る半導体装置の変形例の模式図である。
図５（ａ）に表したように、第１の実施形態に係る第１変形例では、例えば、導電性部材２０は、２つより多く設けられている。半導体装置１１２は、第１の導電性部材２０ａ、第２の導電性部材２０ｂ、及び第３の導電性部材２０ｃを備えている。複数の導電性部材２０のうち、第３の導電性部材２０ｃは、Ｚ方向から見て中央に設けられている。第３の導電性部材２０ｃは、いわゆるダイパッドである。第３の導電性部材２０ｃの下面２０３とは反対側には、半導体素子１０が設けられている。
第１の導電性部材２０ａは複数設けられている。第２の導電性部材２０ｂは複数設けられている。例えば、複数の第１の導電性部材２０ａ及び複数の第２の導電性部材２０ｂは、第３の導電性部材２０ｃのＹ方向に等間隔に設けられている。半導体素子には、複数のボンディングワイヤが接続されている。半導体素子は、複数のボンディングワイヤを介して、第１の導電性部材２０ａ又は第２の導電性部材２０ｂに接続されている。複数の第１の導電性部材２０ａのそれぞれは、第１部分２１及び第２部分２２を有している。これにより、封止部４０は複数の第１部分２１によって係止される。
なお、第３の導電性部材２０ｃの上に、複数の半導体素子が設けられていてもよい。さらに、第３の導電性部材２０ｃの＋Ｙ方向及び−Ｙ方向においても、傾斜面２０２を有する導電性部材が設けられていてもよい。
第１の実施形態に係る第１変形例のように、任意の位置に複数の導電性部材２０が配置されていてもよい。
図５（ｂ）に表したように、第１の実施形態に係る第２変形例では、例えば、半導体装置１１３は、ＣＳＰ又はＷＬＰである。この場合、実装用基板はインターポーザである。導電性部材２０は、例えば、インターポーザの貫通ビアである。なお、インターポーザの絶縁基材部分も合わせて封止部４０と表記している。封止部４０の側面には、吊りリード等は露出していない。
第１の実施形態に係る第２変形例では、インターポーザ及び封止部４０が斜めから切断されることにより、貫通ビアである導電性部材２０に傾斜面２０２が設けられている。このように、ＤＦＮ以外のパッケージ形態においても、傾斜面２０２が設けられていてもよい。
（第２の実施形態）
図６は、第２の実施形態に係る半導体装置の製造方法を例示するフローチャートである。
図６に表したように、本実施形態に係る半導体装置の製造方法は、半導体素子の載置（ステップＳ１０１）、封止部による封止（ステップＳ１０２）、導電性部材及び封止部の切断（ステップＳ１０３）、を備える。以下、各ステップの具体例を説明する。
先ず、ステップＳ１０１に表した半導体素子の載置では、導電性部材２０の上面２０１の上に半導体素子１０を載置する。
次に、ステップＳ１０２に表した封止部による封止では、導電性部材２０のうち上面２０１とは反対側の下面２０３以外の領域及び半導体素子１０を封止部４０で封止する。
次に、ステップＳ１０３に表した導電性部材及び封止部の切断では、下面２０３側から、導電性部材２０及び封止部４０を切断する。これにより、封止部４０から露出し上面２０１の接線方向とのなす角度θ１が鋭角である傾斜面２０２を形成する。
上記ステップＳ１０１〜ステップＳ１０３に表した工程により、複雑な形状を有する導電性部材２０を準備することなく、導電性部材２０の端部まで傾斜面２０２を形成することができる。
次に、図７（ａ）〜図９（ｃ）を用い、第２の実施形態に係る半導体装置の製造方法のより詳細な具体例について説明する。
図７（ａ）〜図９（ｃ）は、第２の実施形態に係る半導体装置の製造方法を例示する模式的断面図である。
まず、半導体素子の載置（ステップＳ１０１）を行う。
図７（ａ）に表したように、導電性部材２０を準備する。導電性部材２０は、例えば、金属製のリードフレームである。導電性部材２０は、例えばエッチングにより、第１の導電性部材２０ａ、第２の導電性部材２０ｂ、及びこれらを結合する吊りリード部２６等が形成されている。このとき、ハーフエッチングにより、導電性部材２０に、第１部分２１及び第２部分２２を形成する。この段階では、導電性部材２０には、後述する傾斜面２０２は形成されていなくてもよい。
なお、図７（ａ）では、これらの部分については省略している。
導電性部材２０の上面２０１上に、ダイマウント材（不図示）を介して、半導体素子１０を載置する。ダイマウント材の材料に応じて、熱処理を行ってもよい。また、半導体素子１０が発光素子である場合、例えば、光の放出される上端１０１が上面２０１の法線方向を向くように、半導体素子１０を載置する。
次に、図７（ｂ）に表したように、例えば超音波接合により、ボンディングワイヤ３０の一端を半導体素子１０に接続し、他端を導電性部材２０に接続する。
次に、封止部による封止（ステップＳ１０２）を行う。
図８（ａ）に表したように、金型６０ａを準備する。金型６０ａの上端には、例えば直方体形状の凹部（符号不図示）が形成されている。ディスペンサ６２により、金型６０ａ内に封止樹脂４０ａを供給する。封止樹脂４０ａは、例えば、透明のシリコーン樹脂等である。このとき、封止樹脂４０ａは、蛍光体を含んでいてもよい。
次に、図８（ｂ）に表したように、導電性部材２０の下面２０３に接するように、支持フィルム６０ｂを装着する。これにより、導電性部材２０の下面２０３には、封止部４０が形成されない。
次に、図８（ｃ）に表したように、発光素子１０が金型６０ａ側に向いた状態で、導電性部材２０を金型６０ａに押しつける。このとき、封止樹脂４０ａは、半導体素子１０、ボンディングワイヤ３０及び導電性部材２０の上面２０１を覆い、導電性部材２０のうち上記エッチングにより除去された部分にも浸入する。
次に、封止樹脂４０ａに導電性部材２０の上面２０１側を押しつけた状態で、熱処理（モールドキュア）を行う。これにより、封止樹脂４０ａが硬化され、封止部４０が形成される。
次に、図９（ａ）に表したように、硬化した封止部４０が設けられた導電性部材２０を、金型６０ａから引き離す。このようにして、導電性部材２０のうち上面２０１とは反対側の下面２０３以外の領域及び半導体素子１０を封止部４０で封止する。なお、この段階で、支持フィルム６０ｂを剥がしてもよい。
次に、導電性部材及び封止部の切断（ステップＳ１０３）を行う。
図９（ｂ）に表したように、円形の薄型刃であるブレード６６を準備する。ブレード６６は、例えば、封止部４０を分断するための第１切断部６０ａと、傾斜面２０２を形成するための第２切断部６０ｂと、を有している。第１切断部６０ａは、ブレード６６の回転軸に対して垂直な方向に設けられている。第２切断部６０ｂと第１切断部６０ａとの角度は鈍角である。
ブレード６６により、導電性部材２０の下面２０３側から、導電性部材２０及び封止部４０を切断する。このとき、第２切断部６０ｂは、導電性部材２０の一部を切断する。これにより、封止部４０から露出し、上面２０１の接線方向とのなす角度θ１が鋭角である傾斜面２０２が形成される。
なお、図示されていないが、上記した支持フィルム６０ｂが装着された状態で、ステップＳ１０３を行ってもよい。また、導電性部材２０の下面２０３に接するように再度支持フィルム６０ｂを装着してから、当該工程を行っても良い。
導電性部材及び封止部の切断の後に、導電性部材２０の下面２０３及び傾斜面２０２にめっきを行ってもよい。
図９（ｃ）に表したように、半導体装置１１０が形成される。半導体素子１０の上端１０１は、導電性部材２０のうち上面２０１の法線方向に上面２０１から最も離れた位置よりも＋Ｚ方向に位置している。導電性部材２０は、封止部４０から露出し上面２０１とのなす角度が鋭角である傾斜面２０２と、封止部４０から露出し傾斜面２０２とのなす角度が鈍角である下面２０３と、を有する。
次に、第２の実施形態の効果について説明する。
第２の実施形態では、導電性部材及び封止部の切断（ステップＳ１０３）において、導電性部材２０の傾斜面２０２が形成される。これにより、封止部による封止（ステップＳ１０２）の前に、複雑な形状を有する導電性部材２０を準備する必要がない。また、封止部４０が付着することなく、傾斜面２０２が形成される。
さらに、導電性部材及び封止部の切断（ステップＳ１０３）において、第２切断部６６ｂを有するブレード６６が用いられる。これにより、ブレード６６を用いるだけで、既存の設備を使用することができる。したがって、生産性を低下させずに、半導体装置１１０が形成される。
（第３の実施形態）
図１０（ａ）及び（ｂ）は、第３の実施形態に係る半導体装置を例示する模式図である。
なお、図１０（ａ）は、第３の実施形態に係る半導体装置１２０の断面図であり、図１０（ｂ）は、第３の実施形態に係る半導体装置１２０を傾斜面２０２側から見た図である。
第３の実施形態に係る半導体装置１２０では、第１の実施形態に係る半導体装置１１０と比べて、導電性部材２０の形状が異なる。
図１０（ａ）に表したように、第３の実施形態に係る半導体装置１２０は、導電性部材２０と、半導体素子１０と、封止部４０と、ハウジングケース４２と、台部４４と、を備えている。例えば、半導体素子１０は、発光素子である。
ハウジングケース４２は、導電性部材２０の上面２０１上に設けられている。ハウジングケース４２は、例えば、中央に開口部（符号不図示）を有している。ハウジングケース４２の開口部の内部には、半導体素子１０が載置されている。言い換えれば、ハウジングケース４２は、Ｚ方向から見て、半導体素子１０を囲むように設けられている。また、当該開口部の内部には、封止部４０が設けられている。
台部４４は、例えば、角錐状である。台部４４の上部は、導電性部材２０のうち上面２０１と反対側の面に接している。
なお、ハウジングケース４２及び台部４４のいずれか一方、または両方は、封止部４０と同一の材料により一体として形成されていてもよい。半導体素子１０が発光素子である場合、少なくとも封止部４０及びハウジングケース４２は、例えば当該発光素子の発光光の波長域において透光性を有していることが好ましい。
導電性部材２０は、上面２０１の半導体素子１０が設けられた側とは反対側に屈曲している。導電性部材２０は、傾斜面２０２及び下面２０３を有している。導電性部材２０は、下面２０３の傾斜面２０２とは反対側に、さらに傾斜面２０４を有していてもよい。
導電性部材２０は、上面２０１と傾斜面２０２とのあいだに設けられた屈曲面２０５と、傾斜面２０２と下面２０３とのあいだに設けられた屈曲面２０６と、を有している。下面２０３と傾斜面２０４とのあいだに屈曲面２０７が設けられていてもよい。
傾斜面２０２と上面２０１とのなす角度θ１は、鋭角である。下面２０３と傾斜面２０２とのなす角度θ２は、鈍角である。なお、上述のように、角度θ１は、傾斜面２０２を延長させた面と、上面２０１を延長させた面と、のなす角度のことである。また、角度θ２は、下面２０３を延長させた面と、傾斜面２０２を延長させた面と、のなす角度のことである。
上面２０１と下面２０３との間には、例えば、台部４４が介在している。導電性部材２０のうち傾斜面２０２とは反対側の面、及び下面２０３とは反対側の面は、台部４４に接している。
上面２０１と傾斜面２０２とのなす角度は鋭角である。半導体素子１０が発光素子である場合、当該角度は、所望の光の出射方向に合わせて調整される。
図１０（ｂ）に表したように、導電性部材２０は複数設けられている。導電性部材２０は、第１の導電性部材２０ａと、第２の導電性部材２０ｂと、を有している。第１の導電性部材２０ａは、第１の上面２０１ａと、第１の傾斜面２０２ａと、第１の下面２０３ａと、を有している。第２の導電性部材２０ｂは、第２の上面２０１ｂと、第２の傾斜面２０２ｂと、第２の下面２０３ｂと、を有している。
第２の導電性部材２０ｂは、第１の導電性部材２０ａに対してＹ方向に離間して設けられている。第１の導電性部材２０ａ及び第２の導電性部材２０ｂは、同一のＹ方向に対して封止部４０から露出している。
第２の傾斜面２０２ｂは、第１の導電性部材２０ａのうち第１の傾斜面２０２ａが設けられた側と同一の側に並んで設けられている。第１の傾斜面２０２ａ及び第２の傾斜面２０２ｂとは、それぞれ封止部４０の同じ外面に沿って設けられている。ここでいう「封止部４０の外面」とは、例えば、台部４４の側面のことである。例えば、第１の傾斜面２０２ａと第２の傾斜面２０２ｂとは、同一平面に設けられている。これにより、第１の傾斜面２０２ａ及び第２の傾斜面２０２ｂは、はんだを介して実装用基板に接続される。すなわち、半導体装置１２０を実装用基板に対して傾けて実装することができる。
また、第２の下面２０３ｂは、第１の導電性部材２０ａのうち第１の下面２０３ａが設けられた側と同一の側に設けられている。例えば、第１の下面２０３ａと第２の下面２０３ｂとは、同一平面に設けられている。
図１１は、第３の実施形態に係る半導体装置１２０を例示する模式図である。
図１１は、第３の実施形態に係る半導体装置１２０を下面２０３側から見た図である。
図１１に表したように、半導体素子１０は、例えば、第１の上面２０１ａの上に設けられている。半導体素子１０は、ダイマウント材（不図示）を介して、第１の導電性部材２０ａに接続されている。一方、半導体素子１０のうち上端１０１の一部は、ボンディングワイヤ３０を介して、第２の導電性部材２０ｂに接続されている。
傾斜面２０２のうち第１の導電性部材２０ａから第２の導電性部材２０ｂに向かう第２方向（Ｙ方向）の幅（ｄ１ａ及びｄ１ｂ）は、下面２０３のＹ方向の幅（ｄ２ａ及びｄ２ｂ）よりも広い。これにより、後述する第５の実施形態のように、はんだ応力によって半導体装置１２０の接続状態を移行させることにより、半導体装置１２０を実装用基板に対して傾けて実装することができる。なお、第１の傾斜面２０２ａの幅ｄ１ａ及び第２の傾斜面２０２ｂの幅ｄ１ｂは等しいことが好ましい。
また、第１の傾斜面２０２ａと第２の傾斜面２０２ｂとの間隔ｓ１は、第１の下面２０３ａと第２の下面２０３ｂとの間隔ｓ２よりも狭い。第１の傾斜面２０２ａ及び第１の下面２０３ａは、Ｚ方向から見て互いにずれて設けられている。第２の傾斜面２０２ａ及び第２の下面２０３ｂは、第１の傾斜面２０２ａ及び第１の下面２０３ａがずれている方向とは反対の方向に互いにずれて設けられている。これにより、上記した接続状態の移行の前に、半導体装置１２０を実装用基板に仮接続することができる。
なお、傾斜面２０２及び下面２０３がＺ方向から見て互いにずれている部分は、角錐状の台部４４の屈曲部（点線部分）に重なっていることが好ましい。
第３の実施形態においても、第１の実施形態と同様に、外部からはんだのフィレットを確認することができる。さらに、第３の実施形態では、後述する第５の実施形態のように、半導体装置１２０を実装用基板に対して傾けて実装することができる。
（第４の実施形態）
図１２は、第４の実施形態に係る半導体装置の製造方法を例示するフローチャートである。
図１２に表したように、本実施形態に係る半導体装置の製造方法は、半導体素子の載置（ステップＳ２０１）、封止部による封止（ステップＳ２０２）、導電性部材の屈曲（ステップＳ２０３）、を備える。以下、各ステップの具体例を説明する。
先ず、ステップＳ２０１に表した半導体素子の載置では、導電性部材２０の上面２０１の上に半導体素子１０を載置する。
次に、ステップＳ２０２に表した封止部による封止では、導電性部材２０の一部及び半導体素子１０を封止部４０で封止する。
次に、ステップＳ２０３に表した導電性部材の屈曲では、導電性部材２０のうち封止部４０から露出した部分を導電性部材２０の上面２０１とは反対側に屈曲させる。これにより、上面２０１とのなす角度が鋭角である傾斜面２０２と、傾斜面２０２とのなす角度が鈍角である下面２０３と、を形成する。
上記ステップＳ２０１〜ステップＳ２０３に表した工程によっても、複雑な形状を有する導電性部材２０を準備することなく、導電性部材２０の端部まで傾斜面２０２を形成することができる。
次に、図１３（ａ）〜図１３（ｃ）を用い、第４の実施形態に係る半導体装置の製造方法のより詳細な具体例について説明する。
図１３（ａ）〜（ｃ）は、第４の実施形態に係る半導体装置の製造方法を例示する模式的断面図である。
まず、半導体素子の載置（ステップＳ２０１）を行う。
図１３（ａ）に表したように、導電性部材２０を準備する。導電性部材２０は、例えば、金属製のリードフレームである。導電性部材２０は、例えばエッチングにより、第１の導電性部材２０ａ、及び第２の導電性部材２０ｂ等が形成されている。導電性部材２０には、傾斜面２０２及び下面２０３となる部分が同一平面上に形成されている。なお、傾斜面２０２となる部分の第１の導電性部材２０ａから第２の導電性部材２０ｂに向かう第２方向の幅（ｄ１ａ及びｄ１ｂ）は、下面２０３となる部分のＹ方向の幅（ｄ２ａ及びｄ２ｂ）よりも広い。
導電性部材２０の上面２０１上に、ダイマウント材（不図示）を介して、半導体素子１０を載置する。また、半導体素子１０が発光素子である場合、光の放出される上端１０１が上面２０１の法線方向を向くように、半導体素子１０を載置する。
次に、封止部による封止（ステップＳ２０２）を行う。
図１３（ｂ）に表したように、上面２０１に接してハウジングケース４２を形成し、下面２０３に接して台部４４を形成する。ハウジングケース４２の開口部に封止樹脂を流入し、封止部４０を形成する。このとき、封止部４０は、蛍光体を含んでいてもよい。このようにして、導電性部材２０の一部及び半導体素子１０を封止部４０で封止する。
次に、導電性部材の屈曲（ステップＳ２０３）を行う。
図１３（ｃ）に表したように、導電性部材２０のうち封止部４０から露出した部分を導電性部材２０の上面２０１とは反対側に屈曲させる。これにより、上面２０１とのなす角度が鋭角である傾斜面２０２と、傾斜面２０２とのなす角度が鈍角である下面２０３と、を形成する。さらに、下面２０３の傾斜面２０２とは反対側に、傾斜部２０４を形成していてもよい。
第４の実施形態においても、少なくとも上面２０１に垂直な方向に複雑な形状を有する導電性部材２０を準備する必要がない。さらに、第４の実施形態では、導電性部材の屈曲により、容易に且つ安定的に傾斜面２０２が形成される。
（第５の実施形態）
図１４（ａ）及び（ｂ）は、第５の実施形態に係る半導体装置を例示する模式図である。
なお、図１４（ａ）は、第５の実施形態に係る実装用基板７０の上端図であり、図１４（ｂ）は、第５の実施形態に係る電子部品１３０の断面図である。
第５の実施形態は、半導体装置１２０が実装用基板７０上に実装されている点を除いて、第３の実施形態と同様である。半導体素子１０が発光素子である場合、電子部品１３０は例えば照明装置である。
図１４（ａ）に表したように、実装用基板７０は、実装表面に、複数の接続部７２を有している。
ここで、以下の説明において、実装用基板７０の実装表面の法線方向を＋Ｚ’方向とする。すなわち、導電性部材２０の上面２０１の法線方向を＋Ｚ方向としたのに対して、当該実装用基板７０の法線方向を＋Ｚ’方向として区別する。また、実装用基板７０の実装表面に沿った方向を、＋Ｘ’方向及び＋Ｙ’方向とする。Ｘ’方向、Ｙ’方向及びＺ’方向は、それぞれ直交しているものとする。
接続部７２は、導電性材料を含む。接続部７２は、少なくとも第１接続部７２１を有している。接続部７２は、さらに第２接続部７２２を有していてもよい。
第１接続部７２１は、導電性部材２０の下面２０３の一部とはんだを介して接続される。具体的には、第１接続部７２１は、下面２０３の傾斜面２０２側の一部と接続される。
第２接続部７２２は、第１接続部７２１に連通している。第２接続部７２２は、傾斜面２０２とはんだを介して接続され、第１接続部７２１の面積よりも広い面積を有する。
第１接続部７２１は複数設けられ、第２接続部７２２も複数設けられている。第１接続部７２１ａ及び第２接続部７２２ａは、第１の導電性部材２０ａに接続される。第１接続部７２１ｂ及び第２接続部７２２ｂは、第２の導電性部材２０ｂに接続される。
第１接続部７２１ａ及び第１接続部７２１ｂの間隔は、半導体装置側の第１の傾斜面２０２ａと第２の傾斜面２０２ｂとの間隔ｓ１と等しい。同様に、第２接続部７２２ａ及び第２接続部７２２ｂの間隔は、第１の下面２０３ａと第２の下面２０３ｂとの間隔ｓ２と等しい。第１接続部７２１ａ及び第１接続部７２１ｂの間隔は、第２接続部７２２ａ及び第２接続部７２２ｂの間隔よりも狭い。
このような実装用基板７０を用いることにより、半導体装置を実装する際に、はんだ応力によって半導体装置の接続状態が移行する。これにより、以下のように、半導体装置（後述する第１の半導体装置１２１又は第３の半導体装置１２３）は、実装用基板７０に対して傾けて実装される。
図１４（ｂ）に表したように、電子部品１３０は、第１の半導体装置１２１、第２の半導体装置１２２、第３の半導体装置１２３、及び実装用基板７０を備えている。第１の半導体装置１２１、第２の半導体装置１２２、及び第３の半導体装置１２３は、第４の実施形態における半導体装置１２０と同様である。第１の半導体装置１２１、第２の半導体装置１２２、及び第３の半導体装置１２３は、実装用基板７０の上に実装されている。例えば、半導体素子１０は発光素子である。
ここで、第１の半導体装置１２１の傾斜面２０２は、はんだを介して第２接続部７２２に接続されている。第１の半導体装置１２１の下面２０３の一部は、はんだを介して第１接続部７２１に接続されている。厳密には、下面２０３に接して、はんだフィレットが形成されている。これにより、第１の半導体装置１２１における半導体素子１０の上端１０１は、実装用基板７０の上端に対して−Ｘ’方向に傾いている。
第２の半導体装置１２２の下面２０３は、はんだを介して第１接続部７２１に接続されている。これにより、第２の半導体装置１２２における半導体素子１０の上端１０１は、実装用基板７０に対して垂直の方向（＋Ｚ’方向）に向いている。例えば、第２の半導体装置１２２は、第１の半導体装置１２１から＋Ｘ’方向の位置に配置されている。
第３の半導体装置１２３の傾斜面２０２は、はんだを介して第２接続部７２２に接続されている。例えば、第３の半導体装置１２３における半導体素子１０の上端１０１は、第１の半導体装置１２１とは反対側（＋Ｘ’方向）に傾いている。例えば、第３の半導体装置１２３は、例えば、実装用基板７０において、第２の半導体装置１２２のうち第１の半導体装置１２１とは反対側に配置されている。
次に、第５の実施形態の効果について説明する。
ここで、半導体素子１０がＬＥＤである場合について説明する。ＬＥＤは、光の指向性が強い光源である。このため、半導体素子１０の上端１０１に対して垂直な方向の周囲が暗い可能性がある。
第５の実施形態では、例えば半導体素子１０がＬＥＤである場合に、半導体装置１２０を実装用基板７０に対して傾けて実装することができる。したがって、光の放射角が広い照明装置を提供することができる。
以上、第５の実施形態では、電子部品１３０が第１の半導体装置１２１と第２の半導体装置１２２と第３の半導体装置１２３とを備えている場合について説明したが、これに限られない。例えば、電子部品１３０はこれらのいずれか２つの半導体装置を備えていてもよい。また、複数の半導体装置のそれぞれは、様々な方向に向けられていてもよい。例えば、複数の半導体装置が同一の方向に傾けられていてもよい。例えば、複数の半導体装置のそれぞれの半導体素子の上端はＺ’方向から見て放射状に傾けられていてもよい。
（第６の実施形態）
図１５は、第６の実施形態に係る半導体装置の製造方法を例示するフローチャートである。
第６の実施形態に係る半導体装置の製造方法は、第４の実施形態に係る半導体装置の製造方法と同一のステップ（ステップＳ３０１〜ステップＳ３０３）に加え、以下のステップを備えている。
導電性部材の屈曲（ステップＳ３０４）の後における実装用基板の接続（ステップＳ３０３）では、実装表面に、導電性材料を含む第１接続部７２１と、導電性材料を含み第１接続部７２１に連通し第１接続部７２１の面積よりも広い面積を有する第２接続部７２２と、を有する実装用基板７０の、第１接続部７２１に、はんだを介して導電性部材２０の下面２０３の一部を接続する。
次に、接続の移行（ステップＳ３０５）では、はんだを溶融して、第１接続部７２１と下面２０３との接続から、第２接続部７２２と傾斜面２０２との接続に移行する。
上記ステップＳ３０１〜ステップＳ３０５に表した工程により、半導体装置１２０を実装用基板７０に対して傾けて実装することができる。
次に、図１６（ａ）〜図１９を用い、第６の実施形態に係る半導体装置の製造方法のより詳細な具体例について説明する。
図１６（ａ）〜図１９は、第６の実施形態に係る半導体装置の製造方法を例示する模式的断面図である。
まず、半導体素子の載置（ステップＳ３０１）から導電性部材の屈曲（ステップＳ３０３）を行う。これにより、図１４（ｃ）に示した半導体装置（図１３（ｃ）で表した半導体装置１２０）が得られる。
次に、導電性部材の屈曲（ステップＳ３０４）の後において、実装用基板の接続（ステップＳ３０３）を行う。
図１６（ａ）は、実装用基板の接続（ステップＳ３０３）を示した断面図であり、図１６（ｂ）は、実装用基板の接続（ステップＳ３０３）における実装用基板７０の上端図である。なお、図１６（ａ）及び（ｂ）には、例えば、後述する図１７における第３の半導体装置１２３が図示されている。
図１６（ｂ）に表したように、実装用基板７０を準備する。
図１６（ｂ）に表した実装用基板７０は、例えば図１４（ａ）に表した実装用基板７０と同様である。
実装用基板７０は、実装表面に、導電性材料を含む接続部７２を有している。接続部７２は、第１の接続部７２１及び第２の接続部７２２を有している。第２の接続部７２２は、第１接続部７２１に連通し、第１接続部７２１の面積よりも広い面積を有する。
次に、第１接続部７２１及び第２接続部７２２にはんだを塗布する。
図１６（ａ）に表したように、第１接続部７２１に、下面２０３を配置する。具体的には、第１接続部７２１の第２接続部７２２側に、下面２０３の傾斜面２０２側を配置する。言い換えれば、傾斜面２０２は、Ｚ’方向から見て第２接続部７２２と重なるように配置されている。これとともに、第１接続部７２１に、はんだを介して下面２０３のうち傾斜面２０２側の一部を接続する。これにより、導電性部材２０の下面２０３の一部を仮接続する。
このとき、図１６（ｂ）に表したように、Ｚ’方向から見て台部４４が配置部７４に対して重なるように、第３の半導体装置１２３を配置する。上述のように、傾斜面２０２は、Ｚ方向から見て第２接続部７２２と重なるように配置される。
また、図１７に表したように、実装用基板７０の上に、複数の半導体装置を接続してもよい。例えば、第１の半導体装置１２１の下面２０３の一部を、第１接続部７２１に接続する。第１の半導体装置１２１の傾斜面２０２を、Ｚ’方向から見て第２接続部７２２と重なるように配置する。
第２の半導体装置１２２の下面２０３の全体を、第１接続部７２１に接続する。なお、第２の半導体装置１２２に接続される接続部７２は、第２接続部７２２を有していない。
第３の半導体装置１２３は、実装用基板７０の上において、第２の半導体装置１２２のうちの第１の半導体装置１２１とは反対側に配置されている。第３の半導体装置１２３が接続される第１接続部７２１は、第２接続部７２２に対して−Ｘ’方向に位置している。
次に、接続の移行（ステップＳ３０５）を行う。例えば、複数の半導体装置が載置された実装用基板７０をリフロー炉に投入する。
図１８（ａ）及び（ｂ）は、図１７における第３の半導体装置１２３の接続状態を例示した模式的断面図である。
図１８（ａ）に表したように、はんだ７６を溶融する。
第２接続部７２２上のはんだ７６が、第３の半導体装置１２３の傾斜面２０２に伝搬する。はんだ７６は、表面張力を小さくするように変化する。言い換えれば、傾斜面２０２は、はんだ７６が多く存在する側に引っ張られる。このように、第３の半導体装置１２３には、傾斜面２０２と第２接続部７２２とを接近させる応力が印加される。当該応力を「はんだ応力」とする。
図１８（ｂ）に表したように、第３の半導体装置１２３は＋Ｘ’方向に傾いていく。そして、傾斜面２０２は、第２接続部７２２に接続される。半導体装置１２３は、傾斜面２０２から＋Ｚ’方向に立ち上がった状態となる。なお、このような現象を「マンハッタン現象」と呼ぶことがある。このようにして、半導体装置１２３と実装用基板７０との接続は、第１接続部７２１と下面２０３との接続から、第２接続部７２２と傾斜面２０２との接続に移行する。ここでいう「接続を移行する」とは、接続状態を変化させることをいう。
図１９は、接続の移行（ステップＳ３０５）の後における、図１８に表した複数の半導体装置を有する実装用基板７０を表している。
図１９に表したように、第１の半導体装置１２１の傾斜面２０２は、第２接続部７２２に接続されている。第２の半導体装置１２２の下面２０３は、接続部７２に接続されたままである。また、第３の半導体装置１２３の傾斜面２０２は、第２接続部７２２に接続されている。
次に、第６の実施形態の効果について説明する。
ここで、搬送装置を用いて、半導体装置の傾きを調整しながら、傾斜面２０２を直接的に接続部７２に接続する場合について説明する。この場合、例えば、以下のようにして、半導体装置１２０を実装用基板７０に実装する。
まず、搬送装置は、複数の半導体装置が陳列されたトレイから、半導体装置を取り上げる。次に、半導体装置の傾斜面が実装用基板の上面に沿うように、半導体装置を傾ける。次に、半導体装置が傾いた状態で、実装用基板に実装する。
この場合では、複雑な搬送装置が必要となる可能性がある。また、複数の半導体装置のそれぞれを異なる方向に傾ける場合、それぞれの傾斜角度の半導体装置に応じて、熱処理温度などの実装条件を最適化する必要が生じる可能性がある。
これに対して、第６の実施形態では、半導体装置の下面２０２を実装用基板７０の上面に仮接続する。この状態からはんだを溶融させる。半導体装置１２３と実装用基板７０との接続は、はんだ応力によって、第２接続部７２２と傾斜面２０２とが接した状態に変化する。このように外部から力を加えることなく、自己整合的に半導体装置は実装用基板に対して傾く。
例えば、複数の半導体装置のそれぞれを互いに異なる方向に傾ける場合、所望の傾斜方向に合わせて複数の接続部７２が設けられた実装用基板７０を準備する。複数の半導体装置のそれぞれの下面を実装用基板７０上に仮接着する。この状態で、はんだを溶融する。これにより、自己整合的に一度に、複数の半導体装置の傾斜を変化させることができる。また、複雑な搬送装置を必要としない。
半導体素子１０が発光素子である場合、上記のように様々な方向に向けた複数の半導体装置を実装基板７０に実装することにより、広い指向性を有する電子部品１３０を提供することができる。
以上説明したように、本実施形態によれば、様々な実装形態に応じて、接続の信頼性を向上させた半導体装置及びその製造方法を提供する。
なお、上記に本実施の形態およびその変形例を説明したが、本発明はこれらの例に限定されるものではない。例えば、前述の各実施の形態またはその変形例に対して、当業者が適宜、構成要素の追加、削除、設計変更を行ったものや、各実施の形態の特徴を適宜組み合わせたものも、本発明の要旨を備えている限り、本発明の範囲に含有される。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１０…半導体素子、２０…導電性部材、２０ａ…第１の導電性部材、２０ｂ…第２の導電性部材、２０ｃ…第３の導電性部材、２１…第１部分、２２…第２部分、２４…段差部、２６…吊りリード部、２８…凹部、３０…ボンディングワイヤ、４０…封止部、４０ａ…封止樹脂、４２…ハウジングケース、４４…台部、６０ａ…金型、６０ｂ…支持フィルム、６２…ディスペンサ、６６…ブレード、６６ａ…第１切断部、６６ｂ…第２切断部、７０…実装用基板、７２…接続部、７４…配置部、７６ａ…フィレット、１０１…上端、１１０、１１２、１１３、１２０、１２１、１２２、１２３、１３０、１９０…半導体装置、１２１…第１の半導体装置、１２２…第２の半導体装置、１２３…第３の半導体装置、１１１、１３０…電子部品、２０１、２０１ａ、２０１ｂ…上面、２０２、２０２ａ、２０２ｂ…傾斜面、２０３、２０３ａ、２０３ｂ…下面、２０４…傾斜面、２０５、２０６、２０７…屈曲面、２０９…側面、４０１…第１面、４０２…第２面、４０３、４０４…側面、７２１、７２１ａ、７２１ｂ…第１接続部、７２２、７２２、７２２ａ、７２２ｂ…第２接続部

Claims (12)

  1. 導電性部材と、
    前記導電性部材の上面に載置された半導体発光素子と、
    前記導電性部材の一部及び前記半導体発光素子を封止する封止部と、
    を備え、
    前記半導体発光素子の上端は、前記導電性部材の最上部よりも上に位置し、
    前記導電性部材は、前記上面に沿った第１方向に突出して設けられ前記封止部によって囲まれた突出部を有し、
    前記導電性部材は、
    前記封止部の外側に設けられ前記上面とのなす角度が鋭角である傾斜面と、
    前記封止部の外側に設けられ前記傾斜面とのなす角度が鈍角である下面と、
    を有する半導体装置。
  2. 導電性部材と、
    前記導電性部材の上面に設けられた半導体素子と、
    前記導電性部材の一部及び前記半導体素子を封止する封止部と、
    を備え、
    前記半導体素子の上端は、前記導電性部材の最上部よりも上に位置し、
    前記導電性部材は、
    前記封止部の外側に設けられ前記上面とのなす角度が鋭角である傾斜面と、
    前記封止部の外側に設けられ前記傾斜面とのなす角度が鈍角である下面と、
    を有する半導体装置。
  3. 前記導電性部材は、前記上面から前記下面まで一体として設けられ、
    前記導電性部材の前記下面は、前記導電性部材の前記上面とは反対側の面である請求項２記載の半導体装置。
  4. 前記導電性部材は、前記上面に沿った第１方向に突出して設けられ前記封止部によって囲まれた突出部を有する請求項２または３に記載の半導体装置。
  5. 前記導電性部材は、
    前記下面を有する第１部分と、
    前記第１部分の上に設けられ、前記上面を有するとともに、前記上面に沿った第１方向に前記第１部分よりも突出した第２部分と、
    を有し、
    前記第２部分の前記第１方向に沿った長さは、前記第１部分の前記第１方向に沿った長さよりも長い請求項４記載の半導体装置。
  6. 前記導電性部材は、前記傾斜面と前記下面との間に設けられた屈曲面をさらに有する請求項２記載の半導体装置。
  7. 前記導電性部材は、複数設けられ、
    前記複数の導電性部材のうちの第１の導電性部材は、第１の前記傾斜面と、第１の前記下面と、を有し、
    前記上面に沿った方向に前記第１の導電性部材から離間して設けられた前記複数の導電性部材のうちの第２の導電性部材は、第２の前記傾斜面と、第２の前記下面と、を有し、
    前記第１の傾斜面と前記第２の傾斜面とは、それぞれ前記封止部の同じ外面に沿い、互いに並んで設けられた請求項６記載の半導体装置。
  8. 前記第１の傾斜面と前記第２の傾斜面との間隔は、前記第１の下面と前記第２の下面との間隔よりも狭い請求項７記載の半導体装置。
  9. 前記半導体素子は、発光素子である請求項２〜１２のいずれか１つに記載の半導体装置。
  10. 導電性部材の上面の上に半導体素子を載置する工程と、
    前記導電性部材のうち前記上面とは反対側の下面以外の領域及び前記半導体素子を封止部で封止する工程と、
    前記下面側から、前記導電性部材及び前記封止部を切断することにより、前記封止部の外側に前記上面とのなす角度が鋭角である傾斜面を形成する工程と、
    を備えた半導体装置の製造方法。
  11. 導電性部材の上面の上に半導体素子を載置する工程と、
    前記導電性部材の一部及び前記半導体素子を封止部で封止する工程と、
    前記導電性部材のうち前記封止部から露出した部分を前記導電性部材の前記上面とは反対側に屈曲させることにより、前記上面とのなす角度が鋭角である傾斜面と、前記傾斜面とのなす角度が鈍角である下面と、を形成する工程と、
    を備えた半導体装置の製造方法。
  12. 実装表面に、導電性材料を含む第１接続部と、導電性材料を含み前記第１接続部に連通し前記第１接続部の面積よりも広い面積を有する第２接続部と、を有する実装用基板の、前記第１接続部にはんだを介して前記下面の一部を接続する工程と、
    前記はんだを溶融して、前記第１接続部と前記下面との接続から、前記第２接続部と前記傾斜面との接続に移行する工程と、
    をさらに備えた請求項１０又は１１に記載の半導体装置の製造方法。
JP2012190678A 2012-08-30 2012-08-30 半導体装置及びその製造方法 Pending JP2014049577A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2012190678A JP2014049577A (ja) 2012-08-30 2012-08-30 半導体装置及びその製造方法
US13/845,262 US20140061682A1 (en) 2012-08-30 2013-03-18 Semiconductor device and method for manufacturing same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012190678A JP2014049577A (ja) 2012-08-30 2012-08-30 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2014049577A true JP2014049577A (ja) 2014-03-17

Family

ID=50186210

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012190678A Pending JP2014049577A (ja) 2012-08-30 2012-08-30 半導体装置及びその製造方法

Country Status (2)

Country Link
US (1) US20140061682A1 (ja)
JP (1) JP2014049577A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018139048A1 (ja) * 2017-01-27 2018-08-02 株式会社村田製作所 インターポーザおよび電子機器

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013213073A1 (de) * 2013-07-04 2015-01-08 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen eines optoelektronischen Bauelementes
USD778847S1 (en) * 2014-12-15 2017-02-14 Kingbright Electronics Co. Ltd. LED component
USD778846S1 (en) * 2014-12-15 2017-02-14 Kingbright Electronics Co. Ltd. LED component
DE102015214219A1 (de) 2015-07-28 2017-02-02 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Bauelements und ein Bauelement
DE102017114668A1 (de) 2017-06-30 2019-01-03 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauteil und Anordnung mit einem optoelektronischen Halbleiterbauteil
US20230215757A1 (en) * 2020-09-21 2023-07-06 Chongqing Konka Photoelectric Technology Research Institute Co., Ltd. Transfer System and Transfer Method
US20230361008A1 (en) * 2022-05-06 2023-11-09 Texas Instruments Incorporated Electronic device with high draft angle package structure

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018139048A1 (ja) * 2017-01-27 2018-08-02 株式会社村田製作所 インターポーザおよび電子機器

Also Published As

Publication number Publication date
US20140061682A1 (en) 2014-03-06

Similar Documents

Publication Publication Date Title
JP2014049577A (ja) 半導体装置及びその製造方法
US9646957B2 (en) LED packaging structure having stacked arrangement of protection element and LED chip
JP5482098B2 (ja) 発光装置
TWI675497B (zh) 發光裝置封裝及搭載發光裝置之封裝
JP6036913B2 (ja) 発光装置
JP4910220B1 (ja) Ｌｅｄモジュール装置及びその製造方法
US9461207B2 (en) Light emitting device, and package array for light emitting device
JP2011176271A (ja) Ｌｅｄパッケージ及びその製造方法
KR102513954B1 (ko) 박막 패드를 구비하는 발광 소자 패키지 및 그 제조 방법
US10851973B2 (en) Light-emitting device and method for manufacturing same
JP6128367B2 (ja) 発光装置、および配線基板の製造方法
JP6065586B2 (ja) 発光装置及びその製造方法
JP2007067190A (ja) 半導体発光装置
JP5375630B2 (ja) 樹脂付リードフレームおよびその製造方法、ならびにｌｅｄ素子パッケージおよびその製造方法
JP5708766B2 (ja) 発光装置
KR20140100154A (ko) 전자장치
JP5013596B2 (ja) 裏面実装型ｌｅｄ
JP6103410B2 (ja) 光半導体装置用リードフレーム、樹脂付き光半導体装置用リードフレーム、および光半導体装置
JP2016004946A (ja) 光学装置、光学装置の実装構造、光学装置の製造方法
JP7349544B2 (ja) 半導体装置
JP5796394B2 (ja) 発光装置
JP2009188005A (ja) 表面実装型半導体装置
JP5880025B2 (ja) 発光装置
KR20130023432A (ko) 반도체 패키지용 리드 프레임 구조, 이의 제조방법 및 이를 이용한 반도체 패키지 제조방법
JP7148292B2 (ja) 光学装置