JP2010045105A - 半導体発光装置 - Google Patents

半導体発光装置 Download PDF

Info

Publication number
JP2010045105A
JP2010045105A JP2008207097A JP2008207097A JP2010045105A JP 2010045105 A JP2010045105 A JP 2010045105A JP 2008207097 A JP2008207097 A JP 2008207097A JP 2008207097 A JP2008207097 A JP 2008207097A JP 2010045105 A JP2010045105 A JP 2010045105A
Authority
JP
Japan
Prior art keywords
semiconductor light
light emitting
pattern
emitting device
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008207097A
Other languages
English (en)
Other versions
JP5227693B2 (ja
Inventor
Ryosuke Kondo
亮介 近藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Stanley Electric Co Ltd
Original Assignee
Stanley Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Stanley Electric Co Ltd filed Critical Stanley Electric Co Ltd
Priority to JP2008207097A priority Critical patent/JP5227693B2/ja
Priority to CN200910160581.4A priority patent/CN101651136B/zh
Publication of JP2010045105A publication Critical patent/JP2010045105A/ja
Application granted granted Critical
Publication of JP5227693B2 publication Critical patent/JP5227693B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4911Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06Polymers
    • H01L2924/078Adhesive characteristics other than chemical
    • H01L2924/07802Adhesive characteristics other than chemical not being an ohmic electrical conductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)

Abstract

【課題】上面にのみ電極を設けた複数の半導体発光素子を直列接続してなる半導体発光装置において、半導体発光素子の電極に対するボンディングワイヤの接合強度を高めることにより外部応力に対する信頼性を向上させ、且つ半導体発光素子の電極面積の拡大を抑制することにより良好な光取り出し効率を確保することを可能にすることにある。
【解決手段】絶縁基板上に、導体パターンからなる反射パターン11、給電パターン9及び中継パターン10を設け、3つの半導体発光素子のうち互いに隣接する2つの半導体発光素子の互いに極性の異なる電極同士を、中継パターン10を中継点として接続する2本のボンディングワイヤで電気的に接続すると共に、半導体発光素子の電極とボンディングワイヤの接合を全てボールボンド部を介して行うようにした。
【選択図】図2

Description

本発明は、半導体発光装置に関するものであり、詳しくは、直列に接続された複数の半導体発光素子を光源とする半導体発光装置に関する。
上面に一対の電極を設けた複数の半導体発光素子を1つのパッケージ内に配置し、それら半導体発光素子による直列接続回路を構成する場合、引用文献1のように、隣接する半導体発光素子50の極性の異なる電極同士を順次ボンディングワイヤ51を介して接続し、半導体発光素子50間の接続に寄与しないで残った一対の極性の異なる電極の夫々をパッケージ52に設けられたリード53にボンディングワイヤ54を介して接続する方法がある(図12参照)。
特開2007−103940号公報
ところで、特許文献1に引用されたような、半導体発光素子同士の電極をボンディングワイヤを介して直接接続する方法は、パッケージに設けるリードフレームのリードが外部からの給電用の2本のみでよく、リードで占有される部分が少ないためにパッケージの小型化が可能となる。
しかし、半導体発光素子の電極のいずれかにボンディングワイヤの1stボンドによるボールボンド部が形成され、いずれかに2ndボンドによるステッチボンド部が形成される。そのうち、ステッチボンド部は電極に対するボンディングワイヤの接合力がボールボンド部に比べて極めて弱く、外部応力に対する信頼性が低いものとなってしまう。
また、ステッチボンド用の電極はボールボンド用の電極よりも面積を大きくする必要があり、そのため半導体発光素子の光出射面に対するステッチボンド用電極の面積比が大きくなるため光取り出し効率が低下する。
そこで、本発明は上記問題に鑑みて創案なされたもので、その目的とするところは、上面にのみ電極を設けた複数の半導体発光素子を1つのパッケージ内に配置し、それら半導体発光素子による直列接続回路を構成する半導体発光装置において、半導体発光素子の電極に対するボンディングワイヤの接合強度を高めることにより外部応力に対する信頼性を向上させ、且つ電極面積の拡大を抑制することにより良好な光取り出し効率を確保することを可能にすることにある。
上記課題を解決するために、本発明の請求項1に記載された発明は、
第1の貫通孔を有する第1の絶縁基板と、
前記第1の絶縁基板の下面に前記第1の貫通孔を塞ぐように配設された金属底板と、
前記第1の貫通孔内の前記金属底板上に配置された複数の半導体発光素子とを備え、
前記複数の半導体発光素子が直列接続されてなる半導体発光装置であって、
前記複数の半導体発光素子は、上面に対となる両電極を有し、
前記第一の絶縁基板上に形成され、前記半導体発光素子の電極とボンディングワイヤを介して電気的に接続されて外部からの給電を受ける一対の給電パターンと、
前記第一の絶縁基板上に前記給電パターと分離して形成され、前記複数の半導体発光素子のうち2つの半導体発光素子の互いに極性の異なる電極とボンディングワイヤを介して電気的に接続された中継パターンを有し、
前記半導体発光素子の電極とボンディングワイヤがボールボンド部を介して接合されていることを特徴とするものである。
また、本発明の請求項2に記載された発明は、請求項1において、
前記給電パターンは前記第1の絶縁基板の側面を経由して底面まで延設され、前記中継パターンは前記第1の絶縁基板の端部まで延設されていることを特徴とするものである。
また、本発明の請求項3に記載された発明は、請求項1または2のいずれかにおいて、
前記ボンディングワイヤが前記給電パターンに結線されたステッチボンド部が、前記ボールボンド部より高い位置に形成されることを特徴とするものである。
また、本発明の請求項4に記載された発明は、請求項1乃至3のいずれかにおいて、
前記第1の絶縁基板上面に絶縁性接着層を介して貼り合わされた、前記第1の貫通孔よりも大きい第2の貫通孔を有する第2の絶縁基板を備えることを特徴とするものである。
本発明は、上面に対となる電極を設けた複数の半導体発光素子を1つのパッケージ内に配置し、それら半導体発光素子による直列接続回路を構成する半導体発光装置であって、半導体発光素子の電極とボンディングワイヤを1stワイヤボンディングによるボールボンド部を介して接合するようにした。
そのため、半導体発光素子の電極に対するボンディングワイヤの接合強度が高められて外部応力に対する信頼性が向上し、且つ電極面積の拡大が抑制されたことにより良好な光取り出し効率を確保することを可能になった。
以下、この発明の好適な実施形態を図1から図11を参照しながら、詳細に説明する(同一部分については同じ符号を付す)。尚、以下に述べる実施形態は、本発明の好適な具体例であるから、技術的に好ましい種々の限定が付されているが、本発明の範囲は、以下の説明において特に本発明を限定する旨の記載がない限り、これらの実施形態に限られるものではない。
本発明は、複数の半導体発光素子を発光源とする半導体発光装置であり、図1はその内部結線図、図2は上面図、図3は図2のA−A断面図、図4は図2の部分拡大図である。
半導体発光装置は図1のように、発光源となる3個の半導体発光素子L1、L2、L3が直列に配置されている。半導体発光素子L1、L2、L3はいずれも上面に対となる両電極が設けられている。但し、半導体発光素子は必ずしも3個に限られるものではなく、半導体発光装置に求められる明るさ、消費電力、大きさ等の要件に基づいて決定され、複数個の半導体発光素子を配置し且つそれらを直列に内部結線するような半導体発光装置であれば本発明に係る優れた効果を得ることができる。
図2及び図3より、半導体発光装置1は、第1の貫通孔2を有する下部基板3と第2の貫通孔4を有する上部基板5が絶縁性接着層6を介して貼り合わされ、下部基板3の上部基板5と反対側(下面側)に例えば銅箔等の金属箔からなる金属底板7が配設されている。
上部基板5と下部基板3はいずれも絶縁性部材からなり、上部基板5の第2の貫通孔4は下部基板3の第1の貫通孔2よりも大きく形成され、第1の貫通孔2と第2の貫通孔4により金属底板7を底面とする凹部8が形成されている。
下部基板3の上部基板5側(上面側)及び側面側には導体パターンが形成されており、夫々独立した一対の給電パターン9、給電パターン9と独立した中継パターン10、及び給電パターン9、中継パターン10と独立した反射パターン11の一部が凹部8内に露出している。そのうち各給電パターン9は凹部8内から下部基板3の上面を経て、側面側を経て、底面側まで延設されている。下部基板3の側面および底面に配設された給電パターンは、給電端子として機能する。各中継パターン10は凹部8内から下部基板3の上面を前記給電パターン9が延設されていない側面側の端部まで延設され、反射パターン11は凹部8内に露出した下部基板上面の給電パターン9及び中継パターン10以外の領域を占めており、中継パターン10と同様に凹部8内から前記給電パターン9が延設されていない互いに対向する側面側端部まで延設されている。さらに、図示はしていないが、上部基板5の第2の貫通孔4および下部基板3の第1の貫通孔2の内周面には、給電パターン9と絶縁して設けられた反射面が形成されている。
凹部8の金属底板7上には、夫々光出射面側(上部側)に極性が異なる2つの電極を設けた3個の半導体発光素子L1、L2、L3が配設され、各半導体発光素子L1、L2、L3の夫々の電極と凹部8内に露出した給電パターン9及び中継パターン10がボンディングワイヤ12を介して電気的に接続されている。
具体的には図4に示すように、ボールボンディング法により半導体発光素子L2のアノード電極aと給電パターン9aがボンディングワイヤ12aを介して接合され、半導体発光素子L2のカソード電極c及び半導体発光素子L1のアノード電極aが夫々ボンディングワイヤ12b、12cを介して中継パターン10aに接合され、半導体発光素子L1のカソード電極c及び半導体発光素子L3のアノード電極aが夫々ボンディングワイヤ12d、12eを介して中継パターン10bに接合され、半導体発光素子L3のカソード電極cがボンディングワイヤ12fを介して給電パターン9bに接合されている。
これにより、半導体発光素子L1、L2、L3による直列接続の内部結線が施されている。この場合、各ボンディングワイヤ12をワイヤボンディングするにあたって、ボンディングワイヤ12aは半導体発光素子L2のアノード電極aに1stボンディングが行われ、給電パターン9aに2ndボンディングが行われている。ボールボンディング法によれば、先端をトーチにより溶融してAuボールの形成されたボンディングワイヤは、半導体発光素子の電極上に超音波等を用いて圧着接続し、給電パターンあるいは中継パターンに導いて圧着接続する。このとき、半導体発光素子上の電極上にボールボンド部が形成され、給電パターンあるいは中継パターン上にステッチボンド部が形成される。その結果、半導体発光素子L2のアノード電極aにボールボンド部13を介してボンディングワイヤ12aの一方の端部が接合され、給電パターン9aにステッチボンド部14を介してボンディングワイヤ12aの他方の端部が接合されている。
以下同様に、ボンディングワイヤ12bは、一方の端部が半導体発光素子L2のカソード電極cに1stボンディングによるボールボンド部13を介して接合され、他方の端部が中継パターン10aに2ndボンディングによるステッチボンド部14を介して接合されている。ボンディングワイヤ12cは、一方の端部が半導体発光素子L1のアノード電極aに1stボンディングによるボールボンド部13を介して接合され、他方の端部が中継パターン10aに2ndボンディングによるステッチボンド部14を介して接合されている。ボンディングワイヤ12dは、一方の端部が半導体発光素子L1のカソード電極cに1stボンディングによるボールボンド部13を介して接合され、他方の端部が中継パターン10bに2ndボンディングによるステッチボンド部14を介して接合されている。ボンディングワイヤ12eは、一方の端部が半導体発光素子L3のアノード電極aに1stボンディングによるボールボンド部13を介して接合され、他方の端部が中継パターン10bに2ndボンディングによるステッチボンド部14を介して接合されている。ボンディングワイヤ12fは、一方の端部が半導体発光素子L3のカソード電極cに1stボンディングによるボールボンド部13を介して接合され、他方の端部が給電パターン9bに2ndボンディングによるステッチボンド部14を介して接合されている。
このように、半導体発光素子L1、L2、L3の各電極とボンディングワイヤ12はいずれもボールボンド部13を介して接合され、各給電パターン9及び各中継パターン10とボンディングワイヤ12はいずれもステッチボンド部14を介して接合されている。
そのため、半導体発光素子の各電極とボンディングワイヤを接合するボールボンド部の接合強度が、ステッチボンド部を介して接合される場合に比べて極めて高くなり、高い接合信頼性を確保することができる。
なお、ボンディングワイヤのステッチボンド部を介する接合は、基板上の導体パターンに対するよりも半導体発光素子の電極に対する方が強度が弱い。そこで、本発明のように半導体発光素子の電極側にボールボンド部を形成し、基板上の導体パターン側にステッチボンド部を形成することにより、ボンディングワイヤによる半導体発光素子の電極と基板上の導体パターンとの電気的な接続をより確実なものとすることができる。
このように、中継パターンは2つの半導体発光素子の互いに極性の異なる電極同士を電気的に接続するための中継点としてのみ機能し、外部との電気的な繋がりをもたない。つまり、中継点としての働きをもたせるのみのために形成されたものである。そして、中継パターンを設けたことにより半導体発光素子の全ての電極側にボールボンド部を形成することが可能となり、半導体発光素子が直列に接続された内部結線を電気的に信頼性の高いものとすることができるようになる。
なお、中継パターンは上述のような機能を果たすものであればよく、導体パターンを形成したサブマウントを下部基板上に取り付けることによっても形成することができる。
また、半導体発光素子の全ての電極側にボールボンド部を形成することが可能となったことにより、半導体発光素子の光出射面に対する電極の面積比をステッチボンド部を形成する場合よりも小さくすることができる。そのため、半導体発光素子の光出射面の面積を大きく確保することが可能となり光取り出し効率の向上を図ることができる。
凹部内には半導体発光素子及びボンディングワイヤを覆うように封止樹脂が充填され、半導体発光素子を水分、塵埃及びガス等の外部環境から保護し、且つボンディングワイヤを振動及び衝撃等の機械的応力から保護している。また、封止樹脂は半導体発光素子の光出射面とで界面を形成しており、半導体発光素子の発光光を半導体発光素子の光出射面から封止樹脂内に効率良く出射させる機能も有している。
また、図5に示すように下部基板3の厚みd2(給電パターン9の厚みを含む)が半導体発光素子Lの厚みd1よりも厚く形成されている(d2>d1)。これにより、半導体発光素子Lの電極に接合されたボンディングワイヤのボールボンド部の直上部分αを半導体発光素子Lの光出射面15に対して略垂直に立ち上がった状態に架線することができる。この部分は1stボンディング前のボール形成時に放電の熱によって結晶粒子が粗粒化した再結晶領域となっており、引張り強度や破断強度が弱い部分となっている。また、再結晶領域と通常結晶領域の境界には破断強度が弱い結晶粒界面も形成されている。
具体的には、下部基板3の厚みd2を180μm、半導体発光素子Lの厚みd1を100μmとしている。中継パターンを下部基板3上に設け、下部基板3の厚みd2を半導体発光素子Lの厚みd1よりも厚くすることにより、ボールボンド部よりステッチボンド部を高い位置とすることができる。そして、ボールボンド部よりステッチボンド部を高い位置とすることにより、再結晶領域αへの負荷の少ないボンディングワイヤのループ形状を維持しやすく、ボンディングワイヤの破断強度を高め、信頼性の高い半導体発光装置を提供することができる。
特に、再結晶領域αは、ボールボンド部から約50〜150μmの範囲で形成されること、半導体発光装置の薄型化のためボンディングワイヤのループ高さが低いことが望まれること、および、下部基板のエッジ接触を避ける必要があることを考慮すると、ステッチボンド部は、ボールボンド部より約40〜120μm高い位置に形成されることが好ましい。
ところで、凹部内に充填された封止樹脂16は、半導体発光素Lの発光時の発熱や周囲温度等に起因する温度変化によって膨張・収縮を繰り返す。封止樹脂の膨張・収縮の度合いは封止樹脂16の厚みが厚い方向、つまり半導体発光素子Lの光出射面15に平行な方向が最も大きい。
そこで、本発明のように、ボンディングワイヤ12の引張り強度や破断強度が弱い領域を半導体発光素子Lの光出射面15と略垂直に立ち上がった状態に架線することにより、封止樹脂16の膨張・収縮によりボンディングワイヤ12に垂直方向から加わる最大応力をボンディングワイヤ12自身の撓みによって緩和することができ、ボンディングワイヤ12を細線化や破断などの不具合から保護することができる。
次に、本発明の半導体発光装置の製造方法について図6〜図11を参照して説明する。まず、図6に示す絶縁基板準備工程において、所定の間隔で所定の大きさの第1の貫通孔2と貫通スリット20を有する絶縁基板を準備する。この場合、絶縁基板にプレス加工等により第1の貫通孔2及び貫通スリット20を設けてもよいし、樹脂による基板成形時に第1の貫通孔2及び貫通スリット20を同時形成してもよい。
次に、図7に示す多数個取り下部基板作製工程において、絶縁基板21の一方の面及び貫通スリット20の内面に導体パターン22を形成して多数個取りの下部基板23とする。この導体パターン22は各第1の貫通孔2を囲んで反射パターン11、中継パターン10及び一対の給電パターン9となる部分が形成され、それらはいずれも貫通スリット20内面の導体パターン22と共に多数個取り下部基板23の端部24で一体に繋がっている。これにより、導体パターン22上全面に亘って電解メッキにより順次Cuメッキ、Niメッキ層が形成されている。さらに、反射パターン11、中継パターン10、給電パターン9における下部基板上面に形成された部分、および、図示しない第1の貫通孔2および第2の貫通孔4の内周面に形成された反射面にはAgメッキが施されている。貫通スリット20の内面に形成された各導体パターン22は夫々給電パターン9に繋がっており、そのため貫通スリット20の部分はスルースリットを形成している。
つまり、各中継パターンは、多数個取り下部基板においては電気的に接続された状態で形成され、後のダイシング工程を経て電気的に独立したものとして形成することができる。従って、中継パターンは、下部電極上において、ダイシング工程による切断面となる側面側の端部まで延設している。そして、給電パターンの形成される側面は、下部基板に設けたスルースリットの内周面により構成されるため、中継パターンは、給電パターンの形成されていない側面側の端部まで延設する。
次に、図8に示す多数個取り上部基板貼り合わせ工程において、多数個取り下部基板23の導体パターンが形成された面に、多数個取り下部基板23の第1の貫通孔2に対応する位置に前記第1の貫通孔2よりも大きい第2の貫通孔4を有する多数個取り上部基板25を絶縁性接着層(図示せず)を介して貼り合わせる。それと共に、多数個取り下部基板23の導体パターンが形成された面の反対側に例えば銅箔等の金属箔からなる金属底板7を配設する。
絶縁性接着層には、ガラス繊維に未硬化の熱硬化性樹脂を含浸したプリプレグ、エポキシ樹脂等からなる接着シート、あるいは、ガラスエポキシ基板の両面に接着シートが配置された多層構造のものを用いるなど、用途や仕様に応じて変更したものを用いることができる。
次に、図9に示す半導体発光素子実装工程において、多数個取り上部基板25及び多数個取り下部基板23の各第2の貫通孔4及び第1の貫通孔2で形成される凹部8の底面の金属底板7上に3個の半導体素子L1、L2、L3を搭載し、半導体発光素子L2のアノード電極aをボンディングワイヤ12aを介して給電パターン9aに接合し、半導体発光素子L2のカソード電極c及び半導体発光素子L1のアノード電極aを夫々ボンディングワイヤ12b、12cを介して中継パターン10aに接合し、半導体発光素子L1のカソード電極c及び半導体発光素子L3のアノード電極aを夫々ボンディングワイヤ12d、12eを介して中継パターン10bに接合し、半導体発光素子L3のカソード電極cをボンディングワイヤを12fを介して給電パターン9bに接合する(図4参照)。
このとき、半導体発光素子L1、L2、L3の各電極とボンディングワイヤ12はいずれもボールボンド部13を介して接合され、各給電パターン9a、9b及び各中継パターン10a、10bとボンディングワイヤ12はいずれもステッチボンド部14を介して接合される。
次に、図10に示す封止樹脂充填工程において、各凹部8内に封止樹脂16を充填し、半導体発光素子L1、L2、L3及びボンディングワイヤ12を樹脂封止する。
次に、図11に示すダイシング工程において、半導体発光素子L1、L2、L3が実装された多数個取り貼り合わせ基板26を所定の間隔でダイシングして個々の半導体発光装置1に個片化し、半導体発光装置の製造工程が終了する。
ダイシング工程において、下部基板のスルースリット(中央)に沿うダイシングライン27aと、直交するダイシングライン27bにより個片化されるため、半導体発光装置1の上部基板の4つの側面はいずれも切断面で構成され、半導体発光装置1の下部基板の4つの側面は、対向する2つの切断面と、該切断面に挟まれたスルースリット内周面で構成される。
ところで、この製造工程からわかるように、ダイシング工程までは多数個取り下部基板を構成する絶縁基板の一方の面及びスリットの内面に形成された導体パターンが全て基板の端部で一体に繋がっている、そのため導体パターン全面に亘って電解メッキを施すことが可能となる。
その後、ダイシング工程による個片化によって一体に繋がった導体パターンが切断、分離され、反射パターン、一対の中継パターン及び一対の給電パターンの夫々が独立した状態となり、各独立したパターンの夫々が半導体発光素子の直列内部結線に寄与するものとなる。
このように、多数個取り下部基板において導体パターンの全てを一体に繋がった状態に形成することで、個片化後の個々の半導体発光装置の信頼性を向上させることが可能となる。
以上、詳細に説明したように、本発明の半導体発光装置は、発光源となる複数の半導体発光素子を直列に接続してなる内部結線を有し、結線を構成するボンディングワイヤと半導体発光素子の電極との接続をすべてボンディングワイヤの1stボンディングで形成されるボールボンド部を介して行うようにした。そのために、外部との電気的な繋がりを持たない中継パターンを設け、3つの半導体発光素子のうち互いに隣接する2つの半導体発光素子の互いに極性の異なる電極同士を、中継パターンを中継点として接続する2本のボンディングワイヤで電気的に接続するようにした。
その結果、半導体発光素子の各電極とボンディングワイヤの接合強度が、ステッチボンド部を介して接合される場合に比べて極めて高くなり、高い接合信頼性を確保することが可能となった。
また、半導体発光素子の全ての電極側にボールボンド部を形成することが可能となったことにより、半導体発光素子の光出射面に対する電極の面積比をステッチボンド部で接合する場合よりも小さくすることができた。そのため、半導体発光素子の光出射面の面積を大きく確保することが可能となり光取り出し効率の向上を図ることができようになった。
また、半導体発光装置を構成する下部基板の厚みを半導体発光素子の厚みよりも厚く形成し半導体発光素子の電極に接合されたボンディングワイヤのボールボンド部の直上部分を半導体発光素子の光出射面に対して略垂直に立ち上がった状態に架線するようにした。これにより、ボンディングワイヤの1suボンディング前のボール形成時に放電の熱によって結晶粒子が粗粒化して引張り強度や破断強度が弱くなった部分に加わる封止樹脂の膨張・収縮による垂直方向からの応力を、ボンディングワイヤ自身の撓みによって緩和できるようになった。その結果、ボンディングワイヤを細線化や破断などの不具合から保護することが可能となった。
更に、半導体発光素子を金属箔からなる金属底板上に直接搭載するようにした。その結果、半導体発光素子の点灯時に発生する熱を熱抵抗が低い金属底板内を伝導させて外部に放散させることができ、半導体発光素子の温度上昇を抑制することができるようになった。その結果、半導体発光素子の良好な発光効率を確保すると共に、長寿命化も実現することが可能となった。
本発明の半導体発光装置の内部結線図である。 本発明の半導体発光装置の上面図である。 図2のA−A断面図である。 図2の部分拡大図である。 図3の部分拡大図である。 本発明の半導体発光装置の製造工程図の一部である。 同じく、本発明の半導体発光装置の製造工程図の一部である。 同じく、本発明の半導体発光装置の製造工程図の一部である。 同じく、本発明の半導体発光装置の製造工程図の一部である。 同じく、本発明の半導体発光装置の製造工程図の一部である。 同じく、本発明の半導体発光装置の製造工程図の一部である。 従来例の説明図である。
符号の説明
1 半導体発光装置
2 第1の貫通孔
3 下部基板
4 第2の貫通孔
5 上部基板
6 絶縁性接着層
7 金属底板
8 凹部
9 給電パターン
9a、9b 給電パターン
10 中継パターン
10a、10b 中継パターン
11 反射パターン
12 ボンディングワイヤ
12a、12b、12c、12d、12e、12f ボンディングワイヤ
13 ボールボンド部
14 ステッチボンド部
15 光出射面
16 封止樹脂
20 貫通スリット
21 絶縁基板
22 導体パターン
23 多数個取り下部基板
24 端部
25 多数個取り上部基板
26 多数個取り貼り合わせ基板
27a、27b ダイシングライン

Claims (4)

  1. 第1の貫通孔を有する第1の絶縁基板と、
    前記第1の絶縁基板の下面に前記第1の貫通孔を塞ぐように配設された金属底板と、
    前記第1の貫通孔内の前記金属底板上に配置された複数の半導体発光素子とを備え、
    前記複数の半導体発光素子が直列接続されてなる半導体発光装置であって、
    前記複数の半導体発光素子は、上面に対となる両電極を有し、
    前記第一の絶縁基板上に形成され、前記半導体発光素子の電極とボンディングワイヤを介して電気的に接続されて外部からの給電を受ける一対の給電パターンと、
    前記第一の絶縁基板上に前記給電パターと分離して形成され、前記複数の半導体発光素子のうち2つの半導体発光素子の互いに極性の異なる電極とボンディングワイヤを介して電気的に接続された中継パターンを有し、
    前記半導体発光素子の電極とボンディングワイヤがボールボンド部を介して接合されていることを特徴とする半導体発光装置。
  2. 前記給電パターンは前記第1の絶縁基板の側面を経由して底面まで延設され、前記中継パターンは前記第1の絶縁基板の端部まで延設されていることを特徴とする請求項1に記載の半導体発光装置。
  3. 前記ボンディングワイヤが前記給電パターンに結線されたステッチボンド部が、前記ボールボンド部より高い位置に形成されることを特徴とする請求項1または2のいずれかに記載の半導体発光装置。
  4. 前記第1の絶縁基板上面に絶縁性接着層を介して貼り合わされた、前記第1の貫通孔よりも大きい第2の貫通孔を有する第2の絶縁基板を備えることを特徴とする請求項1乃至3のいずれかに記載の半導体発光装置。
JP2008207097A 2008-08-11 2008-08-11 半導体発光装置 Active JP5227693B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008207097A JP5227693B2 (ja) 2008-08-11 2008-08-11 半導体発光装置
CN200910160581.4A CN101651136B (zh) 2008-08-11 2009-08-10 半导体发光装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008207097A JP5227693B2 (ja) 2008-08-11 2008-08-11 半導体発光装置

Publications (2)

Publication Number Publication Date
JP2010045105A true JP2010045105A (ja) 2010-02-25
JP5227693B2 JP5227693B2 (ja) 2013-07-03

Family

ID=41673321

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008207097A Active JP5227693B2 (ja) 2008-08-11 2008-08-11 半導体発光装置

Country Status (2)

Country Link
JP (1) JP5227693B2 (ja)
CN (1) CN101651136B (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101103674B1 (ko) * 2010-06-01 2012-01-11 엘지이노텍 주식회사 발광 소자
TWI476886B (ja) * 2010-07-20 2015-03-11
US9223076B2 (en) 2011-04-14 2015-12-29 Lg Innotek Co., Ltd. Semiconductor light emitting device package
JP2016092419A (ja) * 2014-10-31 2016-05-23 日亜化学工業株式会社 発光装置
JP2017054993A (ja) * 2015-09-10 2017-03-16 パナソニックIpマネジメント株式会社 発光装置、照明装置および発光装置の製造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI820026B (zh) * 2017-06-21 2023-11-01 荷蘭商露明控股公司 具有改善的熱行為的照明組件

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11298047A (ja) * 1998-04-13 1999-10-29 Nichia Chem Ind Ltd 発光装置
JP2000101147A (ja) * 1998-09-22 2000-04-07 Nichia Chem Ind Ltd 半導体装置及びその製造方法
JP2003078169A (ja) * 1998-09-21 2003-03-14 Nichia Chem Ind Ltd 発光素子
JP2007150228A (ja) * 2005-11-02 2007-06-14 Trion:Kk 発光ダイオード実装基板
US7282740B2 (en) * 2003-12-17 2007-10-16 Sharp Kabushiki Kaisha Semiconductor light emitting device
US7345318B2 (en) * 2004-07-05 2008-03-18 Citizen Electronics Co., Ltd. Light-emitting diode
JP2008172152A (ja) * 2007-01-15 2008-07-24 Showa Denko Kk 発光ダイオードパッケージ及び発光ダイオードパッケージ用のリード群構造

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3383081B2 (ja) * 1994-07-12 2003-03-04 三菱電機株式会社 陽極接合法を用いて製造した電子部品及び電子部品の製造方法
JP4070795B2 (ja) * 2004-03-24 2008-04-02 株式会社ルネサス柳井セミコンダクタ 発光装置の製造方法
JP4989867B2 (ja) * 2005-08-26 2012-08-01 スタンレー電気株式会社 表面実装型led
JP5038623B2 (ja) * 2005-12-27 2012-10-03 株式会社東芝 光半導体装置およびその製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11298047A (ja) * 1998-04-13 1999-10-29 Nichia Chem Ind Ltd 発光装置
JP2003078169A (ja) * 1998-09-21 2003-03-14 Nichia Chem Ind Ltd 発光素子
JP2000101147A (ja) * 1998-09-22 2000-04-07 Nichia Chem Ind Ltd 半導体装置及びその製造方法
US7282740B2 (en) * 2003-12-17 2007-10-16 Sharp Kabushiki Kaisha Semiconductor light emitting device
US7345318B2 (en) * 2004-07-05 2008-03-18 Citizen Electronics Co., Ltd. Light-emitting diode
JP2007150228A (ja) * 2005-11-02 2007-06-14 Trion:Kk 発光ダイオード実装基板
JP2008172152A (ja) * 2007-01-15 2008-07-24 Showa Denko Kk 発光ダイオードパッケージ及び発光ダイオードパッケージ用のリード群構造

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9659916B2 (en) 2010-06-01 2017-05-23 Lg Innotek Co., Ltd. Light emitting device package
US8269246B2 (en) 2010-06-01 2012-09-18 Lg Innotek Co., Ltd. Light emitting device package
US8791486B2 (en) 2010-06-01 2014-07-29 Lg Innotek Co., Ltd. Light emitting device package
KR101103674B1 (ko) * 2010-06-01 2012-01-11 엘지이노텍 주식회사 발광 소자
US9165912B2 (en) 2010-06-01 2015-10-20 Lg Innotek Co., Ltd. Light emitting device package
US10541235B2 (en) 2010-06-01 2020-01-21 Lg Innotek Co., Ltd. Light emitting device package
US10283491B2 (en) 2010-06-01 2019-05-07 Lg Innotek Co., Ltd Light emitting device package
US9418973B2 (en) 2010-06-01 2016-08-16 Lg Innotek Co., Ltd. Light emitting device package
US9991241B2 (en) 2010-06-01 2018-06-05 Lg Innotek Co., Ltd. Light emitting device package
TWI476886B (ja) * 2010-07-20 2015-03-11
US9223076B2 (en) 2011-04-14 2015-12-29 Lg Innotek Co., Ltd. Semiconductor light emitting device package
US9698328B2 (en) 2014-10-31 2017-07-04 Nichia Corporation Light emitting device
JP2016092419A (ja) * 2014-10-31 2016-05-23 日亜化学工業株式会社 発光装置
JP2020123740A (ja) * 2014-10-31 2020-08-13 日亜化学工業株式会社 発光装置
JP2017054993A (ja) * 2015-09-10 2017-03-16 パナソニックIpマネジメント株式会社 発光装置、照明装置および発光装置の製造方法

Also Published As

Publication number Publication date
CN101651136B (zh) 2013-05-08
CN101651136A (zh) 2010-02-17
JP5227693B2 (ja) 2013-07-03

Similar Documents

Publication Publication Date Title
US9224933B2 (en) Light emitting device package and package for mounting light emitting device
US8916958B2 (en) Semiconductor package with multiple chips and substrate in metal cap
JP5227693B2 (ja) 半導体発光装置
US20130307014A1 (en) Semiconductor light emitting device
JP2010165992A (ja) 半導体装置及びその製造方法
JP2018107207A (ja) Ledパッケージ
JP5041593B2 (ja) チップ型半導体装置の製造方法
US9324929B2 (en) Wiring substrate
US20160021737A1 (en) Electric device module and method of manufacturing the same
US9748459B2 (en) Method for manufacturing improved chip-on-board type light emitting device package and such manufactured chip-on-board type light emitting device package
JP2013543277A (ja) 発光デバイスのための点在キャリア
JP6581886B2 (ja) 半導体装置
JP2012190970A (ja) 発光素子用パッケージ及びそれを用いた発光装置
JPWO2008139981A1 (ja) 発光装置および発光装置用パッケージ集合体
KR20110041090A (ko) 발광장치
JP2011077164A (ja) 半導体発光装置
JP2009188005A (ja) 表面実装型半導体装置
US20130099261A1 (en) Light emitting module
US20120267645A1 (en) Light emitting diode module package structure
JP2017135148A (ja) 半導体装置
JP5913432B2 (ja) チップ型発光素子
JP6986453B2 (ja) 半導体レーザ装置
JP2008277595A (ja) 半導体装置およびその製造方法
JP2012074474A (ja) 発光素子搭載用基板
JP2008041922A (ja) 発光装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110622

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120828

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120829

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121026

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130219

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130318

R150 Certificate of patent or registration of utility model

Ref document number: 5227693

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160322

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250