JP2007082286A - 多相対多相電力変換装置 - Google Patents
多相対多相電力変換装置 Download PDFInfo
- Publication number
- JP2007082286A JP2007082286A JP2005263720A JP2005263720A JP2007082286A JP 2007082286 A JP2007082286 A JP 2007082286A JP 2005263720 A JP2005263720 A JP 2005263720A JP 2005263720 A JP2005263720 A JP 2005263720A JP 2007082286 A JP2007082286 A JP 2007082286A
- Authority
- JP
- Japan
- Prior art keywords
- output voltage
- load
- phase
- power supply
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Ac-Ac Conversion (AREA)
- Inverter Devices (AREA)
Abstract
【解決手段】多相対多相電力変換装置は、交流電源と負荷との間に接続され、上記交流電源の交流電力を直接所定の交流電力に変換するように選択的に制御される複数のスイッチから構成される主回路および所定の出力電圧指令値と制御周波数のキャリアとに基づくとともに負荷電流の転流の際に負荷端開放または電源短絡が発生しないようにデッドタイム時間を設けて上記スイッチをオンオフするオンオフ信号を生成するゲート制御手段を備える多相対多相電力変換装置において、上記負荷電流の極性に基づいて求められる連続する2つの制御周期に亘る出力電圧誤差により上記出力電圧指令値を補正する出力電圧誤差補正手段を備える。
【選択図】図9
Description
また、1つの制御周期で交流電源の最大電圧と中間電圧との間でスイッチングする回数と、交流電源の中間電圧と最小電圧との間でスイッチングする回数と、交流電源の最大電圧と最小電圧との間でスイッチングする回数とに基づいて求められる値とデッドタイム時間と制御周波数との積に、負荷電流の極性判別結果によるパラメータを乗算したものを出力電圧誤差として、出力電圧指令値を補正する(例えば、特許文献1参照)。
また、交流電源の電圧のほかに、その制御周期でのスイッチングパターンからスイッチング回数を条件立てて求める必要があり、出力電圧誤差の演算量が増大するという問題がある。
図1は、この発明の実施の形態1に係わる多相対多相電力変換装置のブロック図である。
この発明の実施の形態1に係わる多相対多相電力変換装置1は、図1に示すように、交流電源2と負荷3の間に介接され、交流電源2の各相と負荷3の各相を選択的に接続することにより交流電源2の交流電力を直接所望の交流電力に変換して負荷3に供給する主回路4、主回路4が負荷3に供給すべき交流電力を指令する出力電圧指令値を出力する電圧指令手段5、電圧検出器6より得られる交流電源2の電圧および電流検出器7より得られる負荷3の電流に基づいて、出力電圧指令値を補正して出力電圧指令補正値を出力する出力電圧誤差補正手段8、出力電圧指令補正値、交流電源2の電圧および負荷3の電流に基づいて、主回路4を選択的に制御するためのゲート制御信号を主回路4に与えるゲート制御手段9を備える。
なお、以下の説明においては多相対多相電力変換装置1として3相対3相電力変換装置を例に挙げて説明する。そして、交流電源2の3相をR相、S相、T相、負荷3の3相をU相、V相、W相と称する。
主回路4は、図2に示すように、交流電源2の各相と負荷3の各相とをスイッチ11UR〜11WTを介してそれぞれ相互に直接的に接続する。
図3は、実施の形態1に係わるスイッチ11URの構成図である。
スイッチ11UR〜11WTは、同様であるのでスイッチ11URだけについて説明する。スイッチ11URは、図3に示すように、2つの半導体スイッチ素子群12URF、12URRが逆並列接続されて構成される。この半導体スイッチ素子群12URF、12URRは、電流を一方向に通電する半導体スイッチ素子、例えば、絶縁ゲートバイポーラトランジスタ(以下、IGBTと称する)のエミッタとダイオードのアノードを中間接続点13a、13bで接続したものである。
なお、これらの半導体スイッチ素子群12URF、12URRの構成は、ダイオードのカソードとIGBTのコレクタを中間接続点で接続したものでもよい。
また、IGBTが電流通電方向と逆方向の電圧に対する耐性を持つ場合は、ダイオードを省略してIGBTのみで構成してもよい。
また、半導体スイッチ素子群12URF、12URRがそれぞれ中間接続点を有する構成の場合においては、それらの中間接続点を相互に接続したものであってもよい。
負荷3のU相と交流電源2の各相との間はスイッチ11UR、11US、11UTで直接接続され、スイッチ11UR、11US、11UTの一端をそれぞれ交流電源2のR、S、T相に、他の一端を全て負荷3のU相に接続する。スイッチ11UR、11US、11UTを構成する半導体スイッチ素子群のうち、交流電源2から負荷3の方向に電流を通電する半導体スイッチ素子群をそれぞれ12URF、12USF、12UTFとし、負荷3から交流電源2の方向に電流を通電する半導体スイッチ素子群をそれぞれ12URR、12USR、12UTRとする。また、交流電源2のR、S、T相の電圧をそれぞれVr、Vs、Vt、R−S間、S−T間、T−R間の線間電圧をそれぞれVrs、Vst、Vtr、負荷3のU相の電流をIuとする。
以下のタイミングチャートでは開放防止時間toが短絡防止時間tpよりも長い時間としているが、開放防止時間toが短絡防止時間tpより短い場合や開放防止時間toと短絡防止時間tpが等しい場合でも同様である。また、図中の斜線部は、それぞれのゲート制御信号が1でありIGBTにオン信号を与えることを意味する。
図6は、負荷電流が負荷3から交流電源2に流れているときの負荷電流の状態に応じた転流動作を示したタイミングチャートである。期間(1)ではTUSFとTURRが同時にオンにならないようにすることによって電源短絡を防止し、期間(2)ではTURRとTUSRが同時にオフにならないようにすることによって負荷端開放を防止し、期間(3)ではTUSRとTURFが同時にオンにならないようにすることによって電源短絡を防止する。
図7は、図4の交流電源2のR相とS相間の線間電圧Vrsが正であるときの交流電源2の状態に応じた転流動作を示したタイミングチャートである。期間(1)ではTURRとTUSRが同時にオフにならないようにすることによって負荷端開放を防止し、期間(2)ではTUSRとTURFが同時にオンにならないようにすることによって電源短絡を防止し、期間(3)ではTURFとTUSFが同時にオフにならないようにすることによって負荷端開放を防止する。
図8は、図4の交流電源2のR相とS相間の線間電圧Vrsが負であるときの交流電源2の状態に応じた転流動作を示したタイミングチャートである。期間(1)ではTURFとTUSFが同時にオフにならないようにすることによって負荷端開放を防止し、期間(2)ではTUSFとTURRが同時にオンにならないようにすることによって電源短絡を防止し、期間(3)ではTURRとTUSRが同時にオフにならないようにすることによって負荷端開放を防止する。
実施の形態1に係わる出力電圧誤差補正手段8は、図9に示すように、電圧検出器6より得られる交流電源2の線間電圧Vrs、Vst、Vtrより、その制御周期において負荷3に選択的に接続する2つの線間電圧を抽出する線間電圧抽出器21、線間電圧抽出器21で抽出された2つの線間電圧の平均値を演算する平均値演算器22、この平均値と開放防止時間toと制御周波数fcとの積とを乗算して出力する第1乗算器23、負荷3の電流Iu、Iv、Iwについて、それぞれの電流の方向が交流電源2から負荷3の方向であれば1を、負荷3から交流電源2の方向であれば−1を、電流極性パラメータとして出力する電流極性パラメータ演算器24、第1乗算器23の演算結果と電流極性パラメータとを乗算した演算結果を出力電圧誤差として出力する第2乗算器25、第2乗算器25が出力する出力電圧誤差により、電圧指令手段5が出力する出力電圧指令値Vu1*、Vv1*、Vw1*を補正する演算を行い、その演算結果を出力電圧指令補正値Vu2*、Vv2*、Vw2*として出力する電圧補正器26を備える。
この変調方式では、交流電源2の2つの相を負荷3の1つの相に接続する十分短い時間で2つの相の線間電圧を一定の仮想的な直流電圧とみなして、その線間電圧をPWMインバータと同様の方法で制御して負荷3に出力電圧を供給するものである。PWM変調方式では一般にキャリアとしての1サイクルが1制御周期になる三角搬送波と電圧指令値Vu*とにより各スイッチをオンオフするパルスパターンを発生する。この方式でのパルスパターンの発生方法については特公平8−32177号公報「3相対3相電力変換装置」に記載されているので詳細の説明は省略する。
電圧指令値Vu*はこの時系列電圧指令VuT*の制御周期における平均値であることから、この連続する2つの制御周期において交流電源2の電圧が一定であると仮定すると、電圧指令値Vu*は式(1)により求められる。
=(Vr×Tr+Vs×Ts+Vt×Tt)×fc ・・・(1)
第1の制御周期および第2の制御周期において交流電源2の3相をそれぞれ負荷3のU相に接続する時間TtA1、TsA1、TrA1、TrA2、TsA2、TtA2は、時系列電圧指令VuT*の電圧挙動において交流電源2の3相をそれぞれ負荷3のU相に接続する時間Tr、Ts、Tt、短絡防止時間tpおよび開放防止時間toを用いて式(2)〜式(7)により求められる。
TsA1=Ts−to ・・・(3)
TrA1=Tr−tp ・・・(4)
TrA2=Tr+tp+to ・・・(5)
TsA2=Ts−to ・・・(6)
TtA2=Tt−tp ・・・(7)
Vt×(TtA1+TtA2)}/(TrA1+TrA2+TsA1+
TsA2+TtA1+TtA2)
={Vr×(2×Tr+to)+Vs×(2×Ts−2×to)+
Vt×(2×Tt+to)}×fc/2 ・・・(8)
={Vr×to+Vs×(−2×to)+Vt×to}×fc/2
=(Vrs+Vts)/2×to×fc ・・・(9)
図11(B)では負荷電流が負荷3から交流電源2に流れているときのゲート制御信号TURF〜TUTRのパルスパターンと時系列電圧VuTの挙動を示したものである。
交流電源2の3相をそれぞれ負荷3のU相に接続する時間TtB1、TsB1、TrB1、TrB2、TsB2、TtB2は、時系列電圧指令VuT*の電圧挙動において交流電源2の3相をそれぞれ負荷3のU相に接続する時間Tr、Ts、Tt、短絡防止時間tpおよび開放防止時間toを用いて式(10)〜式(15)により得られる。
TsB1=Ts+to ・・・(11)
TrB1=Tr−tp−to ・・・(12)
TrB2=Tr+tp ・・・(13)
TsB2=Ts+to ・・・(14)
TtB2=Tt−tp−to ・・・(15)
Vt×(TtB1+TtB2)}/(TrB1+TrB2+TsB1+
TsB2+TtB1+TtB2)
={Vr×(2×Tr−to)+Vs×(2×Ts+2×to)+
Vt×(2×Tt−to)}×fc/2 ・・・(16)
={Vr×(−to)+Vs×2×to+Vt×(−to)}×fc/2
=−(Vrs+Vts)/2×to×fc ・・・(17)
そして、負荷3の他の相についても出力電圧誤差ΔVの演算を同様に行うことができる。また、交流電源2の電圧Vr、Vs、Vtの極性が異なる場合や、その制御周期において負荷3に選択的に接続する交流電源2の線間電圧の組み合わせが異なる場合でも同様に行うことができる。さらに、開放防止時間toが短絡防止時間tpより短い、もしくは開放防止時間toが短絡防止時間tpと等しい場合でも、同様に行うことができる。
×to×fc×sgn(Iu) ・・・(18)
Vv2*=Vv1*−(負荷に接続する2つの線間電圧の平均値)
×to×fc×sgn(Iv) ・・・(19)
Vw2*=Vw1*−(負荷に接続する2つの線間電圧の平均値)
×to×fc×sgn(Iw) ・・・(20)
図12は、この発明の実施の形態2に係わる出力電圧誤差補正手段8Bの構成図である。
この発明の実施の形態2に係わる多相対多相電力変換装置は、交流電源2の状態に応じて負荷電流の転流動作を行っている。そして、実施の形態2に係わる出力電圧誤差補正手段8Bは、図12に示すように、実施の形態1に係わる出力電圧誤差補正手段8に電流極性パラメータ演算器24の後段に極性反転器31が追加され、第1の乗算器23Bが異なっており、それ以外は同様であるので、同様な部分に同じ符号を付記して説明は省略する。
実施の形態2に係わる第1の乗算器23Bは、平均値演算器22の演算結果に制御周波数fcと短絡防止時間tpとを乗算する。なお、電圧補正器26に入力する出力電圧誤差ΔVu、ΔVv、ΔVwの演算結果が図10の構成での演算結果と同一となるのであれば、極性反転器31は図中のどの位置に設けてもよい。
なお、実施の形態2における電圧指令値Vu*と制御周期ごとに生成される三角搬送波は図10と同一であり、その結果、オンオフ信号TUR、TUS、TUTおよび時系列電圧指令VuT*も図10と同一となる。
図13は、オンオフ信号TUR、TUS、TUTに対してゲート制御信号のオンまたはオフの動作にデッドタイム時間を与えたパルスパターンを示し、ゲート制御信号TURF〜TUTRは、図7または図8の交流電源の状態に応じた転流動作がなされるように設定されている。
図13(A)では負荷電流が交流電源から負荷に流れるときのゲート制御信号TURF〜TUTRのパルスパターンと時系列電圧VuTの挙動を示している。連続する2つの制御周期における交流電源の3相をそれぞれ負荷のU相に接続する時間TtC1、TsC1、TrC1、TrC2、TsC2、TtC2は、時系列電圧指令VuT*の電圧挙動における交流電源2の3相をそれぞれ負荷3のU相に接続する時間Tr、Ts、Tt、短絡防止時間tpおよび開放防止時間toを用いて式(21)〜(26)により求められる。
TsC1=Ts+tp ・・・(22)
TrC1=Tr−to−tp ・・・(23)
TrC2=Tr+to ・・・(24)
TsC2=Ts+tp ・・・(25)
TtC2=Tt−to−tp ・・・(26)
Vt×(TtC1+TtC2)}/(TrC1+TrC2+TsC1+
TsC2+TtC1+TtC2)
={Vr×(2×Tr−tp)+Vs×(2×Ts+2×tp)+
Vt×(2×Tt−tp)}×fc/2 ・・・(27)
={Vr×(−tp)+Vs×2×tp+Vt×(−tp)}×fc/2
=−(Vrs+Vts)/2×tp×fc ・・・(28)
TsD1=Ts−tp ・・・(30)
TrD1=Tr−to ・・・(31)
TrD2=Tr+to+tp ・・・(32)
TsD2=Ts−tp ・・・(33)
TtD2=Tt−to ・・・(34)
Vt×(TtD1+TtD2)}/(TrD1+TrD2+TsD1+
TsD2+TtD1+TtD2)
={Vr×(2×Tr+tp)+Vs×(2×Ts−2×tp)+
Vt×(2×Tt+tp)}×fc/2 ・・・(35)
={Vr×tp+Vs×(−2×tp)+Vt×tp}×fc/2
=(Vrs+Vts)/2×tp×fc ・・・(36)
以上のような出力電圧誤差の演算は、負荷の他の相についても同様に行うことができる。また、交流電源の電圧Vr、Vs、Vtの極性が異なる場合や、その制御周期において負荷に選択的に接続する交流電源の線間電圧の組み合わせが異なる場合でも同様に行うことができる。さらに、開放防止時間toが短絡防止時間tpより短い、もしくは開放防止時間toが短絡防止時間tpと等しい場合でも、同様に行うことができる。
よって、電圧指令手段5が出力する出力電圧指令値Vu1*、Vv1*、Vw1*を出力電圧誤差ΔVu、ΔVv、ΔVwで補正して得られる出力電圧指令補正値Vu2*、Vv2*、Vw2*は式(37)〜式(38)により求められる。
×tp×fc×sgn(Iu) ・・・(37)
Vv2*=Vv1*+(負荷に接続する2つの線間電圧の平均値)
×tp×fc×sgn(Iv) ・・・(38)
Vw2*=Vw1*+(負荷に接続する2つの線間電圧の平均値)
×tp×fc×sgn(Iw) ・・・(39)
図14は、この発明の実施の形態3に係わる3相対3相電力変換装置の主回路の構成図である。
実施の形態3に係わる3相対3相電力変換装置の主回路4Cでは、交流電源2の3相と直流回路33の端子34P、34Nがスイッチ35PR〜35NTを介してそれぞれ相互に直接的に接続され、直流回路33の端子34P、34Nと負荷3の3相がハーフブリッジ回路36UB〜36WBを介してそれぞれ相互に接続されている。
スイッチ35PR〜35NTは、図3と同様の構成であり、スイッチ35PR〜35NTを構成する2つのIGBTそれぞれに与えるゲート制御信号はそのスイッチ35PR〜35NTのオンオフと同期する同一のゲート制御信号となる。主回路4Cの構成では、これらのゲート制御信号をオフからオン、もしくはオンからオフへと切り替えるとき、ハーフブリッジ回路36UB〜36WBにより負荷3の全ての相を直流回路33の端子34Pまたは34Nで短絡する環流状態とすることによって、直流回路33の端子34P、34Nを介して交流電源2と負荷3との間に流れる電流を零にできる。そのため、負荷端開放が発生しないようにする開放防止時間を設ける必要はなく、図5〜図8の負荷電流または交流電源2の状態に応じた転流動作を行う必要もなく、電源短絡が発生しないようにする短絡防止時間tpをオフとオンの間に単純に設けるだけでよい。
電圧指令値Vu*と制御周期ごとに生成される三角搬送波は図10と同一である。このとき、スイッチ35PR、35PS、35PT、35NR、35NS、35NTのそれぞれをオンオフを示すオンオフ信号TPR、TPS、TPT、TNR、TNS、TNT、および、ハーフブリッジ回路36UBが直流回路33の端子34P、34Nのどちらに接続するかを示す出力制御信号TUが生成され、それらの信号よりU相に発生する時系列電圧指令VuT*が得られるが、この時系列電圧指令VuT*は図10と同一となる。
TsE1=Ts+tp ・・・(41)
TrE1=Tr−tp ・・・(42)
TrE2=Tr ・・・(43)
TsE2=Ts+tp ・・・(44)
TtE2=Tt−tp ・・・(45)
Vt×(TtE1+TtE2)}/(TrE1+TrE2+TsE1+
TsE2+TtE1+TtE2)
={Vr×(2×Tr−tp)+Vs×(2×Ts+2×tp)+
Vt×(2×Tt−tp)}×fc/2 ・・・(46)
={Vr×(−tp)+Vs×2×tp+Vt×(−tp)}×fc/2
=−(Vrs+Vts)/2×tp×fc ・・・(47)
図16(B)は、負荷電流が負荷3から交流電源2に流れるときのゲート制御信号TUP、TUNのパルスパターンと時系列電圧VuTの挙動を示したものである。交流電源2の電圧がそれぞれU相に現れる時間TtF1、TsF1、TrF1、TrF2、TsF2、TtF2は、時系列電圧指令VuT*の電圧挙動において交流電源2の3相をそれぞれ負荷3のU相に接続する時間Tr、Ts、Ttおよび短絡防止時間tpを用いて式(48)〜式(53)により求められる。
TsF1=Ts−tp ・・・(49)
TrF1=Tr ・・・(50)
TrF2=Tr+tp ・・・(51)
TsF2=Ts−tp ・・・(52)
TtF2=Tt ・・・(53)
Vt×(TtF1+TtF2)}/(TrF1+TrF2+TsF1+
TsF2+TtF1+TtF2)
={Vr×(2×Tr+tp)+Vs×(2×Ts−2×tp)+
Vt×(2×Tt+tp)}×fc/2 ・・・(54)
={Vr×tp+Vs×(−2×tp)+Vt×tp}×fc/2
=(Vrs+Vts)/2×tp×fc ・・・(55)
このような出力電圧誤差の演算は、負荷3の他の相についても同様に行うことができる。また、交流電源2の電圧Vr、Vs、Vtの極性が異なる場合や、その制御周期において負荷3に選択的に接続する交流電源2の線間電圧の組み合わせが異なる場合でも同様に行うことができる。
よって、電圧指令手段5が出力する出力電圧指令値Vu1*、Vv1*、Vw1*を出力電圧誤差ΔVu、ΔVv、ΔVwで補正して得られる出力電圧指令補正値Vu2*、Vv2*、Vw2*は式(56)〜式(58)により求められ、実施の形態2において得られた出力電圧指令補正値の数式と同一となり、この実施の形態3における出力電圧誤差補正手段8の構成も実施の形態2と同一でよいことになる。
×tp×fc×sgn(Iu) ・・・(56)
Vv2*=Vv1*+(直流回路に接続する2つの線間電圧の平均値)
×tp×fc×sgn(Iv) ・・・(57)
Vw2*=Vw1*+(直流回路に接続する2つの線間電圧の平均値)
×tp×fc×sgn(Iw) ・・・(58)
この発明の実施の形態4に係わる多相対多相電力変換装置は、実施の形態1に係わる多相対多相電力変換装置1に採用されている変調方式と異なり、1つの制御周期において交流電源2の1つの線間電圧を負荷3に接続するような変調方式が採用されており、それ以外は同様であるので、同様な部分に同じ符号を付記して説明は省略する。なお、1つの線間電圧としては、交流電源2の線間電圧のうち、最大のものでも、中間のものでも、最小のものでもよい。
制御周期ごとに生成される三角搬送波は左右均等の三角波であり、この三角搬送波と電圧指令値Vu*より図4のスイッチ11UR、11US、11UTのオンオフを示すオンオフ信号TUR、TUS、TUTを生成し、それらのオンオフ信号よりU相に発生する時系列電圧指令VuT*が得られる。この連続する2つの制御周期において交流電源2の電圧が等しいと仮定すると、電圧指令値Vu*は式(59)により求められる。
(TrP+TsM+TrS)
=(Vr×TrP+Vs×TsM+Vr×TrS)×fc ・・(59)
交流電源2の電圧をそれぞれ負荷3のU相に接続する時間TrG1、TsG1、TrG2、TrG3、TsG2、TrG4は、時系列電圧指令VuT*の電圧挙動において交流電源2の電圧をそれぞれ負荷3のU相に接続する時間TrP、TsM、TrS、短絡防止時間tpおよび開放防止時間toを用いて式(60)〜式(65)により求められる。
TsG1=TsM−to ・・・(61)
TrG2=TrS−tp ・・・(62)
TrG3=TrS+tp+to ・・・(63)
TsG2=TsM−to ・・・(64)
TrG4=TrP−tp ・・・(65)
Vs×(TsG1+TsG2)}/
(TrG1+TsG1+TrG2+TrG3+TsG2+TrG4)
={Vr×(TrP+to+TrS)+Vs×(TsM−to)}×fc
・・・(66)
={Vr×to+Vs×(−to)}×fc
=Vrs×to×fc ・・・(67)
図18(B)は負荷電流が負荷3から交流電源2に流れるときのゲート制御信号TURF〜TUTRのパルスパターンと時系列電圧VuTの挙動を示したものである。交流電源2の電圧をそれぞれ負荷3のU相に接続する時間TrH1、TsH1、TrH2、TrH3、TsH2、TrH4は、時系列電圧指令VuT*の電圧挙動において交流電源2の電圧をそれぞれ負荷3のU相に接続する時間TrP、TsM、TrS、短絡防止時間tpおよび開放防止時間toを用いて式(68)〜式(73)により求められる。
TsH1=TsM+to ・・・(69)
TrH2=TrS−tp−to ・・・(70)
TrH3=TrS+tp ・・・(71)
TsH2=TsM+to ・・・(72)
TrH4=TrP−tp−to ・・・(73)
Vs×(TsH1+TsH2)}/
(TrH1+TsH1+TrH2+TrH3+TsH2+TrH4)
={Vr×(TrP−to+TrS)+Vs×(TsM+to)}×fc
・・・(74)
={Vs×to+Vr×(−to)}×fc
=−Vrs×to×fc ・・・(75)
このような出力電圧誤差の演算は、負荷3の他の相に関する出力電圧誤差ΔVv、ΔVwについても同様に行うことができる。また、交流電源2の電圧Vr、Vs、Vtの極性が異なる場合や、その制御周期において負荷に接続する交流電源2の線間電圧が異なる場合でも同様に行うことができる。
そして、電圧指令手段5が出力する出力電圧指令値Vu1*、Vv1*、Vw1*を出力電圧誤差ΔVu、ΔVv、ΔVwで補正して得られる出力電圧指令補正値Vu2*、Vv2*、Vw2*は式(76)〜式(78)により求められる。
Vv2*=Vv1*+(負荷に接続する線間電圧)×to×fc×sgn(Iv) ・・・(77)
Vw2*=Vw1*+(負荷に接続する線間電圧)×to×fc×sgn(Iw) ・・・(78)
この数式は、実施の形態1について、1つの制御周期において負荷に接続する交流電源の線間電圧を単一とした場合のものであるが、このとき負荷に接続する線間電圧の平均値はその線間電圧そのものであることから、実施の形態1において得られた出力電圧指令補正値の数式と同義となり、出力電圧誤差補正手段8の構成も実施の形態1と同一でよいことになる。また、実施の形態2または実施の形態3について、1つの制御周期において負荷3に接続する交流電源2の線間電圧を単一とした場合でも同様の出力電圧指令補正値が得られ、出力電圧誤差補正手段8の構成もそれぞれの実施の形態と同一でよいことになる。
Claims (5)
- 交流電源と負荷との間に接続され上記交流電源の交流電力を直接所定の交流電力に変換するように選択的に制御される複数のスイッチから構成される主回路、および、所定の出力電圧指令値と制御周波数のキャリアとに基づくとともに負荷電流の転流の際に負荷端開放または電源短絡が発生しないようにデッドタイム時間を設けて上記スイッチをオンオフするオンオフ信号を生成するゲート制御手段を備える多相対多相電力変換装置において、
上記負荷電流の極性に基づいて求められる連続する2つの制御周期に亘る出力電圧誤差により上記出力電圧指令値を補正する出力電圧誤差補正手段を備えることを特徴とする多相対多相電力変換装置。 - 上記出力電圧誤差補正手段は、1つの制御周期において上記負荷に上記交流電源の多相のうち1対の2相または2対の2相が接続するとき、上記1対の2相の線間電圧または上記2対の2相の線間電圧の平均値と上記デッドタイム時間と上記制御周波数との積に、上記負荷電流の極性を示すパラメータを乗算することにより上記出力電圧誤差を求めることを特徴とする請求項1に記載する多相対多相電力変換装置。
- 上記出力電圧誤差補正手段は、上記負荷電流の状態に応じた上記負荷電流の転流動作を行うときに、上記デッドタイム時間を負荷端開放が発生しないように設けられた開放防止時間とすることを特徴とする請求項2に記載する多相対多相電力変換装置。
- 上記出力電圧誤差補正手段は、上記交流電源の状態に応じた上記負荷電流の転流動作を行うときに、上記デッドタイム時間を電源短絡が発生しないように設けられた短絡防止時間とすることを特徴とする請求項2に記載する多相対多相電力変換装置。
- 交流電源と直流回路との間に接続され上記交流電源の交流電力を直流電力に変換するように選択的に制御される複数のスイッチ、および、上記直流回路と負荷との間に接続され上記直流電力を所定の交流電力に変換するように制御されるハーフブリッジ回路から構成される主回路と、所定の出力電圧指令値と制御周波数のキャリアとに基づくとともに負荷電流の転流の際に電源短絡が発生しないようにデッドタイム時間を設けて上記ハーフブリッジ回路を制御するオンオフ信号を生成するゲート制御手段と、を備える多相対多相電力変換装置において、
連続する2つの制御周期において上記直流回路に上記交流電源の多相のうち同じ1対の2相または同じ2対の2相が接続するとき、上記1対の2相の線間電圧または上記2対の2相の線間電圧の平均値と上記デッドタイム時間と上記制御周波数との積に、上記負荷電流の極性を示すパラメータを乗算することにより求められる出力電圧誤差により上記出力電圧指令値を補正する出力電圧誤差補正手段を備えることを特徴とする多相対多相電力変換装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005263720A JP4664166B2 (ja) | 2005-09-12 | 2005-09-12 | 多相対多相電力変換装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005263720A JP4664166B2 (ja) | 2005-09-12 | 2005-09-12 | 多相対多相電力変換装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007082286A true JP2007082286A (ja) | 2007-03-29 |
JP4664166B2 JP4664166B2 (ja) | 2011-04-06 |
Family
ID=37941977
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005263720A Expired - Fee Related JP4664166B2 (ja) | 2005-09-12 | 2005-09-12 | 多相対多相電力変換装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4664166B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009171696A (ja) * | 2008-01-15 | 2009-07-30 | Yaskawa Electric Corp | マトリクスコンバータ及びその出力電圧制御方法 |
EP2876799A1 (en) | 2013-11-14 | 2015-05-27 | Kabushiki Kaisha Yaskawa Denki | Matrix converter and method for compensating for output voltage error |
EP2876800A1 (en) | 2013-11-14 | 2015-05-27 | Kabushiki Kaisha Yaskawa Denki | Matrix converter and method for compensating for output voltage error |
EP3001555A2 (en) | 2014-09-25 | 2016-03-30 | Kabushiki Kaisha Yaskawa Denki | Matrix convertor, power generation system, and method for converting power |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1198899A (ja) * | 1997-09-19 | 1999-04-09 | Yaskawa Electric Corp | Acモータ駆動装置 |
JP2003309975A (ja) * | 2002-04-15 | 2003-10-31 | Yaskawa Electric Corp | Pwmサイクロコンバータ及びその制御方法 |
JP2005020799A (ja) * | 2003-06-23 | 2005-01-20 | Fuji Electric Holdings Co Ltd | 交流/交流直接形電力変換装置の出力電圧補償方法 |
JP2005304130A (ja) * | 2004-04-08 | 2005-10-27 | Fuji Electric Holdings Co Ltd | 直接変換器の制御装置 |
-
2005
- 2005-09-12 JP JP2005263720A patent/JP4664166B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1198899A (ja) * | 1997-09-19 | 1999-04-09 | Yaskawa Electric Corp | Acモータ駆動装置 |
JP2003309975A (ja) * | 2002-04-15 | 2003-10-31 | Yaskawa Electric Corp | Pwmサイクロコンバータ及びその制御方法 |
JP2005020799A (ja) * | 2003-06-23 | 2005-01-20 | Fuji Electric Holdings Co Ltd | 交流/交流直接形電力変換装置の出力電圧補償方法 |
JP2005304130A (ja) * | 2004-04-08 | 2005-10-27 | Fuji Electric Holdings Co Ltd | 直接変換器の制御装置 |
Non-Patent Citations (1)
Title |
---|
JPN6010063982, 大口 他, "マトリックスコンバータの電圧制御性向上に関する研究", 電気学会半導体電力変換研究会資料, 20031127, Vol.SPC−03 No.134−149, Pages 7−13 * |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009171696A (ja) * | 2008-01-15 | 2009-07-30 | Yaskawa Electric Corp | マトリクスコンバータ及びその出力電圧制御方法 |
EP2876799A1 (en) | 2013-11-14 | 2015-05-27 | Kabushiki Kaisha Yaskawa Denki | Matrix converter and method for compensating for output voltage error |
EP2876800A1 (en) | 2013-11-14 | 2015-05-27 | Kabushiki Kaisha Yaskawa Denki | Matrix converter and method for compensating for output voltage error |
US9276486B2 (en) | 2013-11-14 | 2016-03-01 | Kabushiki Kaisha Yaskawa Denki | Matrix converter and method for compensating for output voltage error |
EP3001555A2 (en) | 2014-09-25 | 2016-03-30 | Kabushiki Kaisha Yaskawa Denki | Matrix convertor, power generation system, and method for converting power |
Also Published As
Publication number | Publication date |
---|---|
JP4664166B2 (ja) | 2011-04-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9362840B2 (en) | Power conversion device | |
EP2722978B1 (en) | System and method for common-mode elimination in a multi-level converter | |
CN110323991B (zh) | 向多相负载提供多相电流的功率模块和方法 | |
JP4135026B2 (ja) | 電力変換装置および電力変換装置の制御方法 | |
US8878477B2 (en) | Electric motor driving apparatus having failure detection circuit, and failure detection method for the electric motor driving apparatus having failure detection circuit | |
WO2017221339A1 (ja) | 電力変換装置 | |
US10541638B2 (en) | Control apparatus and control method | |
US9130481B2 (en) | Power converting appartatus | |
JP5549697B2 (ja) | 電流形電力変換装置 | |
US20100226159A1 (en) | Very High Efficiency Three Phase Power Converter | |
JP3226609B2 (ja) | 電力変換器の並列運転制御装置 | |
JP2016067169A (ja) | マトリクスコンバータ、発電システムおよび電力変換方法 | |
JP4664166B2 (ja) | 多相対多相電力変換装置 | |
JP4622840B2 (ja) | 交流交流直接変換器の制御装置 | |
EP3382870A1 (en) | Inverter apparatus, air conditioner, method of controlling inverter apparatus, and program | |
JP4779565B2 (ja) | インバータ制御回路 | |
JP3994796B2 (ja) | 交流/交流直接形電力変換装置の出力電圧補償装置 | |
JP2007312598A (ja) | 電力変換装置 | |
JP2007202387A (ja) | 電力変換装置 | |
JPH02179277A (ja) | 電力変換器制御方法およびその装置 | |
JP4448294B2 (ja) | 電力変換装置 | |
JPH0670549A (ja) | 電圧形インバータ装置 | |
JP2001136750A (ja) | 3レベルnpcインバータのpwmパルス発生回路 | |
JP6575865B2 (ja) | 3レベルインバータの制御方法及び制御装置 | |
JP2004023953A (ja) | 電力変換装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080109 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101109 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101202 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110104 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110106 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4664166 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140114 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |