JP2004023953A

JP2004023953A - 電力変換装置

Info

Publication number: JP2004023953A
Application number: JP2002178684A
Authority: JP
Inventors: Katsutoshi Yamanaka; 山中　克利; Shinya Morimoto; 森本　進也
Original assignee: Yaskawa Electric Corp
Current assignee: Yaskawa Electric Corp
Priority date: 2002-06-19
Filing date: 2002-06-19
Publication date: 2004-01-22
Anticipated expiration: 2022-06-19
Also published as: JP3994269B2

Abstract

【課題】パルス列を記憶する記憶領域を減少させ、ＰＷＭパルスの時間幅を直接補正してデットタイムの影響を補正できる電力変換装置を提供する。
【解決手段】１相分の中性点クランプ式インバータブリッジを構成したパルス幅変調方式の電力変換装置において、出力すべき電圧の指令を出力する電圧指令発生装置１と、キャリヤ周期内で出力するＰ状態、０状態およびＮ状態の出力順序を記憶する相パルス記憶装置３と、電圧指令発生装置が発生した指令からＰ状態、０状態およびＮ状態の時間を演算するパルス時間演算装置２と、相パルス記憶装置とパルス時間演算装置に従ってキャリヤ周期内に第１から第４のスイッチ素子を駆動するスイッチ駆動信号発生装置４とを備えたものである。
【選択図】　　　図１

Description

【０００１】
【発明の属する技術分野】
本発明は、モータの可変速制御を行うインバータ・サーボドライブや系統連係する電力変換器に関する。
【０００２】
【従来の技術】
従来の、図９に示すような電圧出力型の３相の中性点クランプ式電力変換装置は、４つ直列接続されたスイッチ素子のＳＷ１とＳＷ２がオンすると相出力端子が直流電源の正極Ｐに接続される状態（Ｐ状態）となり、ＳＷ２とＳＷ３がオンすると相出力端子がクランプ素子（ダイオード）を介して直流電源の中性点出力端子０に接続される状態（０状態）となり、ＳＷ３とＳＷ４がオンすると相出力端子は直流電源の負極Ｎに接続される状態（Ｎ状態）となる。
３相の各相の状態をＵ、Ｖ、Ｗの順にＰＯＮのように表記した場合に、図９に示す電力変換装置が出力できるベクトルの図を図１０に示す。図１０には２７個のベクトルと、２４個の領域Ａ〜Ｆを示している。
このように４つのスイッチ素子のオン・オフ制御によって相出力端子に電圧を出力できるとともに、３相化することで３相モータ等の負荷を駆動することができる。
このような中性点クランプ式電力変換装置で、Ｐ状態、０状態、Ｎ状態を出力する場合、ＳＷ１とＳＷ３の組合わせとＳＷ２とＳＷ４の組合わせではオンとオフが逆転する。又、スイッチ素子はオンからオフ、又はオフからオンに変化する際に若干の遅れを持つので、Ｐ、０、Ｎの状態が切り替わる際に、オン・オフが切り替わる２つのスイッチ素子が同時にオン状態になる僅かな期間が生じ短絡電流が流れる恐れがある。これを防ぐためにスイッチ駆動信号のオン時間又はオフ時間を操作し、切り替わるスイッチ素子が同時にオフ状態になる一定の期間（デットタイム）を設けて駆動されるのが一般的である。
図１１に、デットタイムとしてターンオン時間を遅らせる方法を取った場合の指令に一致した出力電圧バルス波形と、指令出力電圧パルスに応じた各スイッチ素子のオン・オフ信号波形およびデットタイムの影響を受けた実際の出力電圧波形の一例を示す。デットタイムによる電圧の誤差は出力電流極性に依存し、図１１ではインバータブリッジから負荷に向けて電流が流れているものとして、キャリヤ周期の波形を示している。この場合はデットタイムの影響によって出力電圧が不足することが分かる。
【０００３】
中性点クランプ式電力変換装置のＰＷＭパルス発生方法としては、特開平２−１０１９６９号公報に開示の「三点インバータの作動方法」のように、電圧指令と搬送波（キャリヤ信号）とを比較してＰＷＭパルスを発生する方法や、特開平５−２９２７５４号公報に開示の「３レベル３相インバータ装置」、特開平６−２６１５５１号公報に開示されている「単相ＮＰＣインバータ装置」のように、あらかじめ電圧指令ベクトルの位置や大きさ毎のＰＷＭパターンを記憶して置き電圧指令と出力電圧が一致するようにＰＷＭパルスを発生する、図１０に示すような空間ベクトル的な考え方を導入した方法がある。空間ベクトルの方法では、先ず、出力すべき指令電圧ベクトルとして長さ｜Ｖ１｜と角度θが与えられ、指令電圧ベクトルの先端に近接する少なくとも３つのベクトルを選択し、各電圧ベクトルの出力時間はＰＷＭ周期の平均で指令電圧ベクトルと一致するように演算される。
図１２と図１３に、３相中性点クランプ式電力変換装置が、キャリヤ周期Ｔ内に出力する電圧ベクトルと、ＰＷＭパルスの例を示す。図１２が電圧ベクトルの例で、図１３がＰＷＭパルスの例であり、３相出力となっている。
また、Ｐ、０、Ｎ、等はベクトル記号、Ｏｐ、ｂｐ、Ｏｎ、ａｐ、等は対応して名付けられたベクトル名称である
【０００４】
【発明が解決しようとする課題】
しかしながら、上記従来技術においては、空間ベクトルの概念を使ったＰＷＭ発生方式で、特開平５−２９２７５４号、特開平６−２６１５５１号のような方法だと、図１０のようなベクトル図の領域毎に電圧ベクトルと順序を記憶しなければならず、３相の中性点クランプ式電力変換装置では図１０のように領域がＡ１〜Ｆ４まで２４領域もあって、３相化された電圧ベクトルの順序を記憶する記憶領域が多量に必要になるという問題があった。
また、電圧出力型のＰＷＭ電力変換装置では、直流電源が短絡しないように直列に接続されたスイッチ素子が同時にオンしないデットタイムを必ず設けてスイッチ素子をオン・オフ駆動している。そのために実際に出力される相電圧は、その相の負荷電流極性とデットタイムの影響によって電圧指令との誤差が生じてしまう。この問題を解決するために電圧出力型のＰＷＭ電力変換装置では、負荷電流極性と設定しているデットタイム時間から、誤差を見積もり、誤差を打ち消すように電圧指令またはＰＷＭパルス幅に補正を行っているが、２レベル電力変換装置のＰＷＭ発生方法や、特開平２−１０１９６９号のような中性点クランプ式の搬送波と比較方式のＰＷＭパルス発生方式では、ＰＷＭパルスの時間幅を直接補正する方が簡単に実現できる利点がある。図１４はそうした、ＰＷＭパルス幅に補正を行い、電圧誤差を解消する場合の例を示している。図１４の例では立上がりのパルスのタイミングのみに補正を行っているが、誤差を立上がりと立下がりのタイミングへ半分づつ補正する方法もある。
しかし、特開平５−２９２７５４号のように３相空間ベクトル型のＰＷＭ発生の方法では、直接ＰＷＭパルスを補正しようとしても、補正されない電圧指令によって、出力すべき電圧ベクトルと順序、出力時間が決まるので、補正後の電圧ベクトルと順序は、補正前の電圧ベクトルと順序から変更できない。
従って、図１０の斜線で示すような空間ベクトルの領域境界付近において、補正後の出力電圧が隣の領域に移動すべき状況でも、領域が移動出来ず補正が十分出来ないという問題があった。
そこで、本発明は、３相化された領域毎の電圧ベクトルと順序ではなく、相毎にＰ、０、Ｎ状態と順序を記憶するのみで、記憶領域を大幅に減少させ、ＰＷＭパルスの時間幅を直接補正してデットタイムの影響を補正することができる電力変換装置を提供することを目的としている。
【０００５】
【課題を解決するための手段】
上記目的を達成するため、請求項１に記載の発明は、中性点出力端子を有する直流電源の正極と負極との間に、第１、第２、第３および第４のスイッチ素子を直列接続し、前記第１と第２のスイッチ素子の接続点および第３と第４の接続点をそれぞれクランプ素子を介して前記中性点出力端子に接続し、前記第２と第３のスイッチ素子の接続点を出力端子とし、前記第１と第２のスイッチ素子がオンする状態をＰ状態、前記第２と第３のスイッチ素子がオンする状態を０状態、前記第３と第４のスイッチ素子がオンする状態をＮ状態として、前記中性点クランプ式インバータブリッジの取り得るスイッチ状態を前記Ｐ、０、Ｎ状態の３状態のみとした１相分の中性点クランプ式インバータブリッジを構成したパルス幅変調方式の電力変換装置において、出力すべき電圧の指令を出力する電圧指令発生装置と、キャリヤ周期内で出力する前記Ｐ状態、前記０状態および前記Ｎ状態の出力順序を記憶する相パルス記憶装置と、前記電圧指令発生装置が発生した指令から前記Ｐ状態、前記０状態および前記Ｎ状態の時間を演算するパルス時間演算装置と、前記相パルス記憶装置と前記パルス時間演算装置に従ってキャリヤ周期内に前記第１から第４のスイッチ素子を駆動するスイッチ駆動信号発生装置とを備えたことを特徴としている。
請求項２に記載の発明は、中性点出力端子を有する直流電源の正極と負極との間に、第１、第２、第３および第４のスイッチ素子を直列接続し、前記第１と第２のスイッチ素子の接続点および第３と第４の接続点をそれぞれクランプ素子を介して前記中性点出力端子に接続し、前記第２と第３のスイッチ素子の接続点を出力端子とし、前記第１と第２のスイッチ素子がオンする状態をＰ状態、前記第２と第３のスイッチ素子がオンする状態を０状態、前記第３と第４のスイッチ素子がオンする状態をＮ状態として、前記中性点クランプ式インバータブリッジの取り得るスイッチ状態を前記Ｐ、０、Ｎ状態の３状態のみとした１相分の中性点クランプ式インバータブリッジを複数持つ多相のパルス幅変調方式の電力変換装置において、各相が出力すべき電圧の指令を出力する電圧指令発生装置と、キャリヤ周期内で出力する前記Ｐ状態、前記０状態および前記Ｎ状態の順序を記憶する相毎の相パルス記憶装置と、前記電圧指令発生装置が発生した指令から相毎の前記順序の切り替わりのタイミング時間を演算するパルス時間演算装置と、各相の前記相パルス記憶装置と前記パルス時間演算装置に従ってキャリヤ周期内に該当する相の第１から第４のスイッチ素子を駆動するスイッチ駆動信号発生装置とを備えたことを特徴としている。
請求項３に記載の発明は、中性点出力端子を有する直流電源の正極と負極との間に、第１、第２、第３および第４のスイッチ素子を直列接続し、前記第１と第２のスイッチ素子の接続点および第３と第４の接続点をそれぞれクランプ素子を介して前記中性点出力端子に接続し、前記第２と第３のスイッチ素子の接続点を出力端子とし、前記第１と第２のスイッチ素子がオンする状態をＰ状態、前記第２と第３のスイッチ素子がオンする状態を０状態、前記第３と第４のスイッチ素子がオンする状態をＮ状態として、前記中性点クランプ式インバータブリッジの取り得るスイッチ状態を前記Ｐ、０、Ｎ状態の３状態のみとした１相分の中性点クランプ式インバータブリッジを複数持つ多相のパルス幅変調方式の電力変換装置において、各相が出力すべき電圧の指令を出力する電圧指令発生装置と、キャリヤ周期内で出力する前記Ｐ状態、前記０状態および前記Ｎ状態の出力順序を記憶する相パルス記憶装置と、前記電圧指令発生装置が発生した指令から相毎の前記順序の切り替わりのタイミング時間を演算するパルス時間演算装置と、前記相パルス記憶装置と相毎の前記パルス時間演算装置に従ってキャリヤ周期内に前記第１から第４のスイッチ素子を駆動するスイッチ駆動信号発生装置とを備えたことを特徴としている。
請求項４に記載の発明は、請求項２又は３のいずれか１項に記載の電力変換装置において、相パルス記憶装置が記憶する状態の出力順序として、Ｐ状態とＮ状態が隣り合わないような順序とすることを特徴としている。
請求項５に記載の発明は、請求項２乃至４のいずれか１項に記載の電力変換装置において、相電流指令または相出力電流の極性によって、該当相の前記パルス時間演算装置を補正し、デッドタイムによる電圧歪を補正するデッドタイム補正装置を備えたことを特徴としている。
請求項６に記載の発明は、請求項１に記載の電力変換装置において、相パルス記憶装置が記憶する状態の出力順序として、Ｐ状態とＮ状態が隣合わないような順序とすることを特徴としている。
このような電力変換装置では、従来技術のように、領域毎に電圧ベクトルと順序を記憶するのではなく、相毎にＰ、０、Ｎ状態と順序を記憶するのみなので、記憶領域を大幅に減少させることができる。
また、出力すべき電圧ベクトルを予め決定しないので、ＰＷＭパルスの時間幅を直接補正することができ、三角波比較方式の導入により、電力変換装置の制御が簡単になり安価で高性能な電力変換装置を実現できる。
【０００６】
【発明の実施の形態】
以下、本発明の第１の実施の形態について図を参照して説明する。
図１は本発明の第１の実施の形態に係る電力変換装置のブロック図である。
図６は図１に示すスイッチ駆動信号発生装置の動作例を示す図である。
図１は、電力変換装置の１相分の制御ブロック図を示したもので、電圧指令発生装置１は電力変換装置が出力すべき電圧指令を発生し、パルス時間演算装置２へ電圧指令Ｖｒｅｆ＊を送る。
パルス時間演算装置２は電圧指令と搬送波の周期から出力すべきＰ状態、０状態、Ｎ状態の時間幅を、通常の方式でそれぞれ演算し、更に、パルス記憶装置３のパルス列の情報からパルスの切り替わりタイミング信号を発生し、スイッチ駆動信号発生装置４へ送る。
スイッチ駆動信号発生装置４は、パルス時間演算装置２によって演算されたパルス切り替わりのタイミング信号と、パルス記憶装置３に記憶されたパルス列の順序と、搬送波発生器５から出力されたキャリヤ信号の周期から、キャリヤ周期毎にＰＷＭパルスのスイッチ駆動信号ＳＷ１〜４を出力する。
スイッチ駆動信号にはデットタイムを設けなければならないが、デットタイム時間６を図のようにスイッチ駆動信号発生装置４で設けてもよいし、図示していない他の装置を経由して設けてもよい。
また、パルス記憶装置３が記憶するパルスは、従来技術のように３相化されたものではなく、相毎の、順にＰ、０、Ｎ、…、のようなＰ、０、Ｎ状態と順序を記憶するようにして、所定数のパターンを保持している。
なお、スイッチ駆動信号発生装置４で各スイッチのオン・オフ信号へ変換することも可能であり、パルス記憶装置３には各スイッチのオン・オフの順序を直接記憶して置くこともできる。
【０００７】
つぎに動作について説明する。
例えば、今、電圧指令Ｖｒｅｆ＊により、キャリヤ周期中に図１３に示すようなＰＷＭパルス（１相分の）、Ｐ、０、Ｎ、Ｎ、０、Ｐを出力する場合を考えると、スイッチ駆動信号発生装置４は、搬送波発生装置５を三角波のキャリヤ信号（周期Ｔ）を発生させる装置のように構成し、一方、パルス時間演算装置２においてはＰ状態、０状態、Ｎ状態の時間幅を、それぞれ演算して、パルス切替えタイミング信号１、及びタイミング信号２を作成し、図６のように、三角波のキャリヤ信号（周期Ｔ）と、パルス時間演算装置２の演算結果から作成したパルス切替えタイミング信号１、及び、タイミング信号２を比較して、その状態変化Ｐ、０、Ｎ、Ｎ、０、Ｐが、パルス記憶装置３の順序を記憶するアドレス、「００、０１、１０、１０、０１、００」に一致するように定義して、一致したら、パルス出力は、状態のアドレスに該当するパルスをパルス記憶装置３より読込んで出力する。
また、出力するパルスの数が増加した場合は、パルス切替え信号を増やし、取り得るアドレス状態を増加することによって実現できる。
【０００８】
次に、本発明の第２の実施の形態について図を参照して説明する。
図２は本発明の第２の実施の形態に係る電力変換装置のブロック図である。
図２は、電力変換装置の３相分の制御ブロック図であり、電圧指令発生装置１０１は３相の電力変換装置が出力すべき電圧指令を３相の瞬時電圧か、または電圧ベクトルとして発生し、パルス時間演算装置１０２へ電圧指令Ｖｒｅｆ＊を送る。
パルス時間演算装置１０２は通常の方式で電圧指令Ｖｒｅｆ＊と搬送波の周期から出力すべきＰ状態、０状態、Ｎ状態の時間幅をそれぞれ演算し、更に、Ｕ、Ｖ、Ｗ相毎に設けられたパルス記憶装置１０３、１０４、１０５に、各相毎にパルス列を記憶するように構成し、これら記憶するパルス列の情報から、パルスの切り替わりのタイミング信号を各相毎に発生して、スイッチ駆動信号発生装置１０６へ送る。スイッチ駆動信号発生装置１０６は、パルス時間演算装置１０２によって演算されたパルス切り替わりタイミング信号と、パルス記憶装置１０３〜１０５に記憶された各パルス列の順序と、キャリヤ発生装置１０７から出力されたキャリヤ信号の周期から、キャリヤ周期毎に該当相のＰＷＭパルスのスイッチ駆動信号を出力する。
そのスイッチ駆動信号には、デットタイムを設けなければならないが、デットタイムはデットタイム時間１０８をスイッチ駆動信号発生器１０６で設けてもよいし、他の図示していない装置を経由して設けてもよい。
又、各相のパルス記憶装置１０３〜１０５が記憶するパルスは、順にＰ、０、Ｎ、…、のようなＰ、０、Ｎ状態を記憶し、スイッチ駆動信号発生装置１０６で各スイッチのオン・オフ信号に変換することもでき、各相のパルス記憶装置に各スイッチのオン・オフの順序を直接記録しておくこともできる。
【０００９】
つぎに動作について説明する。
例えば、各相がキャリヤ周期中において、図１３のように、Ｐ、０、Ｎ、Ｎ、０、Ｐ（１相分の）のパルスを出力するものとすれば、キャリヤ発生装置１０７を三角波のキャリヤ信号を発生させる装置のように構成して、スイッチ駆動信号発生装置１０６内で各相毎に、図６のように、パルス時間演算装置１０２の演算結果からパルス切替え信号１、及び２を作り、三角波キャリヤ信号とパルス切替え信号１、２を比較して、その状態変化がパルス記憶装置１０３〜１０５に順序を格納するアドレス「００、０１、１０、１０、０１、００」と一致するように定義し、一致したらパルス出力は、状態のアドレスに該当するパルスを記憶装置より読込んで出力するように構成すればよい。
又、出力するパルスの数が多くなったら、パルス切替え信号を増やし、取り得るアドレス状態を増加して実現できる。
【００１０】
次に、本発明の第３の実施の形態について図を参照して説明する。
図３は本発明の第３の実施の形態に係る電力変換装置のブロック図である。
図７は図３に示すスイッチ駆動信号発生装置の動作説明図である。
図８は図３に示すスイッチ駆動信号発生装置の発生パターンの例を示す図である。
図３は、図２に示した３相分の制御ブロック図で、パルス記憶装置を１個にまとめた例であり、各相の出力するパルス列の順序が同じである場合や、パルス記憶装置に冗長なパルスを記憶させ、パルス切替え信号の操作で、記憶しているパルスを選択し出力をコントロールする場合には、図３のようにパルス記憶装置１０３を１個だけにまとめることができるという場合を示したものである。
なお、図３において、図２と同じ構成には同一符号を付して重複する説明は省略する。
【００１１】
つぎに動作について説明する。
出力パルスが図６に示すようなパルスの場合は、Ｐ、０、Ｎの順序を記憶したパルス記憶装置１０３を１個持ち、パルス切替え信号を各相毎に分けて、各相のパルスを読込み発生させて、スイッチ信号ＵＳＷ１〜４、ＶＳＷ１〜４、ＷＳＷ１〜４として出力すればよい。
ここでは図８に示すように、パルスの出力はＰ０Ｎの順だけではなく、Ｐ０Ｎ０Ｐ０Ｎ…、など、各種の１相分のパルス列の例を図８（ａ）〜（ｄ）に示すように、自由に選ぶことができるが、ＮからＰにスイッチ状態が変化するような場合には、出力端子電圧が直流電源の負極から正極へと大きく変動するので、スイッチ素子に係るサージ電圧が高くなりスイッチ素子が破壊する恐れがあるので、ＰからＮ、又は、ＮからＰへ状態が変化する場合には必ず０状態を経由するように順序を指定し、過大な電圧がスイッチ素子に掛からないように留意する。
次に、パルス記憶装置１０３に冗長なパルスを記憶して、パルス切替え信号の操作で選択・出力する例を、図７に示す。図７はパルス記憶装置１０３に、０、Ｐ、０、Ｎ、０、Ｐ、０、Ｎ、０、のパルスを順に記憶した例である。
このようなパルスをパルス記憶装置１０３に記憶すれば、０パルスの各発生時間Ｔｏ１、Ｔｏ２、Ｔｏ３、Ｔｏ４、Ｔｏ５とＰパルスの各発生時間Ｔｐ１、Ｔｐ２、Ｎパルスの発生時間Ｔｎ１、Ｔｎ２を調節して自由に組合わせパルスを発生することができる。
例えば、Ｔｏ１＝Ｔｏ３＝Ｔｏ４＝Ｔｏ５＝０、Ｔｐ２＝０、Ｔｎ２＝０として、Ｔｏ１にキャリヤ周期中のＯパルスの発生時間の半分、Ｔｐ１にキャリヤ周期中のＰパルスの発生時間の半分、Ｔｎ１にキャリヤ周期中のＮパルスの発生時間の半分を入れると、図６と同じパルスを発生できる。このように予め多くのパターンを記憶して置き、各相毎に各パルスの出力時間を調整すれば、図１３に示す例のような３相のＰＷＭパルスも出力できる。
なお、図７の場合は、パルスの発生時間Ｔｏ１、Ｔｐ１〜Ｔｎ２、Ｔｏ５はそれぞれ等しく、それにパルス切替えタイミング信号１〜８も対応している。又、パルス記憶装置１０３の各アドレスは「０×０〜０×８〜」のように１０進数で示されている。
【００１２】
次に、本発明の第４の実施の形態について図を参照して説明する。
図４は本発明の第４の実施の形態に係る電力変換装置のブロック図である。
図５は図４に示す電力変換装置のパルス記憶装置を１つにまとめた場合のブロック図である。
図４に示す本実施の形態は、図２に示す第２の実施の形態のパルス時間演算装置１０２にデットタイム補正量１０９と、電流極性検出装置１１０を付け加えた構成として、デットタイムによる電圧誤差を相毎に補正できるようにパルス時間演算装置１０２を変更したものである。
なお、図４において、その他の図２と同一構成には同一符号を付して重複する説明は省略する。
同様に、図５は図３に示すパルス時間演算装置１０２にデットタイム補正量１０９と、電流極性検出装置１１０を付け加えた構成として、デットタイムによる電圧誤差を相毎に補正できるようにパルス時間演算装置１０２を変更したものであるが、回路構成としては、図５は図４の３個のパルス記憶装置１０３〜１０５を、１個のパルス記憶装置１０３にまとめた構成でもあるので、ここでは図４と図５の構成を併せて第４の実施の形態として説明する。
【００１３】
以上の図４、図５の構成によって、デットタイムによる電圧誤差を、相毎に図１４のように補正することができる。この電圧誤差の補正のデットタイム補正量１０９は、パルス時間演算装置１０２の出力信号を補正してもよいし、パルス切替え信号（図６、７参照）を直接補正してもよい。
また、負荷電流極性検出１１０は、実際に流れている負荷電流極性（回生時は逆）でもよいし、電流指令を持つ制御系であれば相電流指令の極性でもよい。
このように処理することによって、電圧指令が図１０のベクトル図の斜線部分付近にあっても、補正後の出力電圧は隣接する領域へ移動できるので、デットタイムの影響を十分補正することが可能になる。
【００１４】
【発明の効果】
以上、説明したように、本発明によれば、相毎にＰ、０、Ｎ状態と順序を記憶するのみなのでパルス列を記憶する記憶領域を大幅に減少させることができる。
また、ＰＷＭパルスの時間幅を直接補正してデットタイムの影響を補正することができるので、電力変換装置の制御が簡単になり安価で高性能な電力変換装置が実現できる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る電力変換装置のブロック図である。
【図２】本発明の第２の実施の形態に係る電力変換装置のブロック図である。
【図３】本発明の第３の実施の形態に係る電力変換装置のブロック図である。
【図４】本発明の第４の実施の形態に係る電力変換装置のブロック図である。
【図５】図４に示す電力変換装置のパルス記憶装置を１つにまとめた場合のブロック図である。
【図６】図１に示すスイッチ駆動信号発生装置の動作例を示した図である。
【図７】図３に示すスイッチ駆動信号発生装置の動作例を示した図である。
【図８】図３に示すスイッチ駆動信号発生装置の発生パターンの例を示す図である。
【図９】従来の３相中性点クランプ式電力変換装置の回路図である。
【図１０】図９に示す電力変換装置の出力できる空間ベクトル図である。
【図１１】図９に示す電力変換装置のデットタイムによって生ずる出力電圧誤差を説明する図である。
【図１２】図９に示す電力変換装置の電圧ベクトルの１例を示す図である。
【図１３】図９に示す電力変換装置のＰＷＭパルスの１例を示す図である。
【図１４】図９に示す電力変換装置のデットタイムによって生ずる出力電圧誤差を補正する方法を説明する図である。
【符号の説明】
１、１０１　電圧指令発生装置
２、１０２　パルス時間演算装置
３、１０３〜１０５　パルス記憶装置
４、１０６　スイッチ駆動信号発生装置
５、１０７　搬送波発生装置
６、１０８　デットタイム時間
１０９　デットタイム補正量
１１０　電流極性検出装置

Claims

中性点出力端子を有する直流電源の正極と負極との間に、第１、第２、第３および第４のスイッチ素子を直列接続し、前記第１と第２のスイッチ素子の接続点および第３と第４の接続点をそれぞれクランプ素子を介して前記中性点出力端子に接続し、前記第２と第３のスイッチ素子の接続点を出力端子とし、前記第１と第２のスイッチ素子がオンする状態をＰ状態、前記第２と第３のスイッチ素子がオンする状態を０状態、前記第３と第４のスイッチ素子がオンする状態をＮ状態として、前記中性点クランプ式インバータブリッジの取り得るスイッチ状態を前記Ｐ、０、Ｎ状態の３状態のみとした１相分の中性点クランプ式インバータブリッジを構成したパルス幅変調方式の電力変換装置において、
出力すべき電圧の指令を出力する電圧指令発生装置と、
キャリヤ周期内で出力する前記Ｐ状態、前記０状態および前記Ｎ状態の出力順序を記憶する相パルス記憶装置と、
前記電圧指令発生装置が発生した指令から前記Ｐ状態、前記０状態および前記Ｎ状態の時間を演算するパルス時間演算装置と、
前記相パルス記憶装置と前記パルス時間演算装置に従ってキャリヤ周期内に前記第１から第４のスイッチ素子を駆動するスイッチ駆動信号発生装置とを備えたことを特徴とする電力変換装置。
中性点出力端子を有する直流電源の正極と負極との間に、第１、第２、第３および第４のスイッチ素子を直列接続し、前記第１と第２のスイッチ素子の接続点および第３と第４の接続点をそれぞれクランプ素子を介して前記中性点出力端子に接続し、前記第２と第３のスイッチ素子の接続点を出力端子とし、前記第１と第２のスイッチ素子がオンする状態をＰ状態、前記第２と第３のスイッチ素子がオンする状態を０状態、前記第３と第４のスイッチ素子がオンする状態をＮ状態として、前記中性点クランプ式インバータブリッジの取り得るスイッチ状態を前記Ｐ、０、Ｎ状態の３状態のみとした１相分の中性点クランプ式インバータブリッジを複数持つ多相のパルス幅変調方式の電力変換装置において、
各相が出力すべき電圧の指令を出力する電圧指令発生装置と、
キャリヤ周期内で出力する前記Ｐ状態、前記０状態および前記Ｎ状態の順序を記憶する相毎の相パルス記憶装置と、
前記電圧指令発生装置が発生した指令から相毎の前記順序の切り替わりのタイミング時間を演算するパルス時間演算装置と、
各相の前記相パルス記憶装置と前記パルス時間演算装置に従ってキャリヤ周期内に該当する相の第１から第４のスイッチ素子を駆動するスイッチ駆動信号発生装置とを備えたことを特徴とする電力変換装置。
中性点出力端子を有する直流電源の正極と負極との間に、第１、第２、第３および第４のスイッチ素子を直列接続し、前記第１と第２のスイッチ素子の接続点および第３と第４の接続点をそれぞれクランプ素子を介して前記中性点出力端子に接続し、前記第２と第３のスイッチ素子の接続点を出力端子とし、前記第１と第２のスイッチ素子がオンする状態をＰ状態、前記第２と第３のスイッチ素子がオンする状態を０状態、前記第３と第４のスイッチ素子がオンする状態をＮ状態として、前記中性点クランプ式インバータブリッジの取り得るスイッチ状態を前記Ｐ、０、Ｎ状態の３状態のみとした１相分の中性点クランプ式インバータブリッジを複数持つ多相のパルス幅変調方式の電力変換装置において、
各相が出力すべき電圧の指令を出力する電圧指令発生装置と、
キャリヤ周期内で出力する前記Ｐ状態、前記０状態および前記Ｎ状態の出力順序を記憶する相パルス記憶装置と、
前記電圧指令発生装置が発生した指令から相毎の前記順序の切り替わりのタイミング時間を演算するパルス時間演算装置と、
前記相パルス記憶装置と相毎の前記パルス時間演算装置に従ってキャリヤ周期内に前記第１から第４のスイッチ素子を駆動するスイッチ駆動信号発生装置とを備えたことを特徴とする電力変換装置。
請求項２又は３のいずれか１項に記載の電力変換装置において、
相パルス記憶装置が記憶する状態の出力順序として、Ｐ状態とＮ状態が隣り合わないような順序とすることを特徴とする電力変換装置。
請求項２乃至４のいずれか１項に記載の電力変換装置において、
相電流指令または相出力電流の極性によって、該当相の前記パルス時間演算装置を補正し、デッドタイムによる電圧歪を補正するデッドタイム補正装置を備えたことを特徴とする電力変換装置。
請求項１に記載の電力変換装置において、
相パルス記憶装置が記憶する状態の出力順序として、Ｐ状態とＮ状態が隣合わないような順序とすることを特徴とする電力変換装置。