JP3994796B2 - 交流/交流直接形電力変換装置の出力電圧補償装置 - Google Patents
交流/交流直接形電力変換装置の出力電圧補償装置 Download PDFInfo
- Publication number
- JP3994796B2 JP3994796B2 JP2002161009A JP2002161009A JP3994796B2 JP 3994796 B2 JP3994796 B2 JP 3994796B2 JP 2002161009 A JP2002161009 A JP 2002161009A JP 2002161009 A JP2002161009 A JP 2002161009A JP 3994796 B2 JP3994796 B2 JP 3994796B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- switching element
- output voltage
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Ac-Ac Conversion (AREA)
Description
【発明の属する技術分野】
この発明は、交流電力を所望の電圧と周波数の交流電力に直接変換するにあたって、スイッチングパターンを切り換える際の転流時に発生する出力電圧誤差を補償する交流/交流直接形電力変換装置の出力電圧補償装置に関する。
【0002】
【従来の技術】
図7は交流/交流直接形電力変換装置の電力変換部分である直接変換器の構成を示した構成図である。図7において、交流電源1からの三相(R,S,T)交流電力を直接変換器2へ入力することで、この直接変換器2は所望の電圧と周波数に変換された三相(U,V,W)交流電力を交流負荷3へ供給する。この直接変換器2は、電流をいずれの方向へも流すことができる9つの双方向スイッチング素子1S〜9Sで構成していて、これら各双方向スイッチング素子1S〜9Sを適宜にオン・オフ制御することで、交流電力を所望の交流電力に直接変換をする。
【0003】
図8は双方向スイッチング素子の構成の一例を示した回路図である。接点式のスイッチング素子ならば、そのままで電流をいずれの方向へも流すことができるが、電力変換装置は一般にパルス幅変調制御などによりスイッチング周波数を極めて高くしているから、接点式のスイッチング素子では追従できないから、一般に半導体スイッチ素子,例えば電界効果トランジスタ(以下ではFETと略記する)を使用する。しかし半導体スイッチ素子は電流を双方向に流すことはできない。そこでFETとダイオードとの直列接続でなるスイッチング素子1Saと、同じくFETとダイオードとの直列接続でなるスイッチング素子1Sbとを逆並列接続することで、一方のFETがオンしたときと他方のFETがオンしたときとで電流の通流方向を変えることができるから、双方向スイッチング素子1Sを構成できる。ここでFETに直列に接続しているダイオードは逆方向電圧に耐えるようにするのが目的であるから、半導体スイッチ素子自体に所要の逆耐圧があるならば、このダイオードは不要である。
【0004】
図9は双方向スイッチング素子の構成の別の一例を示した回路図であって、半導体スイッチ素子としてのFETとダイオードとの逆並列接続でなるスイッチング素子1Scと、同じくFETとダイオードとの逆並列接続でなるスイッチング素子1Sdを、極性を逆にして直列に接続することで、双方向スイッチング素子1Sを構成している。
【0005】
双方向スイッチング素子としては、図8と図9のいずれに図示のものであっても支障は無いが、以下では図8に図示の並列形の双方向スイッチング素子を使用する場合で説明する。
図10は交流/交流直接形電力変換装置の従来例を示したブロック回路図である。この従来例回路において、電圧指令発生回路10は各相ごと,すなわち3つの電圧指令をパルスパターン発生回路11へ出力する。このパルスパターン発生回路11は、直接変換器2を構成する各双方向スイッチング素子のオン・オフパターンであるところのスイッチングパターンを決定して出力電圧を得るのであるが、図7に図示のように直接変換器2は9つの双方向スイッチング素子1S〜9Sで構成していることから、転流回路12へは9つの信号を出力する。
【0006】
ところで、交流負荷3が誘導性の場合に直接変換器2の負荷端を開放状態にすると、交流負荷3のリアクタンスに蓄えられたエネルギーのために高いサージ電圧を発生し、スイッチング素子を破壊する恐れがあるし、電源からの電流を1つの相から他の相へ切り換える際に、相間短絡が発生する恐れもある。そこで、スイッチングパターンを切り換える際にこのように直接変換器2の負荷端開放の発生や相間短絡の発生を防ぐために、双方向スイッチング素子1Sは図8に図示のように、スイッチング素子1Saと1Sbの組み合わせとし、転流回路12は電圧検出器4で検出した電源電圧の極性,または電流検出器5で検出した負荷電流の極性に対応して2つのスイッチング素子1Sa,1Sbがオン・オフするタイミングをずらしている。この転流回路12の働きにより、負荷端開放や相間短絡を防止しながら各スイッチング素子の電流を転流させている。そこで転流回路12から直接変換器2へは、スイッチング素子の数量に対応した数の18の信号が出力する。
【0007】
図11は図7に図示の直接変換器2のU相部分の構成を示した回路図であって、交流電源1のR,S,T各相にはそれぞれ双方向スイッチング素子1S,2S,3Sを接続し、これら各双方向スイッチング素子1S,2S,3Sの負荷側を一括して交流負荷3のU相に接続する。ここで双方向スイッチング素子1Sはスイッチング素子1Saとスイッチング素子1Sbの逆並列接続で構成し、双方向スイッチング素子2Sはスイッチング素子2Saとスイッチング素子2Sbの逆並列接続で構成している。なおR相電圧はvr ,S相電圧はvs ,T相電圧はvt ,R−S線間電圧はvrsであり、U相負荷電流はiu である。
【0008】
例えばスイッチング素子1Sのオンからスイッチング素子2Sのオンに移行する場合が転流期間であり、転流時に前述した負荷端開放や相間短絡を生じさせないようにしたパルスパターンを表したタイムチャートと、各スイッチング素子の動作の際の禁止条件を、電源電圧に応じた転流の場合と負荷電流に応じた転流の場合とに分けて、以下に記載する。
【0009】
図12は負荷電流に応じた転流の場合で負荷電流が正のときの各スイッチング素子の動作を示したタイムチャートであって、図12▲1▼はスイッチング素子1Saの動作,図12▲2▼はスイッチング素子2Saの動作,図12▲3▼はスイッチング素子1Sbの動作,図12▲4▼はスイッチング素子2Sbの動作をそれぞれが示している。Td はデッドタイム時間を表し、斜線部はスイッチング素子のオン状態を表す。なお、このときの禁止条件は次のとおり。
【0010】
(a)スイッチング素子1Saと2Sbが同時にオフしないこと。
(b)スイッチング素子1Saと2Saが同時にオンしないこと。
(c)スイッチング素子1Sbと2Sbが同時にオンしないこと。
図13は負荷電流に応じた転流の場合で負荷電流が負のときの各スイッチング素子の動作を示したタイムチャートであって、図13▲1▼,▲2▼,▲3▼,▲4▼は、図12の場合と同じスイッチング素子の動作を示している。Td はデッドタイム時間を表し、斜線部はスイッチング素子のオン状態を表す。なお、このときの禁止条件は次のとおり。
【0011】
(d)スイッチング素子2Saと1Sbが同時にオフしないこと。
(e)スイッチング素子1Saと2Saが同時にオンしないこと。
(f)スイッチング素子1Sbと2Sbが同時にオンしないこと。
図14は電源電圧に応じた転流の場合で電源電圧が正のときの各スイッチング素子の動作を示したタイムチャートであって、図14▲1▼,▲2▼,▲3▼,▲4▼は、図12の場合と同じスイッチング素子の動作を示している。Td はデッドタイム時間を表し、斜線部はスイッチング素子のオン状態を表す。なお、このときの禁止条件は次のとおり。
【0012】
(g)スイッチング素子1Saと2Saが同時にオンしないこと。
(h)スイッチング素子1Saと2Sbが同時にオフしないこと。
(i)スイッチング素子1Sbと2Saが同時にオフしないこと。
図15は電源電圧に応じた転流の場合で電源電圧が負のときの各スイッチング素子の動作を示したタイムチャートであって、図15▲1▼,▲2▼,▲3▼,▲4▼は、図12の場合と同じスイッチング素子の動作を示している。Td はデッドタイム時間を表し、斜線部はスイッチング素子のオン状態を表す。なお、このときの禁止条件は次のとおり。
【0013】
(j)スイッチング素子1Sbと2Sbが同時にオンしないこと。
(k)スイッチング素子1Saと2Sbが同時にオフしないこと。
(l)スイッチング素子1Sbと2Saが同時にオフしないこと。
なお、Td は各スイッチング素子のタイミングをずらすデッドタイム時間であって、転流期間はデッドタイム時間Td の3倍となる。
【0014】
【発明が解決しようとする課題】
転流期間中では電源電圧に応じて転流させる場合は、出力する負荷電流の極性に依存した出力電圧が発生し、負荷電流に応じて転流させる場合は、電源電圧の極性に依存した出力電圧が発生する。すなわち、転流させる方式に対応して出力電圧が異なってしまう。例えば電源電圧に応じて転流させる場合に、スイッチング素子1Saと2Saとが同時にオフしている期間では、負荷電流iu の極性が正のときの出力電圧はR相電圧vr となり、負荷電流iu の極性が負のときの出力電圧はS相電圧vs となる。同様に負荷電流に応じて転流させる場合では、スイッチング素子1Saと2Sbが同時にオンしている期間では、R−S線間電圧vrsの極性が正のとき出力電圧はR相電圧vr となり、R−S線間電圧vrsの極性が負のときの出力電圧はS相電圧vs となる。
【0015】
このように出力電圧が電圧指令に関係なく変化してしまうので、出力電圧に誤差を生じる。この出力電圧誤差は直接変換器2の出力電圧波形をひずませるから、負荷が電動機ならば回転むらやトルクリップルの原因になる。
そこでこの発明の目的は、転流時に直接変換器の負荷端開放や相間短絡の発生を防止するデッドタイム時間を設けたために、当該直接変換器の出力電圧に生じる誤差を補償することにある。
【0016】
【課題を解決するための手段】
前記の目的を達成するために、この発明の交流/交流直接形電力変換装置の出力電圧補償装置は、
交流電源の各相と交流負荷の1つの相を該交流電源の各相に別個に設置したスイッチング素子を介して接続する回路を前記交流負荷の各相ごとに設けて直接変換器を構成し、電圧指令を発生する電圧指令発生回路と,この電圧指令に対応して前記各スイッチング素子のスイッチングパターンを発生するパルスパターン発生回路と,デッドタイムにより各スイッチング素子の転流動作を円滑にする転流回路とを備えて前記直接変換器を制御する交流/交流直接形電力変換装置は、
前記交流電源の電圧および交流負荷の電流を入力し、前記交流電源の線間電圧と前記交流電源の電圧極性に基づいて、前記スイッチング素子のスイッチング周期とデッドタイム時間から出力電圧の誤差を補償する出力電圧誤差補償回路を、前記電圧指令発生回路の後段または前記パルスパターン発生回路の後段または前記転流回路の後段のいずれかに備える。
【0017】
前記出力電圧誤差補償回路は、交流電源の線間電圧を判定する線間電圧判定回路と,この交流電源の線間電圧の極性に対応して+1,零,−1のいずれかを出力する電圧符号判定回路と,線間電圧判定回路の出力と電圧符号判定回路の出力との積を演算する第1乗算器と,前記スイッチング素子のデッドタイム時間をスイッチング周期で除した値をゲインとするゲイン回路と,前記第1乗算器の演算結果をこのゲイン回路でゲイン倍した値を補償前の電圧指令値から減算する第1加算器とを備える。
【0018】
前記出力電圧誤差補償回路は、交流電源の線間電圧を判定する線間電圧判定回路と,交流負荷電流の極性に対応して+1,零,−1のいずれかを出力する電流符号判定回路と,線間電圧判定回路の出力と電流符号判定回路の出力との積を演算する第2乗算器と,前記スイッチング素子のデッドタイム時間をスイッチング周期で除した値をゲインとするゲイン回路と,前記第2乗算器の演算結果をこのゲイン回路でゲイン倍した値と補償前の電圧指令値とを加算する第2加算器とを備える。
【0020】
【発明の実施の形態】
図1は本発明の第1実施例を表したブロック回路図であって、請求項1に対応しているが、この第1実施例回路は、図10で既述の従来例回路に出力電圧誤差補償回路20を追加した構成である。
直接変換器2は電圧指令発生回路10により発生した電圧指令と,スイッチングパターンと,電源電圧極性もしくは負荷電流極性に応じて発生する出力電圧誤差を出力電圧誤差補償回路20で補償し、補償後の出力電圧指令に基づいてパルスパターン発生回路11がスイッチングパターンを生成し、このスイッチングパターンから転流回路12は各スイッチング素子に与えるゲートパターンを得て、直接変換器2を駆動する。なお、ここでいう出力電圧指令とは、パルス幅変調制御前の電圧指令だけではなく、パルス幅変調制御以後のパルスパターンとゲートパルスも含んでいる。それ故出力電圧誤差補償回路20を設置する位置は、図1に図示の電圧指令発生回路10とパルスパターン発生回路11の間だけではなく、パルスパターン発生回路11と転流回路12との間であっても,あるいは転流回路12と直接変換器2の間であってもかまわない。すなわち、出力電圧指令からスイッチングパターンを得て、各スイッチング素子のスイッチングパターンと出力電圧との誤差がなくなるように、転流動作に基づいてゲートパルスを直接補償してもよい。
【0021】
図2は本発明の第2実施例を表したブロック回路図であって、図1に記載の出力電圧誤差補償回路の構成を表しており、請求項2に対応する。
図3は負荷電流極性に応じて転流させる際の動作を表したタイムチャートであって、図3▲1▼は電流極性の変化、図3▲2▼,▲3▼は双方向スイッチング素子1S,2Sの指令パルスの変化、図3▲4▼〜▲7▼はスイッチング素子1Sa,2Sa,1Sb,2Sbのゲートパターンの変化、図3▲8▼はR−S線間電圧vrs>0のとのき出力電圧の変化、図3▲9▼はR−S線間電圧vrs<0のときの出力電圧の変化を、それぞれが表している。この図3のタイムチャートと既述した図11(直接変換器2のU相部分の構成を示した回路図)を使って、U相においてスイッチング素子1Sからスイッチング素子2Sへの転流を、負荷電流極性に応じて転流させる場合の動作を、第2実施例の動作説明に先立って説明する。
【0022】
すなわち、スイッチング素子1Saとスイッチング素子2Sbとが同時にオンしているときにR−S線間電圧vrsが正極性ならば、スイッチング素子2Sbのダイオードは逆バイアスされる一方で、スイッチング素子1Saは導通するから、出力電圧はR相電圧vr となる。またR−S線間電圧vrsが負極性ならば、スイッチング素子1Saのダイオードが逆バイアスされてスイッチング素子2Sbが導通し、S相電圧vs が出力電圧となる。すなわち電源のR−S線間電圧vrsが正極性のときの実際の出力電圧パルスは、指令パルスTW の幅よりもデッドタイム時間Td だけ長くなるし、R−S線間電圧vrsが負極性のときの実際の出力電圧パルスは、指令パルスTW の幅よりもデッドタイム時間Td だけ短くなることが、図3のタイムチャートから分かる。
【0023】
すなわち、ある1つの相から他の相へ転流させる際に、負荷電流の極性に応じた転流を用いる場合に発生する誤差電圧verr は、スイッチング周期(またはキャリア周期)をTC とすれば、次の数式1で示される。ただし sign(z)は符号関数であって、z>0で sign(z)=1,z<0で sign(z)=1,z=0で sign(z)=0である。
【0024】
【数1】
【0025】
従って、補正後のU相出力電圧指令vu **は、下記の数式2で求めることができる。但しvu * は補正前のU相出力電圧指令である。
【0026】
【数2】
【0027】
図2に図示の第2実施例回路は、数式2の演算を実現する回路であって、線間電圧判定回路31,符号判定回路32,第1乗算器33,ゲイン回路34(ゲイン=Td /TC )と第1加算器35で構成しており、この回路により補正前の出力電圧指令の誤差を補償することができる。
図4は本発明の第3実施例を表したブロック回路図であって、図1に記載の出力電圧誤差補償回路の構成を表しており、請求項3に対応する。
【0028】
図5は電源電圧極性に応じて転流させる際の動作を表したタイムチャートであって、図5▲1▼は電圧極性の変化、図5▲2▼,▲3▼は双方向スイッチング素子1S,2Sの指令パルスの変化、図5▲4▼〜▲7▼はスイッチング素子1Sa,2Sa,1Sb,2Sbのゲートパターンの変化、図5▲8▼はR−S線間電圧vrs>0のとのき出力電圧の変化、図3▲9▼はR−S線間電圧vrs<0のときの出力電圧の変化を、それぞれが表している。この図5のタイムチャートと既述した図11(直接変換器2のU相部分の構成を示した回路図)を使って、U相においてスイッチング素子1Sからスイッチング素子2Sへの転流を、電源電圧極性に応じて転流させる場合の動作を、第3実施例の動作説明に先立って説明する。
【0029】
すなわち、スイッチング素子1Saとスイッチング素子2Saとが同時にオフしているときに、スイッチング素子1Sbとスイッチング素子2Sbは共にオンしているから、U相負荷電流iu が正極性ならば、スイッチング素子1Sbのダイオードは逆バイアスされる一方で、スイッチング素子2Sbは導通するから、出力電圧はS相電圧vs となる。またU相負荷電流iu が負極性ならば、スイッチング素子2Sbのダイオードが逆バイアスされてスイッチング素子1Sbが導通し、R相電圧vr が出力電圧となる。すなわちU相負荷電流iu が正極性のときの実際の出力電圧パルスは、指令パルスTW の幅よりもデッドタイム時間Td だけ短くなるし、U相負荷電流iu が負極性のときの実際の出力電圧パルスは、指令パルスTW の幅よりもデッドタイム時間Td だけ長くなることが、図5のタイムチャートから分かる。
【0030】
すなわち、ある1つの相から他の相へ転流させる際に、電源電圧の極性に応じた転流を用いる場合に発生する誤差電圧verr は、スイッチング周期(またはキャリア周期)をTC とすれば、次の数式3で示される。ただし sign(z)は符号関数であって、z>0で sign(z)=1,z<0で sign(z)=1,z=0で sign(z)=0である。
【0031】
【数3】
【0032】
従って、補正後のU相出力電圧指令vu **は、下記の数式4で求めることができる。但しvu * は補正前のU相出力電圧指令である。
【0033】
【数4】
【0034】
図4に図示の第3実施例回路は、数式4の演算を実現する回路であって、線間電圧判定回路41,U相負荷電流iu を入力してその符号を判定する符号判定回路42,第2乗算器43,ゲイン回路44(ゲイン=Td /TC )と第2加算器45で構成しており、この回路により補正前の出力電圧指令の誤差を補償することができる。
【0035】
図6は本発明の第4実施例を表したブロック回路図であって、請求項4に対応する。
この第4実施例回路は、直接変換器2の出力側に出力電圧検出器51を設け、これで検出した出力電圧と電圧指令発生回路10が出力する出力電圧指令との偏差を加算器52で演算して電圧調節回路53へ入力する。電圧調節回路53は比例制御や比例積分制御などにより、入力偏差を零にする制御信号を新たな指令値としてパルスパターン発生回路11へ出力するから、この第4実施例回路では転流に伴う出力電圧誤差の補償だけではなく、スイッチング素子のオン電圧降下に伴う電圧誤差の補償も併せて行うことができる。
【0036】
【発明の効果】
従来の交流/交流直接形電力変換装置では、負荷端の開放や相間短絡の発生を防止するために、転流の際に各スイッチング素子間にデッドタイム時間を設けており、このデッドタイム時間が原因で出力電圧に誤差を生じていた。この誤差は、例えば負荷が電動機の場合は回転むらやトルクリップルとなって現れるため、各種の不具合を生じていた。また、電動機負荷の場合に電力変換装置の出力電圧を当該電動機の速度や位置の制御に利用する場合は、この誤差が原因で制御精度が悪化してしまうので、やむを得ず電動機に速度検出器や位置検出器を取り付けることになる。これに対して本発明ではデッドタイム時間に起因する誤差を、電源電圧に応じた転流の場合でも負荷電流に応じた転流の場合でも補償できる回路を付加するので、出力電圧指令に含まれる誤差を補償できる。よって負荷が電動機であっても回転むらやトルクリップルが発生する恐れはない。
【0037】
請求項1乃至請求項3の発明では、出力電圧誤差を補償していることから、電動機に速度検出器や位置検出器をつけなくても高い精度で制御をすることができる効果が得られるし、請求項4の発明では、転流に伴う出力電圧誤差の補償だけてはなく、スイッチング素子のオン電圧降下に伴う電圧誤差も補償できる効果が得られる。
【図面の簡単な説明】
【図1】本発明の第1実施例を表したブロック回路図
【図2】本発明の第2実施例を表したブロック回路図
【図3】負荷電流極性に応じて転流させる際の動作を表したタイムチャート
【図4】本発明の第3実施例を表したブロック回路図
【図5】電源電圧極性に応じて転流させる際の動作を表したタイムチャート
【図6】本発明の第4実施例を表したブロック回路図
【図7】交流/交流直接形電力変換装置の電力変換部分である直接変換器の構成を示した構成図
【図8】双方向スイッチング素子の構成の一例を示した回路図
【図9】双方向スイッチング素子の構成の別の一例を示した回路図
【図10】交流/交流直接形電力変換装置の従来例を示したブロック回路図
【図11】図7に図示の直接変換器のU相部分の構成を示した回路図
【図12】負荷電流に応じた転流の場合で負荷電流が正のときの各スイッチング素子の動作を示したタイムチャート
【図13】負荷電流に応じた転流の場合で負荷電流が負のときの各スイッチング素子の動作を示したタイムチャート
【図14】電源電圧に応じた転流の場合で電源電圧が正のときの各スイッチング素子の動作を示したタイムチャート
【図15】電源電圧に応じた転流の場合で電源電圧が負のときの各スイッチング素子の動作を示したタイムチャート
【符号の説明】
1 交流電源
1S〜9S 双方向スイッチング素子
1Sa,1Sb スイッチング素子
2 直接変換器
2Sa,2Sb スイッチング素子
3 交流負荷
4 電圧検出器
5 電流検出器
10 電圧指令発生回路
11 パルスパターン発生回路
12 転流回路
20 出力電圧誤差補償回路
31,41 線間電圧判定回路
32,42 符号判定回路
34,44 ゲイン回路
51 出力電圧検出器
52 加算器
53 電圧調節回路
Claims (3)
- 交流電源の各相と交流負荷の1つの相を該交流電源の各相に別個に設置したスイッチング素子を介して接続する回路を前記交流負荷の各相ごとに設けて直接変換器を構成し、電圧指令を発生する電圧指令発生回路と,この電圧指令に対応して前記各スイッチング素子のスイッチングパターンを発生するパルスパターン発生回路と,デッドタイムにより各スイッチング素子の転流動作を円滑にする転流回路とを備えて前記直接変換器を制御する交流/交流直接形電力変換装置において、
前記交流電源の電圧および交流負荷の電流を入力し、前記交流電源の線間電圧と前記交流電源の電圧極性に基づいて、前記スイッチング素子のスイッチング周期とデッドタイム時間から出力電圧の誤差を補償する出力電圧誤差補償回路を、前記電圧指令発生回路の後段または前記パルスパターン発生回路の後段または前記転流回路の後段のいずれかに備えることを特徴とする交流/交流直接形電力変換装置の出力電圧補償装置。 - 請求項1に記載の交流/交流直接形電力変換装置の出力電圧補償装置において、
前記出力電圧誤差補償回路は、交流電源の線間電圧を判定する線間電圧判定回路と,この交流電源線間電圧の極性に対応して+1,零,−1のいずれかを出力する電圧符号判定回路と,線間電圧判定回路の出力と電圧符号判定回路の出力との積を演算する第1乗算器と,前記スイッチング素子のデッドタイム時間をスイッチング周期で除した値をゲインとするゲイン回路と,前記第1乗算器の演算結果をこのゲイン回路でゲイン倍した値を補償前の電圧指令値から減算する第1加算器とを備えることを特徴とする交流/交流直接形電力変換装置の出力電圧補償装置。 - 請求項1に記載の交流/交流直接形電力変換装置の出力電圧補償装置において、
前記出力電圧誤差補償回路は、交流電源の線間電圧を判定する線間電圧判定回路と,交流負荷電流の極性に対応して+1,零,−1のいずれかを出力する電流符号判定回路と,線間電圧判定回路の出力と電流符号判定回路の出力との積を演算する第2乗算器と,前記スイッチング素子のデッドタイム時間をスイッチング周期で除した値をゲインとするゲイン回路と,前記第2乗算器の演算結果をこのゲイン回路でゲイン倍した値と補償前の電圧指令値とを加算する第2加算器とを備えることを特徴とする交流/交流直接形電力変換装置の出力電圧補償装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002161009A JP3994796B2 (ja) | 2002-06-03 | 2002-06-03 | 交流/交流直接形電力変換装置の出力電圧補償装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002161009A JP3994796B2 (ja) | 2002-06-03 | 2002-06-03 | 交流/交流直接形電力変換装置の出力電圧補償装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004007929A JP2004007929A (ja) | 2004-01-08 |
JP3994796B2 true JP3994796B2 (ja) | 2007-10-24 |
Family
ID=30430199
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002161009A Expired - Fee Related JP3994796B2 (ja) | 2002-06-03 | 2002-06-03 | 交流/交流直接形電力変換装置の出力電圧補償装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3994796B2 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4876600B2 (ja) * | 2006-02-01 | 2012-02-15 | 富士電機株式会社 | 交流直接変換器の制御方法 |
WO2014020703A1 (ja) * | 2012-07-31 | 2014-02-06 | 株式会社安川電機 | マトリクスコンバータ |
JP5907140B2 (ja) * | 2013-10-15 | 2016-04-20 | 株式会社安川電機 | マトリクスコンバータ |
JP2015096019A (ja) | 2013-11-14 | 2015-05-18 | 株式会社安川電機 | マトリクスコンバータおよび出力電圧誤差の補償方法 |
JP2015096020A (ja) | 2013-11-14 | 2015-05-18 | 株式会社安川電機 | マトリクスコンバータおよび出力電圧誤差の補償方法 |
JP2016067168A (ja) | 2014-09-25 | 2016-04-28 | 株式会社安川電機 | マトリクスコンバータ、発電システムおよび電力変換方法 |
JPWO2023062943A1 (ja) * | 2021-10-14 | 2023-04-20 |
-
2002
- 2002-06-03 JP JP2002161009A patent/JP3994796B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004007929A (ja) | 2004-01-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4985395B2 (ja) | 電流制御装置とその電流オフセット補正方法 | |
JP5683760B2 (ja) | 電力変換装置 | |
JPWO2005088822A1 (ja) | モータ制御装置とそのpwmインバータの変調波指令作成方法 | |
US8159851B2 (en) | Matrix converter | |
JP2010213407A (ja) | 電力変換装置及びその制御方法 | |
WO2005119893A1 (ja) | Pwmサイクロコンバータおよびその制御方法 | |
JP2008048550A (ja) | マトリクスコンバータ | |
JP4019979B2 (ja) | 交流−交流電力変換装置 | |
JP4247467B2 (ja) | 交流/交流直接形電力変換装置の出力電圧補償方法 | |
JP3994796B2 (ja) | 交流/交流直接形電力変換装置の出力電圧補償装置 | |
JP4622840B2 (ja) | 交流交流直接変換器の制御装置 | |
JP4779565B2 (ja) | インバータ制御回路 | |
JP4664166B2 (ja) | 多相対多相電力変換装置 | |
JP3733986B2 (ja) | 出力電流方向判別方法およびその方法を用いたインバータ | |
JP3788346B2 (ja) | 電圧形pwmインバータの制御装置 | |
JP2005130611A (ja) | 補助共振pwm電力変換装置 | |
JP4661197B2 (ja) | 電圧形インバータの制御方法 | |
JP2006074951A (ja) | 交流電動機の制御装置 | |
JP4529525B2 (ja) | 直接変換器の制御装置 | |
JPH0824426B2 (ja) | パルス幅変調形インバ−タ装置 | |
JP4448294B2 (ja) | 電力変換装置 | |
JP2011172387A (ja) | 電力変換制御装置、コンバータ制御回路、電力変換制御方法、電力変換制御用プログラム及び記録媒体 | |
JPH0670549A (ja) | 電圧形インバータ装置 | |
JP2006204064A (ja) | インバータ制御装置とその制御方法 | |
JPH1014274A (ja) | 三相モータ用電流制御回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040415 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060703 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060704 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070403 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070424 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070611 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070710 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070723 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100810 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100810 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110810 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110810 Year of fee payment: 4 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110810 Year of fee payment: 4 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110810 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120810 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120810 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130810 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |