JP2007059719A - 窒化物半導体 - Google Patents

窒化物半導体 Download PDF

Info

Publication number
JP2007059719A
JP2007059719A JP2005244823A JP2005244823A JP2007059719A JP 2007059719 A JP2007059719 A JP 2007059719A JP 2005244823 A JP2005244823 A JP 2005244823A JP 2005244823 A JP2005244823 A JP 2005244823A JP 2007059719 A JP2007059719 A JP 2007059719A
Authority
JP
Japan
Prior art keywords
layer
type
nitride semiconductor
sic substrate
composition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005244823A
Other languages
English (en)
Inventor
Toshiki Makimoto
俊樹 牧本
Atsushi Nishikawa
敦 西川
Kazuhide Kumakura
一英 熊倉
Tetsuya Akasaka
哲也 赤坂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP2005244823A priority Critical patent/JP2007059719A/ja
Publication of JP2007059719A publication Critical patent/JP2007059719A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Bipolar Transistors (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

【課題】 素子の抵抗が小さく、動作電圧の高い窒化物半導体を提供する。
【解決手段】 本発明による窒化物半導体は、導電性SiC基板上に不純物濃度の高い窒化物半導体層と不純物濃度の低い窒化物半導体層を順次形成し、導電性SiC基板の裏面にオーミック電極を形成することを特徴としている。例えば、導電性SiC基板の表面上に不純物濃度の高い導電性のn型AlGaN層(Al組成>0)と、不純物濃度の低いAlBGaN層(Al組成≧0、B組成≧0)を順次形成し、導電性SiC基板の裏面にオーミック電極を形成する。これによって、クラックを生じることなく、100nm以上の厚いAlBGaN層を形成することができ、素子の抵抗を抑えつつ、降伏電圧の高い窒化物半導体を実現することができる。
【選択図】 図5

Description

本発明は、SiC基板上に作製した窒化物半導体に関する。より詳しくは、本発明は、素子の抵抗が小さく、動作電圧が高いパワーエレクトロニクスに好適な窒化物半導体に関する。
ワイドバンドギャップを用いた電子デバイスは、高い動作電圧を期待できるので、パワーエレクトロニクス用の半導体素子として有望視されてきた。そのため、GaNやAlGaNなどの窒化物半導体は、SiC、ダイヤモンドなどと並んでパワーエレクトロニクス用の半導体材料として注目されている。
窒化物半導体の主要な問題の一つは、大口径の窒化物半導体基板が存在しないことである。そのため、窒化物半導体pn接合ダイオードの研究には、従来、サファイアやSiC基板が主に用いられてきた。こうしたpn接合ダイオードの多くは、青色発光ダイオード(LED)、短波長レーザダイオード(LD)などの発光デバイスである。
図1に、このようなレーザダイオードの一例を示す(非特許文献1参照)。このレーザダイオード100は、n型の導電性SiC基板102の上に、500nm厚のn型AlGaN層104と、100nm厚のn型GaN層106と、2.5nm厚のInGaN層および5nm厚のn型InGaN層からなる多重量子井戸層108と、20nm厚のp型AlGaN層110と、100nm厚のp型GaN層112と、p型AlGaNおよびGaNからなる超格子層114とが積層されている。n型の導電性SiC基板102の裏面にはTi/Auからなるオーミック電極120が形成され、超格子層114の上にはPd/Auからなるオーミック基板130が形成されている。
この素子100は、発光素子なので、pn接合の間に存在する活性層で電子と正孔の発光に係る再結合を促進する必要がある。そのため、活性層にできるだけ多くの電子および正孔を注入する必要があり、n型およびp型ドーピング層の不純物濃度は、できるだけ高くしなければならない。通常、これらのドーピング層の不純物濃度は、1×1018cm−3以上であり、ドーピング濃度の低い活性層108の厚さは薄くしている。例えば、非特許文献1では、22.5nmである。この結果、素子の電流−電圧(I−V)特性の逆方向降伏電圧は低くなる。これに対して、パワーエレクトロニクス用のダイオードでは、電子と正孔の注入よりも降伏電圧を高くする必要がある。
図2は、パワーエレクトロニクスを対象として報告された窒化物半導体トランジスタを示している(非特許文献2)。このトランジスタ200は、SiC基板202の上に、100nm厚のAlNバッファ層204と、1μm厚のn+型GaNサブコレクタ層206と、500nm厚のn型GaNコレクタ208と、30nm厚の組成傾斜InGaN層210と、100nm厚のp型InGaNベース層212と、50nm厚のn型GaNエミッタ層214とが積層されている。サブコレクタ層206には、n型のオーミック電極220が、ベース層212にはp型のオーミック電極230が、エミッタ層214にはn型のオーミック電極240がそれぞれ形成されている。
サブコレクタ層206は、オーミック電極を形成するために設けられており、不純物濃度の高いn型GaN層が使われている。非特許文献2では、高濃度のSi不純物ドーピング層と低濃度のSi不純物ドーピング層を区別するために、高濃度のSi不純物層には「n+」の表記が、低濃度のSi不純物層には「n」の表記がそれぞれ使われている。なお、図1では、高濃度および低濃度の区別の必要がないので、「n」の表記を用いず、単に「n」と表記している。
図2に示すベースおよびコレクタ間のpn接合の降伏電圧は、不純物濃度の低いコレクタ層208の厚さおよびその半導体材料によって決まる。半導体材料をGaNとした場合、この降伏電圧を高くするためには、GaN層を厚くする必要がある。しかしながら、SiC基板とGaNの間の格子定数および熱膨張係数が異なるため、SiC基板上に厚いGaN層を成長すると、GaN層に亀裂(クラック)が生じる。クラックを生じることなく成長できるGaN層の厚さの最大値は、成長条件にもよるが、我々の実験では、2μm程度であった。
T. Akasaka et al., "Room-temperature lasing of InGaN multiquantum-well hexagonal microfacet lasers by current injection," Appl. Phys. Lett., Vol.79, No.10, Sept. 2001, pp.1414-1416. T. Makimoto et al., "High current gains obtained by InGaN/GaN double heterojunction bipolar transistors with p-InGaN base," Appl. Phys. Lett., Vol.79, No.3, Jul. 2001, pp.380-381. Y. Taniyasu et al., "High electron concentrations in Si-doped AlN/AlGaN superlattices with high average Al content of 80%," phys. stat. sol. 200, No.1, 2003, pp.40-43.
しかしながら、図2に示した構造では、GaN層の厚さは、コレクタ層208とサブコレクタ層206の合計となるので、サブコレクタ層の厚さだけ、コレクタ層を薄くしなければならない。通常、サブコレクタ層の厚さは1μm以上必要となるので、コレクタ層の厚さの最大値は、1μm程度となる。このように、従来のpn接合では、SiC基板上に成長する窒化物半導体の厚さの制限と、オーミック電極を形成するためのサブコレクタ層の必要性のために、降伏電圧を高くできないという問題があった。
また、降伏電圧を高くするために、GaNよりもバンドギャップエネルギーが大きいAlBGaNを不純物濃度の低いGaN層の代わりに使用することが考えられる。このような構造のpn接合ダイオードを図3に示す。このダイオード300は、n型SiC基板302の上に、AlNバッファ層304と、n型GaN層306と、AlBGaN層308と、p型InGaN層310とが積層されている。また、n型GaN層306にはn型のオーミック電極が、p型InGaN層310にはp型のオーミック電極がそれぞれ形成されている。
このように、電極を形成するためにn型GaN層306を用いると、このn型GaN層とその上のAlBGaN層308の間の格子定数および熱膨張係数が異なるために、AlBGaN層でクラックが生じやすく、結果的に、GaN層単独で作製した場合よりも降伏電圧を高くすることができない。
さらに、電極を形成するための層として、不純物濃度の高いGaN層についても代わりにAlBGaNを使用することが考えられる。このようなpn接合ダイオードを図4に示す。このダイオード400は、図3の構造において、n型GaN層306の代わりにn型AlBGaN層406を使用している。図4の構造では、n型AlBGaN層に高濃度の不純物ドーピングをしても、室温でのキャリアは活性化しないため、n型AlBGaN層の抵抗が大きくなる。そのため、n型AlBGaN層406の横方向の抵抗が無視できなくなり、pn接合ダイオード全体の素子抵抗が大きくなるという問題が生じる。このように、従来の構造では、素子の抵抗を抑えつつ、動作電圧を高くすることには限界があった。
本発明は、このような問題に鑑みてなされたもので、その目的とするところは、素子の抵抗が小さく、動作電圧の高い窒化物半導体を提供することにある。
本発明は、このような目的を達成するために、請求項1に記載の発明は、導電性のSiC基板上に作製した窒化物半導体であって、前記SiC基板上に形成され、前記SiC基板と同じ導電型を有するAlGaN層(Al組成>0)と、前記AlGaN層よりも上の層であって、前記AlGaN層よりも不純物濃度が低いAlBGaN層(Al組成≧0、B組成≧0)とを備えたことを特徴とする。
また、請求項2に記載の発明は、請求項1に記載の窒化物半導体であって、前記AlBGaN層よりも上の層であって、前記SiC基板と異なる導電型を有するInGaN層(In組成≧0)をさらに備えたことを特徴とする。
また、請求項3に記載の発明は、請求項2に記載の窒化物半導体であって、前記SiC基板は、n型の導電型であり、前記InGaN層は、p型の導電型であることを特徴とする。
また、請求項4に記載の発明は、請求項1に記載の窒化物半導体であって、ショットキー障壁を備えたことを特徴とする。
また、請求項5に記載の発明は、請求項1ないし4のいずれかに記載の窒化物半導体であって、前記AlGaN層は、不純物濃度が1×1018cm−3以上であり、前記AlBGaN層は、不純物濃度が1×1018cm−3未満であることを特徴とする。
また、請求項6に記載の発明は、請求項1ないし5のいずれかに記載の窒化物半導体であって、前記AlBGaN層は、厚さが100nm以上であることを特徴とする。
また、請求項7に記載の発明は、請求項1ないし6のいずれかに記載の窒化物半導体であって、前記AlBGaN層は、アンドープ層であることを特徴とする。
また、請求項8に記載の発明は、請求項1ないし7のいずれかに記載の窒化物半導体であって、前記SiC基板は、裏面にオーミック電極を備えたことを特徴とする。
本発明による窒化物半導体は、導電性SiC基板上に不純物濃度の高い窒化物半導体層と不純物濃度の低い窒化物半導体層を順次形成し、導電性SiC基板の裏面にオーミック電極を形成することを特徴としている。このように、本発明では、オーミック電極をSiC基板の裏面に形成するので、電極を形成するための層を必要とせず、これによって、不純物濃度の低い窒化物半導体層の厚さを厚くすることができる。
例えば、導電性SiC基板の表面上に不純物濃度の高い導電性のn型AlGaN層(Al組成>0)と、不純物濃度の低いAlBGaN層(Al組成≧0、B組成≧0)を順次形成し、導電性SiC基板の裏面にオーミック電極を形成する。これによって、クラックを生じることなく、100nm以上の不純物濃度の低いAlBGaN層を形成することができる。
以下、図面を参照しながら本発明の実施形態について詳細に説明する。
図5に、本発明の実施例1に係るpn接合ダイオードの構造を示す。このダイオード500は、有機金属気相成長(MOVPE)法により、n型導電性SiC基板502の表面上に、380nm厚のn型AlGaNバッファ層504と、900nm厚のn型GaN層506と、225〜1800nm厚のn型GaN層508と、140nm厚のp型InGaN層510とを順次成長させて作製した。なお、n型GaN層508を1800nmとした場合には、エピタキシャル層(n型GaN層508、延いてはp型InGaN層510)のクラックを防ぐために、n型GaN層506の厚さを225nmと薄くした。また、n型およびp型の不純物にはそれぞれSiおよびMgを用いた。
本実施例では、n型AlGaNバッファ層、n型GaN層、n型GaN層のSi不純物ドーピング濃度は、それぞれ、2×1019、2×1018、1×1017cm−3であり、p型InGaN層のMg不純物濃度は、4×1019cm−3である。また、n型AlGaNバッファ層のAl組成およびp型InGaN層のIn組成は、いずれも10%である。
メサ構造の作製には、ECRエッチング法を用いた。また、電子ビーム蒸着により、p型InGaN510上には、Pd/Auのオーミック電極530および導電性n型SiC基板502の裏面には、Ti/Auのオーミック電極520を形成した。p型InGaN上に形成したPd/Auのオーミック電極530の大きさは100×100μmである。
図6に、図5のn型GaN層の厚さと降伏電圧の関係を示す。なお、降伏電圧は、逆方向I−V特性において、1μAの電流が流れる電圧と定義した。図から、n型GaN層508の厚さが薄い場合は、降伏電圧は層厚にほぼ比例して高くなる。この領域では、絶縁破壊電圧は1.9MV/cmとなり、SiC基板上に作製したGaNの結晶性が良好であることを示している。これに対して、n型GaN層508の厚さが、降伏(ブレイクダウン)を起こすときの空乏層の幅よりも大きい領域では、降伏電圧の増加量は低下し、比例関係よりも小さくなる。これは、n型GaN層が完全に空乏化する前に降伏が発生するためである。とは言うものの、n型GaN層の厚さが1800nmで250Vという高い降伏電圧が達成されていることがわかる。順方向I−V特性において、100mAでの微分抵抗をオン抵抗と定義すると、このオン抵抗は1.3mΩcmという低い値が得られた。
n型導電性SiC基板の表面上に成長するn型AlGaNバッファ層504の目的は、次の3つである。第1に、SiC基板502上に表面が平坦な窒化物半導体薄膜を作製することである。第2に、n型AlGaNバッファ層の上に作製するpn接合ダイオードからの電流は、n型導電性SiC基板の裏面に作製したオーミック電極520まで流れるので、この電流に対する抵抗を十分に小さくすることである。第3に、不純物濃度を高くすることにより、SiC基板502とn型AlGaN506の間のバンド不連続の影響を低減し、SiC基板とn型AlGaNの間にオーミック型の接合を形成することである。
ここで、n型AlGaNバッファ層504の代わりにAl組成が0であるn型GaNバッファ層を用いた場合には、SiC基板上に表面が平坦な窒化物半導体薄膜を作製するのが困難となる。その理由は次の通りである。すなわち、GaNはSiC基板表面に付着しにくいのに対して、Al原子はSiC基板に付着しやすい。Al原子が一旦SiC基板に付着すると、AlNが形成されるので、このAlNが核となってGa原子も付着できるようになる。そのため、n型AlGaNバッファ層にはAlが含まれていることが重要であり、このAl組成は1%以上であることが望ましい。一方、n型AlGaNバッファ層504のAl組成を高くした場合、Si不純物が活性化しなくなるという問題が生じる。結果として、n型AlGaNバッファ層自体の抵抗が大きくなるとともに、SiC基板とn型AlGaNの間のオーミック型接合が形成できなくなる。非特許文献3に見られるように、室温で1×1018cm−3以上の電子濃度を達成することが望ましいことから、n型AlGaNバッファ層のAl組成は70%以下とすることが望ましい。
図7に、本発明の実施例2に係るpn接合ダイオードの構造を示す。このダイオード700は、実施例1と同様に、MOVPE法により、導電性のn型SiC基板702の表面上に、380nm厚のn型AlGaNバッファ層704と、225nm厚のn型GaN層706と、1800nm厚の不純物ドーピングを行わない(アンドープ)GaN層708と、140nm厚のp型InGaN層710とを順次成長させて作製した。本実施例は、アンドープGaN層708の不純物濃度以外は、実施例1と同様である。
この構造における降伏電圧は、305Vであり、実施例1で示した1×1017cm−3のSi不純物ドープを行ったn型GaNの場合よりも高くなる。その理由は次の通りである。すなわち、アンドープGaN層を用いた場合、アンドープGaN層の不純物濃度が低いために、降伏時にはアンドープGaN層全体が空乏化する。これにより、アンドープGaN層全体に電界がほぼ一様に印加されるため、高い降伏電圧が得られる。ただし、アンドープGaN層を用いた場合、このアンドープGaN層の抵抗が大きくなるために、オン抵抗の値は1.5mΩcmと若干高くなった。
図8に、本発明の実施例3に係るpn接合ダイオードの構造を示す。このダイオード800は、実施例1および2と同様に、MOVPE法を用いて、導電性のn型SiC基板802の表面上に、380nm厚のn型AlGaNバッファ層804と、900nm厚のn型AlGaN層806と、450nm厚のn型AlGaN層808と、140nm厚のp型InGaN層810とを順次成長させて作製した。また、オーミック電極820および830については、実施例1および2と同様である。
本実施例では、n型AlGaNバッファ層、n型AlGaN層およびn型AlGaN層のSi不純物ドーピング濃度は、それぞれ、4×1019、4×1018、1×1017cm−3である。また、n型AlGaNバッファ層のAl組成は10%であるのに対して、n型AlGaN層およびn型AlGaN層のAl組成は2%である。
この構造における降伏電圧は、110Vであり、図5のn型GaN層508の膜厚が同じ450nmのときの88V(図6参照)よりも高くなる。これは、Al組成が2%のn型AlGaN層に対するバンドギャップエネルギーがn型GaNのバンドギャップエネルギーよりも大きいためである。
図9に、本発明の実施例4に係るショットキーダイオードを示す。このダイオード900は、実施例1と同様に、MOVPE法を用いて、導電性のn型SiC基板902の表面上に、380nm厚のn型AlGaNバッファ層904と、900nm厚のn型GaN層906と、450nm厚のn型GaN層908とを順次成長させて作製した。
実施例1と同様に、導電性n型SiC基板902の裏面にTi/Auのオーミック電極920を形成しているが、本実施例では、図5のp型InGaN層510を成長せずに、n型GaN層908の上にPd/Auのショットキー電極930を電子ビーム蒸着により形成している。このように、Pd/Au電極は、実施例1の場合、p型InGaN層に対してオーミック電極となり、本実施例の場合、n型GaN層に対してショットキー電極となる。また、本実施例のメサ構造の作製には、ECRエッチング法を用いた。
この構造における降伏電圧は、85Vであり、実施例1で示したように、図5のn型GaN層508の膜厚が同じ450nmのときのpn接合ダイオードの降伏電圧(88V)とほぼ等しい値が得られた。その理由は、降伏電圧の大きさは、ダイオードの種類(pn接合ダイオードまたはショットキーダイオード)に依存せず、n型GaN層に依存するためである。また、順方向I−V特性から、1.0mΩcmという低いオン抵抗が得られた。これは、同じ膜厚(450nm)のn型GaN層を用いたpn接合ダイオードのオン抵抗(1.3mΩcm)よりも若干低い。その理由は、p型InGaN層に起因する抵抗成分がなくなったためと考えられる。
このように、本発明によれば、pn接合ダイオードだけでなく、ショットキーダイオードにおいてもオン抵抗を低く抑えつつ、高い降伏電圧を達成することができる。
図10に、本発明の実施例5に係るpn接合ダイオードを示す。このダイオード1000は、MOVPE法を用いて、導電性のn型SiC基板1002の表面上に、190nm厚のn型AlGaN層1004と、100nm厚のアンドープAlGaN層1006と、140nm厚のp型InGaN層1008とを順次成長させて作製した。また、電子ビーム蒸着により、p型InGaN層1008の上にPd/Auのオーミック電極1030を、導電性n型SiC基板1002の裏面にはTi/Auのオーミック電極1020を形成した。
本実施例では、n型AlGaNバッファ層のSi不純物ドーピング濃度は、2×1019cm−3であり、p型InGaN層のMg不純物濃度は、4×1019cm−3である。また、n型AlGaNバッファ層のAl組成およびp型InGaN層のIn組成は、それぞれ、50%および10%であり、アンドープAlGaN層のAl組成は90%である。なお、アンドープAlGaN層は降伏電圧を高くする役割であるため、キャリア濃度を高くする必要はなく、Al組成の上限はない。一般に、アンドープAlGaN層のAl組成が高いほど、バンドギャップエネルギーが大きくなるので、膜厚が一定の場合には降伏電圧が高くなる。また、本実施例のメサ構造の作製には、ECRエッチング法を用いた。
このpn接合ダイオードの降伏電圧およびオン抵抗は、それぞれ、520Vおよび3.5mΩcmであった。このように、アンドープAlGaN層のAl組成を高くすることで、オン抵抗を比較的低く保ったまま、降伏電圧を高くすることができる。オン抵抗を小さくするには、アンドープAlGaN層にドーピングを行う必要があるが、その場合には、降伏電圧が低くなる。したがって、要求される降伏電圧およびオン抵抗に応じて、ドーピング濃度を決定する必要がある。
図11に、本発明の実施例6に係るpn接合ダイオードを示す。このダイオード1100は、MOVPE法を用いて、導電性のn型SiC基板1102の表面上に、190nm厚のn型AlGaNバッファ層1104と、100nm厚のアンドープAlBN層1106と、140nm厚のp型InGaN層1108とを順次成長させて作製した。また、電子ビーム蒸着により、p型InGaN層1108の上にPd/Auのオーミック電極1130を、導電性n型SiC基板1102の裏面にはTi/Auのオーミック電極1120を形成した。
本実施例では、n型AlGaNバッファ層のSi不純物ドーピング濃度は、2×1019cm−3であり、p型InGaN層のMg不純物濃度は、4×1019cm−3である。また、n型AlGaNバッファ層のAl組成およびp型InGaN層のIn組成は、それぞれ、50%および10%であり、アンドープAlBN層のB組成は2%である。また、本実施例のメサ構造の作製には、ECRエッチング法を用いた。
このpn接合ダイオードの降伏電圧およびオン抵抗は、それぞれ、610Vおよび7.4mΩcmであった。このように、アンドープAlGaN層に代えて、アンドープAlBN層を用いても、オン抵抗を比較的低く保ちつつ、降伏電圧を高くすることができる。
図12に、本発明の実施例7に係るヘテロ接合バイポーラトランジスタ(HBT)を示す。このトランジスタ1200は、MOVPE法を用いて、導電性のn型SiC基板1202の表面上に、380nm厚のn型AlGaN層1204と、300nm厚のn型GaN層1206と、1600nm厚のn型GaNコレクタ層1208と、30nm厚の組成を変化させたn型InGaN層1210と、100nm厚のp型InGaNベース層1212と、50nm厚のn型GaNエミッタ層1214とを順次成長させて作製した。n型およびp型の不純物にはそれぞれSiおよびMgを用いた。
本実施例では、n型AlGaN層、n型GaN層、n型GaNコレクタ層、組成を変化させたn型InGaN層、n型GaNエミッタ層のSi不純物ドーピング濃度は、それぞれ、2×1019、2×1018、1×1017、2×1018、4×1019cm−3であり、p型InGaNベース層のMg不純物濃度は、1×1019cm−3である。また、n型AlGaNバッファ層のAl組成およびp型InGaN層のIn組成は、いずれも10%である。組成を変化させたn型InGaN層においては、コレクタ側からベース側へIn組成を0から10%まで徐々に変化させている。
トランジスタを作製するためのメサ構造には、ECRエッチング法を用いた。また、電子ビーム蒸着により、n型GaNエミッタ層1214上には、Al/Auオーミック電極1240、p型InGaNベース層1212上には、Pd/Auのオーミック電極1230、そして導電性n型SiC基板1202の裏面には、Ti/Auのオーミック電極1220を形成した。なお、n型GaNエミッタ層の面積は、50×30μmである。
図13に、図12のnpn型GaN/InGaNヘテロバイポーラトランジスタ(HBT)のエミッタ接地I−V特性を示す。最大の電流利得は20であり、コレクタ電流が立ち上がるオフセット電圧は約5Vであった。この特性は、非特許文献2に見られるHBTの特性とほぼ同じである。オフセット電流が高い理由は、エッチングダメージによってベース層のオーミック接合が劣化したためである。本実施例では、非特許文献2と比べ、n型GaNコレクタ層の厚さが厚く、これにより、約250Vという高い降伏電圧が得られた。非特許文献2によるHBTの降伏電圧は約100Vなので、本発明のHBTにより、トランジスタの出力(電圧×電流)を高くできるという利点がある。
このように、本発明によれば、ダイオードだけでなく、HBTにおいても、高い降伏電圧を得ることができる。
以上、本発明について、いくつかの実施例について具体的に説明してきたが、本発明の原理を適用できる多くの実施可能な形態に鑑みて、ここに記載した実施例は、単に例示に過ぎず、本発明の範囲を限定するものではない。ここに例示した実施例は、本発明の趣旨から逸脱することなくその構成と詳細を変更することができる。さらに、説明のための構成要素および手順は、本発明の趣旨から逸脱することなく変更、補足、またはその順序を変えてもよい。
SiC基板上に窒化物半導体を用いて作製した従来のレーザダイオードの一例を示す図である。 SiC基板上に窒化物半導体を用いて作製した従来のnpn型トランジスタの一例を示す図である。 SiC基板上に窒化物半導体を用いて作製した従来のpn接合ダイオードの一例を示す図である。 SiC基板上に窒化物半導体を用いて作製した従来のpn接合ダイオードの別の一例を示す図である。 SiC基板上に窒化物半導体を用いて作製した本発明の実施例1に係るpn接合ダイオードの一例を示す図である。 図5のpn接合ダイオードのn型GaN層の厚さと降伏電圧の関係を示す図である。 SiC基板上に窒化物半導体を用いて作製した本発明の実施例2に係るpn接合ダイオードの一例を示す図である。 SiC基板上に窒化物半導体を用いて作製した本発明の実施例3に係るpn接合ダイオードの一例を示す図である。 SiC基板上に窒化物半導体を用いて作製した本発明の実施例4に係るショットキーダイオードの一例を示す図である。 SiC基板上に窒化物半導体を用いて作製した本発明の実施例5に係るpn接合ダイオードの一例を示す図である。 SiC基板上に窒化物半導体を用いて作製した本発明の実施例6に係るpn接合ダイオードの一例を示す図である。 SiC基板上に窒化物半導体を用いて作製した本発明の実施例7に係るnpnヘテロバイポーラトランジスタの一例を示す図である。 図12のnpnヘテロバイポーラトランジスタのエミッタ接地I−V特性を示す図である。
符号の説明
100 レーザダイオード
102 n型導電性SiC基板
104 n型AlGaN層
106 n型GaN層
108 多重量子井戸層
110 p型AlGaN層
112 p型GaN層
114 超格子層
120 Ti/Auオーミック層
130 Pd/Auオーミック層
200 パワートランジスタ
202 SiC基板
204 AlNバッファ層
206 n型GaNサブコレクタ層
208 n型GaNコレクタ層
210 組成傾斜InGaN層
212 p型InGaNベース層
214 n型GaNエミッタ層
220 Al/Auオーミック電極
230 Pd/Auオーミック電極
240 Al/Auオーミック電極
300 pn接合ダイオード
302 n型SiC基板
304 AlNバッファ層
306 n型GaN層
308 AlBGaN層
310 p型InGaN層
320 Al/Auオーミック層
330 Pd/Auオーミック層
400 pn接合ダイオード
402 n型SiC基板
404 AlNバッファ層
406 n型AlBGaN層
408 AlBGaN層
410 p型InGaN層
420 Al/Auオーミック電極
430 Pd/Auオーミック電極
500 pn接合ダイオード
502 n型導電性SiC基板
504 n型AlGaNバッファ層
506 n型GaN層
508 n型GaN層
510 p型InGaN層
520 Ti/Auオーミック電極
530 Pd/Auオーミック電極
700 pn接合ダイオード
702 n型導電性SiC基板
704 n型AlGaNバッファ層
706 n型GaN層
708 アンドープGaN層
710 p型InGaN層
720 Ti/Auオーミック電極
730 Pd/Auオーミック電極
800 pn接合ダイオード
802 n型導電性SiC基板
804 n型AlGaNバッファ層
806 n型AlGaN層
808 n型AlGaN層
810 p型InGaN層
820 Ti/Auオーミック電極
830 Pd/Auオーミック電極
900 ショットキーダイオード
902 n型導電性SiC基板
904 n型AlGaNバッファ層
906 n型GaN層
908 n型GaN層
920 Ti/Auオーミック電極
930 Pd/Auオーミック電極
1000 pn接合ダイオード
1002 n型導電性SiC基板
1004 n型AlGaNバッファ層
1006 アンドープAlGaN層
1008 p型InGaN層
1020 Ti/Auオーミック電極
1030 Pd/Auオーミック電極
1100 pn接合ダイオード
1102 n型導電性SiC基板
1104 n型AlGaNバッファ層
1106 アンドープAlBN層
1108 p型InGaN層
1120 Ti/Auオーミック電極
1130 Pd/Auオーミック電極
1200 ヘテロ接合バイポーラトランジスタ
1202 n型導電性SiC基板
1204 n型AlGaNバッファ層
1206 n型GaN層
1208 n型GaNコレクタ層
1210 組成傾斜n型InGaN層
1212 p型InGaNベース層
1214 n型GaNエミッタ層
1220 Ti/Auオーミック電極
1230 Pd/Auオーミック電極
1240 Al/Auオーミック電極

Claims (8)

  1. 導電性のSiC基板上に作製した窒化物半導体であって、
    前記SiC基板上に形成され、前記SiC基板と同じ導電型を有するAlGaN層(Al組成>0)と、
    前記AlGaN層よりも上の層であって、前記AlGaN層よりも不純物濃度が低いAlBGaN層(Al組成≧0、B組成≧0)と
    を備えたことを特徴とする窒化物半導体。
  2. 請求項1に記載の窒化物半導体であって、
    前記AlBGaN層よりも上の層であって、前記SiC基板と異なる導電型を有するInGaN層(In組成≧0)をさらに備えたことを特徴とする窒化物半導体。
  3. 請求項2に記載の窒化物半導体であって、
    前記SiC基板は、n型の導電型であり、前記InGaN層は、p型の導電型であることを特徴とする窒化物半導体。
  4. 請求項1に記載の窒化物半導体であって、
    ショットキー障壁を備えたことを特徴とする窒化物半導体。
  5. 請求項1ないし4のいずれかに記載の窒化物半導体であって、
    前記AlGaN層は、不純物濃度が1×1018cm−3以上であり、前記AlBGaN層は、不純物濃度が1×1018cm−3未満であることを特徴とする窒化物半導体。
  6. 請求項1ないし5のいずれかに記載の窒化物半導体であって、
    前記AlBGaN層は、厚さが100nm以上であることを特徴とする窒化物半導体。
  7. 請求項1ないし6のいずれかに記載の窒化物半導体であって、
    前記AlBGaN層は、アンドープ層であることを特徴とする窒化物半導体。
  8. 請求項1ないし7のいずれかに記載の窒化物半導体であって、
    前記SiC基板は、裏面にオーミック電極を備えたことを特徴とする窒化物半導体。
JP2005244823A 2005-08-25 2005-08-25 窒化物半導体 Pending JP2007059719A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005244823A JP2007059719A (ja) 2005-08-25 2005-08-25 窒化物半導体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005244823A JP2007059719A (ja) 2005-08-25 2005-08-25 窒化物半導体

Publications (1)

Publication Number Publication Date
JP2007059719A true JP2007059719A (ja) 2007-03-08

Family

ID=37922929

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005244823A Pending JP2007059719A (ja) 2005-08-25 2005-08-25 窒化物半導体

Country Status (1)

Country Link
JP (1) JP2007059719A (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011077352A (ja) * 2009-09-30 2011-04-14 Sumitomo Electric Ind Ltd ヘテロ接合バイポーラトランジスタ、及び、ヘテロ接合バイポーラトランジスタの製造方法
US8426895B2 (en) 2008-03-24 2013-04-23 Nec Corporation Semiconductor device and manufacturing method of the same
US8659055B2 (en) 2009-09-22 2014-02-25 Renesas Electronics Corporation Semiconductor device, field-effect transistor, and electronic device
JP2014096396A (ja) * 2012-09-20 2014-05-22 Toshiba Corp 窒化物半導体層の形成方法
JP2014103377A (ja) * 2013-06-14 2014-06-05 Toshiba Corp 窒化物半導体素子、窒化物半導体ウェーハ及び窒化物半導体層の形成方法
JP2015501084A (ja) * 2010-12-27 2015-01-08 ソイテックSoitec 半導体デバイスを製造するための方法
US9673284B2 (en) 2012-11-21 2017-06-06 Kabushiki Kaisha Toshiba Nitride semiconductor device, nitride semiconductor wafer, and method for forming nitride semiconductor layer
JP2019186250A (ja) * 2018-04-02 2019-10-24 株式会社豊田中央研究所 窒化物半導体装置および窒化物半導体装置の製造方法
JP2021022745A (ja) * 2015-05-21 2021-02-18 パナソニック株式会社 窒化物半導体装置
US11456362B2 (en) 2019-11-20 2022-09-27 Globalwafers Co., Ltd. Epitaxial structure and semiconductor device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1154843A (ja) * 1997-08-01 1999-02-26 Fujitsu Ltd 半導体装置及びその製造方法
JP2003059938A (ja) * 2001-06-07 2003-02-28 Nippon Telegr & Teleph Corp <Ntt> 窒化物半導体積層体及びその半導体素子
JP2004022878A (ja) * 2002-06-18 2004-01-22 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1154843A (ja) * 1997-08-01 1999-02-26 Fujitsu Ltd 半導体装置及びその製造方法
JP2003059938A (ja) * 2001-06-07 2003-02-28 Nippon Telegr & Teleph Corp <Ntt> 窒化物半導体積層体及びその半導体素子
JP2004022878A (ja) * 2002-06-18 2004-01-22 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8426895B2 (en) 2008-03-24 2013-04-23 Nec Corporation Semiconductor device and manufacturing method of the same
US8659055B2 (en) 2009-09-22 2014-02-25 Renesas Electronics Corporation Semiconductor device, field-effect transistor, and electronic device
JP2011077352A (ja) * 2009-09-30 2011-04-14 Sumitomo Electric Ind Ltd ヘテロ接合バイポーラトランジスタ、及び、ヘテロ接合バイポーラトランジスタの製造方法
JP2015501084A (ja) * 2010-12-27 2015-01-08 ソイテックSoitec 半導体デバイスを製造するための方法
US9123831B2 (en) 2012-09-20 2015-09-01 Kabushiki Kaisha Toshiba Semiconductor device, nitride semiconductor wafer, and method for forming nitride semiconductor layer
JP2014096396A (ja) * 2012-09-20 2014-05-22 Toshiba Corp 窒化物半導体層の形成方法
US9305773B2 (en) 2012-09-20 2016-04-05 Kabushiki Kaisha Toshiba Semiconductor device, nitride semiconductor wafer, and method for forming nitride semiconductor layer
US9673284B2 (en) 2012-11-21 2017-06-06 Kabushiki Kaisha Toshiba Nitride semiconductor device, nitride semiconductor wafer, and method for forming nitride semiconductor layer
JP2014103377A (ja) * 2013-06-14 2014-06-05 Toshiba Corp 窒化物半導体素子、窒化物半導体ウェーハ及び窒化物半導体層の形成方法
JP2021022745A (ja) * 2015-05-21 2021-02-18 パナソニック株式会社 窒化物半導体装置
JP7012137B2 (ja) 2015-05-21 2022-01-27 パナソニック株式会社 窒化物半導体装置
JP2019186250A (ja) * 2018-04-02 2019-10-24 株式会社豊田中央研究所 窒化物半導体装置および窒化物半導体装置の製造方法
US10763333B2 (en) 2018-04-02 2020-09-01 Kabushiki Kaisha Toyota Chuo Kenkyusho Nitride semiconductor device and method of manufacturing nitride semiconductor device
US11456362B2 (en) 2019-11-20 2022-09-27 Globalwafers Co., Ltd. Epitaxial structure and semiconductor device

Similar Documents

Publication Publication Date Title
JP6371986B2 (ja) 窒化物半導体構造物
JP2007059719A (ja) 窒化物半導体
JP4398780B2 (ja) GaN系半導体装置
Akyol et al. Low-resistance GaN tunnel homojunctions with 150 kA/cm2 current and repeatable negative differential resistance
JP5150802B2 (ja) 窒化物基半導体デバイスのための低ドープ層
KR102011761B1 (ko) 이중 금속의 부분 리세스된 전극을 갖는 GaN계 쇼트키 다이오드
JP2005129696A (ja) 半導体装置及びその製造方法
JP2007201093A (ja) 窒化物半導体装置
US9564491B2 (en) Semiconductor device
JP4986472B2 (ja) 窒化物半導体構造
KR100542720B1 (ko) GaN계 접합 구조
US9530858B2 (en) Nitride semiconductor device and method of manufacturing the same
Keogh et al. High current gain InGaN/GaN HBTs with 300° C operating temperature
JP2008004807A (ja) ヘテロ接合バイポーラトランジスタ
JP3853341B2 (ja) バイポーラトランジスタ
Makimoto et al. Extrinsic base regrowth of p-InGaN for Npn-type GaN/InGaN heterojunction bipolar transistors
JP2007134517A (ja) 窒化物半導体構造
JP2006294700A (ja) ヘテロ接合バイポーラトランジスタ
JPWO2004061971A1 (ja) p型窒化物半導体構造及びバイポーラトランジスタ
US10056477B1 (en) Nitride heterojunction bipolar transistor with polarization-assisted alloy hole-doped short-period superlattice emitter or collector layers
JP2011228720A (ja) 半導体装置
JP2002305204A (ja) 半導体構造及びヘテロ接合バイポーラトランジスタ
JP2004140038A (ja) 薄膜結晶ウェーハの製造方法及び半導体デバイス並びにその製造方法
JP2013045925A (ja) 半導体装置およびその製造方法
JP4907731B2 (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070816

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20100511

RD04 Notification of resignation of power of attorney

Effective date: 20100511

Free format text: JAPANESE INTERMEDIATE CODE: A7424

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20100903

A131 Notification of reasons for refusal

Effective date: 20110826

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111025

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20111118