JP2007059719A

JP2007059719A - Nitride semiconductor

Info

Publication number: JP2007059719A
Application number: JP2005244823A
Authority: JP
Inventors: Toshiki Makimoto; 俊樹牧本; Atsushi Nishikawa; 敦西川; Kazuhide Kumakura; 一英熊倉; Tetsuya Akasaka; 哲也赤坂
Original assignee: Nippon Telegraph and Telephone Corp
Current assignee: Nippon Telegraph and Telephone Corp
Priority date: 2005-08-25
Filing date: 2005-08-25
Publication date: 2007-03-08

Abstract

<P>PROBLEM TO BE SOLVED: To provide a nitride semiconductor which has a small resistance of an element and a high operating voltage. <P>SOLUTION: In this nitride semiconductor, a nitride semiconductor layer of a high impurity concentration and a nitride semiconductor layer of a low impurity concentration are sequentially formed on a conductive SiC substrate, and an ohmic electrode is formed on the back of the conductive SiC substrate. For instance, a conductive n<SP>+</SP>-type AlGaN layer of the high impurity concentration (Al composition >0) and an AlBGaN layer of the low impurity concentration (Al composition ≥0; B composition ≥0) are sequentially formed on the surface of the conductive SiC substrate, and the ohmic electrode is formed on the back of the conductive SiC substrate. Thus, the AlBGaN layer of a thickness of 100 nm or more can be formed without causing cracks, and the nitride semiconductor can be materialized which suppresses the resistance of the element and has a high breakdown voltage. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、ＳｉＣ基板上に作製した窒化物半導体に関する。より詳しくは、本発明は、素子の抵抗が小さく、動作電圧が高いパワーエレクトロニクスに好適な窒化物半導体に関する。 The present invention relates to a nitride semiconductor fabricated on a SiC substrate. More specifically, the present invention relates to a nitride semiconductor suitable for power electronics with low element resistance and high operating voltage.

ワイドバンドギャップを用いた電子デバイスは、高い動作電圧を期待できるので、パワーエレクトロニクス用の半導体素子として有望視されてきた。そのため、ＧａＮやＡｌＧａＮなどの窒化物半導体は、ＳｉＣ、ダイヤモンドなどと並んでパワーエレクトロニクス用の半導体材料として注目されている。 An electronic device using a wide band gap can be expected to have a high operating voltage, and thus has been regarded as a promising semiconductor device for power electronics. Therefore, nitride semiconductors such as GaN and AlGaN are attracting attention as semiconductor materials for power electronics along with SiC and diamond.

窒化物半導体の主要な問題の一つは、大口径の窒化物半導体基板が存在しないことである。そのため、窒化物半導体ｐｎ接合ダイオードの研究には、従来、サファイアやＳｉＣ基板が主に用いられてきた。こうしたｐｎ接合ダイオードの多くは、青色発光ダイオード（ＬＥＤ）、短波長レーザダイオード（ＬＤ）などの発光デバイスである。 One of the major problems with nitride semiconductors is that there is no large-diameter nitride semiconductor substrate. Therefore, conventionally, sapphire and SiC substrates have been mainly used for research on nitride semiconductor pn junction diodes. Many of such pn junction diodes are light emitting devices such as blue light emitting diodes (LEDs) and short wavelength laser diodes (LDs).

図１に、このようなレーザダイオードの一例を示す（非特許文献１参照）。このレーザダイオード１００は、ｎ型の導電性ＳｉＣ基板１０２の上に、５００ｎｍ厚のｎ型ＡｌＧａＮ層１０４と、１００ｎｍ厚のｎ型ＧａＮ層１０６と、２．５ｎｍ厚のＩｎＧａＮ層および５ｎｍ厚のｎ型ＩｎＧａＮ層からなる多重量子井戸層１０８と、２０ｎｍ厚のｐ型ＡｌＧａＮ層１１０と、１００ｎｍ厚のｐ型ＧａＮ層１１２と、ｐ型ＡｌＧａＮおよびＧａＮからなる超格子層１１４とが積層されている。ｎ型の導電性ＳｉＣ基板１０２の裏面にはＴｉ／Ａｕからなるオーミック電極１２０が形成され、超格子層１１４の上にはＰｄ／Ａｕからなるオーミック基板１３０が形成されている。 FIG. 1 shows an example of such a laser diode (see Non-Patent Document 1). The laser diode 100 includes an n-type AlGaN layer 104 having a thickness of 500 nm, an n-type GaN layer 106 having a thickness of 100 nm, an InGaN layer having a thickness of 2.5 nm, and an n-type having a thickness of 5 nm. A multi-quantum well layer 108 made of a p-type InGaN layer, a p-type AlGaN layer 110 having a thickness of 20 nm, a p-type GaN layer 112 having a thickness of 100 nm, and a superlattice layer 114 made of p-type AlGaN and GaN are stacked. An ohmic electrode 120 made of Ti / Au is formed on the back surface of the n-type conductive SiC substrate 102, and an ohmic substrate 130 made of Pd / Au is formed on the superlattice layer 114.

この素子１００は、発光素子なので、ｐｎ接合の間に存在する活性層で電子と正孔の発光に係る再結合を促進する必要がある。そのため、活性層にできるだけ多くの電子および正孔を注入する必要があり、ｎ型およびｐ型ドーピング層の不純物濃度は、できるだけ高くしなければならない。通常、これらのドーピング層の不純物濃度は、１×１０^１８ｃｍ^−３以上であり、ドーピング濃度の低い活性層１０８の厚さは薄くしている。例えば、非特許文献１では、２２．５ｎｍである。この結果、素子の電流−電圧（Ｉ−Ｖ）特性の逆方向降伏電圧は低くなる。これに対して、パワーエレクトロニクス用のダイオードでは、電子と正孔の注入よりも降伏電圧を高くする必要がある。 Since the device 100 is a light emitting device, it is necessary to promote recombination related to light emission of electrons and holes in an active layer existing between pn junctions. Therefore, it is necessary to inject as many electrons and holes as possible into the active layer, and the impurity concentration of the n-type and p-type doping layers must be as high as possible. Usually, the impurity concentration of these doping layers is 1 × 10 ¹⁸ cm ⁻³ or more, and the thickness of the active layer 108 having a low doping concentration is made thin. For example, in Non-Patent Document 1, it is 22.5 nm. As a result, the reverse breakdown voltage of the current-voltage (IV) characteristic of the element is lowered. On the other hand, in the diode for power electronics, it is necessary to make the breakdown voltage higher than the injection of electrons and holes.

図２は、パワーエレクトロニクスを対象として報告された窒化物半導体トランジスタを示している（非特許文献２）。このトランジスタ２００は、ＳｉＣ基板２０２の上に、１００ｎｍ厚のＡｌＮバッファ層２０４と、１μｍ厚のｎ⁺型ＧａＮサブコレクタ層２０６と、５００ｎｍ厚のｎ型ＧａＮコレクタ２０８と、３０ｎｍ厚の組成傾斜ＩｎＧａＮ層２１０と、１００ｎｍ厚のｐ型ＩｎＧａＮベース層２１２と、５０ｎｍ厚のｎ型ＧａＮエミッタ層２１４とが積層されている。サブコレクタ層２０６には、ｎ型のオーミック電極２２０が、ベース層２１２にはｐ型のオーミック電極２３０が、エミッタ層２１４にはｎ型のオーミック電極２４０がそれぞれ形成されている。 FIG. 2 shows a nitride semiconductor transistor reported for power electronics (Non-Patent Document 2). The transistor 200 includes an AlN buffer layer 204 having a thickness of 100 nm, an n ⁺ -type GaN subcollector layer 206 having a thickness of 1 μm, an n-type GaN collector 208 having a thickness of 500 nm, and a composition-graded InGaN having a thickness of 30 nm. A layer 210, a p-type InGaN base layer 212 having a thickness of 100 nm, and an n-type GaN emitter layer 214 having a thickness of 50 nm are stacked. An n-type ohmic electrode 220 is formed on the subcollector layer 206, a p-type ohmic electrode 230 is formed on the base layer 212, and an n-type ohmic electrode 240 is formed on the emitter layer 214.

サブコレクタ層２０６は、オーミック電極を形成するために設けられており、不純物濃度の高いｎ^＋型ＧａＮ層が使われている。非特許文献２では、高濃度のＳｉ不純物ドーピング層と低濃度のＳｉ不純物ドーピング層を区別するために、高濃度のＳｉ不純物層には「ｎ⁺」の表記が、低濃度のＳｉ不純物層には「ｎ」の表記がそれぞれ使われている。なお、図１では、高濃度および低濃度の区別の必要がないので、「ｎ^＋」の表記を用いず、単に「ｎ」と表記している。 The subcollector layer 206 is provided to form an ohmic electrode, and an n ⁺ -type GaN layer having a high impurity concentration is used. In Non-Patent Document 2, in order to distinguish between a high-concentration Si impurity doping layer and a low-concentration Si impurity doping layer, the notation “n ⁺ ” is used for the high-concentration Si impurity layer and the low-concentration Si impurity layer is used. “N” is used for each. In FIG. 1, it is not necessary to distinguish between a high concentration and a low concentration, so that “n ⁺ ” is not used, but simply “n”.

図２に示すベースおよびコレクタ間のｐｎ接合の降伏電圧は、不純物濃度の低いコレクタ層２０８の厚さおよびその半導体材料によって決まる。半導体材料をＧａＮとした場合、この降伏電圧を高くするためには、ＧａＮ層を厚くする必要がある。しかしながら、ＳｉＣ基板とＧａＮの間の格子定数および熱膨張係数が異なるため、ＳｉＣ基板上に厚いＧａＮ層を成長すると、ＧａＮ層に亀裂（クラック）が生じる。クラックを生じることなく成長できるＧａＮ層の厚さの最大値は、成長条件にもよるが、我々の実験では、２μｍ程度であった。 The breakdown voltage of the pn junction between the base and the collector shown in FIG. 2 is determined by the thickness of the collector layer 208 having a low impurity concentration and its semiconductor material. When the semiconductor material is GaN, it is necessary to increase the thickness of the GaN layer in order to increase the breakdown voltage. However, since the lattice constant and the thermal expansion coefficient are different between the SiC substrate and GaN, when a thick GaN layer is grown on the SiC substrate, a crack occurs in the GaN layer. The maximum value of the thickness of the GaN layer that can be grown without causing cracks depends on the growth conditions, but in our experiments it was about 2 μm.

T. Akasaka et al., “Room-temperature lasing of InGaN multiquantum-well hexagonal microfacet lasers by current injection,” Appl. Phys. Lett., Vol.79, No.10, Sept. 2001, pp.1414-1416.T. Akasaka et al., “Room-temperature lasing of InGaN multiquantum-well hexagonal microfacet lasers by current injection,” Appl. Phys. Lett., Vol. 79, No. 10, Sept. 2001, pp. 1414-1416. T. Makimoto et al., “High current gains obtained by InGaN/GaN double heterojunction bipolar transistors with p-InGaN base,” Appl. Phys. Lett., Vol.79, No.3, Jul. 2001, pp.380-381.T. Makimoto et al., “High current gains obtained by InGaN / GaN double heterojunction bipolar transistors with p-InGaN base,” Appl. Phys. Lett., Vol. 79, No. 3, Jul. 2001, pp. 380- 381. Y. Taniyasu et al., “High electron concentrations in Si-doped AlN/AlGaN superlattices with high average Al content of 80%,” phys. stat. sol. 200, No.1, 2003, pp.40-43.Y. Taniyasu et al., “High electron concentrations in Si-doped AlN / AlGaN superlattices with high average Al content of 80%,” phys. Stat. Sol. 200, No.1, 2003, pp.40-43.

しかしながら、図２に示した構造では、ＧａＮ層の厚さは、コレクタ層２０８とサブコレクタ層２０６の合計となるので、サブコレクタ層の厚さだけ、コレクタ層を薄くしなければならない。通常、サブコレクタ層の厚さは１μｍ以上必要となるので、コレクタ層の厚さの最大値は、１μｍ程度となる。このように、従来のｐｎ接合では、ＳｉＣ基板上に成長する窒化物半導体の厚さの制限と、オーミック電極を形成するためのサブコレクタ層の必要性のために、降伏電圧を高くできないという問題があった。 However, in the structure shown in FIG. 2, since the thickness of the GaN layer is the sum of the collector layer 208 and the subcollector layer 206, the collector layer must be made thinner by the thickness of the subcollector layer. Usually, since the thickness of the subcollector layer is required to be 1 μm or more, the maximum value of the thickness of the collector layer is about 1 μm. Thus, in the conventional pn junction, the breakdown voltage cannot be increased due to the limitation of the thickness of the nitride semiconductor grown on the SiC substrate and the necessity of the subcollector layer for forming the ohmic electrode. was there.

また、降伏電圧を高くするために、ＧａＮよりもバンドギャップエネルギーが大きいＡｌＢＧａＮを不純物濃度の低いＧａＮ層の代わりに使用することが考えられる。このような構造のｐｎ接合ダイオードを図３に示す。このダイオード３００は、ｎ型ＳｉＣ基板３０２の上に、ＡｌＮバッファ層３０４と、ｎ^＋型ＧａＮ層３０６と、ＡｌＢＧａＮ層３０８と、ｐ型ＩｎＧａＮ層３１０とが積層されている。また、ｎ^＋型ＧａＮ層３０６にはｎ型のオーミック電極が、ｐ型ＩｎＧａＮ層３１０にはｐ型のオーミック電極がそれぞれ形成されている。 In order to increase the breakdown voltage, AlBGaN having a band gap energy larger than that of GaN may be used instead of the GaN layer having a low impurity concentration. A pn junction diode having such a structure is shown in FIG. In the diode 300, an AlN buffer layer 304, an n ⁺ -type GaN layer 306, an AlBGaN layer 308, and a p-type InGaN layer 310 are stacked on an n-type SiC substrate 302. Further, an n-type ohmic electrode is formed on the n ⁺ -type GaN layer 306, and a p-type ohmic electrode is formed on the p-type InGaN layer 310.

このように、電極を形成するためにｎ^＋型ＧａＮ層３０６を用いると、このｎ^＋型ＧａＮ層とその上のＡｌＢＧａＮ層３０８の間の格子定数および熱膨張係数が異なるために、ＡｌＢＧａＮ層でクラックが生じやすく、結果的に、ＧａＮ層単独で作製した場合よりも降伏電圧を高くすることができない。 As described above, when the n ⁺ -type GaN layer 306 is used to form the electrode, the lattice constant and the thermal expansion coefficient between the n ⁺ -type GaN layer and the AlBGaN layer 308 on the n ⁺ -type GaN layer are different. Cracks are likely to occur, and as a result, the breakdown voltage cannot be increased as compared with the case where the GaN layer is produced alone.

さらに、電極を形成するための層として、不純物濃度の高いＧａＮ層についても代わりにＡｌＢＧａＮを使用することが考えられる。このようなｐｎ接合ダイオードを図４に示す。このダイオード４００は、図３の構造において、ｎ^＋型ＧａＮ層３０６の代わりにｎ^＋型ＡｌＢＧａＮ層４０６を使用している。図４の構造では、ｎ^＋型ＡｌＢＧａＮ層に高濃度の不純物ドーピングをしても、室温でのキャリアは活性化しないため、ｎ^＋型ＡｌＢＧａＮ層の抵抗が大きくなる。そのため、ｎ^＋型ＡｌＢＧａＮ層４０６の横方向の抵抗が無視できなくなり、ｐｎ接合ダイオード全体の素子抵抗が大きくなるという問題が生じる。このように、従来の構造では、素子の抵抗を抑えつつ、動作電圧を高くすることには限界があった。 Furthermore, as a layer for forming an electrode, it is conceivable to use AlBGaN instead of a GaN layer having a high impurity concentration. Such a pn junction diode is shown in FIG. The diode 400 uses an n ⁺ -type AlBGaN layer 406 instead of the n ⁺ -type GaN layer 306 in the structure of FIG. In the structure of FIG. 4, even if the n ⁺ -type AlBGaN layer is doped with a high concentration of impurities, carriers at room temperature are not activated, so that the resistance of the n ⁺ -type AlBGaN layer increases. Therefore, the lateral resistance of the n ⁺ -type AlBGaN layer 406 cannot be ignored, and there arises a problem that the element resistance of the entire pn junction diode increases. As described above, the conventional structure has a limit in increasing the operating voltage while suppressing the resistance of the element.

本発明は、このような問題に鑑みてなされたもので、その目的とするところは、素子の抵抗が小さく、動作電圧の高い窒化物半導体を提供することにある。 The present invention has been made in view of such problems, and an object of the present invention is to provide a nitride semiconductor having a low element resistance and a high operating voltage.

本発明は、このような目的を達成するために、請求項１に記載の発明は、導電性のＳｉＣ基板上に作製した窒化物半導体であって、前記ＳｉＣ基板上に形成され、前記ＳｉＣ基板と同じ導電型を有するＡｌＧａＮ層（Ａｌ組成＞０）と、前記ＡｌＧａＮ層よりも上の層であって、前記ＡｌＧａＮ層よりも不純物濃度が低いＡｌＢＧａＮ層（Ａｌ組成≧０、Ｂ組成≧０）とを備えたことを特徴とする。 In order to achieve the above object, the present invention provides a nitride semiconductor manufactured on a conductive SiC substrate, which is formed on the SiC substrate, and the SiC substrate. An AlGaN layer having the same conductivity type (Al composition> 0) and an AlBGaN layer (Al composition ≧ 0, B composition ≧ 0) that is above the AlGaN layer and has a lower impurity concentration than the AlGaN layer It is characterized by comprising.

また、請求項２に記載の発明は、請求項１に記載の窒化物半導体であって、前記ＡｌＢＧａＮ層よりも上の層であって、前記ＳｉＣ基板と異なる導電型を有するＩｎＧａＮ層（Ｉｎ組成≧０）をさらに備えたことを特徴とする。 The invention described in claim 2 is the nitride semiconductor according to claim 1, wherein the InGaN layer (In composition) is a layer above the AlBGaN layer and having a conductivity type different from that of the SiC substrate. ≧ 0) is further provided.

また、請求項３に記載の発明は、請求項２に記載の窒化物半導体であって、前記ＳｉＣ基板は、ｎ型の導電型であり、前記ＩｎＧａＮ層は、ｐ型の導電型であることを特徴とする。 The invention according to claim 3 is the nitride semiconductor according to claim 2, wherein the SiC substrate is of n-type conductivity, and the InGaN layer is of p-type conductivity. It is characterized by.

また、請求項４に記載の発明は、請求項１に記載の窒化物半導体であって、ショットキー障壁を備えたことを特徴とする。 According to a fourth aspect of the present invention, the nitride semiconductor according to the first aspect is provided with a Schottky barrier.

また、請求項５に記載の発明は、請求項１ないし４のいずれかに記載の窒化物半導体であって、前記ＡｌＧａＮ層は、不純物濃度が１×１０^１８ｃｍ^−３以上であり、前記ＡｌＢＧａＮ層は、不純物濃度が１×１０^１８ｃｍ^−３未満であることを特徴とする。 The invention according to claim 5 is the nitride semiconductor according to any one of claims 1 to 4, wherein the AlGaN layer has an impurity concentration of 1 × 10 ¹⁸ cm ⁻³ or more, and the AlBGaN The layer is characterized by an impurity concentration of less than 1 × 10 ¹⁸ cm ⁻³ .

また、請求項６に記載の発明は、請求項１ないし５のいずれかに記載の窒化物半導体であって、前記ＡｌＢＧａＮ層は、厚さが１００ｎｍ以上であることを特徴とする。 A sixth aspect of the present invention is the nitride semiconductor according to any one of the first to fifth aspects, wherein the AlBGaN layer has a thickness of 100 nm or more.

また、請求項７に記載の発明は、請求項１ないし６のいずれかに記載の窒化物半導体であって、前記ＡｌＢＧａＮ層は、アンドープ層であることを特徴とする。 The invention described in claim 7 is the nitride semiconductor according to any one of claims 1 to 6, wherein the AlBGaN layer is an undoped layer.

また、請求項８に記載の発明は、請求項１ないし７のいずれかに記載の窒化物半導体であって、前記ＳｉＣ基板は、裏面にオーミック電極を備えたことを特徴とする。 The invention according to claim 8 is the nitride semiconductor according to any one of claims 1 to 7, wherein the SiC substrate includes an ohmic electrode on a back surface.

本発明による窒化物半導体は、導電性ＳｉＣ基板上に不純物濃度の高い窒化物半導体層と不純物濃度の低い窒化物半導体層を順次形成し、導電性ＳｉＣ基板の裏面にオーミック電極を形成することを特徴としている。このように、本発明では、オーミック電極をＳｉＣ基板の裏面に形成するので、電極を形成するための層を必要とせず、これによって、不純物濃度の低い窒化物半導体層の厚さを厚くすることができる。 In the nitride semiconductor according to the present invention, a nitride semiconductor layer having a high impurity concentration and a nitride semiconductor layer having a low impurity concentration are sequentially formed on a conductive SiC substrate, and an ohmic electrode is formed on the back surface of the conductive SiC substrate. It is a feature. As described above, in the present invention, since the ohmic electrode is formed on the back surface of the SiC substrate, a layer for forming the electrode is not required, thereby increasing the thickness of the nitride semiconductor layer having a low impurity concentration. Can do.

例えば、導電性ＳｉＣ基板の表面上に不純物濃度の高い導電性のｎ^＋型ＡｌＧａＮ層（Ａｌ組成＞０）と、不純物濃度の低いＡｌＢＧａＮ層（Ａｌ組成≧０、Ｂ組成≧０）を順次形成し、導電性ＳｉＣ基板の裏面にオーミック電極を形成する。これによって、クラックを生じることなく、１００ｎｍ以上の不純物濃度の低いＡｌＢＧａＮ層を形成することができる。 For example, a conductive n ⁺ -type AlGaN layer (Al composition> 0) having a high impurity concentration and an AlBGaN layer (Al composition ≧ 0, B composition ≧ 0) having a low impurity concentration are sequentially formed on the surface of a conductive SiC substrate. Then, an ohmic electrode is formed on the back surface of the conductive SiC substrate. Thereby, an AlBGaN layer having a low impurity concentration of 100 nm or more can be formed without causing cracks.

以下、図面を参照しながら本発明の実施形態について詳細に説明する。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.

図５に、本発明の実施例１に係るｐｎ接合ダイオードの構造を示す。このダイオード５００は、有機金属気相成長（ＭＯＶＰＥ）法により、ｎ型導電性ＳｉＣ基板５０２の表面上に、３８０ｎｍ厚のｎ^＋型ＡｌＧａＮバッファ層５０４と、９００ｎｍ厚のｎ^＋型ＧａＮ層５０６と、２２５〜１８００ｎｍ厚のｎ型ＧａＮ層５０８と、１４０ｎｍ厚のｐ型ＩｎＧａＮ層５１０とを順次成長させて作製した。なお、ｎ型ＧａＮ層５０８を１８００ｎｍとした場合には、エピタキシャル層（ｎ型ＧａＮ層５０８、延いてはｐ型ＩｎＧａＮ層５１０）のクラックを防ぐために、ｎ^＋型ＧａＮ層５０６の厚さを２２５ｎｍと薄くした。また、ｎ型およびｐ型の不純物にはそれぞれＳｉおよびＭｇを用いた。 FIG. 5 shows the structure of a pn junction diode according to Example 1 of the present invention. This diode 500 includes an n ⁺ -type AlGaN buffer layer 504 having a thickness of 380 nm, an n ⁺ -type GaN layer 506 having a thickness of 900 nm, and a surface of an n-type conductive SiC substrate 502 by metal organic chemical vapor deposition (MOVPE). 225 to 1800 nm thick n-type GaN layer 508 and 140 nm thick p-type InGaN layer 510 were sequentially grown. When the n-type GaN layer 508 is 1800 nm, the thickness of the n ⁺ -type GaN layer 506 is 225 nm in order to prevent cracks in the epitaxial layer (the n-type GaN layer 508 and hence the p-type InGaN layer 510). And thinned. Si and Mg were used for n-type and p-type impurities, respectively.

本実施例では、ｎ^＋型ＡｌＧａＮバッファ層、ｎ^＋型ＧａＮ層、ｎ型ＧａＮ層のＳｉ不純物ドーピング濃度は、それぞれ、２×１０^１９、２×１０^１８、１×１０^１７ｃｍ^−３であり、ｐ型ＩｎＧａＮ層のＭｇ不純物濃度は、４×１０^１９ｃｍ^−３である。また、ｎ^＋型ＡｌＧａＮバッファ層のＡｌ組成およびｐ型ＩｎＧａＮ層のＩｎ組成は、いずれも１０％である。 In this example, the Si impurity doping concentrations of the n ⁺ -type AlGaN buffer layer, the n ⁺ -type GaN layer, and the n-type GaN layer are 2 × 10 ¹⁹ , 2 × 10 ¹⁸ , and 1 × 10 ¹⁷ cm ⁻³ , respectively. The Mg impurity concentration of the p-type InGaN layer is 4 × 10 ¹⁹ cm ⁻³ . Further, the Al composition of the n ⁺ -type AlGaN buffer layer and the In composition of the p-type InGaN layer are both 10%.

メサ構造の作製には、ＥＣＲエッチング法を用いた。また、電子ビーム蒸着により、ｐ型ＩｎＧａＮ５１０上には、Ｐｄ／Ａｕのオーミック電極５３０および導電性ｎ型ＳｉＣ基板５０２の裏面には、Ｔｉ／Ａｕのオーミック電極５２０を形成した。ｐ型ＩｎＧａＮ上に形成したＰｄ／Ａｕのオーミック電極５３０の大きさは１００×１００μｍ^２である。 An ECR etching method was used to fabricate the mesa structure. Further, a Pd / Au ohmic electrode 530 and a Ti / Au ohmic electrode 520 were formed on the back surface of the conductive n-type SiC substrate 502 on the p-type InGaN 510 by electron beam evaporation. The size of the Pd / Au ohmic electrode 530 formed on the p-type InGaN is 100 × 100 μm ² .

図６に、図５のｎ型ＧａＮ層の厚さと降伏電圧の関係を示す。なお、降伏電圧は、逆方向Ｉ−Ｖ特性において、１μＡの電流が流れる電圧と定義した。図から、ｎ型ＧａＮ層５０８の厚さが薄い場合は、降伏電圧は層厚にほぼ比例して高くなる。この領域では、絶縁破壊電圧は１．９ＭＶ／ｃｍとなり、ＳｉＣ基板上に作製したＧａＮの結晶性が良好であることを示している。これに対して、ｎ型ＧａＮ層５０８の厚さが、降伏（ブレイクダウン）を起こすときの空乏層の幅よりも大きい領域では、降伏電圧の増加量は低下し、比例関係よりも小さくなる。これは、ｎ型ＧａＮ層が完全に空乏化する前に降伏が発生するためである。とは言うものの、ｎ型ＧａＮ層の厚さが１８００ｎｍで２５０Ｖという高い降伏電圧が達成されていることがわかる。順方向Ｉ−Ｖ特性において、１００ｍＡでの微分抵抗をオン抵抗と定義すると、このオン抵抗は１．３ｍΩｃｍ^２という低い値が得られた。 FIG. 6 shows the relationship between the thickness of the n-type GaN layer of FIG. 5 and the breakdown voltage. The breakdown voltage was defined as a voltage through which a current of 1 μA flows in the reverse IV characteristics. From the figure, when the thickness of the n-type GaN layer 508 is thin, the breakdown voltage increases in proportion to the layer thickness. In this region, the dielectric breakdown voltage is 1.9 MV / cm, indicating that the crystallinity of GaN produced on the SiC substrate is good. On the other hand, in the region where the thickness of the n-type GaN layer 508 is larger than the width of the depletion layer when breakdown occurs, the increase amount of the breakdown voltage decreases and becomes smaller than the proportional relationship. This is because breakdown occurs before the n-type GaN layer is completely depleted. Nevertheless, it can be seen that a high breakdown voltage of 250 V is achieved when the thickness of the n-type GaN layer is 1800 nm. In the forward IV characteristics, when the differential resistance at 100 mA is defined as the on-resistance, this on-resistance has a low value of 1.3 mΩcm ² .

ｎ型導電性ＳｉＣ基板の表面上に成長するｎ^＋型ＡｌＧａＮバッファ層５０４の目的は、次の３つである。第１に、ＳｉＣ基板５０２上に表面が平坦な窒化物半導体薄膜を作製することである。第２に、ｎ^＋型ＡｌＧａＮバッファ層の上に作製するｐｎ接合ダイオードからの電流は、ｎ型導電性ＳｉＣ基板の裏面に作製したオーミック電極５２０まで流れるので、この電流に対する抵抗を十分に小さくすることである。第３に、不純物濃度を高くすることにより、ＳｉＣ基板５０２とｎ^＋型ＡｌＧａＮ５０６の間のバンド不連続の影響を低減し、ＳｉＣ基板とｎ^＋型ＡｌＧａＮの間にオーミック型の接合を形成することである。 The purpose of the n ⁺ -type AlGaN buffer layer 504 grown on the surface of the n-type conductive SiC substrate is the following three. First, a nitride semiconductor thin film having a flat surface is formed on the SiC substrate 502. Second, since the current from the pn junction diode fabricated on the n ⁺ -type AlGaN buffer layer flows to the ohmic electrode 520 fabricated on the back surface of the n-type conductive SiC substrate, the resistance to this current is made sufficiently small. That is. Third, by increasing the impurity concentration, the influence of band discontinuity between the SiC substrate 502 and the n ⁺ -type AlGaN 506 is reduced, and an ohmic junction is formed between the SiC substrate and the n ⁺ -type AlGaN. It is.

ここで、ｎ^＋型ＡｌＧａＮバッファ層５０４の代わりにＡｌ組成が０であるｎ^＋型ＧａＮバッファ層を用いた場合には、ＳｉＣ基板上に表面が平坦な窒化物半導体薄膜を作製するのが困難となる。その理由は次の通りである。すなわち、ＧａＮはＳｉＣ基板表面に付着しにくいのに対して、Ａｌ原子はＳｉＣ基板に付着しやすい。Ａｌ原子が一旦ＳｉＣ基板に付着すると、ＡｌＮが形成されるので、このＡｌＮが核となってＧａ原子も付着できるようになる。そのため、ｎ^＋型ＡｌＧａＮバッファ層にはＡｌが含まれていることが重要であり、このＡｌ組成は１％以上であることが望ましい。一方、ｎ^＋型ＡｌＧａＮバッファ層５０４のＡｌ組成を高くした場合、Ｓｉ不純物が活性化しなくなるという問題が生じる。結果として、ｎ^＋型ＡｌＧａＮバッファ層自体の抵抗が大きくなるとともに、ＳｉＣ基板とｎ^＋型ＡｌＧａＮの間のオーミック型接合が形成できなくなる。非特許文献３に見られるように、室温で１×１０^１８ｃｍ^−３以上の電子濃度を達成することが望ましいことから、ｎ^＋型ＡｌＧａＮバッファ層のＡｌ組成は７０％以下とすることが望ましい。 Here, when an n ⁺ -type GaN buffer layer having an Al composition of 0 is used instead of the n ⁺ -type AlGaN buffer layer 504, it is difficult to produce a nitride semiconductor thin film having a flat surface on the SiC substrate. It becomes. The reason is as follows. That is, GaN hardly adheres to the SiC substrate surface, whereas Al atoms easily adhere to the SiC substrate. Once Al atoms are attached to the SiC substrate, AlN is formed, and GaN can also be attached using AlN as a nucleus. For this reason, it is important that the n ⁺ -type AlGaN buffer layer contains Al, and the Al composition is desirably 1% or more. On the other hand, when the Al composition of the n ⁺ -type AlGaN buffer layer 504 is increased, there arises a problem that Si impurities are not activated. As a result, the resistance of the n ⁺ -type AlGaN buffer layer itself increases, and an ohmic contact between the SiC substrate and the n ⁺ -type AlGaN cannot be formed. As seen in Non-Patent Document 3, since it is desirable to achieve an electron concentration of 1 × 10 ¹⁸ cm ⁻³ or more at room temperature, the Al composition of the n ⁺ -type AlGaN buffer layer is desirably 70% or less. .

図７に、本発明の実施例２に係るｐｎ接合ダイオードの構造を示す。このダイオード７００は、実施例１と同様に、ＭＯＶＰＥ法により、導電性のｎ型ＳｉＣ基板７０２の表面上に、３８０ｎｍ厚のｎ^＋型ＡｌＧａＮバッファ層７０４と、２２５ｎｍ厚のｎ^＋型ＧａＮ層７０６と、１８００ｎｍ厚の不純物ドーピングを行わない（アンドープ）ＧａＮ層７０８と、１４０ｎｍ厚のｐ型ＩｎＧａＮ層７１０とを順次成長させて作製した。本実施例は、アンドープＧａＮ層７０８の不純物濃度以外は、実施例１と同様である。 FIG. 7 shows the structure of a pn junction diode according to Example 2 of the present invention. Similar to the first embodiment, the diode 700 is formed by forming a 380 nm thick n ⁺ -type AlGaN buffer layer 704 and a 225 nm thick n ⁺ -type GaN layer 706 on the surface of the conductive n-type SiC substrate 702 by the MOVPE method. Then, a 1800 nm-thick GaN layer 708 that is not doped (undoped) and a 140 nm-thick p-type InGaN layer 710 are sequentially grown. This example is the same as Example 1 except for the impurity concentration of the undoped GaN layer 708.

この構造における降伏電圧は、３０５Ｖであり、実施例１で示した１×１０^１７ｃｍ^−３のＳｉ不純物ドープを行ったｎ型ＧａＮの場合よりも高くなる。その理由は次の通りである。すなわち、アンドープＧａＮ層を用いた場合、アンドープＧａＮ層の不純物濃度が低いために、降伏時にはアンドープＧａＮ層全体が空乏化する。これにより、アンドープＧａＮ層全体に電界がほぼ一様に印加されるため、高い降伏電圧が得られる。ただし、アンドープＧａＮ層を用いた場合、このアンドープＧａＮ層の抵抗が大きくなるために、オン抵抗の値は１．５ｍΩｃｍ^２と若干高くなった。 The breakdown voltage in this structure is 305 V, which is higher than that in the case of n-type GaN doped with 1 × 10 ¹⁷ cm ⁻³ Si impurity shown in Example 1. The reason is as follows. In other words, when the undoped GaN layer is used, the entire undoped GaN layer is depleted during breakdown because the impurity concentration of the undoped GaN layer is low. As a result, an electric field is applied substantially uniformly to the entire undoped GaN layer, so that a high breakdown voltage is obtained. However, when the undoped GaN layer was used, the resistance of the undoped GaN layer was increased, and thus the on-resistance value was slightly high at 1.5 mΩcm ² .

図８に、本発明の実施例３に係るｐｎ接合ダイオードの構造を示す。このダイオード８００は、実施例１および２と同様に、ＭＯＶＰＥ法を用いて、導電性のｎ型ＳｉＣ基板８０２の表面上に、３８０ｎｍ厚のｎ^＋型ＡｌＧａＮバッファ層８０４と、９００ｎｍ厚のｎ^＋型ＡｌＧａＮ層８０６と、４５０ｎｍ厚のｎ型ＡｌＧａＮ層８０８と、１４０ｎｍ厚のｐ型ＩｎＧａＮ層８１０とを順次成長させて作製した。また、オーミック電極８２０および８３０については、実施例１および２と同様である。 FIG. 8 shows the structure of a pn junction diode according to Example 3 of the present invention. The diode 800, in the same manner as in Example 1 and 2, by MOVPE, on the surface of the conductive n-type SiC substrate 802, an ^{n +} -type AlGaN buffer layer 804 of 380nm thickness, a 900nm thick ^{n +} A type AlGaN layer 806, a 450 nm thick n-type AlGaN layer 808, and a 140 nm thick p-type InGaN layer 810 were sequentially grown. The ohmic electrodes 820 and 830 are the same as those in the first and second embodiments.

本実施例では、ｎ^＋型ＡｌＧａＮバッファ層、ｎ^＋型ＡｌＧａＮ層およびｎ型ＡｌＧａＮ層のＳｉ不純物ドーピング濃度は、それぞれ、４×１０^１９、４×１０^１８、１×１０^１７ｃｍ^−３である。また、ｎ^＋型ＡｌＧａＮバッファ層のＡｌ組成は１０％であるのに対して、ｎ^＋型ＡｌＧａＮ層およびｎ型ＡｌＧａＮ層のＡｌ組成は２％である。 In this example, the Si impurity doping concentrations of the n ⁺ -type AlGaN buffer layer, the n ⁺ -type AlGaN layer, and the n-type AlGaN layer are 4 × 10 ¹⁹ , 4 × 10 ¹⁸ , and 1 × 10 ¹⁷ cm ⁻³ , respectively. . The Al composition of the n ⁺ -type AlGaN buffer layer is 10%, whereas the Al composition of the n ⁺ -type AlGaN layer and the n-type AlGaN layer is 2%.

この構造における降伏電圧は、１１０Ｖであり、図５のｎ型ＧａＮ層５０８の膜厚が同じ４５０ｎｍのときの８８Ｖ（図６参照）よりも高くなる。これは、Ａｌ組成が２％のｎ型ＡｌＧａＮ層に対するバンドギャップエネルギーがｎ型ＧａＮのバンドギャップエネルギーよりも大きいためである。 The breakdown voltage in this structure is 110 V, which is higher than 88 V (see FIG. 6) when the thickness of the n-type GaN layer 508 in FIG. 5 is the same 450 nm. This is because the band gap energy for an n-type AlGaN layer having an Al composition of 2% is larger than the band gap energy of n-type GaN.

図９に、本発明の実施例４に係るショットキーダイオードを示す。このダイオード９００は、実施例１と同様に、ＭＯＶＰＥ法を用いて、導電性のｎ型ＳｉＣ基板９０２の表面上に、３８０ｎｍ厚のｎ^＋型ＡｌＧａＮバッファ層９０４と、９００ｎｍ厚のｎ^＋型ＧａＮ層９０６と、４５０ｎｍ厚のｎ型ＧａＮ層９０８とを順次成長させて作製した。 FIG. 9 shows a Schottky diode according to Example 4 of the present invention. Similar to the first embodiment, the diode 900 is formed by using the MOVPE method on the surface of the conductive n-type SiC substrate 902 and the n ⁺ -type AlGaN buffer layer 904 having a thickness of 380 nm and the n ⁺ -type GaN having a thickness of 900 nm. A layer 906 and an n-type GaN layer 908 having a thickness of 450 nm were sequentially grown.

実施例１と同様に、導電性ｎ型ＳｉＣ基板９０２の裏面にＴｉ／Ａｕのオーミック電極９２０を形成しているが、本実施例では、図５のｐ型ＩｎＧａＮ層５１０を成長せずに、ｎ型ＧａＮ層９０８の上にＰｄ／Ａｕのショットキー電極９３０を電子ビーム蒸着により形成している。このように、Ｐｄ／Ａｕ電極は、実施例1の場合、ｐ型ＩｎＧａＮ層に対してオーミック電極となり、本実施例の場合、ｎ型ＧａＮ層に対してショットキー電極となる。また、本実施例のメサ構造の作製には、ＥＣＲエッチング法を用いた。 Similar to Example 1, the Ti / Au ohmic electrode 920 is formed on the back surface of the conductive n-type SiC substrate 902. In this example, the p-type InGaN layer 510 of FIG. A Pd / Au Schottky electrode 930 is formed on the n-type GaN layer 908 by electron beam evaporation. Thus, the Pd / Au electrode is an ohmic electrode with respect to the p-type InGaN layer in Example 1, and is a Schottky electrode with respect to the n-type GaN layer in this example. In addition, an ECR etching method was used for manufacturing the mesa structure of this example.

この構造における降伏電圧は、８５Ｖであり、実施例１で示したように、図５のｎ型ＧａＮ層５０８の膜厚が同じ４５０ｎｍのときのｐｎ接合ダイオードの降伏電圧（８８Ｖ）とほぼ等しい値が得られた。その理由は、降伏電圧の大きさは、ダイオードの種類（ｐｎ接合ダイオードまたはショットキーダイオード）に依存せず、ｎ型ＧａＮ層に依存するためである。また、順方向Ｉ−Ｖ特性から、１．０ｍΩｃｍ^２という低いオン抵抗が得られた。これは、同じ膜厚（４５０ｎｍ）のｎ型ＧａＮ層を用いたｐｎ接合ダイオードのオン抵抗（１．３ｍΩｃｍ^２）よりも若干低い。その理由は、ｐ型ＩｎＧａＮ層に起因する抵抗成分がなくなったためと考えられる。 The breakdown voltage in this structure is 85V, and as shown in Example 1, is substantially equal to the breakdown voltage (88V) of the pn junction diode when the film thickness of the n-type GaN layer 508 in FIG. was gotten. The reason is that the magnitude of the breakdown voltage does not depend on the type of diode (pn junction diode or Schottky diode) but depends on the n-type GaN layer. In addition, a low on-resistance of 1.0 mΩcm ² was obtained from the forward IV characteristics. This is slightly lower than the on-resistance (1.3 mΩcm ² ) of a pn junction diode using an n-type GaN layer having the same film thickness (450 nm). The reason is considered to be that the resistance component due to the p-type InGaN layer has disappeared.

このように、本発明によれば、ｐｎ接合ダイオードだけでなく、ショットキーダイオードにおいてもオン抵抗を低く抑えつつ、高い降伏電圧を達成することができる。 As described above, according to the present invention, not only the pn junction diode but also the Schottky diode can achieve a high breakdown voltage while keeping the on-resistance low.

図１０に、本発明の実施例５に係るｐｎ接合ダイオードを示す。このダイオード１０００は、ＭＯＶＰＥ法を用いて、導電性のｎ型ＳｉＣ基板１００２の表面上に、１９０ｎｍ厚のｎ^＋型ＡｌＧａＮ層１００４と、１００ｎｍ厚のアンドープＡｌＧａＮ層１００６と、１４０ｎｍ厚のｐ型ＩｎＧａＮ層１００８とを順次成長させて作製した。また、電子ビーム蒸着により、ｐ型ＩｎＧａＮ層１００８の上にＰｄ／Ａｕのオーミック電極１０３０を、導電性ｎ型ＳｉＣ基板１００２の裏面にはＴｉ／Ａｕのオーミック電極１０２０を形成した。 FIG. 10 shows a pn junction diode according to Example 5 of the present invention. The diode 1000 is formed by using a MOVPE method on a surface of a conductive n-type SiC substrate 1002, a 190 nm-thick n ⁺ -type AlGaN layer 1004, a 100 nm-thick undoped AlGaN layer 1006, and a 140 nm-thick p-type InGaN. A layer 1008 was sequentially grown. Also, a Pd / Au ohmic electrode 1030 was formed on the p-type InGaN layer 1008 by electron beam evaporation, and a Ti / Au ohmic electrode 1020 was formed on the back surface of the conductive n-type SiC substrate 1002.

本実施例では、ｎ^＋型ＡｌＧａＮバッファ層のＳｉ不純物ドーピング濃度は、２×１０^１９ｃｍ^−３であり、ｐ型ＩｎＧａＮ層のＭｇ不純物濃度は、４×１０^１９ｃｍ^−３である。また、ｎ^＋型ＡｌＧａＮバッファ層のＡｌ組成およびｐ型ＩｎＧａＮ層のＩｎ組成は、それぞれ、５０％および１０％であり、アンドープＡｌＧａＮ層のＡｌ組成は９０％である。なお、アンドープＡｌＧａＮ層は降伏電圧を高くする役割であるため、キャリア濃度を高くする必要はなく、Ａｌ組成の上限はない。一般に、アンドープＡｌＧａＮ層のＡｌ組成が高いほど、バンドギャップエネルギーが大きくなるので、膜厚が一定の場合には降伏電圧が高くなる。また、本実施例のメサ構造の作製には、ＥＣＲエッチング法を用いた。 In this embodiment, the Si impurity doping concentration of the n ⁺ -type AlGaN buffer layer is 2 × 10 ¹⁹ cm ⁻³ , and the Mg impurity concentration of the p-type InGaN layer is 4 × 10 ¹⁹ cm ⁻³ . The Al composition of the n ⁺ -type AlGaN buffer layer and the In composition of the p-type InGaN layer are 50% and 10%, respectively, and the Al composition of the undoped AlGaN layer is 90%. Since the undoped AlGaN layer has a role of increasing the breakdown voltage, it is not necessary to increase the carrier concentration and there is no upper limit of the Al composition. In general, the higher the Al composition of the undoped AlGaN layer, the higher the band gap energy, so that the breakdown voltage increases when the film thickness is constant. In addition, an ECR etching method was used for manufacturing the mesa structure of this example.

このｐｎ接合ダイオードの降伏電圧およびオン抵抗は、それぞれ、５２０Ｖおよび３．５ｍΩｃｍ^２であった。このように、アンドープＡｌＧａＮ層のＡｌ組成を高くすることで、オン抵抗を比較的低く保ったまま、降伏電圧を高くすることができる。オン抵抗を小さくするには、アンドープＡｌＧａＮ層にドーピングを行う必要があるが、その場合には、降伏電圧が低くなる。したがって、要求される降伏電圧およびオン抵抗に応じて、ドーピング濃度を決定する必要がある。 The breakdown voltage and on-resistance of this pn junction diode were 520 V and 3.5 mΩcm ² , respectively. Thus, by increasing the Al composition of the undoped AlGaN layer, the breakdown voltage can be increased while the on-resistance is kept relatively low. In order to reduce the on-resistance, it is necessary to dope the undoped AlGaN layer. In this case, the breakdown voltage is lowered. Therefore, it is necessary to determine the doping concentration according to the required breakdown voltage and on-resistance.

図１１に、本発明の実施例６に係るｐｎ接合ダイオードを示す。このダイオード１１００は、ＭＯＶＰＥ法を用いて、導電性のｎ型ＳｉＣ基板１１０２の表面上に、１９０ｎｍ厚のｎ^＋型ＡｌＧａＮバッファ層１１０４と、１００ｎｍ厚のアンドープＡｌＢＮ層１１０６と、１４０ｎｍ厚のｐ型ＩｎＧａＮ層１１０８とを順次成長させて作製した。また、電子ビーム蒸着により、ｐ型ＩｎＧａＮ層１１０８の上にＰｄ／Ａｕのオーミック電極１１３０を、導電性ｎ型ＳｉＣ基板１１０２の裏面にはＴｉ／Ａｕのオーミック電極１１２０を形成した。 FIG. 11 shows a pn junction diode according to Example 6 of the present invention. This diode 1100 is formed by using a MOVPE method on a surface of a conductive n-type SiC substrate 1102, an n ⁺ -type AlGaN buffer layer 1104 having a thickness of 190 nm, an undoped AlBN layer 1106 having a thickness of 100 nm, and a p-type having a thickness of 140 nm. An InGaN layer 1108 was sequentially grown. Also, a Pd / Au ohmic electrode 1130 was formed on the p-type InGaN layer 1108 by electron beam evaporation, and a Ti / Au ohmic electrode 1120 was formed on the back surface of the conductive n-type SiC substrate 1102.

本実施例では、ｎ^＋型ＡｌＧａＮバッファ層のＳｉ不純物ドーピング濃度は、２×１０^１９ｃｍ^−３であり、ｐ型ＩｎＧａＮ層のＭｇ不純物濃度は、４×１０^１９ｃｍ^−３である。また、ｎ^＋型ＡｌＧａＮバッファ層のＡｌ組成およびｐ型ＩｎＧａＮ層のＩｎ組成は、それぞれ、５０％および１０％であり、アンドープＡｌＢＮ層のＢ組成は２％である。また、本実施例のメサ構造の作製には、ＥＣＲエッチング法を用いた。 In this embodiment, the Si impurity doping concentration of the n ⁺ -type AlGaN buffer layer is 2 × 10 ¹⁹ cm ⁻³ , and the Mg impurity concentration of the p-type InGaN layer is 4 × 10 ¹⁹ cm ⁻³ . Further, the Al composition of the n ⁺ -type AlGaN buffer layer and the In composition of the p-type InGaN layer are 50% and 10%, respectively, and the B composition of the undoped AlBN layer is 2%. In addition, an ECR etching method was used for manufacturing the mesa structure of this example.

このｐｎ接合ダイオードの降伏電圧およびオン抵抗は、それぞれ、６１０Ｖおよび７．４ｍΩｃｍ^２であった。このように、アンドープＡｌＧａＮ層に代えて、アンドープＡｌＢＮ層を用いても、オン抵抗を比較的低く保ちつつ、降伏電圧を高くすることができる。 The breakdown voltage and on-resistance of this pn junction diode were 610 V and 7.4 mΩcm ² , respectively. Thus, even if an undoped AlBN layer is used instead of the undoped AlGaN layer, the breakdown voltage can be increased while keeping the on-resistance relatively low.

図１２に、本発明の実施例７に係るヘテロ接合バイポーラトランジスタ（ＨＢＴ）を示す。このトランジスタ１２００は、ＭＯＶＰＥ法を用いて、導電性のｎ型ＳｉＣ基板１２０２の表面上に、３８０ｎｍ厚のｎ^＋型ＡｌＧａＮ層１２０４と、３００ｎｍ厚のｎ^＋型ＧａＮ層１２０６と、１６００ｎｍ厚のｎ型ＧａＮコレクタ層１２０８と、３０ｎｍ厚の組成を変化させたｎ^＋型ＩｎＧａＮ層１２１０と、１００ｎｍ厚のｐ型ＩｎＧａＮベース層１２１２と、５０ｎｍ厚のｎ^＋型ＧａＮエミッタ層１２１４とを順次成長させて作製した。ｎ型およびｐ型の不純物にはそれぞれＳｉおよびＭｇを用いた。 FIG. 12 shows a heterojunction bipolar transistor (HBT) according to Embodiment 7 of the present invention. The transistor 1200 is formed by using a MOVPE method on a surface of a conductive n-type SiC substrate 1202, an n ⁺ -type AlGaN layer 1204 having a thickness of 380 nm, an n ⁺ -type GaN layer 1206 having a thickness of 300 nm, and an n-type having a thickness of 1600 nm. A n-type GaN collector layer 1208, an n ⁺ -type InGaN layer 1210 whose composition is changed to a thickness of 30 nm, a p-type InGaN base layer 1212 having a thickness of 100 nm, and an n ⁺ -type GaN emitter layer 1214 having a thickness of 50 nm are sequentially grown. Produced. Si and Mg were used for n-type and p-type impurities, respectively.

本実施例では、ｎ^＋型ＡｌＧａＮ層、ｎ^＋型ＧａＮ層、ｎ型ＧａＮコレクタ層、組成を変化させたｎ^＋型ＩｎＧａＮ層、ｎ^＋型ＧａＮエミッタ層のＳｉ不純物ドーピング濃度は、それぞれ、２×１０^１９、２×１０^１８、１×１０^１７、２×１０^１８、４×１０^１９ｃｍ^−３であり、ｐ型ＩｎＧａＮベース層のＭｇ不純物濃度は、１×１０^１９ｃｍ^−３である。また、ｎ^＋型ＡｌＧａＮバッファ層のＡｌ組成およびｐ型ＩｎＧａＮ層のＩｎ組成は、いずれも１０％である。組成を変化させたｎ^＋型ＩｎＧａＮ層においては、コレクタ側からベース側へＩｎ組成を０から１０％まで徐々に変化させている。 In this example, the Si impurity doping concentrations of the n ⁺ -type AlGaN layer, the n ⁺ -type GaN layer, the n-type GaN collector layer, the n ⁺ -type InGaN layer whose composition is changed, and the n ⁺ -type GaN emitter layer are 2 respectively. × 10 ¹⁹ , 2 × 10 ¹⁸ , 1 × 10 ¹⁷ , 2 × 10 ¹⁸ , 4 × 10 ¹⁹ cm ⁻³ , and the Mg impurity concentration of the p-type InGaN base layer is 1 × 10 ¹⁹ cm ⁻³ . Further, the Al composition of the n ⁺ -type AlGaN buffer layer and the In composition of the p-type InGaN layer are both 10%. In the n ⁺ -type InGaN layer whose composition is changed, the In composition is gradually changed from 0 to 10% from the collector side to the base side.

トランジスタを作製するためのメサ構造には、ＥＣＲエッチング法を用いた。また、電子ビーム蒸着により、ｎ型ＧａＮエミッタ層１２１４上には、Ａｌ／Ａｕオーミック電極１２４０、ｐ型ＩｎＧａＮベース層１２１２上には、Ｐｄ／Ａｕのオーミック電極１２３０、そして導電性ｎ型ＳｉＣ基板１２０２の裏面には、Ｔｉ／Ａｕのオーミック電極１２２０を形成した。なお、ｎ型ＧａＮエミッタ層の面積は、５０×３０μｍ^２である。 An ECR etching method was used for a mesa structure for manufacturing a transistor. Also, by electron beam evaporation, an Al / Au ohmic electrode 1240 is formed on the n-type GaN emitter layer 1214, a Pd / Au ohmic electrode 1230 is formed on the p-type InGaN base layer 1212, and a conductive n-type SiC substrate 1202. A Ti / Au ohmic electrode 1220 was formed on the back surface of the substrate. The n-type GaN emitter layer has an area of 50 × 30 μm ² .

図１３に、図１２のｎｐｎ型ＧａＮ／ＩｎＧａＮヘテロバイポーラトランジスタ（ＨＢＴ）のエミッタ接地Ｉ−Ｖ特性を示す。最大の電流利得は２０であり、コレクタ電流が立ち上がるオフセット電圧は約５Ｖであった。この特性は、非特許文献２に見られるＨＢＴの特性とほぼ同じである。オフセット電流が高い理由は、エッチングダメージによってベース層のオーミック接合が劣化したためである。本実施例では、非特許文献２と比べ、ｎ型ＧａＮコレクタ層の厚さが厚く、これにより、約２５０Ｖという高い降伏電圧が得られた。非特許文献２によるＨＢＴの降伏電圧は約１００Ｖなので、本発明のＨＢＴにより、トランジスタの出力（電圧×電流）を高くできるという利点がある。 FIG. 13 shows the grounded emitter IV characteristics of the npn-type GaN / InGaN heterobipolar transistor (HBT) of FIG. The maximum current gain was 20, and the offset voltage at which the collector current rises was about 5V. This characteristic is almost the same as the characteristic of HBT found in Non-Patent Document 2. The reason why the offset current is high is that the ohmic junction of the base layer has deteriorated due to etching damage. In this example, the n-type GaN collector layer was thicker than that of Non-Patent Document 2, and thus a high breakdown voltage of about 250 V was obtained. Since the breakdown voltage of the HBT according to Non-Patent Document 2 is about 100 V, the HBT of the present invention has an advantage that the output (voltage × current) of the transistor can be increased.

このように、本発明によれば、ダイオードだけでなく、ＨＢＴにおいても、高い降伏電圧を得ることができる。 Thus, according to the present invention, a high breakdown voltage can be obtained not only in a diode but also in an HBT.

以上、本発明について、いくつかの実施例について具体的に説明してきたが、本発明の原理を適用できる多くの実施可能な形態に鑑みて、ここに記載した実施例は、単に例示に過ぎず、本発明の範囲を限定するものではない。ここに例示した実施例は、本発明の趣旨から逸脱することなくその構成と詳細を変更することができる。さらに、説明のための構成要素および手順は、本発明の趣旨から逸脱することなく変更、補足、またはその順序を変えてもよい。 While the present invention has been described in detail with respect to several embodiments, the embodiments described herein are merely illustrative in view of the many possible forms to which the principles of the present invention can be applied. It does not limit the scope of the present invention. The embodiments illustrated herein can be modified in configuration and details without departing from the spirit of the present invention. Further, the illustrative components and procedures may be changed, supplemented, or changed in order without departing from the spirit of the invention.

ＳｉＣ基板上に窒化物半導体を用いて作製した従来のレーザダイオードの一例を示す図である。It is a figure which shows an example of the conventional laser diode produced using the nitride semiconductor on the SiC substrate. ＳｉＣ基板上に窒化物半導体を用いて作製した従来のｎｐｎ型トランジスタの一例を示す図である。It is a figure which shows an example of the conventional npn-type transistor produced using the nitride semiconductor on the SiC substrate. ＳｉＣ基板上に窒化物半導体を用いて作製した従来のｐｎ接合ダイオードの一例を示す図である。It is a figure which shows an example of the conventional pn junction diode produced using the nitride semiconductor on the SiC substrate. ＳｉＣ基板上に窒化物半導体を用いて作製した従来のｐｎ接合ダイオードの別の一例を示す図である。It is a figure which shows another example of the conventional pn junction diode produced using the nitride semiconductor on the SiC substrate. ＳｉＣ基板上に窒化物半導体を用いて作製した本発明の実施例１に係るｐｎ接合ダイオードの一例を示す図である。It is a figure which shows an example of the pn junction diode which concerns on Example 1 of this invention produced using the nitride semiconductor on the SiC substrate. 図５のｐｎ接合ダイオードのｎ型ＧａＮ層の厚さと降伏電圧の関係を示す図である。It is a figure which shows the relationship between the thickness of the n-type GaN layer of the pn junction diode of FIG. 5, and a breakdown voltage. ＳｉＣ基板上に窒化物半導体を用いて作製した本発明の実施例２に係るｐｎ接合ダイオードの一例を示す図である。It is a figure which shows an example of the pn junction diode which concerns on Example 2 of this invention produced using the nitride semiconductor on the SiC substrate. ＳｉＣ基板上に窒化物半導体を用いて作製した本発明の実施例３に係るｐｎ接合ダイオードの一例を示す図である。It is a figure which shows an example of the pn junction diode which concerns on Example 3 of this invention produced using the nitride semiconductor on the SiC substrate. ＳｉＣ基板上に窒化物半導体を用いて作製した本発明の実施例４に係るショットキーダイオードの一例を示す図である。It is a figure which shows an example of the Schottky diode which concerns on Example 4 of this invention produced using the nitride semiconductor on the SiC substrate. ＳｉＣ基板上に窒化物半導体を用いて作製した本発明の実施例５に係るｐｎ接合ダイオードの一例を示す図である。It is a figure which shows an example of the pn junction diode which concerns on Example 5 of this invention produced using the nitride semiconductor on the SiC substrate. ＳｉＣ基板上に窒化物半導体を用いて作製した本発明の実施例６に係るｐｎ接合ダイオードの一例を示す図である。It is a figure which shows an example of the pn junction diode based on Example 6 of this invention produced using the nitride semiconductor on the SiC substrate. ＳｉＣ基板上に窒化物半導体を用いて作製した本発明の実施例７に係るｎｐｎヘテロバイポーラトランジスタの一例を示す図である。It is a figure which shows an example of the npn hetero bipolar transistor which concerns on Example 7 of this invention produced using the nitride semiconductor on the SiC substrate. 図１２のｎｐｎヘテロバイポーラトランジスタのエミッタ接地Ｉ−Ｖ特性を示す図である。FIG. 13 is a diagram showing a grounded emitter IV characteristic of the npn heterobipolar transistor of FIG. 12.

符号の説明Explanation of symbols

１００レーザダイオード
１０２ｎ型導電性ＳｉＣ基板
１０４ｎ型ＡｌＧａＮ層
１０６ｎ型ＧａＮ層
１０８多重量子井戸層
１１０ｐ型ＡｌＧａＮ層
１１２ｐ型ＧａＮ層
１１４超格子層
１２０Ｔｉ／Ａｕオーミック層
１３０Ｐｄ／Ａｕオーミック層
２００パワートランジスタ
２０２ＳｉＣ基板
２０４ＡｌＮバッファ層
２０６ｎ^＋型ＧａＮサブコレクタ層
２０８ｎ型ＧａＮコレクタ層
２１０組成傾斜ＩｎＧａＮ層
２１２ｐ型ＩｎＧａＮベース層
２１４ｎ型ＧａＮエミッタ層
２２０Ａｌ／Ａｕオーミック電極
２３０Ｐｄ／Ａｕオーミック電極
２４０Ａｌ／Ａｕオーミック電極
３００ｐｎ接合ダイオード
３０２ｎ型ＳｉＣ基板
３０４ＡｌＮバッファ層
３０６ｎ^＋型ＧａＮ層
３０８ＡｌＢＧａＮ層
３１０ｐ型ＩｎＧａＮ層
３２０Ａｌ／Ａｕオーミック層
３３０Ｐｄ／Ａｕオーミック層
４００ｐｎ接合ダイオード
４０２ｎ型ＳｉＣ基板
４０４ＡｌＮバッファ層
４０６ｎ^＋型ＡｌＢＧａＮ層
４０８ＡｌＢＧａＮ層
４１０ｐ型ＩｎＧａＮ層
４２０Ａｌ／Ａｕオーミック電極
４３０Ｐｄ／Ａｕオーミック電極
５００ｐｎ接合ダイオード
５０２ｎ型導電性ＳｉＣ基板
５０４ｎ^＋型ＡｌＧａＮバッファ層
５０６ｎ^＋型ＧａＮ層
５０８ｎ型ＧａＮ層
５１０ｐ型ＩｎＧａＮ層
５２０Ｔｉ／Ａｕオーミック電極
５３０Ｐｄ／Ａｕオーミック電極
７００ｐｎ接合ダイオード
７０２ｎ型導電性ＳｉＣ基板
７０４ｎ^＋型ＡｌＧａＮバッファ層
７０６ｎ^＋型ＧａＮ層
７０８アンドープＧａＮ層
７１０ｐ型ＩｎＧａＮ層
７２０Ｔｉ／Ａｕオーミック電極
７３０Ｐｄ／Ａｕオーミック電極
８００ｐｎ接合ダイオード
８０２ｎ型導電性ＳｉＣ基板
８０４ｎ^＋型ＡｌＧａＮバッファ層
８０６ｎ^＋型ＡｌＧａＮ層
８０８ｎ型ＡｌＧａＮ層
８１０ｐ型ＩｎＧａＮ層
８２０Ｔｉ／Ａｕオーミック電極
８３０Ｐｄ／Ａｕオーミック電極
９００ショットキーダイオード
９０２ｎ型導電性ＳｉＣ基板
９０４ｎ^＋型ＡｌＧａＮバッファ層
９０６ｎ^＋型ＧａＮ層
９０８ｎ型ＧａＮ層
９２０Ｔｉ／Ａｕオーミック電極
９３０Ｐｄ／Ａｕオーミック電極
１０００ｐｎ接合ダイオード
１００２ｎ型導電性ＳｉＣ基板
１００４ｎ^＋型ＡｌＧａＮバッファ層
１００６アンドープＡｌＧａＮ層
１００８ｐ型ＩｎＧａＮ層
１０２０Ｔｉ／Ａｕオーミック電極
１０３０Ｐｄ／Ａｕオーミック電極
１１００ｐｎ接合ダイオード
１１０２ｎ型導電性ＳｉＣ基板
１１０４ｎ^＋型ＡｌＧａＮバッファ層
１１０６アンドープＡｌＢＮ層
１１０８ｐ型ＩｎＧａＮ層
１１２０Ｔｉ／Ａｕオーミック電極
１１３０Ｐｄ／Ａｕオーミック電極
１２００ヘテロ接合バイポーラトランジスタ
１２０２ｎ型導電性ＳｉＣ基板
１２０４ｎ^＋型ＡｌＧａＮバッファ層
１２０６ｎ^＋型ＧａＮ層
１２０８ｎ型ＧａＮコレクタ層
１２１０組成傾斜ｎ^＋型ＩｎＧａＮ層
１２１２ｐ型ＩｎＧａＮベース層
１２１４ｎ^＋型ＧａＮエミッタ層
１２２０Ｔｉ／Ａｕオーミック電極
１２３０Ｐｄ／Ａｕオーミック電極
１２４０Ａｌ／Ａｕオーミック電極
100 laser diode 102 n-type conductive SiC substrate 104 n-type AlGaN layer 106 n-type GaN layer 108 multiple quantum well layer 110 p-type AlGaN layer 112 p-type GaN layer 114 superlattice layer 120 Ti / Au ohmic layer 130 Pd / Au ohmic Layer 200 power transistor 202 SiC substrate 204 AlN buffer layer 206 n ⁺ type GaN subcollector layer 208 n type GaN collector layer 210 composition graded InGaN layer 212 p type InGaN base layer 214 n type GaN emitter layer 220 Al / Au ohmic electrode 230 Pd / Au ohmic electrode 240 Al / Au ohmic electrode 300 pn junction diode 302 n-type SiC substrate 304 AlN buffer layer 306 n ⁺ -type GaN layer 308 AlBGaN layer 310 p-type InG aN layer 320 Al / Au ohmic layer 330 Pd / Au ohmic layer 400 pn junction diode 402 n-type SiC substrate 404 AlN buffer layer 406 n ⁺ type AlBGaN layer 408 AlBGaN layer 410 p-type InGaN layer 420 Al / Au ohmic electrode 430 Pd / Au ohmic electrode 500 pn junction diode 502 n-type conductive SiC substrate 504 n ⁺ -type AlGaN buffer layer 506 n ⁺ -type GaN layer 508 n-type GaN layer 510 p-type InGaN layer 520 Ti / Au ohmic electrode 530 Pd / Au ohmic electrode 700 pn junction diode 702 n-type conductive SiC substrate 704 n ⁺ -type AlGaN buffer layer 706 n ⁺ -type GaN layer 708 undoped GaN layer 710 p-type InGaN layer 720 Ti / Au ohmic 730 Pd / Au ohmic electrode 800 pn junction diode 802 n-type conductive SiC substrate 804 n ⁺ type AlGaN buffer layer 806 n ⁺ type AlGaN layer 808 n-type AlGaN layer 810 p-type InGaN layer 820 Ti / Au ohmic electrode 830 Pd / Au ohmic electrode 900 Schottky diode 902 n-type conductive SiC substrate 904 n ⁺ -type AlGaN buffer layer 906 n ⁺ -type GaN layer 908 n-type GaN layer 920 Ti / Au ohmic electrode 930 Pd / Au ohmic electrode 1000 pn junction diode 1002 n-type conductive SiC substrate 1004 n ⁺ -type AlGaN buffer layer 1006 undoped AlGaN layer 1008 p-type InGaN layer 1020 Ti / Au ohmic electrode 1030 Pd / Au ohmic Pole 1100 pn junction diode 1102 n-type conductivity SiC substrate 1104 n ⁺ -type AlGaN buffer layer 1106 undoped AlBN layer 1108 p-type InGaN layer 1120 Ti / Au ohmic electrode 1130 Pd / Au ohmic electrode 1200 heterojunction bipolar transistor 1202 n-type conductivity SiC substrate 1204 n ⁺ type AlGaN buffer layer 1206 n ⁺ type GaN layer 1208 n type GaN collector layer 1210 composition gradient n ⁺ type InGaN layer 1212 p type InGaN base layer 1214 n ⁺ type GaN emitter layer 1220 Ti / Au ohmic electrode 1230 Pd / Au ohmic electrode 1240 Al / Au ohmic electrode

Claims

導電性のＳｉＣ基板上に作製した窒化物半導体であって、
前記ＳｉＣ基板上に形成され、前記ＳｉＣ基板と同じ導電型を有するＡｌＧａＮ層（Ａｌ組成＞０）と、
前記ＡｌＧａＮ層よりも上の層であって、前記ＡｌＧａＮ層よりも不純物濃度が低いＡｌＢＧａＮ層（Ａｌ組成≧０、Ｂ組成≧０）と
を備えたことを特徴とする窒化物半導体。 A nitride semiconductor fabricated on a conductive SiC substrate,
An AlGaN layer (Al composition> 0) formed on the SiC substrate and having the same conductivity type as the SiC substrate;
A nitride semiconductor comprising: an AlBGaN layer (Al composition ≧ 0, B composition ≧ 0) which is a layer above the AlGaN layer and has an impurity concentration lower than that of the AlGaN layer.

請求項１に記載の窒化物半導体であって、
前記ＡｌＢＧａＮ層よりも上の層であって、前記ＳｉＣ基板と異なる導電型を有するＩｎＧａＮ層（Ｉｎ組成≧０）をさらに備えたことを特徴とする窒化物半導体。 The nitride semiconductor according to claim 1,
A nitride semiconductor, further comprising an InGaN layer (In composition ≧ 0) which is a layer above the AlBGaN layer and has a conductivity type different from that of the SiC substrate.

請求項２に記載の窒化物半導体であって、
前記ＳｉＣ基板は、ｎ型の導電型であり、前記ＩｎＧａＮ層は、ｐ型の導電型であることを特徴とする窒化物半導体。 The nitride semiconductor according to claim 2, wherein
The SiC substrate is an n-type conductivity type, and the InGaN layer is a p-type conductivity type.

請求項１に記載の窒化物半導体であって、
ショットキー障壁を備えたことを特徴とする窒化物半導体。 The nitride semiconductor according to claim 1,
A nitride semiconductor comprising a Schottky barrier.

請求項１ないし４のいずれかに記載の窒化物半導体であって、
前記ＡｌＧａＮ層は、不純物濃度が１×１０^１８ｃｍ^−３以上であり、前記ＡｌＢＧａＮ層は、不純物濃度が１×１０^１８ｃｍ^−３未満であることを特徴とする窒化物半導体。 The nitride semiconductor according to any one of claims 1 to 4,
The AlGaN layer has an impurity concentration of 1 × 10 ¹⁸ cm ⁻³ or more, and the AlBGaN layer has an impurity concentration of less than 1 × 10 ¹⁸ cm ⁻³ .

請求項１ないし５のいずれかに記載の窒化物半導体であって、
前記ＡｌＢＧａＮ層は、厚さが１００ｎｍ以上であることを特徴とする窒化物半導体。 A nitride semiconductor according to any one of claims 1 to 5,
The nitride semiconductor, wherein the AlBGaN layer has a thickness of 100 nm or more.

請求項１ないし６のいずれかに記載の窒化物半導体であって、
前記ＡｌＢＧａＮ層は、アンドープ層であることを特徴とする窒化物半導体。 The nitride semiconductor according to any one of claims 1 to 6,
The nitride semiconductor, wherein the AlBGaN layer is an undoped layer.

請求項１ないし７のいずれかに記載の窒化物半導体であって、
前記ＳｉＣ基板は、裏面にオーミック電極を備えたことを特徴とする窒化物半導体。
A nitride semiconductor according to any one of claims 1 to 7,
A nitride semiconductor, wherein the SiC substrate includes an ohmic electrode on a back surface.