JP2007013078A - Ｎａｎｄフラッシュメモリ素子およびその製造方法 - Google Patents

Ｎａｎｄフラッシュメモリ素子およびその製造方法 Download PDF

Info

Publication number
JP2007013078A
JP2007013078A JP2005368369A JP2005368369A JP2007013078A JP 2007013078 A JP2007013078 A JP 2007013078A JP 2005368369 A JP2005368369 A JP 2005368369A JP 2005368369 A JP2005368369 A JP 2005368369A JP 2007013078 A JP2007013078 A JP 2007013078A
Authority
JP
Japan
Prior art keywords
selection transistor
flash memory
memory cell
nand flash
source selection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005368369A
Other languages
English (en)
Inventor
Hee Sik Park
熙 植 朴
Seong Jo Park
成 曹 朴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of JP2007013078A publication Critical patent/JP2007013078A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices

Landscapes

  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

【課題】ディスターブ特性を向上させることが可能なＮＡＮＤフラッシュメモリ素子およびその製造方法を提供すること。
【解決手段】ドレイン選択トランジスタＤＳＬ、ソース選択トランジスタＳＳＬおよびこれらの間に直列に連結されたメモリセルトランジスタが形成された半導体基板を提供する段階と、前記ソース選択トランジスタのゲート両側の半導体基板の表面内に酸化膜を形成する段階とを含む、ＮＡＮＤフラッシュメモリ素子の製造方法を提供する。
【選択図】図６

Description

本発明は、ＮＡＮＤフラッシュメモリ素子およびその製造方法に係り、特に、プログラムディスターブ(program disturb)特性を向上させるためのＮＡＮＤフラッシュメモリ素子およびその製造方法に関する。
半導体メモリ装置は、ＤＲＡＭやＳＲＡＭなどのように時間経過に伴ってデータを失ってしまう揮発性でありながらデータの入出力が速いＲＡＭ製品と、データを一度入力すればその状態を保つことはできるが、入出力の遅いＲＯＭ製品に大別される。
このようなＲＯＭ製品の中でも、電気的にデータの入出力が可能なフラッシュメモリ素子に対する需要が増加している。フラッシュメモリ素子は、回路ボードから除去しないながらも高速で電気的消去が可能な素子であって、メモリセルの構造が簡単であって単位メモリ当りの製造コストが低く且つデータを保持するためのリフレッシュ機能が不要であるという利点がある。
フラッシュメモリのセル構造は、ＮＯＲ型とＮＡＮＤ型に分類される。ところが、ＮＯＲ型は、２セル当り１つのコンタクトが必要であり、高集積化に不利であるが、セル電流が大きくて高速化に有利であるという利点を有し、ＮＡＮＤ型は、セル電流が少なくて高速化に不利であるが、多数のセルが一つのコンタクトを共有して高集積化に有利であるという利点を持つ。したがって、ＮＡＮＤ型フラッシュメモリ素子は、最近、ＭＰ３、デジタルカメラなどに使用されるなど次世代メモリ素子として脚光を浴びている。
通常のＮＡＮＤ型フラッシュセルアレイの断面図および等価回路図を図１および図２に示した。
図１および図２を参照すると、ＮＡＮＤ型フラッシュメモリセルアレイは、単位ストリングを選択するためのドレイン選択トランジスタ(Drain Selective Transistor：ＤＳＴ)とグラウンドを選択するためのソース選択トランジスタ(SourceSelective Transistor：ＳＳＴ)との間に、フローティングゲート１８とコントロールゲート２２が積層された構造のメモリセルトランジスタＭＣ１、．．．、ＭＣ１６が直列に連結されることにより、１本のストリングを構成する。
前記ストリングは、多数がビットラインＢ／Ｌ１、Ｂ／Ｌ２、．．．．に並列に連結されて一つのブロックを構成し、ブロックは、ビットラインコンタクトを中心として対称的に配置される。
前記トランジスタが行と列のマトリックス状に配列される。同一の列に配列されたドレイン選択トランジスタＤＳＴおよびソース選択トランジスタＳＳＴのゲートは、それぞれドレイン選択ラインＤＳＬおよびソース選択ラインＳＳＬと接続される。また、同一の列に配列されたメモリセルトランジスタＭＣ１、．．．、ＭＣ１６のゲートは、対応する多数のワードラインＷ／Ｌ１、．．．、Ｗ／Ｌ１６に接続される。
そして、前記ドレイン選択トランジスタＤＳＴのドレインにはビットラインＢ／Ｌが連結され、ソース選択トランジスタＳＳＴのソースには共通ソースラインＣＳＬが連結される。
前記メモリセルトランジスタＭＣ１、．．．、ＭＣ１６は、半導体基板１０上にトンネル酸化膜１６を介して形成されたフローティングゲート１８と、前記フローティングゲート１８上に層間誘電膜２０を介して形成されたコントロールゲート２２とが積層された構造で形成される。前記フローティングゲート１８は、アクティブ領域からアクティブ領域の両側に存在するフィールド領域の一部の縁部にわたって形成されることにより、隣り合ったセルトランジスタのフローティングゲート１８と隔離される。前記コントロールゲート２２は、フィールド領域を介して独立に形成されたフローティングゲート１８を含んで、隣り合ったセルトランジスタのコントロールゲート２２と連結されることにより、ワードラインを形成する。
前記選択トランジスタＤＳＴ、ＳＳＴは、データを格納するフローティングゲートが不要なトランジスタなので、セルアレイ内のフィールド領域上でバッティングコンタクト(butting contact)を介して前記フローティングゲート１８と前記コントロールゲート２２とを金属線によって連結する。したがって、前記選択トランジスタＤＳＴ、ＳＳＴは、電気的には１層のゲートを持つＭＯＳトランジスタとして動作する。
次に、上述した構造を持つＮＡＮＤフラッシュメモリ素子のプログラム動作を説明する。
選択されたメモリセルトランジスタと連結されたビットラインに０Ｖの電圧を印加し、選択されていないメモリセルトランジスタと連結されたビットラインに電源電圧Ｖｃｃを印加し、選択されたメモリセルトランジスタと連結されたワードラインにプログラム電圧Ｖｐｇｍを印加することにより、メモリセルトランジスタのチャネル領域とコントロールゲート間の高い電圧差によるＦＮ(Fowler-Nordheim)トンネリングによってチャネル領域の電子をフローティングゲート内に注入する。この際、ビットラインとグラウンドノードとの間に位置する多数のメモリセルトランジスタのうち、選択されていないメモリセルトランジスタに連結されるワードラインには、選択されたビットラインに印加されるデータ（０Ｖ）を選択メモリセルトランジスタに伝達するためのパス電圧Ｖｐａｓｓを印加する。
一方、選択されたワードラインおよび選択されていないビットラインに連結された非選択メモリセルトランジスタが受けるプログラムディスターブ(program disturb)を防止するために、非選択メモリセルトランジスタがプログラムされることを禁止しなければならない。
選択されたワードラインおよび選択されていないビットラインに連結された非選択メモリセルトランジスタのチャネル電圧Ｖｃｈを上昇(boosting)させ、非選択メモリセルトランジスタがプログラムされる現象を防止する。
図３は選択されたワードラインＷ／Ｌ１および選択されていないビットラインに連結されたストリングの状態を示す図であって、選択されたＷ／Ｌ１に連結された非選択メモリセルトランジスタのプログラムを禁止させるために、当該ストリングのチャネル電圧Ｖｃｈは、ハイレベルにブーストさせた。
この際、前記ソース選択トランジスタＳＳＴのゲートに印加される０Ｖの電圧とハイレベルにブーストされたチャネル間の電圧差によって、前記ソース選択トランジスタＳＳＴのジャンクションオーバーラップ領域で強い電場が形成されることになる。この電場によってホットキャリアが発生する。
前記ホットキャリアのうち、正孔は基板バイアスに影響されて基板側に移動し、電子は前記電場によってストリングの内部に移動する。
一方、選択されたＷ／Ｌ１に連結された非選択メモリセルトランジスタＭＣ１のゲートに印加される１６〜１８Ｖのプログラム電圧によってフローティングゲート１８の方向に強い垂直電界(vertical E-field)が形成され、この垂直電界の影響により前記ストリングの内部に移動した電子は、非選択メモリセルトランジスタＭＣ１のフローティングゲート１８に注入される。すなわち、プログラムディスターブが発生する。
図４はソース選択トランジスタＳＳＴに隣接したメモリセルトランジスタＭＣ１のディスターブ特性を示すグラフ、図５はＭＣ１を除いた残りのメモリセルトランジスタのディスターブ特性を示すグラフである。
図４および図５によれば、他のメモリセルに比べてＭＣ１のディスターブ特性がさらに悪化していることを確認することができる。
ソース選択トランジスタＳＳＴに隣接したメモリセルトランジスタＭＣ１のディスターブ特性劣化現象は、デバイスの微細化が進むほどさらに激しくなって素子の特性および信頼性を制約する。
そこで、本発明の目的は、ディスターブ特性を向上させることが可能なＮＡＮＤフラッシュメモリ素子およびその製造方法を提供することにある。
また、本発明の他の目的は、素子の特性および信頼性を向上させることにある。
上記目的を達成するために、本発明のある観点によれば、ドレイン選択トランジスタＤＳＬ、ソース選択トランジスタＳＳＬおよびこれらの間に直列に連結されたメモリセルトランジスタが形成された半導体基板を提供する段階と、前記ソース選択トランジスタのゲート両側の半導体基板の表面内に酸化膜を形成する段階とを含む、ＮＡＮＤフラッシュメモリ素子の製造方法が提供される。
また、本発明の他の観点によれば、ソース選択トランジスタ、ドレイン選択トランジスタおよびこれらの間に直列に連結されたメモリセルと、前記ソース選択トランジスタのゲート両側の前記半導体基板内に形成された酸化膜とから構成される、ＮＡＮＤフラッシュメモリ素子が提供される。
上述したように、本発明は、次の効果がある。
１）選択されたＷ／Ｌの非選択ビットラインに連結された非選択メモリセルトランジスタＭＣ１と隣接するソース選択トランジスタのジャンクションオーバーラップ領域に電場の強さを減らすことができる。よって、ホットキャリアの発生を減らすことができるので、プログラムディスターブ特性を向上させることができる。
２）プログラムディスターブ特性を向上させることができるので、素子の特性および信頼性を向上させることができる。
３）プログラムディスターブ特性を向上させることができるので、フラッシュメモリ素子のプログラム速度を向上させることができる。
４）デバイスの微細化が進むほどさらに劣化するプログラムディスターブ特性を向上させることができるので、高集積メモリセルの製造が容易になる。
以下に添付図面を参照しながら、本発明の好適な実施例を説明する。ところが、これらの実施例は様々な形に変形できるが、本発明の範囲を限定するものではない。これらの実施例は、本発明の開示を完全にし、当該技術分野における通常の知識を有する者に本発明の範疇をより完全に知らせるために提供されるものである。本発明の範囲は特許請求の範囲によって理解されるべきである。
図６は本発明の実施例に係るフラッシュメモリ素子の製造工程断面図である。
本発明に係るフラッシュメモリ素子は、図６ｃに示すように、半導体基板６０にドレイン選択トランジスタＤＳＴとソース選択トランジスタＳＳＴとの間に直列に連結されたメモリセルトランジスタＭＣ１、．．．、ＭＣ１６と、前記ソース選択トランジスタＳＳＴのゲート両側の半導体基板６０内に薄い深さに形成される酸化膜６６とから構成される。この際、前記酸化膜６６の深さは、前記ソース選択トランジスタＳＳＴのソースおよびドレイン接合６５の深さより薄くなければならない。
このようなフラッシュメモリ素子の製造のためには、まず、図６ａを参照すると、半導体基板６０に、ドレイン選択トランジスタＤＳＴとソース選択トランジスタＳＳＴとの間に直列に連結されたメモリセルトランジスタＭＣ１、．．．、ＭＣ１６を形成する。
すなわち、半導体基板６０上にトンネル酸化膜６１とフローティングゲート用導電膜６２と層間誘電膜６３を順次形成し、ドレイン選択トランジスタおよびソース選択トランジスタが形成されるべき部分の層間誘電膜６３を一部除去した後、全面にポリシリコン膜とタングステンシリサイド膜を順次蒸着してコントロールゲート膜６４を形成し、前記コントロールゲート膜６４と層間誘電膜６３とフローティングゲート用導電膜６２を選択的にエッチングしてドレイン選択トランジスタ、ソース選択トランジスタおよびメモリセルトランジスタのゲートを形成する。
その後、前記ゲートをイオン注入マスクとして全面にイオンを注入してソースおよびドレイン接合６５を形成することにより、ソース選択トランジスタＳＳＴ、ドレイン選択トランジスタＤＳＴおよびこれらの間に直列に連結されるメモリセルトランジスタＭＣ１、．．．、ＭＣ１６を形成する。
次いで、図６ｂに示すように、半導体基板６０上にフォトレジストＰＲを塗布し、露光および現像工程によって、前記ソース選択トランジスタＳＳＴが露出（オープン）するように前記フォトレジストＰＲをパターニングする。
その後、パターニングされたフォトレジストＰＲをマスクとして酸素イオンを注入する。
この際、前記酸素が半導体基板６０の表面にのみ注入できるように、低いエネルギーを用いて酸素を注入する。
その結果、図６ｃに示すように、前記ソース選択トランジスタＳＳＴのゲート両側の半導体基板６０内に薄い深さの酸化膜６６が形成される。この際、前記酸化膜６６の深さは、前記ソース選択トランジスタＳＳＴのソースおよびドレイン接合６５の深さより薄くなければならない。
このように素子を構成する場合、ソース選択トランジスタＳＳＴのゲートに印加される０Ｖの電圧とチャネル電圧Ｖｃｈ間の差があっても、前記酸化膜６６によって前記ソース選択トランジスタＳＳＴのジャンクションオーバーラップ(junction overlap region)領域に電場の強さを減らすことができる。
したがって、ＧＩＤＬの主原因であるホットキャリアの発生を抑制させることができるので、ディスターブ特性を向上させることができる。
本発明は、１６本のストリングを有するフラッシュメモリ素子の場合に限って説明したが、３２本およびそれ以上のストリングを有するフラッシュメモリ素子にも適用可能であることは当たり前である。
通常のＮＡＮＤフラッシュメモリセルアレイの垂直構造物を示す断面図である。 図１に示したＮＡＮＤフラッシュセルアレイの等価回路図である。 選択されたワードライン１（Ｗ／Ｌ１）および選択されていないビットラインに連結されたストリングの状態を示す図である。 ソース選択トランジスタ（ＳＳＴ）に隣接したメモリセルトランジスタ（ＭＣ１）のディスターブ特性を示すグラフである。 ＭＣ１を除いた残りのメモリセルトランジスタのディスターブ特性を示すグラフである。 本発明の実施例に係るフラッシュメモリ素子の製造工程断面図である。
符号の説明
６０ 半導体基板
６１ トンネル酸化膜
６２ フローティングゲート用導電膜
６３ 層間誘電膜
６４ コントロールゲート膜
６５ ソースおよびドレイン接合
６６ 酸化膜

Claims (5)

  1. ドレイン選択トランジスタ、ソース選択トランジスタおよびこれらの間に直列に連結されたメモリセルトランジスタが形成された半導体基板を提供する段階と、
    前記ソース選択トランジスタのゲート両側の半導体基板の表面内に酸化膜を形成する段階とを含むことを特徴とする、ＮＡＮＤフラッシュメモリ素子の製造方法。
  2. 前記酸化膜は、前記ソース選択トランジスタをオープンするマスクを形成し、全面に酸素イオンを注入して形成することを特徴とする、請求項１に記載のＮＡＮＤフラッシュメモリ素子の製造方法。
  3. 前記酸化膜を、前記ソース選択トランジスタのソースおよびドレイン接合より薄い深さに形成することを特徴とする、請求項１に記載のＮＡＮＤフラッシュメモリ素子の製造方法。
  4. ソース選択トランジスタ、ドレイン選択トランジスタおよびこれらの間に直列に連結されたメモリセルと、
    前記ソース選択トランジスタのゲート両側の前記半導体基板内に形成された酸化膜とから構成されることを特徴とする、ＮＡＮＤフラッシュメモリ素子。
  5. 前記酸化膜は、前記ソース選択トランジスタのソースおよびドレイン接合より薄い深さを持つことを特徴とする、請求項４に記載のＮＡＮＤフラッシュメモリ素子。
JP2005368369A 2005-06-30 2005-12-21 Ｎａｎｄフラッシュメモリ素子およびその製造方法 Pending JP2007013078A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050057921A KR100650837B1 (ko) 2005-06-30 2005-06-30 낸드 플래쉬 메모리 소자 및 그의 제조방법

Publications (1)

Publication Number Publication Date
JP2007013078A true JP2007013078A (ja) 2007-01-18

Family

ID=37590105

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005368369A Pending JP2007013078A (ja) 2005-06-30 2005-12-21 Ｎａｎｄフラッシュメモリ素子およびその製造方法

Country Status (3)

Country Link
US (2) US20070004115A1 (ja)
JP (1) JP2007013078A (ja)
KR (1) KR100650837B1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8878278B2 (en) 2012-03-21 2014-11-04 Sandisk Technologies Inc. Compact three dimensional vertical NAND and method of making thereof
KR20170004693A (ko) * 2015-07-03 2017-01-11 에스케이하이닉스 주식회사 메모리 장치의 컨트롤러 및 그 동작 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003017579A (ja) * 2000-12-05 2003-01-17 Seiko Instruments Inc 半導体装置とその製造方法
JP2003152116A (ja) * 2001-11-16 2003-05-23 Toshiba Corp 半導体記憶装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100318683B1 (ko) * 1998-12-17 2001-12-28 윤종용 산화막/질화막/산화막 유전층의 형성방법
KR100395879B1 (ko) * 2001-08-30 2003-08-25 삼성전자주식회사 얕은 트렌치 소자분리를 갖는 반도체 장치 및 그 제조방법
USPP14337P3 (en) * 2001-11-28 2003-12-02 Marvin Jarmin Crabapple tree named ‘Jarmin’

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003017579A (ja) * 2000-12-05 2003-01-17 Seiko Instruments Inc 半導体装置とその製造方法
JP2003152116A (ja) * 2001-11-16 2003-05-23 Toshiba Corp 半導体記憶装置

Also Published As

Publication number Publication date
US20070004115A1 (en) 2007-01-04
US20090179248A1 (en) 2009-07-16
KR100650837B1 (ko) 2006-11-27

Similar Documents

Publication Publication Date Title
US7773429B2 (en) Non-volatile memory device and driving method thereof
KR100264816B1 (ko) 비휘발성 메모리 장치 및 그 동작 방법
US20080001204A1 (en) Non-volatile memory device and method for fabricating the same
US6261904B1 (en) Dual bit isolation scheme for flash devices
JP2008004913A (ja) 不揮発性メモリ素子の動作方法
JP2006093695A (ja) 不揮発性メモリ素子及びその形成方法
JP2007036173A (ja) フラッシュメモリ素子およびその製造方法
JP4247762B2 (ja) フラッシュメモリ装置及びその製造方法
WO2006132903A2 (en) Non-volatile memory cells without diffusion junctions
TW201541563A (zh) 具有電荷捕捉層的非揮發性記憶體裝置及製造其之方法
JP2007234878A (ja) 半導体装置
KR20220093350A (ko) 집적 어셈블리 및 집적 어셈블리 형성 방법
US5844270A (en) Flash memory device and manufacturing method therefor
KR100379553B1 (ko) 플래쉬 메모리 셀의 어레이 및 이를 이용한 데이터프로그램방법 및 소거방법
US20070166918A1 (en) Non-volatile memory device, and manufacturing method and programming method thereof
US7611946B2 (en) Method of fabricating a non-volatile memory device
US7773423B1 (en) Low power, CMOS compatible non-volatile memory cell and related method and memory array
KR20060123856A (ko) 비휘발성 반도체 메모리 장치
KR100650837B1 (ko) 낸드 플래쉬 메모리 소자 및 그의 제조방법
US6573140B1 (en) Process for making a dual bit memory device with isolated polysilicon floating gates
US11756792B2 (en) Apparatus having integrated circuit well structures of vertical and/or retrograde profiles
KR100799040B1 (ko) 플래쉬 메모리 장치
JP2003188287A (ja) 不揮発性半導体記憶装置及びその製造方法
JP3949749B2 (ja) フラッシュメモリ装置及びその製造方法
JP2009170862A (ja) 半導体メモリ素子の接合領域及びその形成方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081114

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111108

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111110

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120410