JPH11345900A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH11345900A JPH11345900A JP10149511A JP14951198A JPH11345900A JP H11345900 A JPH11345900 A JP H11345900A JP 10149511 A JP10149511 A JP 10149511A JP 14951198 A JP14951198 A JP 14951198A JP H11345900 A JPH11345900 A JP H11345900A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- mounting
- substrate
- semiconductor chip
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8312—Aligning
- H01L2224/83136—Aligning involving guiding structures, e.g. spacers or supporting members
- H01L2224/83138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
- H01L2224/83141—Guiding structures both on and outside the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01039—Yttrium [Y]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0364—Conductor shape
- H05K2201/0373—Conductors having a fine structure, e.g. providing a plurality of contact points with a structured tool
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09372—Pads and lands
- H05K2201/09472—Recessed pad for surface mounting; Recessed electrode of component
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10954—Other details of electrical connections
- H05K2201/10992—Using different connection materials, e.g. different solders, for the same connection
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
- H05K3/3485—Applying solder paste, slurry or powder
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Wire Bonding (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
半導体装置を提供する。 【解決手段】 半導体チップ1を上面で支持するととも
に、下面にマトリックス状に配設された実装用電極と、
この実装用電極と半導体チップ1上の電極とを接続する
配線を有し、保護樹脂3により上面が封止された基板8
を備えた半導体パッケージ30において、基板8の下面
にマトリックス状に凹部9を形成し、この凹部9内に実
装用電極としてはんだバンプ4を埋め込み、実装時にお
いてはんだバンプの溶融よりも先に溶融したはんだペー
ストを凹部9内に導く、平面視において格子形状をなす
溝7をはんだバンプ4の表面部に形成する。
Description
し、特に、半導体チップの面積に近い実装面積を有する
チップサイズパッケージ(Chip Size Package)に関
する。
は、電子機器への実装に際して小型化・多ピン化の要求
がますます強くなっており、これに応えるため、2次元
にピンを配列した表面実装のパッケージング技術が盛ん
に開発されている。特に、半導体チップの面積に近いパ
ッケージの裏面にはんだボールをマトリックス状に形成
し、これによりプリント基板に直接はんだ付けするBG
Aパッケージは、低容量・低インダクタンスという電気
的特性を有するため、低コスト向きパッケージとして、
広く用いられている。
ジについて図面を参照しながら説明する。
ジの一例を備えた印刷回路板60の略示正面図である。
導体パッケージ50と印刷配線板20とを備えている。
半導体パッケージ50は、上面にリード配線(図示せ
ず)が形成されたセラミック等でなる基板58の上面の
略中央に半導体チップ1が搭載され、半導体チップの上
面に備えられた外部電極パッドがボンディングワイヤ2
によりリード配線と接続されている。基板58と半導体
チップは、上面全体が樹脂封止され、外部環境による物
理的・化学的影響から保護されている。基板58の下面
には、実装用電極であるはんだボール54がマトリック
スをなすように配設され、基板58の内部に形成された
内層配線と基板58上のリード配線とボンディングワイ
ヤを介して半導体チップ1の外部電極パッドと接続され
ている(図示せず)。
配線が設けられ、多層配線の構造を有している。上面の
金属配線の半導体パッケージ50のはんだボール54と
の接続位置には、はんだペースト6が印刷されている。
導体パッケージのはんだボール54の下に印刷配線板2
0を配置し、リフローによりはんだボールを再溶融させ
て半導体パッケージを印刷配線板20に接続させること
により、形成される。
ップサイズに近い占有面積を有する半導体パッケージを
印刷配線板に直接はんだ付けすることにより形成するこ
とができるため、前述したとおり、低容量・低インダク
タンスという電気的特性を有する上、低コスト・小型・
軽薄の印刷回路板として広く利用されている。
半導体実装について小型化・薄型化の要望がさらに強く
なっている。特に、コンピュータ機器の分野において
は、モバイルコンピュータの需要が増大するとともに、
半導体の実装体積、特に実装時の厚みをより一層縮小し
たいとの要望がますます強くなってきている。
は、占有面積はCSPの構造により十分小型化が達成さ
れているが、その厚みについて説明すると、全体の厚み
Tal lは、Ta(プリント基板5の厚み)+Tb(はん
だペースト6の厚み)+Tc(はんだボール54の厚
み)+Td(パッケージ基板58の厚み)+Te(半導
体チップ1の厚み)+Tf(半導体チップ上の樹脂3の
厚み)となっている。
占める、半導体チップ1の厚みTe、各基板5,58の
厚みTaおよびTdについては、ほぼ極限近くにまで既
に薄型化されている。
体積をこれ以上小さくことが不可能であり、さらに小さ
くするためには、印刷回路板の構造自体を変更する必要
があった。
であり、その目的は、実装時の厚みを極めて薄くするこ
とができる半導体装置を提供することにある。
り上記課題の解決を図る。即ち、本発明(請求項1)に
よれば、半導体チップと、この半導体チップを上面で支
持するとともに、下面にマトリックス状に配設された実
装用電極と、この実装用電極と上記半導体チップ上の電
極とを接続する配線を有し、保護樹脂により上面が封止
された基板を備え、上記実装用電極は、上記基板の下面
に形成された凹部内に埋め込まれたはんだバンプでなる
ことを特徴とする半導体装置が提供される。
の印刷配線板の配線上に設けられた溶融はんだペースト
を上記凹部内に導く手段を備えることが好ましい。
成された溝でなると良い。この溝は、上記はんだバンプ
の溶融前に、溶融したはんだペーストを毛細管現象によ
り上記凹部内に導く。上記溝は、平面視において格子形
状をなすとさらに良い。
て図面を参照しながら説明する。なお、以下の各図にお
いて、図4と同一の部分には同一の参照番号を付してそ
の説明を適宜省略する。本発明は、図1に示す半導体パ
ッケージ10の基板8に形成された電極パッドの構成に
その特徴がある。
の一形態を含む印刷回路板を示す略示断面図である。
の印刷配線板20と半導体パッケージ10とを備えてい
る。
体パッケージ50と同様に、上面の略中央に半導体チッ
プ1を搭載し、ボンディングワイヤ2を介して上面の周
辺部に形成されたリード配線(図示せず)が半導体チッ
プ1の上面に形成された外部電極パッド(図示せず)に
接続されたセラミック等でなる基板8を備えている。
クスをなすように凹部9が設けられている。この凹部9
の内部には、はんだ4が埋め込まれており、基板8の内
部に形成されたスルーホール(図示せず)を介して上面
のリード配線に接続されている。
部、即ち、基板8の底面付近には、深くかつ幅が狭い複
数の溝7が形成されている。この溝7の形状について図
2および図3を参照しながら説明する。
む領域の部分拡大図である。図2に示すように、溝7
は、凹部9内に形成されたはんだ4の表面部において本
実施形態では図1の断面方向に沿って7本形成されてい
る。溝7は、幅w、深さdを有するように形成され、そ
のアスペクト比(深さd/幅w)は大きく、例えば、1
以上の大きさとなっている。
の底面図である。図3に示すように、溝7は、凹部9内
に埋め込むように形成されたはんだ4の表面部に所定の
間隔をもって相互に直交するようにX方向に7本、Y方
向に7本形成され、平面視において格子形状をなすよう
に形成されている。この溝7は、例えば、溶融したはん
だ4を凹部9内に埋め込む時に、この凹部9の配置に対
応して配設された、網目形状をなす融点の高い金属突出
部を備えた金型をプレスすることにより形成する。
されたはんだ4と格子形状の溝7が有する作用について
図1を再び参照しながら説明する。
がはんだ4に対応するように位置決めして半導体パッケ
ージ10を搭載し、印刷回路板20の側から加熱するこ
とにより、凹部9内のはんだ4が再溶融する前に印刷回
路板20のはんだペースト6が先に溶融してはんだ4の
表面部に形成された溝7に進入する。溝7は、大きなア
スペクト比、例えば1以上で形成されているため、毛細
管現象が発生し、溶融したはんだペースト6が溝7の奥
深く進入していく。はんだペースト6の大部分が溝7の
中にとけ込んだ時点ではんだ4が再溶融を始め、はんだ
ペースト6が形成されていた領域のプリント基板5上の
図示しない配線に接合する。加熱の工程が終了すると、
はんだ4がプリント基板5上の配線に間隙を残すことな
く接合するので、半導体パッケージ10がプリント基板
5に密接に固着されるとともに、半導体チップ1の外部
電極パッドがボンディングワイヤ2、基板8のスルーホ
ールおよびはんだ4を介してプリント基板5の配線と接
続される。さらに、はんだペースト6が凹部9内に溶融
してはんだ4とともに固化しているので、半導体パッケ
ージ10はさらに強固にプリント基板5に固着する。
の厚みTallは、Ta(プリント基板5の厚み)+Td
(パッケージ基板8の厚み)+Te(半導体チップ1の
厚み)+Tf(半導体チップ1上の樹脂3の厚み)とな
り、従来の技術と比較してTb(はんだペースト6の厚
み)+Tc(はんだボール54の厚み)の分だけ薄くす
ることが可能になる。
ッケージ10は、底面に形成した凹部9内にはんだ4を
埋め込み、印刷配線板20のはんだペースト6をこの凹
部9内に溶融時に導くので、プリント基板5との間で間
隙を残すことなく密接に接合する。これにより、全体の
厚みが薄い印刷回路板30を提供することができる。
ペクト比が大きい溝7を平面視において格子形状をなす
ように形成しているので、印刷配線板20のはんだペー
スト6をその溶融時に毛細管現象により凹部9の奥深く
まで進入させることができる。これにより、はんだ接合
の強度をさらに強化させるので、半導体パッケージ10
をプリント基板5に安定的に固着させることができる。
したが、本発明は、上記実施の形態に限るものではな
く、その要旨を逸脱しない範囲で種々変形して適用する
ことができる。上述の実施形態では、平面視において格
子形状の溝7を形成した場合について説明したが、この
形状に限ることなく、大きなアスペクト比を有するもの
であれば、他の形状でも、毛細管現象によりはんだペー
スト6を凹部9内に導くことができる。
果を奏する。即ち、本発明にかかる半導体装置によれ
ば、基板の下面に形成された凹部内に埋め込まれたはん
だバンプでなる実装用電極を備えているので、実装時に
はんだペーストのみの間隙で印刷配線板と接合する半導
体パッケージが提供される。これにより、従来基板下面
に配置されたはんだボール分の厚みが解消するので、実
装時の厚みを極めて薄くすることができる。
融はんだペーストを上記凹部内に導く手段を上記基板が
備えている場合は、実装時に間隙を残すことなく印刷回
路板と接合する半導体パッケージが提供される。これに
より、実装時の厚みをさらに薄くすることができる。
された溝でなる場合は、上記はんだの溶融前に印刷回路
板の溶融はんだペーストが毛細管現象により、上記凹部
内に進入するので、上記効果に加え、接合強度の強い半
導体パッケージが提供される。
をなす場合は、溶融はんだペーストを確実に上記凹部内
に導くので、実装時の厚みを極限まで薄くできる上、さ
らに接合強度の強い半導体パッケージが提供される。
む印刷回路板を示す略示断面図である。
拡大図である。
えた印刷回路板の略示正面図である。
Claims (4)
- 【請求項1】半導体チップと、 前記半導体チップを上面で支持するとともに、下面にマ
トリックス状に配設された実装用電極と、前記半導体チ
ップ上の電極と前記実装用電極とを接続する配線を有
し、保護樹脂により上面が封止された基板を備え、 前記実装用電極は、前記基板の下面に形成された凹部内
に埋め込まれたはんだバンプでなることを特徴とする半
導体装置。 - 【請求項2】前記基板は、印刷配線板との実装時に、こ
の印刷配線板の配線上に設けられた溶融はんだペースト
を前記凹部内に導く手段を備えたことを特徴とする請求
項1に記載の半導体装置。 - 【請求項3】前記手段は、前記はんだバンプの表面に形
成された溝でなり、前記はんだバンプの溶融前に、溶融
したはんだペーストを前記凹部内に導くことを特徴とす
る請求項2に記載の半導体装置。 - 【請求項4】前記溝は、平面視において格子形状をなす
ことを特徴とする請求項3に記載の半導体装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14951198A JP3834424B2 (ja) | 1998-05-29 | 1998-05-29 | 半導体装置 |
US09/322,741 US6111309A (en) | 1998-05-29 | 1999-05-28 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14951198A JP3834424B2 (ja) | 1998-05-29 | 1998-05-29 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11345900A true JPH11345900A (ja) | 1999-12-14 |
JP3834424B2 JP3834424B2 (ja) | 2006-10-18 |
Family
ID=15476750
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP14951198A Expired - Fee Related JP3834424B2 (ja) | 1998-05-29 | 1998-05-29 | 半導体装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US6111309A (ja) |
JP (1) | JP3834424B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2002013268A2 (de) * | 2000-08-03 | 2002-02-14 | Robert Bosch Gmbh | Baugruppe, insbesondere wafer-baugruppe |
JP2003534662A (ja) * | 2000-05-26 | 2003-11-18 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング | 表面金属被覆を備える半導体構成エレメント |
KR100444163B1 (ko) * | 2001-12-27 | 2004-08-11 | 동부전자 주식회사 | 솔더조인트 강성 보강장치 |
US7271084B2 (en) | 2003-01-10 | 2007-09-18 | Samsung Electronics Co., Ltd. | Reinforced solder bump structure and method for forming a reinforced solder bump |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6326701B1 (en) * | 1999-02-24 | 2001-12-04 | Sanyo Electric Co., Ltd. | Chip size package and manufacturing method thereof |
DE10145348C1 (de) * | 2001-09-14 | 2003-03-27 | Siemens Dematic Ag | Zwischenträger für elektronische Bauelemente und Verfahren zur Lötkontaktierung eines derartigen Zwischenträgers |
US7719391B2 (en) * | 2006-06-21 | 2010-05-18 | Cobham Defense Electronic Systems Corporation | Dielectric resonator circuits |
CN107481987B (zh) * | 2017-06-30 | 2019-12-06 | 华为技术有限公司 | 一种集成电子装置、集成电子装置的生产方法及电子设备 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5550408A (en) * | 1992-11-18 | 1996-08-27 | Matsushita Electronics Corporation | Semiconductor device |
KR0171438B1 (ko) * | 1993-09-29 | 1999-10-15 | 모리시따 요오이찌 | 반도체 장치를 회로 기판상에 장착하는 방법 및 반도체 장치가 장착된 회로 기판 |
JP3176542B2 (ja) * | 1995-10-25 | 2001-06-18 | シャープ株式会社 | 半導体装置及びその製造方法 |
JPH09260552A (ja) * | 1996-03-22 | 1997-10-03 | Nec Corp | 半導体チップの実装構造 |
US5894167A (en) * | 1996-05-08 | 1999-04-13 | Micron Technology, Inc. | Encapsulant dam standoff for shell-enclosed die assemblies |
-
1998
- 1998-05-29 JP JP14951198A patent/JP3834424B2/ja not_active Expired - Fee Related
-
1999
- 1999-05-28 US US09/322,741 patent/US6111309A/en not_active Expired - Fee Related
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003534662A (ja) * | 2000-05-26 | 2003-11-18 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング | 表面金属被覆を備える半導体構成エレメント |
WO2002013268A2 (de) * | 2000-08-03 | 2002-02-14 | Robert Bosch Gmbh | Baugruppe, insbesondere wafer-baugruppe |
WO2002013268A3 (de) * | 2000-08-03 | 2002-09-12 | Bosch Gmbh Robert | Baugruppe, insbesondere wafer-baugruppe |
KR100444163B1 (ko) * | 2001-12-27 | 2004-08-11 | 동부전자 주식회사 | 솔더조인트 강성 보강장치 |
US7271084B2 (en) | 2003-01-10 | 2007-09-18 | Samsung Electronics Co., Ltd. | Reinforced solder bump structure and method for forming a reinforced solder bump |
Also Published As
Publication number | Publication date |
---|---|
US6111309A (en) | 2000-08-29 |
JP3834424B2 (ja) | 2006-10-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100698526B1 (ko) | 방열층을 갖는 배선기판 및 그를 이용한 반도체 패키지 | |
US6984889B2 (en) | Semiconductor device | |
US6518666B1 (en) | Circuit board reducing a warp and a method of mounting an integrated circuit chip | |
US20020089050A1 (en) | Semiconductor device | |
JPH09330996A (ja) | 電子パッケージ | |
JPH10200012A (ja) | ボールグリッドアレイ半導体のパッケージ及び製造方法 | |
US20020031865A1 (en) | Method for fabricating a dual-chip package and package formed | |
US5841198A (en) | Ball grid array package employing solid core solder balls | |
US6501160B1 (en) | Semiconductor device and a method of manufacturing the same and a mount structure | |
JP3834424B2 (ja) | 半導体装置 | |
JPH0883865A (ja) | 樹脂封止型半導体装置 | |
JP3695458B2 (ja) | 半導体装置、回路基板並びに電子機器 | |
JP3847602B2 (ja) | 積層型半導体装置及びその製造方法並びに半導体装置搭載マザーボード及び半導体装置搭載マザーボードの製造方法 | |
JP2003023243A (ja) | 配線基板 | |
JP2891426B2 (ja) | 半導体装置 | |
JP4038021B2 (ja) | 半導体装置の製造方法 | |
KR19980025624A (ko) | 볼 그리드 어레이 반도체 패키지 | |
JPH10189863A (ja) | 実装用基板 | |
JPH08172144A (ja) | 半導体装置及びその製造方法 | |
JP3563170B2 (ja) | 半導体装置の製造方法 | |
JP2001267452A (ja) | 半導体装置 | |
US6734041B2 (en) | Semiconductor chip module and method for manufacturing the same | |
JP4828997B2 (ja) | 半導体パッケージおよびその実装方法、ならびにその半導体パッケージに使用する絶縁配線基板およびその製造方法 | |
KR100230919B1 (ko) | 반도체 패키지 | |
JP2841825B2 (ja) | 混成集積回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040607 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040607 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051104 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051206 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060203 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060407 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060601 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060714 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060724 |
|
LAPS | Cancellation because of no payment of annual fees |