JP2006526072A - 結晶性Ｓｉ層形成基板の製造方法、結晶性Ｓｉ層形成基板及び結晶性Ｓｉデバイス - Google Patents

結晶性Ｓｉ層形成基板の製造方法、結晶性Ｓｉ層形成基板及び結晶性Ｓｉデバイス Download PDF

Info

Publication number
JP2006526072A
JP2006526072A JP2006507707A JP2006507707A JP2006526072A JP 2006526072 A JP2006526072 A JP 2006526072A JP 2006507707 A JP2006507707 A JP 2006507707A JP 2006507707 A JP2006507707 A JP 2006507707A JP 2006526072 A JP2006526072 A JP 2006526072A
Authority
JP
Japan
Prior art keywords
crystalline
layer
laser
substrate
amorphous
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006507707A
Other languages
English (en)
Inventor
康 荒木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Holdings Corp
Original Assignee
Fuji Photo Film Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Photo Film Co Ltd filed Critical Fuji Photo Film Co Ltd
Publication of JP2006526072A publication Critical patent/JP2006526072A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Organic Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Ceramic Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Inorganic Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Chemical Vapour Deposition (AREA)
  • Recrystallisation Techniques (AREA)
  • Laminated Bodies (AREA)

Abstract

プラスチック基板上にアモルファスSi層を形成し、前記アモルファスSi層をレーザ照射により結晶化して得られる結晶性Si層形成基板の製造方法において、前記レーザの発振波長の光に対する前記プラスチック基板の透過率が30〜100％であることを特徴とする方法。

Description

本発明は結晶性Si層形成基板の製造方法、その方法により製造されたSi層形成基板、及びSi層形成基板を有する結晶性Siデバイスに関する。
ガラス板上に形成したアモルファスSi層をエキシマレーザ照射や固体レーザ照射により結晶化してなる結晶性Siデバイスは、近年その性能を飛躍的に向上させている。結晶性Siデバイスは例えば液晶ディスプレイやその周辺駆動回路を構成し、画素中に１ビットSRAMを組み込むことが可能となっている。ガラス板上に形成したアモルファスSi層の厚さ、照射レーザビームのエネルギー及びオーバーラップ率等の条件を最適化することにより、結晶性Siデバイスの高性能化が図られている。
また可撓性表示装置の要求から、ガラス板の代わりにプラスチックフィルム上に結晶性Siを形成することも提案されている。例えば特開2002-221707号（特許文献１）は、PESフィルム上にスパッタリング法、蒸着法、CVD法等によりSiO2層を形成し、エキシマレーザを照射することにより結晶性Siを形成してなる薄膜積層デバイスを提案している。しかしながら、Siの結晶性を高めるために、オーバーラップ率を99％と高くして、ガラス板に対するのと同じ周波数でプラスチックフィルム上のSiO2層にレーザビームを照射すると、ほとんどのプラスチックフィルム基板が損傷することが分かった。レーザ周波数を低くして照射するとプラスチックフィルム基板の損傷の問題は解消できるが、生産効率が大幅に低下し、生産がコスト的に見合わないという問題が生じる。
特開2002-221707号公報
本発明の目的は、高性能の結晶性Si形成基板を効率良く製造する方法、かかる方法により得られた結晶性Si形成基板、及びかかる結晶性Si形成基板を用いた結晶性Siデバイスを提供することである。
上記目的に鑑み鋭意研究の結果、本発明者は、(1) プラスチック基板上に形成したアモルファスSi層にレーザを照射して結晶化する場合、高性能結晶性Siデバイスに用いるアモルファスSi層の厚さではレーザ光が容易にアモルファスSi層を透過すること、(2) 透過した光がプラスチック基板に吸収され、それにより発生した熱でプラスチック基板が損傷し、結晶性Siデバイスの性能を大きく低下させること、(3) レーザ発振波長における光透過率が30％以上のプラスチック基板を使用すると、アモルファスSi層を透過したレーザ光によるプラスチック基板の損傷が防止され、高性能結晶性Siデバイスが高い生産効率で得られることを発見し、本発明に想到した。
プラスチック基板上で高品質の結晶性Siを得るには、非常に短時間のパルスで大エネルギーを出力するレーザにより結晶化するのが好ましい。このような目的に使用するレーザの発振波長は好ましくは450 nm以下、より好ましくは310 nm以下、最も好ましくは250 nm以下である。しかし、普通のプラスチック基板はそのようなレーザ光に対する透過率が低いか、レーザ光を透過させても耐熱性が非常に低いために劣化する。
本発明者は、非晶性ポリオレフィン及びポリエーテルスルホンのようにレーザ発振波長における光透過率が30〜100％のプラスチック基板を使用すると、損傷を受けることなくアモルファスSiを結晶化できることを発見した。プラスチック基板のレーザ光に対する透過率は好ましくは50〜100％であり、より好ましくは70〜100％、さらに好ましくは80〜100％、最も好ましくは90〜100％である。
本発明の目的は、以下の手段により達成された。
(1) プラスチック基板上にアモルファスSi層を形成し、前記アモルファスSi層をレーザ照射により結晶化することを特徴とする結晶性Si層形成基板の製造方法において、前記レーザの発振波長の光に対する前記プラスチック基板の透過率が30〜100％であることを特徴とする結晶性Si層形成基板の製造方法。
(2) 前記プラスチック基板の光透過率が50〜100％であることを特徴とする (1)に記載の結晶性Si層形成基板の製造方法。
(3) 前記アモルファスSi層の厚さが１〜2000 nmであることを特徴とする(1)又は(2)に記載の結晶性Si層形成基板の製造方法。
(4) 前記レーザの発振波長が140〜450 nmであることを特徴とする(1)〜(3)のいずれかに記載の結晶性Si層形成基板の製造方法。
(5) 前記レーザ照射が1p秒〜１m秒のパルスレーザ照射であることを特徴とする(1)〜(4)のいずれかに記載の結晶性Si層形成基板の製造方法。
(6) 一回の走査におけるレーザのエネルギー密度が100〜500 mJ／cm2であることを特徴とする(1)〜(5)のいずれかに記載の結晶性Si層形成基板の製造方法。
(7) 前記レーザ照射のオーバーラップ率が80〜100％であることを特徴とする(1)〜(6)のいずれかに記載の結晶性Si層形成基板の製造方法。
(8) 前記レーザが１〜1000 Hzの周波数を有するパルスレーザであることを特徴とする(1)〜(7)のいずれかに記載の結晶性Si層形成基板の製造方法。
(9) 前記レーザがエキシマレーザであることを特徴とする(1)〜(8)のいずれかに記載の結晶性Si層形成基板の製造方法。
(10) 前記レーザがXeClエキシマレーザであることを特徴とする(1)〜(9)のいずれかに記載の結晶性Si層形成基板の製造方法。
(11) 前記レーザがKrFエキシマレーザであることを特徴とする(1)〜(10)のいずれかに記載の結晶性Si層形成基板の製造方法。
(12) 前記プラスチック基板が非晶性ポリオレフィン又はポリエーテルスルホンからなることを特徴とする(1)〜(11)のいずれかに記載の結晶性Si層形成基板の製造方法。
(13) 前記プラスチック基板が、下記一般式(1)：
Figure 2006526072
又は下記一般式(2)：
Figure 2006526072
（一般式(1)及び一般式(2)中、R1及びR2はそれぞれ独立に水素原子、非極性基、ハロゲン原子、水酸基、エステル基、アルコキシ基、シアノ基、アミド基、イミド基又はシリル基を表し、nは１〜100000の整数を表し、ただし非置換飽和単環の炭化水素５員環を含まない限り、R1及びR2は互いに連結して単環又は多環を形成していてもよい。）で表されるシクロオレフィン重合体を含むことを特徴とする(1)〜(12)のいずれかに記載の結晶性Si層形成基板の製造方法。
(14) (1)〜(13)のいずれかに記載の方法で製造した結晶性Si層形成基板。
(15) 前記プラスチック基板の少なくとも片面に厚さ10 nm〜10μmの絶縁薄膜を有することを特徴とする(14)に記載の結晶性Si層形成基板。
(16) (14)または(15)に記載の基板を用いた結晶性Siデバイス。
上記の通り、本発明の結晶性Si層形成基板の製造方法は、レーザ発振波長の光に対し透過率が30〜100％のプラスチック基板を用いるので、高性能の結晶性Siデバイスを高い生産効率で作製することが可能である。
[1] 結晶性Si層形成基板
本発明の結晶性Si層形成基板に用いるプラスチック基板は、照射するレーザの発振波長の光に対する透過率が30％以上であれば特に限定されない。プラスチック基板の好ましい材料としては、ポリエーテルスルホン，ポリフェニレンスルホン等のポリスルフォン類；ポリフェニレンスルファイド；ポリエチレン，ポリプロピレン，ポリブテン，塩素化ポリエチレン，ポリメチルペンテン，ノルボルネン樹脂等の結晶性又は非晶性ポリオレフィン類；ポリエチレンテレフタレート，ポリブチレンテレフタレート，ポリエチレンナフタレート，ジアリルフタレート等のポリエステル類；ポリカーボネート；ポリメチルメタクリレート，ポリアクリロニトリル等のアクリル樹脂類；エチレン塩化ビニルコポリマー，エチレン酢酸ビニルコポリマー，ポリ塩化ビニル，ポリ塩化ビニリデン，ポリビニルエーテル，ポリ酢酸ビニル，ポリビニルアルコール，エチレンビニルアルコール重合体，ポリビニルフェノール、ポリビニルブチラール等のビニル重合体及び共重合体類；ポリアミド；ポリアミドイミド，ポリエーテルイミド、ポリアミノビスマレインイミド等のポリイミド類；ポリエーテルエーテルケトン，ポリフェニレンエーテル等のポリエーテル類；ポリスチレン，ポリメチルスチレン等のスチレン樹脂類；フッ素樹脂；シリコーン樹脂；ポリトリアジン；ポリアセタール；酢酸セルロース，セロファン，硝酸セルロース等のセルロースプラスチック；ABS樹脂；ABS／PVCアロイ；SAN樹脂；AES樹脂；AAS樹脂；ポリアリルアミン；石油樹脂；ポリブタジエン；熱可塑性エラストマー；熱可塑性ポリウレタン；エポキシ樹脂，フェノール樹脂，尿素樹脂，メラミン樹脂，フラン樹脂，グアナミン樹脂，ケトン樹脂（ポリシクロヘキサノン）等の熱硬化性樹脂類等が挙げられる。
中でもポリエーテルスルホン、ノルボルネン樹脂等の非晶性ポリオレフィンが好ましい。特に好ましい非晶性ポリオレフィンは下記一般式(1) 又は(2) で表されるシクロオレフィン重合体である。
Figure 2006526072
Figure 2006526072
一般式(1)及び一般式(2)中、R1及びR2はそれぞれ独立に水素原子、非極性基、ハロゲン原子、水酸基、エステル基、アルコキシ基、シアノ基、アミド基、イミド基又はシリル基を表し、nは１〜100000の整数を表し、置換飽和単環の炭化水素５員環を含まない限り、R1及びR2は互いに連結して単環又は多環を形成していてもよい。非極性基は炭化水素基（脂肪族炭化水素基、芳香族炭化水素基等）等が好ましい。このような構造を有するシクロオレフィン重合体の幾つかはノルボルネン樹脂と呼ばれる。
結晶性Si層を形成するプラスチック基板は、発振波長が140〜450 nmのレーザ光に対し30〜100％の透過率を有する。レーザ光に対する透過率は好ましくは50〜100％、より好ましくは70〜100％、さらに好ましくは80〜100％、最も好ましくは90〜100％である。
プラスチック基板の少なくとも片面に厚さ10 nm〜10μｍの絶縁薄膜が形成されているのが好ましい。これによりレーザ照射時にアモルファスSi層で発生した熱がプラスチック基板に伝導するのを遅くすることができる。絶縁薄膜の厚さはより好ましくは100 nm〜10μｍ、さらに好ましくは、100 nm〜1μｍ、最も好ましくは100 nｍ〜800 nｍ、特に300 nｍ〜600 nｍである。プラスチック基板上に形成する絶縁薄膜は特に限定されないが、SiO2、Si3N4、Al2O3、AlN、Ta2O5、TiO2等の無機薄膜が好ましい。
結晶性Si層形成基板はプラスチック基板に形成されたアモルファスSi層をレーザ照射により結晶化して得られる。アモルファスSi層の厚さは、好ましくは１nm〜10μmであり、より好ましくは10 nm〜1000 nmであり、さらに好ましくは10 nm〜80 nmであり、最も好ましくは10 nm〜50 nmであり、特に20 nm〜50 nmである。アモルファスSi層は薄い程結晶性の良いSiが得られるとともに光透過率が大きくなるので、本発明の効果が増大する。
[2] 結晶性Si層形成基板の製造方法
プラスチック基板上にアモルファスSi層を形成する方法は特に限定されない。
好ましい例としてはスパッタ法、反応性スパッタ法、電子ビーム蒸着法、熱CVD法、プラズマCVD法、プラズマエンハスメントCVD法、CATCVD法、レーザCVD法等が挙げられる。
形成したアモルファスSi層をレーザにより結晶化する。レーザによる結晶化はレーザビームをどのような光学系で投影するかによって結晶性が異なる。Siの結晶性を高めることができればどのような光学系を用いてもよいが、スポットビーム光学系、スポットビーム光学系をガルバノミラーにより走査する光学系、ラインビーム光学系等を好ましく用いることができる。特に短軸を10μｍ以下の微細なラインビームに加工したラインビーム光学系によりSiの結晶性を高めるのが好ましい。
Siの結晶化のためにNi等の触媒を用いることも好ましい。この場合の触媒はNiに限られず、Au、Pt、Al、Ge、Ga、In、Ti、Pb、Sn、Bi、Zn、Cd、Hg、Cu、Ag、Pd、Co、Rh、Ir、Fe、Ru、Mn、Re、Cr、Mo、W、V，Nb、Ta、Zr、Hf、Sc、Y，Mg、Ca、Sr、Ba、Ra、Li、Na、K、Rb、Cs、Fr等も好ましく用いることができる。また結晶化時に所望の場所だけマスクを設置したり、局所的な結晶化法を用いるのも好ましい。
レーザ照射においては、レーザの発振波長が140〜450 nmであるのが好ましい。発振レーザが短波長であれば、アモルファスSiの吸収係数が大きくなり基板まで到達するレーザ光が低下するからである。レーザの発振波長はより好ましくは140〜400 nmであり、さらに好ましくは140〜310 nmであり、特に好ましくは140〜250 nmである。
短時間にエネルギーを集中した方が基板損傷が少ないため、照射するレーザをパルスレーザとするのが好ましい。パルスレーザのパルス幅は好ましくは1p秒〜１m秒であり、より好ましくは1 n秒〜１μ秒であり、さらに好ましくは1 n秒〜100 n秒であり、特に好ましくは5 n秒〜30 n秒である。
パルスレーザの周波数は１Hz以上であるのが好ましい。パルス周波数を上げると、生産効率は向上するが、通常の基板では損傷が起きやすくなる。しかし、本発明の結晶性Si層形成基板はこのような損傷を効果的に防止することができる。パルスレーザの周波数はより好ましくは10 Hz以上、さらに好ましくは50 Hz以上、さらに好ましくは100 Hz以上、最も好ましくは300 Hz以上、特に１kHz以上である。パルスレーザの周波数は高い程好ましいが、その上限は約100 MHzであるのが好ましい。
大面積の基板の表面を照射するために、レーザビーム（パルス状であってもなくても良い）を基板上で走査する。一回の走査におけるレーザビームのエネルギー密度は100〜500 mJ／cm2であるのが好ましく、200〜400 mJ／cm2であるのがより好ましい。レーザビームの走査域は部分的に重複させるのが好ましい。レーザビームを照射域を部分的に重複させながら複数回走査する場合、一回の走査によるレーザビームの照射面積に対するレーザビームの重複照射面積の割合を、オーバーラップ率という。レーザビーム照射のオーバーラップ率は好ましくは80％以上であり、より好ましくは90％以上であり、さらに好ましくは95％以上であり、特に好ましくは99％以上である。
レーザの種類は特に限定されず、エキシマレーザ、フラッシュランプ励起のYAGレーザ、LD励起のYAGレーザ、大出力LDレーザ、CO2レーザ、チタンサファイヤ−フェムト秒レーザ等を好ましく用いることができる。中でも特にエキシマレーザ、大出力YAGレーザ及びその高調波が好ましい。最近急速に発達しているレーザダイオード、フェムト秒大出力YAGレーザ等も好ましく用いることができる。
エキシマレーザは、エキシマを形成する種類によりいくつかのものが存在する。エキシマレーザの好ましい例としてはArF、KrF、XeF、ArCl、KrCl、XeCl、KrBr、XeBr、Xe2、Kr2、Ar2、ArO、KrO、XeO、Kr2F、Xe2Cl、HgCl、HgBr、HgI等が挙げられる。中でもより好ましくはXeCl及びKrFであり、特に好ましくはKrFである。
基板上に形成した結晶性Si層に所望のパターニングを行う。パターニングの方法は特に限定されないが、通常のアライナーやステッパーを用いたリソグラフィーシステムで行うのが好ましい。通常の紫外線露光式リソグラフィーシステムの他に、電子ビームリソグラフィー、EUVリソグラフィー、X線リソグラフィー等も好ましい。またリソグラフィー以外に印刷法、転写法等を用いるのも好ましい。パターニングは上記のように結晶性Si層に対して行う場合に限られず、まずアモルファスSi層に所望のパターニングを行い、その後レーザアニーリング等により結晶性Si層に変化させても良い。
Siのパターニングにはエッチングが好ましく、特にドライエッチングが好ましい。ドライエッチングは特に限定されず、CF4、SF6、NF3、CBrF3、CCl4、SiCl4、PCl3、BCl3、Cl2、HCl等を好ましく用いることができる。中でも特にCF4ガスによるドライエッチングが好ましい。もちろんドライエッチングだけでなく、ウェットエッチングを用いてもよい。その際に用いるエッチャントとしては硝酸、フッ酸、塩酸、酢酸、リン酸、硫酸、これらの混酸等が挙げられる。Siのエッチャントとして作用すれば、これらをどのような組み合わせ又は混合比で調液してもよいが、特に氷酢酸、硝酸及びフッ酸による混酸、又は硝酸及びフッ酸による混酸が好ましい。Siを溶解するエッチャントはアルカリ性溶液でもよい。アルカリエッチャントは特に限定されず、KOH、NaOH、Ca(OH)2等を好ましく用いることができる。エッチングの際にはエッチャントに適したレジストを選択するのが好ましい。
結晶性Siにドーパントを添加してもよい。好ましいドーパントしては、P、B、As、Sb、Ga、In、N、Bi、Ti、Al等が挙げられるが、抵抗率の調整以外の理由で、H、O、C、Ge等の他の元素をドーピング（添加）してもよい。
結晶性Siに対する上記ドーパントの添加量は特に限定されない。好ましくは１×1010〜５×1022 atom／cm3であり、より好ましくは１×1014〜５×1021atom／cm3である。ドーピングにはイオン注入法が精密な制御のため好ましいが、固相拡散法、液相拡散法、気相拡散法等のドーピング方法を用いても良い。ドーパントのドライビング方式も特に限定されないが、レーザ照射によるドライビングが特に好ましい。もちろん熱を加えることによるドライビングも使用可能である。
[3] 結晶性Siデバイス
本発明の結晶性Siデバイスは、上記結晶性Si層形成基板を使用するものであれば特に限定されない。本発明の結晶性Siデバイスは、例えば、ダイオード、トランジスタ、サイリスタ、キャパシタ、抵抗素子、光機能素子等の基本素子を構成することができる。ダイオードは好ましくはダブルベースダイオード、ガンダイオード、インパットダイオード、エサキダイオード等である。サイリスタは好ましくは逆阻止二端子pnpnスイッチ、逆阻止三端子サイリスタ、ゲートターンオフ(GTO)サイリスタ、逆導通二端子サイリスタ、逆導通三端子RCT、双方向DIAC、双方向TRIAC、逆阻止二端子LASCR、逆阻止三端子LASCR等である。トランジスタは、バイポーラトランジスタやFETが好ましく、FETではMOSFETが好ましい。通常のMOSFETに加えて、不揮発性のMOSFETメモリであるフローティングゲート型不揮発性MOSFETメモリ、強誘電性MOSFETメモリ、接合形FET、ショットキーゲートFET、静電誘導形トランジスタ等も好ましい。光機能素子は好ましくはフォトダイオード、アバランシェフォトダイオード、フォトトランジスタ等である。
上記基本素子を用いて順序回路、組合せ回路、論理回路等用の基本論理ゲートを構成することができる。基本論理ゲートとしては、NOTゲート、ANDゲート、ORゲート、NANDゲート、NORゲート等が挙げられる。論理回路としては順序回路や組合せ回路を含むものもある。組合せ回路としては、AND-OR、OR-AND、NAND、NOR、AND-exclusive OR、ROM、PLA等が挙げられる。これらの形式の組合せ回路により加算回路を形成することができる。加算回路としては、二進加算回路、10進加算回路、補数器、減算回路、キャリールックアヘッド高速加算回路、キャリースキップ高速加算回路、キャリーディテクション高速加算回路、キャリーセーブ高速加算回路、コンディショナル加算回路等が挙げられる。また上記基本素子を用いて、並列式コンパレータ、直列式コンパレータ等のコンパレータ、エンコーダ、デコーダ、符号変換回路、マルチプレクサ等を構成することもできる。
順序回路は同期式でも非同期式でもよいが、同期式の方が好ましい。順序回路としては特にフリップフロップが好ましい。フリップフロップのトリガはエッジトリガでもマスタースレーブでもよい。フリップフロップの好ましい例としては、JKフリップフロップ、SRフリップフロップ、Tフリップフロップ、Dフリップフロップ等が挙げられる。
上記基本素子はまた、２進カウンタ、2n進カウンタ、10進カウンタ、10 n進カウンタ、リングカウンタ等のカウンタ、スタティックRAM、ダイナミックRAM、マスクROM、PROM、EPROM、EEPROM、強誘電性メモリ、連想メモリ、CCDメモリ等のメモリ回路、高利得増幅回路、出力回路、バイアス回路、レベルシフト回路、負帰還増幅回路、演算増幅回路等も構成することができる。演算増幅回路は種々の線形回路や非線形回路を構築できる。演算増幅回路の好ましい例としては、逆相又は正相定数倍増幅回路、加減算回路、微積分回路、負性インピーダンス変換器、一般化インピーダンス変換器等が挙げられる。
[4] 結晶性Siデバイスの製造方法
本発明の結晶性Siデバイスの製造方法を、特に好ましいセルフアライメント式トップゲート型薄膜トランジスタを例にとって説明する。もちろん本発明はこの例に限定されるものではなく、ノンアライメント式トップゲート型薄膜トランジスタ及びボトムゲート型薄膜トランジスタの他、上述の様々な基本素子に対しても適用できる。
セルフアライメント方式のトップゲート型薄膜トランジスタを作製する場合、最初にプラスチック基板上にアモルファスSi層を製膜するが、予めプラスチック基板上にSiO2、Si3N4、Al2O3等の無機絶縁薄膜、又はポリイミド等の有機絶縁薄膜を形成しておくのも好ましい。プラスチック基板又はその上に形成された絶縁膜上に、例えばスパッタ法、反応性スパッタ法、電子ビーム蒸着法、熱CVD法、プラズマCVD法、プラズマエンハスメントCVD法、CATCVD法、レーザCVD法等を用いてアモルファスSi層を製膜する。その際に水素を供給しながら製膜するのも好ましい。水素は、特にアモルファスSiのダングリングボンドを終端するという点で好ましいが、不適切な量を混入すると後のレーザ照射時にガスとして膜中から放出され膜破壊等の問題を引き起こすことが多い。従って、不適切な量が取りこまれてしまう製膜条件の場合は、製膜後加熱してアモルファスSi中の不要水素を取り除くことが好ましい。水素とともに水素以外の不要なガスを取り除くことも好ましい。また製膜時に基板を予め加熱しておくことも好ましい。
閾値電圧を調整するため、アモルファスSiにp型又はｎ型のドーパントを少量添加するのも好ましい。ドーパントは製膜時に添加してもよいし、製膜後にイオン注入装置を用いてイオン注入してもよい。ドーパントの種類は特に限定されないが、p型のドーパントの場合特に好ましくはＢであり、ｎ型のドーパントの場合P又はAsである。ドープ量は好ましくは１×1011〜１×1020 atom/cm3、より好ましくは１×1012〜１×1018 atom/cm3、さらに好ましくは１×1013〜１×1015 atom/cm3である。
レーザ照射を行う場合、薄膜トランジスタの構造はソース−ドレイン方向に電子又はホールのトラップがないことが好ましい。そのためソース−ドレイン方向にレーザのラインビーム方向が一致するように照射したり、ソース−ドレイン方向に結晶が成長するように照射するのが好ましい。レーザによりアモルファスSi層を結晶化した後、得られた結晶性Si層のパターニングを行う。このときに行うパターニングの方法はドライエッチングでもウェットエッチングでもよい。特に10μｍ以下のチャネル幅を得る場合にはドライエッチング法が好ましい。
結晶性Si層をパターニングした後、その上にゲート酸化膜及びゲート電極を製膜する。このゲート酸化膜と結晶性Si層との界面の状態は薄膜トランジスタの性能を大きく左右するため、結晶性Si層の表面をRCA洗浄等によりよく洗浄し、水蒸気高圧処理、水素アニーリング、酸素アニーリング、水素プラズマ処理、酸素プラズマ処理等の表面処理を行うのが特に好ましい。表面処理後、結晶性Si層上にゲート酸化膜を製膜する。ゲート酸化膜は特に限定されないが、SiO2、Si3N4、TaO3、HfO2等からなる膜、又はこれらを任意に組み合わせてなる積層構造体が好ましい。ゲート酸化膜はリーク電流が流れない範囲で薄い方が好ましい。ゲート酸化膜の厚さは好ましくは10 nm〜200 nmであり、より好ましくは30 nm〜150 nmであり、さらに好ましくは50 nm〜100 nmである。
形成したゲート酸化膜の上にゲート電極を形成する。ゲート電極の材料はAl、Mo、Ta、W、多結晶Si等が好ましい。中でもAl、Mo、Ta及びWは、後でソース／ドレイン領域のドーパントをレーザ照射によりドライビングするのが容易となるためより好ましい。特にAlは抵抗が非常に低いため好ましい。これらの材料からなる膜の積層構造体も好ましい。ゲート電極の厚さは好ましくは0.2μｍ〜２μｍであり、より好ましくは0.4μｍ〜１μｍである。
ゲート電極を形成した後、ゲート酸化膜及びゲート電極のパターニングを行う。パターニングにはドライエッチング又はウェットエッチングを用いるのが好ましい。ゲート幅が10μｍ以下の場合、ドライエッチングを用いるのが特に好ましい。ドライエッチングにはCF4＋H2、CHF3、C2F6等を用いるのが好ましい。またウェットエッチングの場合、ゲート酸化膜及びゲート電極の材料に応じて適切なエッチャントを選択する。SiO2からなるゲート酸化膜の場合、硝酸とフッ酸による混酸や酢酸、硝酸及びフッ酸による混酸を用いるのが好ましく、フッ酸とフッ化ナトリウムの混合物からなるバッファードフッ酸を用いるのが特に好ましい。Si3N4からなるゲート酸化膜の場合、硝酸、フッ酸、塩酸、酢酸、リン酸及び硫酸から選ばれた２種以上の組み合わせで、その比率を適宜調整した混酸を用いるのが好ましく、熱濃リン酸を用いるのが特に好ましい。
ゲート電極又はゲート酸化膜をパターニングした後、ソース／ドレイン領域にドーパントを添加する。その場合薄膜トランジスタはLDD構造又はオフセット構造を有するのが特に好ましい。これらの構造を有しない場合、ゲート電極又はゲート酸化膜をパターニングした後、ｎ型の薄膜トランジスタではP又はAsを、p型の薄膜トランジスタではＢをそれぞれソースドレイン部にドープする。ドープ濃度は１×1019〜１×1022 atom/cm3が好ましい。もちろん、ドーパントとして他のドーパントを用いることもできる。ドーパントの添加方法は、イオン注入装置を用いてドーパントを注入した後、レーザ照射によりドーパントをドライビングする方法が特に好ましいが、ドーパントを注入した後炉中で加熱する方法、ソースドレイン表面に固体ソースを配置しておき、レーザ照射により結晶性Siを溶融する方法、ドーピングガスを充填したチャンバ内でレーザ照射し、結晶性Siを溶融させてドープする方法等も好ましい。ドーパントをドライビングした後、ゲート電極を陽極酸化法によりゲート電極を保護するのも好ましい。LDD構造又はオフセット構造を有しない場合、ドーピング処理後層間絶縁膜を配置するのが好ましい。
LDD構造を有する場合、ドレインとチャネルの間にドーパント濃度の低い部分を配置する必要がある。ドーパント濃度の低い部分を配置する代わりに結晶性の低いアモルファス部分を配置してもよい。オフセット構造を有する場合、ドレイン部のドーパント濃度の高い部分がゲート電極と重ならない構造とする必要がある。それらの配置方法は特に限定されない。例えば、回転斜め注入や、サイドウォールを作製することを利用してLDD構造又はオフセット構造を形成することができる。またゲート電極の側壁を酸化することによりこれらの構造を形成してもよい。
薄膜トランジスタはシリサイド構造を有するのが好ましい。シリサイドは通常シリコン表面に金属を堆積させ、これを熱処理して化合物化することにより得られる。好ましいシリサイドは、チタン、コバルト、ニッケル等の金属とのシリサイドであるが、他の金属とのシリサイドでもよい。シリサイド化に用いる金属の上記以外の好ましい例としては、Au、Pt、Al、Ge、Ga、In、Pb、Sn、Bi、Zn、Cd、Hg、Cu、Ag、Pd、Rh、Ir、Fe、Ru、Mn、Re、Cr、Mo、W、V、Nb、Ta、Zr、Hf、Sc、Y，Mg、Ca、Sr、Ba、Ra、Li、Na、K、Rb、Cs、Fr等が挙げられる。これらは単独で使用しても２種以上を組み合わせて使用してもよい。
ゲート電極の上に層間絶縁膜を形成するのが好ましい。層間絶縁材料は特に限定されないが、SiO2、Si3N4、ポリイミド等が好ましい。層間絶縁膜の厚さは好ましくは0.1μｍ〜10μｍ、より好ましくは、0.2μｍ〜５μｍ、最も好ましくは0.4μｍ〜１μｍである。
層間絶縁膜を形成した後、ゲート電極及びソース又はドレイン領域に相当する部分にコンタクトホールをパターニングする。コンタクトホールは薄膜トランジスタの微細化に伴い小さくするのが好ましいが、小さくするに伴いコンタクトホールでの接触抵抗が増大する。コンタクトホールは故障が多い箇所であるため、薄膜トランジスタのチャネル部分に比べて少し大きくするのが好ましい。コンタクトホールのパターニングはドライエッチングを用いるのが好ましい。
コンタクトホールを形成した後、第１の配線を行う。第１の配線は通常の配線に限られず、キャパシタ電極等の素子の電極も含む。第１の配線の材料は特に限定されず、Cr、Al、Cu、Au、W、Mo、Ta、Ni、Au、Ag、Pt又はこれらの合金が好ましく、特にAl、Cr又はこれらの合金が好ましい。特に数％のTiを含有するAl合金、数％のSiを含有するAl合金、0.1％以上のCuを含有するAl合金が好ましい。第１の配線は、CCl4、CF4＋H2等を用いるドライエッチングにより形成するのが好ましい。第１の配線を形成した後に層間絶縁膜を形成し、さらに第２の配線を形成してもよい。またこれらの操作を繰り返し、多層配線を行ってもよい。
本発明を以下の実施例によりさらに詳細に説明するが、本発明はそれらに限定されるものではない。
参考例１
(1) 結晶性Si層形成基板の作製
ポリエーテルスルホンAからなる厚さ200μｍのPESフィルム（FS1500、住友ベークライト（株）製）の透過スペクトルを図１に示す。このPESフィルム上に、スパッタ製膜装置を用い400 WのRFで厚さ0.5μmのSiO２層を形成した。次にノンドープ多結晶Siを用い200 WのRFで表１に示す厚さのアモルファスSi層を形成した。このアモルファスSi層に、XeClエキシマレーザ（370 mJ/cm2）又はKrFエキシマレーザ（280 mJ/cm2）を用い、表１に示すオーバーラップ率及びレーザ周波数でレーザ光を照射し、結晶化して多結晶Si層を有する結晶性Si層形成基板を作製した。
(2) 薄膜トランジスタの作製
得られた結晶性Si層形成基板の多結晶Si層を、レジストOFPR800及びエッチング液１（硝酸：フッ酸＝50：１（質量比））を用い、図２に示す形状にパターニングした。得られた各多結晶Si層10の上に厚さ0.1μｍのSiＯ2層を400 WのRFでスパッタ製膜し、さらに厚さ0.5μｍのAl-Si層を400 WのDCでスパッタ製膜した。得られたSiＯ2層及びAl-Si層を、レジストOFPR800及びエッチング液２（フッ酸：水＝１：80（質量比））を用い、図３に示す形状にパターニングし、ゲート酸化膜を介して各多結晶Si層10上にゲート電極（Al-Si）11を形成した。次いでイオン注入装置を用いて多結晶Si層10のソース／ドレイン領域に加速電圧20 keV及びドーズ量１×1014 atom/cm3でリンを注入した。次いで、再度XeClエキシマレーザ（370 mJ/cm2）又はKrFエキシマレーザ（280 mJ/cm2）により照射し、ドーパントのドライビングを行った。
(3) 評価
得られた薄膜トランジスタの上に厚さ0.5μｍのSiＯ2層12をスパッタ製膜し、図４に示すようにコンタクトホール13を開け、図５に示すように各コンタクトホール13にAl電極パッド14を設置した。このAl電極パッド14に、GGB Industries製ピコプローブMODEL7A-3ftにプローブチップT-7-175を取り付けたものを接触させ、電源としてケースレイ2400ソースメーター用い、薄膜トランジスタの電気的特性を測定した。ゲート電圧に対するソース／ドレイン電流特性から閾値電圧を求め、その閾値電圧とソース／ドレイン電圧に対するソース／ドレイン電流特性から多結晶Siのキャリア移動度を求めた。結果を表１に示す。なお、基板が完全に損傷したものは、「基板損傷」と表記した。
Figure 2006526072
表１の試料１〜４から明らかなように、PES基板を用い、レーザ周波数200 Hz及びレーザオーバーラップ率80％で厚さ50〜150 nmのアモルファスSi層を結晶化しようとすると基板損傷が起こる。また、試料５及び６よりアモルファスSi層の厚さ150 nmでレーザ周波数を50 Hzまで下げても基板は損傷を受けるが、試料７及び８よりアモルファスSi層の厚さ150 nmでレーザ周波数を20 Hz以下に下げると基板は損傷を受けないことがわかる。また、試料10よりレーザ周波数を10 Hzまで下げるとアモルファスSi層の厚さが80 nmでも損傷を受けないことがわかる。キャリア移動度については、レーザオーバーラップ率及びレーザ周波数が同じであっても試料８より試料10の方が大きい。すなわち、アモルファスSi層の厚さが薄い方が薄膜トランジスタとしての性能が高いことがわかる。この傾向はレーザ周波数を極端に下げた試料21〜28においても同様である。
このことは、高性能Siデバイスを作製しようとして薄いアモルファスSi層を用いると基板損傷が起こりやすくなり、それを回避するためにレーザ周波数を大きく下げなければならないことを意味する。例えば、レーザ周波数を0.1Hzまで下げると通常の300 Hzに比べ生産効率が１／3000に低下し、生産コストに見合わない結果となる。
試料８から試料12、15及び20とオーバーラップ率を大きくすると、TFTは高性能化するが、基板損傷が起こりやすくなる。そこで試料12と13、試料15と16、及び試料20と21の比較から明らかなように、レーザ周波数を下げると、基板損傷が起こらなくなるが、レーザ周波数を低下し過ぎると生産効率が低下するという問題が生じる。
試料21〜28より、エキシマレーザとしてKrFエキシマレーザを用いる方がXeClエキシマレーザを用いる場合よりキャリア移動度が大きく、得られる薄膜トランジスタの性能が高いことがわかる。
実施例１〜５
PESフィルム（FS1500）を図６〜図10に示す透過スペクトルを有する下記のPESフィルム及び非晶性ポリオレフィンフィルムに代え、表２に示す条件で結晶性Si層形成基板を作製した以外、参考例1と同様にして薄膜トランジスタを作製し、評価した。結果を表２に示す。
実施例１：非晶性ポリオレフィンA［構造式２（ｍ＝１〜３、ｎ＝20〜30）、
数平均分子量20,000〜60,000］
実施例２：ポリエーテルスルホンB［構造式１（ｍ＝１〜２、ｎ＝15〜20）、
数平均分子量30,000〜50,000］
実施例３：非晶性ポリオレフィンB［構造式２（ｍ＝１〜３、ｎ＝10〜15）、
数平均分子量20,000〜60,000］
実施例４：ポリエーテルスルホンC［構造式１（ｍ＝１〜２、ｎ＝５〜10）、
数平均分子量30,000〜50,000］
実施例５：非晶性ポリオレフィンC［構造式２（ｍ＝１〜２、ｎ＝７〜８）、
数平均分子量20,000〜60,000］
Figure 2006526072
Figure 2006526072
上記PESフィルム及び非晶性ポリオレフィンフィルムの合成法は以下の通りである。
(1) 構造式１のポリエーテルスルホンB及びC
混合比を変えて、下記2つの化合物を共重合した。
Figure 2006526072
(2) 構造式2の非晶性ポリオレフィンA，B及びC
特開平10-120768号に記載の方法に従って、テトラシクロドデセンとp-カルボキシスチレンの付加重合反応により得た。
Figure 2006526072
表２(続き)
Figure 2006526072
実施例1〜5で用いたポリエーテルスルホン及び非晶性ポリオレフィンの透過スペクトルは、308 nmにおける透過率が参考例1で用いたポリエーテルスルホンAに比べ高い（図１、図６〜図10）。
PES A基板を使用した参考例１とPES B, C基板を使用した実施例２及び４との比較から明らかなように、参考例1ではオーバーラップ率80％及びレーザ周波数200 Hzですべての基板が損傷したが、実施例２では同じ条件でも基板が損傷せず、また実施例４ではオーバーラップ率90％でも基板が損傷せず、高いキャリア移動度が得られた。これらの結果から、本発明の結晶性Si層形成基板を用いることにより、生産効率を低下させることなく性能の高い結晶性Siデバイスが得られることが分かる。
参考例１と実施例１、実施例２と実施例３、及び実施例４と実施例５の間でそれぞれポリエーテルスルホンと非晶性ポリオレフィンとを比べると、非晶性ポリオレフィン基板の方がポリエーテルスルホン基板に比べ基板損傷が起こりにくいことがわかる。またKrFエキシマレーザの方がXeClエキシマレーザより基板損傷を起こしにくく、優れた結晶性Siデバイスを製造できることが分かる。非晶性ポリオレフィンCを用いた実施例５の薄膜トランジスタは、評価したすべての条件で基板損傷のない非常に優れた特性を有していた。
参考例１で用いたポリエーテルスルホンAからなる基板の透過スペクトルである。 多結晶Si層のパターンを示す概略図である。 多結晶Si層の上に形成したゲート酸化膜及びゲート電極のパターンを示す概略図である。 ゲート電極上に形成したSiＯ2層に設けたコンタクトホールのパターンを示す概略図である。 薄膜トランジスタの上にAl電極パッドを設けた状態を示す概略図である。 実施例１で用いた非晶性ポリオレフィンAからなる基板の透過スペクトルである。 実施例２で用いたポリエーテルスルホンBからなる基板の透過スペクトルである。 実施例３で用いた非晶性ポリオレフィンBからなる基板の透過スペクトルである。 実施例４で用いたポリエーテルスルホンCからなる基板の透過スペクトルである。 実施例５で用いた非晶性ポリオレフィンCからなる基板の透過スペクトルである。

Claims (9)

  1. プラスチック基板上にアモルファスSi層を形成し、前記アモルファスSi層をレーザ照射により結晶化する結晶性Si層形成基板の製造方法において、前記レーザの発振波長の光に対する前記プラスチック基板の透過率が30〜100％であることを特徴とする方法。
  2. 請求項１に記載の結晶性Si層形成基板の製造方法において、前記アモルファスSi層の厚さが１〜2000 nmであることを特徴とする方法。
  3. 請求項１又は２に記載の結晶性Si層形成基板の製造方法において、前記レーザの発振波長が140〜450 nmであることを特徴とする方法。
  4. 請求項１〜３のいずれかに記載の結晶性Si層形成基板の製造方法において、前記レーザがエキシマレーザであることを特徴とする方法。
  5. 請求項１〜４のいずれかに記載の結晶性Si層形成基板の製造方法において、前記プラスチック基板が非晶性ポリオレフィン又はポリエーテルスルホンを含むことを特徴とする方法。
  6. 請求項１〜５のいずれかに記載の結晶性Si層形成基板の製造方法において、前記プラスチック基板が、下記一般式(1)：
    Figure 2006526072
     又は下記一般式(2)：
    Figure 2006526072
     （一般式(1)及び一般式(2)中、R1及びR2はそれぞれ独立に水素原子、非極性基、ハロゲン原子、水酸基、エステル基、アルコキシ基、シアノ基、アミド基、イミド基又はシリル基を表し、nは１〜100000の整数を表し、ただし非置換飽和単環の炭化水素５員環を含まない限り、R1及びR2は互いに連結して単環又は多環を形成していてもよい。）で表されるシクロオレフィン重合体を含むことを特徴とする方法。
  7. 請求項１〜６のいずれかの方法で製造された結晶性Si層形成基板。
  8. 請求項７に記載の結晶性Si層形成基板において、前記プラスチック基板の少なくとも片面に厚さ10 nm〜10μmの絶縁薄膜を有することを特徴とする結晶性Si層形成基板。
  9. 請求項７又は８に記載の結晶性Si層形成基板を用いた結晶性Siデバイス。
JP2006507707A 2003-04-07 2004-04-06 結晶性Ｓｉ層形成基板の製造方法、結晶性Ｓｉ層形成基板及び結晶性Ｓｉデバイス Pending JP2006526072A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003102481 2003-04-07
PCT/JP2004/004935 WO2004090195A1 (en) 2003-04-07 2004-04-06 Crystalline-si-layer-bearing substrate and its production method, and crystalline si device

Publications (1)

Publication Number Publication Date
JP2006526072A true JP2006526072A (ja) 2006-11-16

Family

ID=33156800

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006507707A Pending JP2006526072A (ja) 2003-04-07 2004-04-06 結晶性Ｓｉ層形成基板の製造方法、結晶性Ｓｉ層形成基板及び結晶性Ｓｉデバイス

Country Status (3)

Country Link
US (1) US20060194419A1 (ja)
JP (1) JP2006526072A (ja)
WO (1) WO2004090195A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005210103A (ja) * 2003-12-26 2005-08-04 Semiconductor Energy Lab Co Ltd レーザ照射装置、レーザ照射方法及び結晶質半導体膜の作製方法
JP2006339205A (ja) * 2005-05-31 2006-12-14 Dainippon Printing Co Ltd 薄膜トランジスタ搭載パネル及びその製造方法
JP2012106421A (ja) * 2010-11-18 2012-06-07 Konica Minolta Holdings Inc ガスバリアフィルムの製造方法、ガスバリアフィルム及び電子機器
WO2015002056A1 (ja) * 2013-07-02 2015-01-08 コニカミノルタ株式会社 ガスバリアーフィルムの製造方法

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7442629B2 (en) * 2004-09-24 2008-10-28 President & Fellows Of Harvard College Femtosecond laser-induced formation of submicrometer spikes on a semiconductor substrate
US7385234B2 (en) * 2005-04-27 2008-06-10 International Business Machines Corporation Memory and logic devices using electronically scannable multiplexing devices
EP1716964B1 (en) * 2005-04-28 2009-01-21 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device and laser irradiation apparatus
KR101200945B1 (ko) 2006-08-31 2012-11-13 삼성디스플레이 주식회사 다결정 실리콘층의 형성 방법 및 이를 이용한 박막트랜지스터의 제조 방법
US7960261B2 (en) * 2007-03-23 2011-06-14 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing crystalline semiconductor film and method for manufacturing thin film transistor
JP2011119397A (ja) * 2009-12-02 2011-06-16 Canon Inc 半導体装置及びその製造方法
DE102010015944B4 (de) * 2010-01-14 2016-07-28 Dusemund Pte. Ltd. Dünnungsvorrichtung mit einer Nassätzeinrichtung und einer Überwachungsvorrichtung sowie Verfahren für ein in-situ Messen von Waferdicken zum Überwachen eines Dünnens von Halbleiterwafern
GB2489722B (en) 2011-04-06 2017-01-18 Precitec Optronik Gmbh Apparatus and method for determining a depth of a region having a high aspect ratio that protrudes into a surface of a semiconductor wafer
DE102011051146B3 (de) 2011-06-17 2012-10-04 Precitec Optronik Gmbh Prüfverfahren zum Prüfen einer Verbindungsschicht zwischen waferförmigen Proben
DE102012111008B4 (de) 2012-11-15 2014-05-22 Precitec Optronik Gmbh Optisches Messverfahren und optische Messvorrichtung zum Erfassen einer Oberflächentopographie
DE102014008584B4 (de) 2013-06-17 2021-05-27 Precitec Optronik Gmbh Optische Messvorrichtung zum Erfassen von Abstandsdifferenzen und optisches Messverfahren
TWI488099B (zh) * 2013-06-20 2015-06-11 Ind Tech Res Inst 觸控裝置及感測補償方法
US10234265B2 (en) 2016-12-12 2019-03-19 Precitec Optronik Gmbh Distance measuring device and method for measuring distances
DE102017126310A1 (de) 2017-11-09 2019-05-09 Precitec Optronik Gmbh Abstandsmessvorrichtung
DE102018130901A1 (de) 2018-12-04 2020-06-04 Precitec Optronik Gmbh Optische Messeinrichtung

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5346850A (en) * 1992-10-29 1994-09-13 Regents Of The University Of California Crystallization and doping of amorphous silicon on low temperature plastic
JP3361049B2 (ja) * 1998-03-20 2003-01-07 株式会社東芝 液晶表示装置
EP1075005B1 (en) * 1999-08-04 2006-04-26 Fuji Photo Film Co., Ltd. Electrolyte composition, and photo-electro-chemical cell
JP2001111076A (ja) * 1999-10-08 2001-04-20 Tdk Corp コーティング体および太陽電池モジュール
WO2002009478A1 (fr) * 2000-07-24 2002-01-31 Tdk Corporation Dispositif luminescent
JP2002303879A (ja) * 2001-04-03 2002-10-18 Nec Corp アクティブマトリクス基板及びその製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005210103A (ja) * 2003-12-26 2005-08-04 Semiconductor Energy Lab Co Ltd レーザ照射装置、レーザ照射方法及び結晶質半導体膜の作製方法
JP2006339205A (ja) * 2005-05-31 2006-12-14 Dainippon Printing Co Ltd 薄膜トランジスタ搭載パネル及びその製造方法
JP4579054B2 (ja) * 2005-05-31 2010-11-10 大日本印刷株式会社 薄膜トランジスタ搭載パネル及びその製造方法
JP2012106421A (ja) * 2010-11-18 2012-06-07 Konica Minolta Holdings Inc ガスバリアフィルムの製造方法、ガスバリアフィルム及び電子機器
WO2015002056A1 (ja) * 2013-07-02 2015-01-08 コニカミノルタ株式会社 ガスバリアーフィルムの製造方法

Also Published As

Publication number Publication date
WO2004090195A1 (en) 2004-10-21
US20060194419A1 (en) 2006-08-31

Similar Documents

Publication Publication Date Title
US20060194419A1 (en) Crystalline-si-layer-bearing substrate and its production method, and crystalline si device
JP4849292B2 (ja) 機能性デバイスおよびその製造方法
JP4627961B2 (ja) 半導体装置の作製方法
TWI423299B (zh) 雷射照射設備及製造半導體裝置之方法
TW579602B (en) Semiconductor device and method for manufacturing same
EP1113486B1 (en) Method of doping a semiconductor
JP2005303299A (ja) 電子素子及びその製造方法
JPH10510955A (ja) 電子デバイスの製造
TW200305976A (en) Semiconductor device and method for fabricating the same
JP2798769B2 (ja) 薄膜トランジスタの製造方法
US4651182A (en) Insulated-gate field effect transistor and method of fabricating the same
JP2005142567A (ja) ポリシリコン膜の形成方法、その方法で形成されたポリシリコン膜を備える薄膜トランジスタおよびその製造方法
JP2007035812A (ja) 多結晶シリコン膜の製造方法および薄膜トランジスタ
KR20180027400A (ko) 다결정 실리콘 박막 트랜지스터 및 그 제조 방법, 및 디스플레이 장치
JP2004304072A (ja) 結晶性Ｓｉ層含有基板及びその製造方法、並びに結晶性Ｓｉ層含有基板を用いた結晶性Ｓｉデバイス
JP4920596B2 (ja) 急激な金属−絶縁体転移素子及びその製造方法
TW201118932A (en) Method of manufacturing organic light emitting diode display
JP2004300530A (ja) 薄膜作製方法および薄膜
TWI237304B (en) Method manufacturing of the semiconductor film
JP2523019B2 (ja) 電界効果型半導体装置
JP2008103392A (ja) 半導体装置および半導体装置の製造方法
JP3765936B2 (ja) 半導体装置の作製方法
KR102608340B1 (ko) 엑시머 레이저 어닐링을 이용한 초저접합 실리사이드층 형성방법
CN113611720B (zh) 一种显示面板及显示装置
JP3140303B2 (ja) 半導体装置およびその作製方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20061214