JP2006352084A - 発光ダイオードおよびその製造方法ならびに集積型発光ダイオードおよびその製造方法ならびに窒化物系ｉｉｉ−ｖ族化合物半導体の成長方法ならびに光源セルユニットならびに発光ダイオードバックライトならびに発光ダイオードディスプレイならびに電子機器 - Google Patents

Abstract

【課題】発光効率が極めて高く、しかも一度のエピタキシャル成長により低コストで製造することができる発光ダイオードおよびその製造方法を提供する。
【解決手段】サファイア基板１１の一主面に形成した凹部１１ａに、その底面を底辺とする三角形の断面形状となる状態を経てＧａＮ層１２を成長させることによりこの凹部１１ａを埋めた後、このＧａＮ層１２から横方向成長を行う。このＧａＮ層１２上に、活性層を含むＧａＮ系半導体層を成長させて発光ダイオード構造を形成する。このＧａＮ系発光ダイオードを用いて発光ダイオードバックライトなどを製造する。
【選択図】図１

Description

この発明は、発光ダイオードおよびその製造方法ならびに集積型発光ダイオードおよびその製造方法ならびに窒化物系ＩＩＩ−Ｖ族化合物半導体の成長方法ならびに光源セルユニットならびに発光ダイオードバックライトならびに発光ダイオードディスプレイならびに電子機器に関し、特に、窒化物系ＩＩＩ−Ｖ族化合物半導体を用いた発光ダイオードおよびこの発光ダイオードを用いる各種の装置または機器に適用して好適なものである。

ＧａＮ系半導体をサファイア基板などの異種基板上にエピタキシャル成長させる場合には、両者の格子定数差や熱膨張係数差が大きいため、結晶欠陥、特に貫通転位が高密度に発生してしまう。
この問題を回避するために、従来より、選択横方向成長による転位密度低減化技術が広く用いられている。この技術では、まずサファイア基板などの上にＧａＮ系半導体をエピタキシャル成長させた後、結晶成長装置より基板を取り出し、そのＧａＮ系半導体層上にＳｉＯ₂ 膜などからなる成長マスクを形成してからこの基板を再び結晶成長装置に戻し、この成長マスクを用いてＧａＮ系半導体を再度エピタキシャル成長させる。
この技術によれば、上層のＧａＮ系半導体層の転位密度を低減することができるが、２回のエピタキシャル成長が必要であるため、コスト高となっていた。

そこで、異種基板にあらかじめ凹凸加工を施し、この加工基板上にＧａＮ系半導体をエピタキシャル成長させる方法が提案されている（例えば、非特許文献１、特許文献１、２参照。）。この方法の概要を図４０に示す。この方法によれば、まず、図４０Ａに示すように、ｃ面のサファイア基板１０１の一主面に凹凸加工を施す。符号１０１ａは凹部、１０１ｂは凸部を示す。これらの凹部１０１ａおよび凸部１０１ｂはサファイア基板１１の〈１−１００〉方向に延在する。次に、このサファイア基板１０１上に、例えば、図４０ＢおよびＣに示す過程を経て、ＧａＮ系半導体層１０２を成長させる。図４０Ｃ中、点線は成長途中の成長界面を示す。ここで特徴的なことは、例えば、図４０Ｃに示すように、凹部１０１ａにおいてサファイア基板１０１とＧａＮ系半導体層１０２との間に空隙１０３が形成されてしまうことである。図４１にこの方法により成長されたＧａＮ系半導体層１０２の結晶欠陥分布を模式的に示す。図４１に示すように、ＧａＮ系半導体層１０２のうちの凸部１０１ｂ上の部分に、この凸部１０１ｂの上面との界面から垂直方向に貫通転位１０４が発生して高欠陥密度領域１０５が形成され、凹部１０１ａの上方の、高欠陥密度領域１０５の間の部分が低欠陥密度領域１０６となっている。
なお、図４０Ｃでは、サファイア基板１０１の凹部１０１ａ内に形成された空隙１０３の下のＧａＮ系半導体層１０２の埋め込み形状は四角形であるが、この埋め込み形状は三角形の場合もあり、この場合も四角形の場合同様、この凹部１０１ａ内に埋め込まれるＧａＮ系半導体層１０２が凸部１０１ｂから横方向成長するＧａＮ系半導体層１０２に接触することによって空隙が形成されてしまう場合がある。

参考までに、図４２に、凹部１０１ａおよび凸部１０１ｂの延在方向が、サファイア基板１０１の〈１−１００〉方向と直交する〈１１−２０〉方向である場合のＧａＮ系半導体層１０２の成長の様子を示す。
図４３は、上記のものと別の従来の成長方法を示す（例えば、特許文献３参照。）。この方法では、図４３Ａに示すように、凹凸加工を施したサファイア基板１０１を用い、その上に図４３Ｂ〜Ｆに示す過程を経てＧａＮ系半導体層１０２を成長させる。この方法では、サファイア基板１０１との間に空隙を形成しないでＧａＮ系半導体層１０２を成長させることができるとされている。

三菱電線工業時報 第９８号 ２００１年１０月：ＬＥＰＳ法を用いた高出力紫外ＬＥＤの開発 特開２００４−６９３１号公報 特開２００４−６９３７号公報 特開２００３−３１８４４１号公報

図４０に示す従来の成長方法では、サファイア基板１０１とＧａＮ系半導体層１０２との間に空隙１０３が形成されてしまうことは上述のとおりであるが、本発明者らが行った実験結果によると、ＧａＮ系半導体層１０２上にＧａＮ系半導体層を成長させて発光ダイオード構造を形成した場合、この発光ダイオードの発光効率は低いという課題があった。これは、発光ダイオードの動作時に活性層から発生する光が、空隙１０３の内部で反射を繰り返し、その結果光が吸収されてしまうことにより、光の取り出し効率が悪いためであると考えられる。

一方、図４３に示す従来の成長方法では、サファイア基板１０１とＧａＮ系半導体層１０２との間に空隙が形成されないとされているものの、ＧａＮ系半導体層１０２の転位密度を、図４０に示す従来の成長方法と同等のレベルに低減することは困難と考えられる。このため、この高転位密度のＧａＮ系半導体層１０２上にＧａＮ系半導体層を成長させて発光ダイオード構造を形成した場合、これらのＧａＮ系半導体層の転位密度も高くなり、これが発光効率の低下を招いていた。

そこで、この発明が解決しようとする課題は、上記の空隙の解消による光の取り出し効率の大幅な向上および発光ダイオードを構成する窒化物系ＩＩＩ−Ｖ族化合物半導体層の結晶性の大幅な向上により発光効率が極めて高く、しかも一度のエピタキシャル成長により低コストで製造することができる発光ダイオードおよびその製造方法ならびに集積型発光ダイオードおよびその製造方法ならびにこの発光ダイオードまたは集積型発光ダイオードの製造に用いて好適な窒化物系ＩＩＩ−Ｖ族化合物半導体の成長方法を提供することである。
この発明が解決しようとする他の課題は、上記のような発光ダイオードを用いた高性能の光源セルユニット、発光ダイオードバックライト、発光ダイオードディスプレイおよび電子機器を提供することである。
上記課題およびその他の課題は、添付図面を参照した本明細書の以下の記述により明らかとなるであろう。

上記課題を解決するために、第１の発明は、
一主面に一つまたは複数の凹部を有する基板の当該凹部に、その底面を底辺とする三角形の断面形状となる状態を経て第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層を成長させることにより当該凹部を埋める工程と、
上記第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層から上記基板上に第２の窒化物系ＩＩＩ−Ｖ族化合物半導体層を横方向成長させる工程と、
上記第２の窒化物系ＩＩＩ−Ｖ族化合物半導体層上に第１の導電型の第３の窒化物系ＩＩＩ−Ｖ族化合物半導体層、活性層および第２の導電型の第４の窒化物系ＩＩＩ−Ｖ族化合物半導体層を順次成長させる工程と
を有することを特徴とする発光ダイオードの製造方法である。

第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層および第２の窒化物系ＩＩＩ−Ｖ族化合物半導体層の導電型は問わず、ｐ型、ｎ型、ｉ型のいずれであってもよく、互いに同一導電型であってもそうでなくてもよく、さらには第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層あるいは第２の窒化物系ＩＩＩ−Ｖ族化合物半導体層内に互いに導電型が異なる二つ以上の部分が混在してもよい。
典型的には、第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層を成長させる際に、基板の凹部の底面との界面から基板の一主面に対して垂直方向に転位が発生し、この転位が上記の三角形の断面形状となる状態の第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層の斜面またはその近傍に到達したとき、上記の一主面に平行な方向に、三角形部から遠ざかるように屈曲する。また、典型的には、第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層および第２の窒化物系ＩＩＩ−Ｖ族化合物半導体層を成長させる際に、凹部の底面の部分の基板に第１の幅を有する第１の穴（ピット）が形成されるとともに、凹部の両側の部分の基板に第１の幅よりも大きい第２の幅を有する第２の穴（ピット）が形成される。これらの第１の穴および第２の穴は、第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層および第２の窒化物系ＩＩＩ−Ｖ族化合物半導体層が上記のように成長することを反映して形成されるものである。典型的には、基板の一主面に凹部と凸部とを交互に有するようにする。この凹部は、一方向にストライプ状に延在するようにしてもよいし、少なくとも互いに交差する第１の方向および第２の方向に延在するようにすることにより凸部が三角形、四角形、五角形、六角形など、あるいはこれらの角部を切除したものや角が丸まっているもの、円形、楕円形、点状などの二次元パターンとなるようにしてもよい。好適な一つの例では、凸部が六角形の平面形状を有し、この凸部が蜂の巣状に二次元配列しており、この凸部を囲むように凹部が形成される。こうすることで、活性層から放出される光を３６０°の全方向に効率よく取り出すことができる。あるいは、凹部が六角形の平面形状を有し、この凹部が蜂の巣状に二次元配列しており、この凹部を囲むように凸部が形成されるようにしてもよい。基板の凹部がストライプ状である場合、この凹部は、例えば、第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層の〈１−１００〉方向に延在する。この凹部の断面形状は、長方形や逆台形などの種々の形状であってよく、その側壁も平面だけでなく、緩やかな傾斜を持つ曲面であってもよく、角が丸まっていてもよい。光の取り出し効率の向上を図る観点より、好適には、この凹部の断面形状は逆台形とする。この場合、第２の窒化物系ＩＩＩ−Ｖ族化合物半導体層の転位密度を最小化する観点より、好適には、凹部の深さをｄ、凹部の底面の幅をＷ_g 、三角形の断面形状となる状態の第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層の斜面と基板の一主面とがなす角度をαとしたとき、２ｄ≧Ｗ_g ｔａｎαが成立するようにｄ、Ｗ_g 、αを決める。αは通常一定であるため、この式が成立するようにｄ、Ｗ_g を決める。ｄは、大きすぎると原料ガスが凹部の内部に十分に供給されず、凹部の底面からの第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層の成長に支障を来し、逆に小さすぎると基板の凹部だけでなく、その両側の部分（通常は凸部）にも第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層が成長してしまうため、これらを防止する観点より、一般的には０．５μｍ＜ｄ＜５μｍの範囲内に選ばれ、典型的には１．０±０．２μｍの範囲内に選ばれる。Ｗ_g は、一般的には０．５〜５μｍであり、典型的には２±０．５μｍの範囲内に選ばれる。また、凸部の上面の幅Ｗ_t は、基本的には自由に選ぶことができるが、この凸部は第２の窒化物系ＩＩＩ−Ｖ族化合物半導体層の横方向成長に使用する領域であるため、長ければ長いほど転位密度の少ない部分の面積を大きくすることができる。Ｗ_t は、一般的には１〜１０００μｍ、典型的には４±２μｍの範囲内である。

基板の凹部にのみ第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層を成長させる観点より、この凹部の両側の部分の基板上に非晶質層を形成してもよい。この非晶質層は成長マスクとなるものである。これは、非晶質層上では成長時に核形成が起きにくいことを利用したものである。この非晶質層は、例えば、一般的には単結晶である基板の表面層をイオン注入により非晶質化することにより形成してもよいし、各種の成膜法により基板上に成膜してもよい。この非晶質層は、例えば、ＳｉＯ₂ 膜、ＳｉＮ膜（Ｓｉ₃ Ｎ₄ 膜だけでなく、プラズマＣＶＤ法などにより成膜される組成の異なるものも含む）、ＳｉＯＮ膜（ＯとＮとの比率を変えて、屈折率や側面形状を所望の設計に合わせる場合を含む）、非晶質Ｓｉ（ａ−Ｓｉ）膜などであり、一般的には絶縁膜である。また、凹部の両側の部分の基板上に第１の非晶質層、第２の非晶質層および第３の非晶質層を順次形成し、これを第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層の成長時の成長マスクとしてもよい。この場合、第２の非晶質層は、例えば、第１の非晶質層および第３の非晶質層に対して選択的にエッチング可能なものとする。

第２の窒化物系ＩＩＩ−Ｖ族化合物半導体層を横方向成長させた後、この第２の窒化物系ＩＩＩ−Ｖ族化合物半導体層のうちの凹部の上の部分以外の部分を除去し、この凹部の上に残った第２の窒化物系ＩＩＩ−Ｖ族化合物半導体層上に第３の窒化物系ＩＩＩ−Ｖ族化合物半導体層を横方向成長させ、この第３の窒化物系ＩＩＩ−Ｖ族化合物半導体層上に活性層および第４の窒化物系ＩＩＩ−Ｖ族化合物半導体層を順次成長させるようにしてもよい。あるいは、第２の窒化物系ＩＩＩ−Ｖ族化合物半導体層を横方向成長させた後、この第２の窒化物系ＩＩＩ−Ｖ族化合物半導体層のうちの凹部の上の部分以外の部分を除去し、この凹部の上に残った第２の窒化物系ＩＩＩ−Ｖ族化合物半導体層上に第５の窒化物系ＩＩＩ−Ｖ族化合物半導体層を横方向成長させ、この第５の窒化物系ＩＩＩ−Ｖ族化合物半導体層上に第３の窒化物系ＩＩＩ−Ｖ族化合物半導体層、活性層および第４の窒化物系ＩＩＩ−Ｖ族化合物半導体層を順次成長させるようにしてもよい。
第３の窒化物系ＩＩＩ−Ｖ族化合物半導体層には、これと電気的に接続された状態で第１の導電型側の電極を形成する。同様に、第４の窒化物系ＩＩＩ−Ｖ族化合物半導体層にも、これと電気的に接続された状態で第２の導電型側の電極を形成する。

基板としては種々のものを用いることができる。窒化物系ＩＩＩ−Ｖ族化合物半導体と異なる物質からなる基板としては、具体的には、例えば、サファイア（ｃ面、ａ面、ｒ面などを含み、これらの面からオフした面のものも含む）、ＳｉＣ（６Ｈ、４Ｈ、３Ｃを含む）、Ｓｉ、ＺｎＳ、ＺｎＯ、ＬｉＭｇＯ、ＧａＡｓ、ＭｇＡｌ₂ Ｏ₄ などからなる基板を用いることができ、好適には、これらの材料からなる六方晶基板または立方晶基板、より好適には六方晶基板を用いる。基板としては、窒化物系ＩＩＩ−Ｖ族化合物半導体（ＧａＮ、ＩｎＡｌＧａＮ、ＡｌＮなど）からなる基板を用いてもよい。あるいは、基板として、窒化物系ＩＩＩ−Ｖ族化合物半導体と異なる物質からなる基板上に窒化物系ＩＩＩ−Ｖ族化合物半導体層を成長させ、この窒化物系ＩＩＩ−Ｖ族化合物半導体層に上記の凹部を形成したものを用いてもよい。さらには、基板として、窒化物系ＩＩＩ−Ｖ族化合物半導体と異なる物質からなる基板上に窒化物系ＩＩＩ−Ｖ族化合物半導体と異なる物質からなる層として、少なくとも１種類の材料層を多結晶層状あるいはアモルファス層状で積層し、この層を一部基板までパターニングして凹凸を形成したものを用いてもよい。
なお、基板は、必要であれば除去してもよい。

第１〜第５の窒化物系ＩＩＩ−Ｖ族化合物半導体層および活性層を構成する窒化物系ＩＩＩ−Ｖ族化合物半導体層は、最も一般的には、Ａｌ_X Ｂ_y Ｇａ_1-x-y-z Ｉｎ_z Ａｓ_u Ｎ_1-u-v Ｐ_v （ただし、０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１、０≦ｕ≦１、０≦ｖ≦１、０≦ｘ＋ｙ＋ｚ＜１、０≦ｕ＋ｖ＜１）からなり、より具体的には、Ａｌ_X Ｂ_y Ｇａ_1-x-y-z Ｉｎ_z Ｎ（ただし、０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１、０≦ｘ＋ｙ＋ｚ＜１）からなり、典型的には、Ａｌ_X Ｇａ_1-x-z Ｉｎ_z Ｎ（ただし、０≦ｘ≦１、０≦ｚ≦１）からなり、具体例を挙げると、ＧａＮ、ＩｎＮ、ＡｌＮ、ＡｌＧａＮ、ＩｎＧａＮ、ＡｌＧａＩｎＮなどからなる。特に基板の凹部に埋め込む第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層としては、好適には、ＧａＮ、Ｉｎ_X Ｇａ_1-x Ｎ（０＜ｘ＜０．５）、Ａｌ_X Ｇａ_1-x Ｎ（０＜ｘ＜０．５）、Ａｌ_X Ｉｎ_y Ｇａ_1-x-y Ｎ（０＜ｘ＜０．５、０＜ｙ＜０．２）からなるものが用いられる。第１の導電型はｎ型であってもｐ型であってもよく、それに応じて第２の導電型はｐ型またはｎ型である。

第１〜第５の窒化物系ＩＩＩ−Ｖ族化合物半導体層および活性層を構成する窒化物系ＩＩＩ−Ｖ族化合物半導体層の成長方法としては、例えば、有機金属化学気相成長（ＭＯＣＶＤ）、ハイドライド気相エピタキシャル成長あるいはハライド気相エピタキシャル成長（ＨＶＰＥ）、分子線エピタキシー（ＭＢＥ）などの各種のエピタキシャル成長法を用いることができる。

第２の発明は、
一主面に一つまたは複数の凹部を有する基板と、
上記基板上に、上記凹部に空隙を形成しないで成長された第６の窒化物系ＩＩＩ−Ｖ族化合物半導体層と、
上記第６の窒化物系ＩＩＩ−Ｖ族化合物半導体層上の第１の導電型の第３の窒化物系ＩＩＩ−Ｖ族化合物半導体層、活性層および第２の導電型の第４の窒化物系ＩＩＩ−Ｖ族化合物半導体層とを有し、
上記第６の窒化物系ＩＩＩ−Ｖ族化合物半導体層において、上記凹部の底面との界面から上記一主面に対して垂直方向に発生した転位が、上記凹部の底面を底辺とする三角形部の斜面またはその近傍に到達し、そこから上記一主面に平行な方向に屈曲している
ことを特徴とする発光ダイオードである。

第３の発明は、
一主面に一つまたは複数の凹部を有する基板と、
上記基板上に、上記凹部に空隙を形成しないで成長された第６の窒化物系ＩＩＩ−Ｖ族化合物半導体層と、
上記第６の窒化物系ＩＩＩ−Ｖ族化合物半導体層上の第１の導電型の第３の窒化物系ＩＩＩ−Ｖ族化合物半導体層、活性層および第２の導電型の第４の窒化物系ＩＩＩ−Ｖ族化合物半導体層とを有し、
上記凹部の底面の部分の上記基板に第１の幅を有する第１の穴を有するとともに、上記凹部の両側の部分の上記基板に上記第１の幅よりも大きい第２の幅を有する第２の穴を有する
ことを特徴とする発光ダイオードである。
第２および第３の発明ならびに後述の第５、第６および第８〜第１７の発明において、第６の窒化物系ＩＩＩ−Ｖ族化合物半導体層は、第１の発明における第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層および第２の窒化物系ＩＩＩ−Ｖ族化合物半導体層に対応するものである。
第２および第３の発明ならびに後述の第４〜第１８の発明においては、その性質に反しない限り、第１の発明に関連して説明したことが成立する。

第４の発明は、
複数の発光ダイオードが集積された集積型発光ダイオードの製造方法において、
一主面に一つまたは複数の凹部を有する基板の当該凹部に、その底面を底辺とする三角形の断面形状となる状態を経て第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層を成長させることにより当該凹部を埋める工程と、
上記第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層から上記基板上に第２の窒化物系ＩＩＩ−Ｖ族化合物半導体層を横方向成長させる工程と、
上記第２の窒化物系ＩＩＩ−Ｖ族化合物半導体層上に第１の導電型の第３の窒化物系ＩＩＩ−Ｖ族化合物半導体層、活性層および第２の導電型の第４の窒化物系ＩＩＩ−Ｖ族化合物半導体層を順次成長させる工程と
を有することを特徴とするものである。

第５の発明は、
複数の発光ダイオードが集積された集積型発光ダイオードにおいて、
少なくとも一つの上記発光ダイオードが、
一主面に一つまたは複数の凹部を有する基板と、
上記基板上に、上記凹部に空隙を形成しないで成長された第６の窒化物系ＩＩＩ−Ｖ族化合物半導体層と、
上記第６の窒化物系ＩＩＩ−Ｖ族化合物半導体層上の第１の導電型の第３の窒化物系ＩＩＩ−Ｖ族化合物半導体層、活性層および第２の導電型の第４の窒化物系ＩＩＩ−Ｖ族化合物半導体層とを有し、
上記第６の窒化物系ＩＩＩ−Ｖ族化合物半導体層において、上記凹部の底面との界面から上記一主面に対して垂直方向に発生した転位が、上記凹部の底面を底辺とする三角形部の斜面またはその近傍に到達し、そこから上記一主面に平行な方向に屈曲している
ことを特徴とするものである。

第６の発明は、
複数の発光ダイオードが集積された集積型発光ダイオードにおいて、
少なくとも一つの上記発光ダイオードが、
一主面に一つまたは複数の凹部を有する基板と、
上記基板上に、上記凹部に空隙を形成しないで成長された第６の窒化物系ＩＩＩ−Ｖ族化合物半導体層と、
上記第６の窒化物系ＩＩＩ−Ｖ族化合物半導体層上の第１の導電型の第３の窒化物系ＩＩＩ−Ｖ族化合物半導体層、活性層および第２の導電型の第４の窒化物系ＩＩＩ−Ｖ族化合物半導体層とを有し、
上記凹部の底面の部分の上記基板に第１の幅を有する第１の穴を有するとともに、上記凹部の両側の部分の上記基板に上記第１の幅よりも大きい第２の幅を有する第２の穴を有する
ことを特徴とするものである。

第４〜第６の発明において、集積型発光ダイオードはその用途を問わないが、典型的な用途を挙げると、液晶ディスプレイなどに用いられる発光ダイオードバックライト、発光ダイオード照明装置、発光ダイオードディスプレイなどである。この集積型発光ダイオードは、発光ダイオードの配列の仕方や形状は問わないが、例えば、発光ダイオードが二次元アレイ状に配列されたものや、ストライプ状の発光ダイオードが一列または複数列配列されたものなどである。この集積型発光ダイオードの形態は、いわゆる半導体プロセス技術を用いて半導体層が積層されたウェハを一括加工することにより、回路パターンとともに各発光ダイオードが微細に複数集積して並んでいる形態はもちろん、いわゆる実装技術を用いて、既にチップ化されている各発光ダイオードを回路パターン基板上に微細に複数集積して並べた形態であってもよい。また、これらの発光ダイオードは、独立駆動しても一括駆動してもよく、さらに、任意に設定されたある領域内の発光ダイオード群を一括独立駆動（エリア駆動）してもよい。

第７の発明は、
一主面に一つまたは複数の凹部を有する基板の当該凹部に、その底面を底辺とする三角形の断面形状となる状態を経て第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層を成長させることにより当該凹部を埋める工程と、
上記第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層から上記基板上に第２の窒化物系ＩＩＩ−Ｖ族化合物半導体層を横方向成長させる工程と
を有することを特徴とする窒化物系ＩＩＩ−Ｖ族化合物半導体の成長方法である。
この窒化物系ＩＩＩ−Ｖ族化合物半導体の成長方法は、発光ダイオードや集積型発光ダイオードのほか、他の各種の半導体装置の製造に適用することが可能である。

第８の発明は、
一主面に一つまたは複数の凹部を有する基板と、
上記基板上に、上記凹部に空隙を形成しないで成長された第６の窒化物系ＩＩＩ−Ｖ族化合物半導体層とを有し、
上記第６の窒化物系ＩＩＩ−Ｖ族化合物半導体層において、上記凹部の底面との界面から上記一主面に対して垂直方向に発生した転位が、上記凹部の底面を底辺とする三角形部の斜面またはその近傍に到達し、そこから上記一主面に平行な方向に屈曲している
ことを特徴とする窒化物系ＩＩＩ−Ｖ族化合物半導体成長用基板である。

第９の発明は、
一主面に一つまたは複数の凹部を有する基板と、
上記基板上に、上記凹部に空隙を形成しないで成長された第６の窒化物系ＩＩＩ−Ｖ族化合物半導体層とを有し、
上記凹部の底面の部分の上記基板に第１の幅を有する第１の穴を有するとともに、上記凹部の両側の部分の上記基板に上記第１の幅よりも大きい第２の幅を有する第２の穴を有する
ことを特徴とする窒化物系ＩＩＩ−Ｖ族化合物半導体成長用基板である。

第１０の発明は、
赤色発光の発光ダイオード、緑色発光の発光ダイオードおよび青色発光の発光ダイオードをそれぞれ少なくとも一つ含むセルがプリント配線基板上に複数個配列した光源セルユニットにおいて、
上記赤色発光の発光ダイオード、上記緑色発光の発光ダイオードおよび上記青色発光の発光ダイオードのうちの少なくとも一つの発光ダイオードが、
一主面に一つまたは複数の凹部を有する基板と、
上記基板上に、上記凹部に空隙を形成しないで成長された第６の窒化物系ＩＩＩ−Ｖ族化合物半導体層と、
上記第６の窒化物系ＩＩＩ−Ｖ族化合物半導体層上の第１の導電型の第３の窒化物系ＩＩＩ−Ｖ族化合物半導体層、活性層および第２の導電型の第４の窒化物系ＩＩＩ−Ｖ族化合物半導体層とを有し、
上記第６の窒化物系ＩＩＩ−Ｖ族化合物半導体層において、上記凹部の底面との界面から上記一主面に対して垂直方向に発生した転位が、上記凹部の底面を底辺とする三角形部の斜面またはその近傍に到達し、そこから上記一主面に平行な方向に屈曲している
ことを特徴とするものである。

第１１の発明は、
赤色発光の発光ダイオード、緑色発光の発光ダイオードおよび青色発光の発光ダイオードをそれぞれ複数個配列した発光ダイオードバックライトにおいて、
上記赤色発光の発光ダイオード、上記緑色発光の発光ダイオードおよび上記青色発光の発光ダイオードのうちの少なくとも一つの発光ダイオードが、
一主面に一つまたは複数の凹部を有する基板と、
上記基板上に、上記凹部に空隙を形成しないで成長された第６の窒化物系ＩＩＩ−Ｖ族化合物半導体層と、
上記第６の窒化物系ＩＩＩ−Ｖ族化合物半導体層上の第１の導電型の第３の窒化物系ＩＩＩ−Ｖ族化合物半導体層、活性層および第２の導電型の第４の窒化物系ＩＩＩ−Ｖ族化合物半導体層とを有し、
上記第６の窒化物系ＩＩＩ−Ｖ族化合物半導体層において、上記凹部の底面との界面から上記一主面に対して垂直方向に発生した転位が、上記凹部の底面を底辺とする三角形部の斜面またはその近傍に到達し、そこから上記一主面に平行な方向に屈曲している
ことを特徴とするものである。

第１２の発明は、
赤色発光の発光ダイオード、緑色発光の発光ダイオードおよび青色発光の発光ダイオードをそれぞれ複数個配列した発光ダイオードバックライトにおいて、
上記赤色発光の発光ダイオード、上記緑色発光の発光ダイオードおよび上記青色発光の発光ダイオードのうちの少なくとも一つの発光ダイオードが、
一主面に一つまたは複数の凹部を有する基板と、
上記基板上に、上記凹部に空隙を形成しないで成長された第６の窒化物系ＩＩＩ−Ｖ族化合物半導体層と、
上記第６の窒化物系ＩＩＩ−Ｖ族化合物半導体層上の第１の導電型の第３の窒化物系ＩＩＩ−Ｖ族化合物半導体層、活性層および第２の導電型の第４の窒化物系ＩＩＩ−Ｖ族化合物半導体層とを有し、
上記凹部の底面の部分の上記基板に第１の幅を有する第１の穴を有するとともに、上記凹部の両側の部分の上記基板に上記第１の幅よりも大きい第２の幅を有する第２の穴を有する
ことを特徴とするものである。

第１３の発明は、
赤色発光の発光ダイオード、緑色発光の発光ダイオードおよび青色発光の発光ダイオードをそれぞれ複数個配列した発光ダイオード照明装置において、
上記赤色発光の発光ダイオード、上記緑色発光の発光ダイオードおよび上記青色発光の発光ダイオードのうちの少なくとも一つの発光ダイオードが、
一主面に一つまたは複数の凹部を有する基板と、
上記基板上に、上記凹部に空隙を形成しないで成長された第６の窒化物系ＩＩＩ−Ｖ族化合物半導体層と、
上記第６の窒化物系ＩＩＩ−Ｖ族化合物半導体層上の第１の導電型の第３の窒化物系ＩＩＩ−Ｖ族化合物半導体層、活性層および第２の導電型の第４の窒化物系ＩＩＩ−Ｖ族化合物半導体層とを有し、
上記第６の窒化物系ＩＩＩ−Ｖ族化合物半導体層において、上記凹部の底面との界面から上記一主面に対して垂直方向に発生した転位が、上記凹部の底面を底辺とする三角形部の斜面またはその近傍に到達し、そこから上記一主面に平行な方向に屈曲している
ことを特徴とするものである。

第１４の発明は、
赤色発光の発光ダイオード、緑色発光の発光ダイオードおよび青色発光の発光ダイオードをそれぞれ複数個配列した発光ダイオード照明装置において、
上記赤色発光の発光ダイオード、上記緑色発光の発光ダイオードおよび上記青色発光の発光ダイオードのうちの少なくとも一つの発光ダイオードが、
一主面に一つまたは複数の凹部を有する基板と、
上記基板上に、上記凹部に空隙を形成しないで成長された第６の窒化物系ＩＩＩ−Ｖ族化合物半導体層と、
上記第６の窒化物系ＩＩＩ−Ｖ族化合物半導体層上の第１の導電型の第３の窒化物系ＩＩＩ−Ｖ族化合物半導体層、活性層および第２の導電型の第４の窒化物系ＩＩＩ−Ｖ族化合物半導体層とを有し、
上記凹部の底面の部分の上記基板に第１の幅を有する第１の穴を有するとともに、上記凹部の両側の部分の上記基板に上記第１の幅よりも大きい第２の幅を有する第２の穴を有する
ことを特徴とするものである。

第１５の発明は、
赤色発光の発光ダイオード、緑色発光の発光ダイオードおよび青色発光の発光ダイオードをそれぞれ複数個配列した発光ダイオードディスプレイにおいて、
上記赤色発光の発光ダイオード、上記緑色発光の発光ダイオードおよび上記青色発光の発光ダイオードのうちの少なくとも一つの発光ダイオードが、
一主面に一つまたは複数の凹部を有する基板と、
上記基板上に、上記凹部に空隙を形成しないで成長された第６の窒化物系ＩＩＩ−Ｖ族化合物半導体層と、
上記第６の窒化物系ＩＩＩ−Ｖ族化合物半導体層上の第１の導電型の第３の窒化物系ＩＩＩ−Ｖ族化合物半導体層、活性層および第２の導電型の第４の窒化物系ＩＩＩ−Ｖ族化合物半導体層とを有し、
上記第６の窒化物系ＩＩＩ−Ｖ族化合物半導体層において、上記凹部の底面との界面から上記一主面に対して垂直方向に発生した転位が、上記凹部の底面を底辺とする三角形部の斜面またはその近傍に到達し、そこから上記一主面に平行な方向に屈曲している
ことを特徴とするものである。

第１６の発明は、
赤色発光の発光ダイオード、緑色発光の発光ダイオードおよび青色発光の発光ダイオードをそれぞれ複数個配列した発光ダイオードディスプレイにおいて、
上記赤色発光の発光ダイオード、上記緑色発光の発光ダイオードおよび上記青色発光の発光ダイオードのうちの少なくとも一つの発光ダイオードが、
一主面に一つまたは複数の凹部を有する基板と、
上記基板上に、上記凹部に空隙を形成しないで成長された第６の窒化物系ＩＩＩ−Ｖ族化合物半導体層と、
上記第６の窒化物系ＩＩＩ−Ｖ族化合物半導体層上の第１の導電型の第３の窒化物系ＩＩＩ−Ｖ族化合物半導体層、活性層および第２の導電型の第４の窒化物系ＩＩＩ−Ｖ族化合物半導体層とを有し、
上記凹部の底面の部分の上記基板に第１の幅を有する第１の穴を有するとともに、上記凹部の両側の部分の上記基板に上記第１の幅よりも大きい第２の幅を有する第２の穴を有する
ことを特徴とするものである。
第１０〜第１６の発明において、赤色発光の発光ダイオードとしては、例えば、ＡｌＧａＩｎＰ系半導体を用いたものを用いることもできる。

第１７の発明は、
一つまたは複数の発光ダイオードを有する電子機器において、
少なくとも一つの上記発光ダイオードが、
一主面に一つまたは複数の凹部を有する基板と、
上記基板上に、上記凹部に空隙を形成しないで成長された第６の窒化物系ＩＩＩ−Ｖ族化合物半導体層と、
上記第６の窒化物系ＩＩＩ−Ｖ族化合物半導体層上の第１の導電型の第３の窒化物系ＩＩＩ−Ｖ族化合物半導体層、活性層および第２の導電型の第４の窒化物系ＩＩＩ−Ｖ族化合物半導体層とを有し、
上記第６の窒化物系ＩＩＩ−Ｖ族化合物半導体層において、上記凹部の底面との界面から上記一主面に対して垂直方向に発生した転位が、上記凹部の底面を底辺とする三角形部の斜面またはその近傍に到達し、そこから上記一主面に平行な方向に屈曲している
ことを特徴とするものである。

第１８の発明は、
一つまたは複数の発光ダイオードを有する電子機器において、
少なくとも一つの上記発光ダイオードが、
一主面に一つまたは複数の凹部を有する基板と、
上記基板上に、上記凹部に空隙を形成しないで成長された第６の窒化物系ＩＩＩ−Ｖ族化合物半導体層と、
上記第６の窒化物系ＩＩＩ−Ｖ族化合物半導体層上の第１の導電型の第３の窒化物系ＩＩＩ−Ｖ族化合物半導体層、活性層および第２の導電型の第４の窒化物系ＩＩＩ−Ｖ族化合物半導体層とを有し、
上記凹部の底面の部分の上記基板に第１の幅を有する第１の穴を有するとともに、上記凹部の両側の部分の上記基板に上記第１の幅よりも大きい第２の幅を有する第２の穴を有する
ことを特徴とするものである。

第１７および第１８の発明において、電子機器は、発光ダイオードバックライト（液晶ディスプレイのバックライトなど）、発光ダイオード照明装置、発光ダイオードディスプレイなど、さらには発光ダイオードを光源とするプロジェクタあるいはリアプロジェクションテレビ、グレーティングライトバルブ（ＧＬＶ）などを含むが、一般的には、表示、照明、光通信、光伝送やその他の目的で少なくとも一つの発光ダイオードを有するものであれば、基本的にはどのようなものであってもよく、携帯型のものと据え置き型のものとの双方を含むが、上記以外の具体例を挙げると、携帯電話、モバイル機器、ロボット、パーソナルコンピュータ、車載機器、各種家庭電気製品、発光ダイオード光通信装置、発光ダイオード光伝送装置などである。電子機器にはまた、遠赤外波長帯域、赤外波長帯域、赤色波長帯域、黄色波長帯域、緑色波長帯域、青色波長帯域、紫色波長帯域、紫外波長帯域などのうちの互いに異なる波長帯域の光を放出する二種類以上の発光ダイオードを組み合わせたものも含まれる。特に、発光ダイオード照明装置では、赤色波長帯域、黄色波長帯域、緑色波長帯域、青色波長帯域、紫色波長帯域などのうちの互いに異なる波長帯域の可視光を放出する二種類以上の発光ダイオードを組み合わせ、これらの発光ダイオードから放出される二種類以上の光を混合して自然光あるいは白色光を得ることができる。また、青色波長帯域、紫色波長帯域、紫外波長帯域などのうちの少なくとも一つの波長帯域の光を放出する発光ダイオードを光源として用い、この発光ダイオードから放出される光を蛍光体に照射して励起することにより得られる光を混合して自然光あるいは白色光を得ることができる。

第１９の発明は、
一主面に一つまたは複数の凹部を有する基板の当該凹部に、その底面を底辺とする三角形の断面形状となる状態を経て第１の層を成長させることにより当該凹部を埋める工程と、
上記第１の層から上記基板上に第２の層を横方向成長させる工程と
を有することを特徴とする電子装置の製造方法である。

第２０の発明は、
一主面に一つまたは複数の凹部を有する基板と、
上記基板上に、上記凹部に空隙を形成しないで成長された第３の層とを有し、
上記第３の層において、上記凹部の底面との界面から上記一主面に対して垂直方向に発生した転位が、上記凹部の底面を底辺とする三角形部の斜面またはその近傍に到達し、そこから上記一主面に平行な方向に屈曲している
ことを特徴とする電子装置である。

第１９および第２０の発明において、第１〜第３の層は、窒化物系ＩＩＩ−Ｖ族化合物半導体のほか、ウルツ鉱型（wurtzit)構造、より一般的には六方晶系の結晶構造を有する他の半導体、例えばＺｎＯ、α−ＺｎＳ、α−ＣｄＳ、α−ＣｄＳｅなど、さらには他の結晶構造を有する各種の半導体からなるものであってもよい。これらの半導体を用いた半導体装置には、一般的な発光ダイオード、サブバンド間遷移発光型（量子カスケード型）発光ダイオード、通常の半導体レーザ、サブバンド間遷移発光型（量子カスケード型）半導体レーザのような発光素子のほか、フォトダイオードなどの受光素子あるいはセンサ、太陽電池、さらには高電子移動度トランジスタなどの電界効果トランジスタ（ＦＥＴ）やヘテロ接合バイポーラトランジスタ（ＨＢＴ）などのバイポーラトランジスタのようなトランジスタに代表される電子走行素子が含まれる。同一基板またはチップ上にこれらの素子が１個または複数個形成される。これらの素子は必要に応じて独立的に駆動されるように構成される。同一基板上に発光素子と電子走行素子とを集積化することにより光電子集積回路（ＯＥＩＣ）を構成することが可能である。必要に応じて、光配線を形成することも可能である。少なくとも一つの発光素子（発光ダイオードあるいは半導体レーザ）の点滅を用いて明かりの供給による照明通信あるいは光通信を行うこともできる。この場合、異なる波長帯域の光を複数用いて照明通信あるいは光通信を行ってもよい。

電子装置は、上記の半導体装置（発光素子、受光素子、電子走行素子など）のほかに、圧電装置、焦電装置、光学装置（非線形光学結晶を用いる第２次高調波発生素子など）、誘電体装置（強誘電体素子を含む）、超伝導装置なども含む。この場合、第１〜第３の層の材料は、半導体装置では上記のような各種の半導体を用いることができ、圧電装置、焦電装置、光学装置、誘電体装置、超伝導装置などでは、六方晶系の結晶構造を有する酸化物などの各種の材料を用いることができる。
電子装置として発光ダイオードあるいは半導体レーザを含むものを用いることにより、発光ダイオードバックライト、発光ダイオード照明装置、発光ダイオードディスプレイなど、さらには発光ダイオードあるいは半導体レーザを光源とするプロジェクタあるいはリアプロジェクションテレビ、グレーティングライトバルブなどの電子機器を構成することができる。
第１９および第２０の発明についても第１〜１８の発明と同様な応用が可能である。

上述のように構成されたこの発明においては、基板の凹部の底面から第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層の成長を開始し、途中でこの底面を底辺とする三角形の断面形状となる状態を経て第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層を成長させることによりこの凹部を隙間なく埋めることができる。そして、こうして成長された第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層から第２の窒化物系ＩＩＩ−Ｖ族化合物半導体層を横方向成長させる。このとき、第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層では、基板の凹部の底面との界面から基板の一主面に対して垂直方向に転位が発生し、この転位が第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層の斜面またはその近傍に到達し、第２の窒化物系ＩＩＩ−Ｖ族化合物半導体層の成長に伴い、この転位はそこから基板の一主面に平行な方向に屈曲する。第２の窒化物系ＩＩＩ−Ｖ族化合物半導体層を十分に厚く成長させた時点で、この基板の一主面に平行な転位の上の部分は転位密度が極めて少ない領域となる。また、この方法では、第１〜第４の窒化物系ＩＩＩ−Ｖ族化合物半導体層を一回のエピタキシャル成長により成長させることができる。
より一般的には、第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層を第１の層、第２の窒化物系ＩＩＩ−Ｖ族化合物半導体層を第２の層と読み替えて上記と同様なことが成立する。

この発明によれば、第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層および第２の窒化物系ＩＩＩ−Ｖ族化合物半導体層と基板との間に隙間が形成されないことにより、光の取り出し効率を大幅に向上させることができ、また、第２の窒化物系ＩＩＩ−Ｖ族化合物半導体層の結晶性が良好となるため、その上に成長させる第３の窒化物系ＩＩＩ−Ｖ族化合物半導体層、活性層および第４の窒化物系ＩＩＩ−Ｖ族化合物半導体層の結晶性も大幅に向上することから、発光効率が極めて高い発光ダイオードを得ることができる。しかも、一回のエピタキシャル成長により発光ダイオードを製造することができるため、低コストである。そして、この発光効率が高い発光ダイオードを用いて高性能の光源セルユニット、発光ダイオードバックライト、発光ダイオード照明装置、発光ダイオードディスプレイ、各種の電子機器などを実現することができる。
より一般的には、第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層を第１の層、第２の窒化物系ＩＩＩ−Ｖ族化合物半導体層を第２の層と読み替えて上記と同様な効果を得ることができる。

以下、この発明の実施形態について図面を参照しながら説明する。なお、実施形態の全図において、同一または対応する部分には同一の符号を付す。
図１〜図３はこの発明の第１の実施形態によるＧａＮ系発光ダイオードの製造方法を工程順に示す。

この第１の実施形態においては、図１Ａに示すように、まず、一主面に周期的な凹凸加工が施されたサファイア基板１１を用意する。符号１１ａは凹部、１１ｂは凸部を示す。凹部１１ａは逆台形の断面形状を有する。例えば、サファイア基板１１の主面はｃ面、凹部１１ａはサファイア基板１１の〈１−１００〉方向に延在するストライプ形状である。凹部１１ａおよび凸部１１ｂの平面形状は、すでに述べた各種の平面形状とすることができるが、好適な一例を図４に示す。図４に示すように、この例では、凸部１１ｂが六角形の平面形状を有し、これを蜂の巣状に二次元配列し、この凸部１１ｂを囲むように凹部１１ａを形成する。ここで、六角形の凸部１１ｂの対向辺の間隔は例えば３．８〜４．２μｍ、好適には４μｍ、隣接する六角形の凸部１１ｂの間隔は例えば１．３〜１．７μｍ、好適には１．５μｍであるが、これに限定されるものではない。典型的には、図４における点線の方向（最隣接の凸部１１ｂ間を結ぶ方向）が、後述のＧａＮ層１２のｍ軸と平行となるようにする。このサファイア基板１１の凹凸加工は、反応性イオンエッチング（ＲＩＥ）法、粉末ブラスト法、サンドブラスト法などの種々の方法により行うことができる。これらの凹部１１ａおよび凸部１１ｂの寸法などの詳細については後述する。

次に、サーマルクリーニングなどを行うことによりこのサファイア基板１１の表面を清浄化した後、このサファイア基板１１上に従来公知の方法により例えば５５０℃程度の成長温度で例えばＧａＮバッファ層（図示せず）を成長させる。次に、例えばＭＯＣＶＤ法によりＧａＮのエピタキシャル成長を行う。このとき、図１Ｂに示すように、まず凹部１１ａの底面から成長を開始させ、この底面を底辺とし、サファイア基板１１の主面に対して傾斜したファセットを斜面に有する二等辺三角形の断面形状となるようにＧａＮ層１２を成長させる。例えば、このＧａＮ層１２の延在方向はその〈１−１００〉方向であり、その斜面のファセットは（１−１０１）面である。このＧａＮ層１２は、アンドープであっても、ｎ型不純物またはｐ型不純物をドープしてもよい。このＧａＮ層１２の成長条件については後述する。

引き続いて、ＧａＮ層１２の成長をその斜面のファセット面方位を維持しながら行うことにより、図１Ｃに示すように、凹部１１ａの内部を完全に埋める。図１Ｃ中、点線は成長途中の成長界面を示す（以下同様）。
次に、成長条件を横方向成長が支配的となる条件に設定して成長を続けると、図２Ａに示すように、ＧａＮ層１２はその厚さを増しながら凸部１１ｂ上に広がって行き、遂には隣接する凹部１１ａから成長したＧａＮ層１２同士が凸部１１ｂ上で接触する。
引き続いて、図２Ｂに示すように、ＧａＮ層１２をその表面がサファイア基板１１の主面と平行な平坦面となるまで横方向成長させる。こうして成長されたＧａＮ層１２は、凹部１１ａの上の部分の転位密度が極めて低くなる。

次に、図３に示すように、ＧａＮ層１２上に、例えばＭＯＣＶＤ法により、ｎ型ＧａＩｎＮ層１３、ｎ型ＧａＮ層１４、ｎ型ＧａＩｎＮ層１５、活性層１６、ｐ型ＧａＩｎＮ層１７、ｐ型ＡｌＩｎＮ層１８、ｐ型ＧａＮ層１９およびｐ型ＧａＩｎＮ層２０を順次エピタキシャル成長させる。活性層１６は、例えばＧａＩｎＮ系の多重量子井戸（ＭＱＷ）構造（例えば、ＧａＩｎＮ量子井戸層とＧａＮ障壁層とを交互に積層したもの）を有する。この活性層１６のＩｎ組成は、発光ダイオードの発光波長に応じて選ばれ、例えば発光波長４０５ｎｍでは〜１１％、４５０ｎｍでは〜１８％、５２０ｎｍでは〜２４％である。
この後、ｐ型ＧａＩｎＮ層１７、ｐ型ＡｌＩｎＮ層１８、ｐ型ＧａＮ層１９およびｐ型ＧａＩｎＮ層２０のｐ型不純物を活性化するために、例えばＮ₂ とＯ₂ との混合ガス（組成は例えばＮ₂ が９９％、Ｏ₂ が１％）の雰囲気中において５５０〜７５０℃（例えば、６５０℃）あるいは５８０〜６２０℃（例えば、６００℃）の温度で熱処理を行う。ここで、Ｎ₂ にＯ₂ を混合することで活性化が起きやすくなる。この熱処理の時間は例えば５分〜２時間あるいは４０分〜２時間、一般的には１０〜６０分程度である。熱処理の温度を比較的低くするのは、熱処理時の活性層１６などの劣化を防止するためである。

上記のＧａＮ系半導体層の成長原料は、例えば、Ｇａの原料としてはトリエチルガリウム（（Ｃ₂ Ｈ₅ ）₃ Ｇａ、ＴＥＧ）またはトリメチルガリウム（（ＣＨ₃ ）₃ Ｇａ、ＴＭＧ）、Ａｌの原料としてはトリメチルアルミニウム（（ＣＨ₃ ）₃ Ａｌ、ＴＭＡ）、Ｉｎの原料としてはトリメチルインジウム（（ＣＨ₃ ）₃ Ｉｎ、ＴＭＩ）を、Ｎの原料としてはアンモニア（ＮＨ₃ ）を用いる。ドーパントについては、ｎ型ドーパントとしては例えばシラン（ＳｉＨ₄ ）を、ｐ型ドーパントとしては例えばビス（メチルシクロペンタジエニル）マグネシウム（（ＣＨ₃ Ｃ₅ Ｈ₄ ）₂ Ｍｇ）、ビス（エチルシクロペンタジエニル）マグネシウム（（Ｃ₂ Ｈ₅ Ｃ₅ Ｈ₄ ）₂ Ｍｇ）あるいはビス（シクロペンタジエニル）マグネシウム（（Ｃ₅ Ｈ₅ ）₂ Ｍｇ）を用いる。
また、上記のＧａＮ系半導体層の成長時のキャリアガス雰囲気としては、例えば、Ｈ₂ ガスが用いられる。

次に、上述のようにしてＧａＮ系半導体層を成長させたサファイア基板１１をＭＯＣＶＤ装置から取り出す。
次に、ｐ型ＧａＩｎＮ層２０上にｐ側電極２１を形成する。ｐ側電極２１の材料としては、高反射率を有するオーミック金属、例えばＡｇやＰｄ／Ａｇなどを用いるのが好ましい。なお、ｐ側電極２１は、ｎ型ＧａＩｎＮ層１３、ｎ型ＧａＮ層１４、ｎ型ＧａＩｎＮ層１５、活性層１６、ｐ型ＧａＩｎＮ層１７、ｐ型ＡｌＩｎＮ層１８、ｐ型ＧａＮ層１９およびｐ型ＧａＩｎＮ層２０をエピタキシャル成長させた後、ｐ型ＧａＩｎＮ層１７、ｐ型ＡｌＩｎＮ層１８、ｐ型ＧａＮ層１９およびｐ型ＧａＩｎＮ層２０のｐ型不純物を活性化するための熱処理を行う前に形成するようにしてもよい。
次に、ｎ型ＧａＮ層１４、ｎ型ＧａＩｎＮ層１５、活性層１６、ｐ型ＧａＩｎＮ層１７、ｐ型ＡｌＩｎＮ層１８、ｐ型ＧａＮ層１９およびｐ型ＧａＩｎＮ層２０を、例えばＲＩＥ法、粉末ブラスト法、サンドブラスト法などにより所定形状にパターニングし、メサ部２２を形成する。

次に、このメサ部２２に隣接する部分のｎ型ＧａＩｎＮ層１３上にｎ側電極２３を形成する。ｎ側電極２３としては、例えばＴｉ／Ｐｔ／Ａｕ構造のものを用いる。
次に、必要に応じて、上述のようにして発光ダイオード構造が形成されたサファイア基板１１をその裏面側から研削やラッピングすることにより厚さを減少させた後、このサファイア基板１１のスクライビングを行い、バーを形成する。この後、このバーのスクライビングを行うことでチップ化する。

こうして得られたＧａＮ系発光ダイオードにおいては、図５に示すように、ｐ側電極２１とｎ側電極２３との間に順方向電圧を印加して電流を流すことにより発光を行わせ、サファイア基板１１を通して外部に光を取り出す。ただし、図５においては、上方に光を取り出す場合を考え、サファイア基板１１が上になるようにしている。活性層１６のＩｎ組成の選定により、赤色〜紫外の発光、取り分け青色発光、緑色発光または赤色発光を得ることができる。この場合、活性層１６から発生した光のうち、サファイア基板１１に向かう光は、サファイア基板１１とその凹部１１ａのＧａＮ層１２との界面で屈折した後、サファイア基板１１を通って外部に出て行き、活性層１６から発生した光のうち、ｐ側電極２１に向かう光は、このｐ側電極２１で反射されてサファイア基板１１に向かい、サファイア基板１１を通って外部に出て行く。なお、図５に示す光線は、発光ダイオードを構成するＧａＮ系半導体層の屈折率をＧａＮの屈折率２．４３８、サファイア基板１１の屈折率を１．７８５、空気の屈折率を１とした場合のものである。

この第１の実施形態においては、ＧａＮ層１２の貫通転位密度を最小化するために、凹部１１ａの底面の幅Ｗ_g 、深さｄ、および、図１Ｂに示す状態のＧａＮ層１２の斜面とサファイア基板１１の主面とのなす角度αが下記の式を満たすように決められている（図６参照）。
２ｄ≧Ｗ_g ｔａｎα
例えば、Ｗ_g ＝２．１μｍ、α＝５９度の場合にはｄ≧１．７５μｍ、Ｗ_g ＝２μｍ、α＝５９度の場合にはｄ≧１．６６μｍ、Ｗ_g ＝１．５μｍ、α＝５９度の場合にはｄ≧１．２４５μｍ、Ｗ_g ＝１．２μｍ、α＝５９度の場合にはｄ≧０．９６６μｍとする。ただし、いずれの場合もｄ＜５μｍとするのが望ましい。

図１ＢおよびＣに示す工程におけるＧａＮ層１２の成長時には、成長原料のＶ／ＩＩＩ比を高めに、例えば１３０００±２０００の範囲、成長温度を低めに、例えば１０５０±５０℃の範囲に設定する。こうすることで、図１ＢおよびＣに示すように、基板１１の主面に対して傾斜したファセットを斜面に出しながら、凹部１１ａを完全に埋める形でＧａＮ層１２が成長する。この際、凸部１１ｂ上には、ＧａＮ層１２はほとんど成長しない。また、このＧａＮ層１２の成長は例えば１．０〜２．０気圧、好適には１．６気圧程度の圧力条件下で行う。これは、横方向成長を抑え、凹部１１ａへのＧａＮ層１２の選択成長を容易にするためである。成長速度は一般的には１．０〜５．０μｍ／ｈ、好適には３．０μｍ／ｈ程度とする。原料ガスの流量は、例えば、ＴＭＧは２０ＳＣＣＭ、ＮＨ₃ は２０ＳＬＭである。一方、図２ＡおよびＢに示す工程におけるＧａＮ層１２の成長（横方向成長）は、成長原料のＶ／ＩＩＩ比を低めに、例えば５０００±２０００の範囲、成長温度を高めに、例えば１１５０±５０℃の範囲に設定する。この範囲より成長温度が高いとＧａＮ層１２の表面が荒れやすくなり、逆に低いと会合部にピットが生じやすくなる。原料ガスの流量は、例えば、ＴＭＧは４０ＳＣＣＭ、ＮＨ₃ は２０ＳＬＭである。こうすることで、図２ＡおよびＢに示すように、ＧａＮ層１２が横方向成長し、平坦な表面が得られる。この際、ＧａＮ層１２とサファイア基板１１との間に空隙は生じない。

図７に、ＧａＮ層１２の成長時の原料ガスの流れおよびサファイア基板１１上での拡散の様子を模式的に示す。この成長において最も重要な点は、成長初期に、サファイア基板１１の凸部１１ｂ（テラス部）にはＧａＮ層１２は成長せず、凹部１１ａにおいてＧａＮ層１２の成長が開始することである。これは、一般に、ＧａＮの成長は、Ｇａ原料としてＴＭＧ、Ｎ原料としてＮＨ₃ を用いる場合を考えると
Ｇａ（ＣＨ₃ ）₃ （ｇ）＋３／２Ｈ₂ （ｇ）→Ｇａ（ｇ）＋３ＣＨ₄ （ｇ）
ＮＨ₃ （ｇ）→（１−α）ＮＨ₃ （ｇ）＋α／２Ｎ₂ （ｇ）＋３α／２Ｈ₂ （ｇ）
Ｇａ（ｇ）＋ＮＨ₃ （ｇ）＝ＧａＮ（ｓ）＋３／２Ｈ₂ （ｇ）
なる反応式で表現されるように、ＮＨ₃ とＧａとが直接反応することで起きる。この際、Ｈ₂ ガスが発生するが、このＨ₂ ガスは結晶成長とは逆の作用、すなわちエッチング作用をする。図１ＢおよびＣに示す工程では、従来の平坦な基板上でのＧａＮの成長では行わない条件、すなわちエッチング作用を高め、成長しにくい条件（Ｖ／ＩＩＩ比を高める）を用いることにより、凸部１１ｂでの成長を抑制する。一方、凹部１１ａの内部では、このエッチング作用が弱まるので、結晶成長が起きる。さらに、従来は、成長結晶表面の平坦性を向上させるため、横方向成長の度合いが高まる条件（より高温）で成長させるが、この第１の実施形態においては、貫通転位をサファイア基板１１の主面に平行な方向に屈曲させることにより低減させたり、より早期に凹部１１ａの内部をＧａＮ層１２で埋めたりする目的で、既に述べたように従来より低温（例えば、１０５０±５０℃）で成長させる。

図８に、ＧａＮ層１２の結晶欠陥分布を透過型電子顕微鏡（ＴＥＭ）により調べた結果を模式的に示す。また、図９に、このＧａＮ層１２の表面の平面カソードルミネッセンス（ＣＬ）像を示す。図８から分かるように、凸部１１ｂの中央部近傍、すなわち互いに隣接する凹部１１ａから成長するＧａＮ層１２同士の会合部のみ転位密度が高くなっているものの、凹部１１ａの上の部分を含む他の部分では転位密度は低くなっている。例えば、凹部１１ａの深さｄ＝１μｍ、底面の幅Ｗ_g ＝２μｍ、凸部１１ｂの上面の幅Ｗ_t ＝２μｍの場合、この低転位密度の部分の転位密度は１×１０⁷ ／ｃｍ² であり、凹凸加工を施したサファイア基板１１を用いない場合に比べて１〜２桁転位密度が低減されている。凹部１１ａの側壁に対して垂直方向への転位の発生は一切起きていないことも分かる。図９に示す平面カソードルミネッセンス像は図８に示す結果と良く一致している。
また、図８において、凹部１１ａにおけるサファイア基板１１と接するＧａＮ層１２の高転位密度で結晶性が悪い領域の平均厚さは、凸部１１ｂにおけるサファイア基板１１と接するＧａＮ層１２の高転位密度で結晶性が悪い領域の平均厚さの１．５倍程度である。これは、凸部１１ｂ上ではＧａＮ層１２が横方向成長することを反映した結果である。

図１０に、ＴＥＭ解析の結果から判明したＧａＮ層１２の成長時の転位の振る舞いを模式的に示す。ただし、図１０Ａは断面図、図１０Ｂは図１０Ａに示す断面図と対応した平面図である。転位には大きく分けて二つのタイプがある。
第１のタイプの転位（タイプ（ａ＋ｃ）転位）については次のとおりである。図１０中、転位（１）は、凹部１１ａの底面との界面から発生し、この底面を底辺とする二等辺三角形の斜辺のファセット（ａ）で水平方向（サファイア基板１１の主面に平行な方向）に屈曲し、凹部１１ａの側壁部まで延伸し続け、消失する。また、転位（２）は、凹部１１ａの底面との界面から発生し、ファセット（ａ）で水平方向に屈曲し、凸部１１ｂの中央部近傍まで延伸し、凸部１１ｂの中央部で会合したときのファセット（ｃ）で上方（サファイア基板１１の主面に垂直な方向）に屈曲し、その会合部で垂直方向に上昇し、凸部１１ｂの中央部の貫通転位となる。このタイプ（ａ＋ｃ）の貫通転位は、バーガースベクトル＝１／３〈１１−２３〉を有する貫通転位であり、凸部１１ａの中央部に集中しているのが特徴である。

第２のタイプの転位（タイプａ転位）については次のとおりである。図１０中、転位（３）は、凹部１１ａの底面との界面から発生し、ファセット（ｄ）の近傍で水平方向に屈曲し、凹部１１ａの側壁部まで延伸し続け、消失する。ただし、水平方向への屈曲は、必ずしも、ファセット（ｄ）で生じるものではない。転位（４）は、転位（３）と同様の機構により、水平方向に屈曲し、凸部１１ｂの中央部近傍まで延伸し、凸部１１ｂの中央部の会合部で垂直方向に上昇し、凸部１１ｂの中央部の貫通転位となる。転位（２）と異なる点は、水平方向の延伸である。転位（５）は、転位（３）と同様の機構により、水平方向に屈曲し、凸部１１ｂの中央部近傍まで延伸する際、偶発的に垂直方向に延伸する。この転位（５）が凸部１１ｂの中央部の貫通転位の原因となる。このタイプａの貫通転位は、バーガースベクトル＝１／３〈１１−２０〉を有する貫通転位である。
上記のタイプ（ａ＋ｃ）転位およびタイプａ転位のほかに、凸部１１ａの中央部の会合部では、新たにＧａＮ層１２の表面に貫通した転位（タイプ（ａ＋ｃ）転位およびタイプａ転位の双方）が観察された。

次に、ＧａＮ層１２の転位密度の見積もり結果について説明する。いま、図１１に示すように、凹部１１ａの側壁とサファイア基板１１の主面とのなす角度をγ、凸部１１ｂの上での成長界面とサファイア基板１１の主面とのなす角度をβとすると、ＧａＮ層１２の高密度欠陥領域の割合は、
Ｒ＝ｃｏｔβ（（Ｗ_g ／２）ｔａｎα−ｄ）／（１／２）（Ｗ_t ＋Ｗ_g ＋ｄｃｏｔγ）
と表される。この場合、転位密度は
Ｗ_initial ×（Ｒ＋Ｕ（１−Ｒ））
と見積もられる。ただし、Ｕはタイプａ転位（ｃ面転位）がＧａＮ層１２の表面まで上昇する頻度を表し、経験的に１／１０〜１／１００程度である。例えば、α、β〜５９度、γ〜６７度、Ｗ_g 〜２．１μｍ、Ｗ_t 〜２μｍ、ｄ〜１μｍのとき、Ｒ〜０．１９５であり、このときＷ_initial 〜３×１０⁸ ／ｃｍ² である。Ｕ〜１／５０とすると、転位密度は〜６．３×１０⁷ ／ｃｍ² である。

図１２ＡおよびＢに、サファイア基板１１とＧａＮ層１２との界面近傍の断面ＴＥＭ写真を示す。また、図１３にこの部分の断面図を示す。図１２Ａは図１３に示す凸部１１ｂの点線で囲んだ領域に対応し、図１２Ｂは図１３に示す凹部１１ａの点線で囲んだ領域に対応する。図１２ＡおよびＢに示すように、サファイア基板１１とＧａＮ層１２との界面においてサファイア基板１１側に観察されるピットの形状が凹部１１ａと凸部１１ｂとで異なり、図１３に示すように、凹部１１ａに形成されるピット１３の幅をＰ_g 、凸部１１ｂに形成されるピット１４の幅をＰ_t とするとＰ_t ＞Ｐ_g 、典型的にはＰ_t ＞１．２Ｐ_g である。凸部１１ｂに形成されるピット１４の幅Ｐ_t が、凹部１１ａに形成されるピット１３の幅Ｐ_g より大きくなるのは、凸部１１ｂでは成長初期にＧａＮ層１２が成長せず、エッチング作用のあるＮＨ₃ ガスなどにさらされている時間が長いことによる。従来の方法では、このようなことは起きない。

図１４Ａはサファイア基板１１の凹部１１ａおよび凸部１１ｂの近傍の断面ＴＥＭ写真（暗視野像）を示し、図１４Ｂは図１４Ａに示す凸部１１ｂの上面近傍を拡大した断面ＴＥＭ写真、図１４Ｃは図１４Ｂに示す凹部１１ａの底面近傍を拡大したものであり、いずれも黒い部分がサファイア基板１１である。図１５Ａは図１４Ｂに示す凸部１１ｂの上面近傍の断面を模式的に示したものであり、ＧａＮ層１２のうちの凸部１１ｂ上の結晶性が劣る領域の厚さは〜３７ｎｍである。また、図１５Ｂは図１４Ｃに示す凹部１１ａの底面近傍の断面を模式的に示したものであり、ＧａＮ層１２のうちの凹部１１ａ上の結晶性が劣る領域の厚さは〜１８ｎｍから〜５６ｎｍである。このことから分かるように、凹部１１ａ上と凸部１１ｂ上とでＧａＮ層１２のうちの結晶性が劣る領域の厚さは異なる。これは、凸部１１ｂ上ではＧａＮ層１２を横方向成長させているためである。従来の方法では大きな差異はない。

図１６に、このＧａＮ系発光ダイオード（緑色発光の発光ダイオード）から外部への光取り出しのシミュレーション（レイトレーシング・シミュレーション）を行った結果（□で示すデータ）の一例を示す。図１６において、横軸はサファイア基板１１上に２０μｍ×２０μｍの大きさの範囲を想定した場合の凹部１１ａの側壁の斜面の面積Ｓおよび４００μｍ² を基準にした面積Ｓの比（斜面面積比）、縦軸は光取り出し効率ηを示す。図１６より、光取り出し効率ηを向上させるためには、斜面の面積Ｓを可能な限り増やすことがよいことがわかる。図１６には、サファイア基板１１上に凹部１１ａを６０度間隔で三方向（例えば、結晶学的に等価な三つの〈１−１００〉方向）に形成した場合（この場合、凸部１１ａの平面形状は三角形となる）に同様なシミュレーションを行った結果（◇で示すデータ）も示してある。この結果より、一方向にストライプ状に延在する凹部１１ａを形成した場合よりも、凹部１１ａを６０度間隔で三方向に形成した場合の方が、光取り出し効率ηが高くなることがわかる。

図１７を参照して、光取り出し効率ηを高めるための、上記の斜面の面積Ｓの最大化について改めて考察する。図１７より、凹部１１ａの延在方向に単位長の部分を考えると、一周期分の凹部１１ａおよび凸部１１ｂがサファイア基板１１上に占める面積は（Ｗ_t ＋Ｗ_g ）＋ｄ／ｔａｎγ、凹部１１ａの側壁の斜面の面積はｄ／ｓｉｎγと表される。したがって、光取り出し効率ηを高めるためには斜面面積比
（ｄ／ｓｉｎγ）／（（Ｗ_t ＋Ｗ_g ）＋ｄ／ｔａｎγ）
を最大化することが有効である。

図１８は、ｄ＝１μｍ、Ｗ_t ＋Ｗ_g ＝４μｍの場合に、凹部１１ａの側壁とサファイア基板１１の主面とのなす角度γを変えたときの斜面面積比（太い実線で示すデータ）の変化を示す。図１８中、細い実線で示すデータは斜面面積比の微分値を示す。図１８より、γ＝６９度では斜面面積比は０．２４となる。

図１９は、γ＝６７度、Ｗ_t ＋Ｗ_g ＝４μｍの場合に、凹部１１ａの深さｄを変えたときの斜面面積比（太い実線で示すデータ）の変化を示す。図１９中、細い実線で示すデータは斜面面積比の微分値を示す。図１９より、ＧａＮ層１２の転位密度が低くなる望ましい条件（ｄ＝１．６６μｍ、α＝５９度、Ｗ_g ＝２μｍ）では、斜面面積比は０．２４となる。これに対し、例えばｄ＝１μｍの場合、斜面面積比は０．１８である。

図２０は、γ＝６７度、Ｗ_t ＋Ｗ_g ＝７μｍの場合に、凹部１１ａの深さｄを変えたときの斜面面積比（太い実線で示すデータ）の変化を示す。図２０中、細い実線で示すデータは斜面面積比の微分値を示す。図２０より、ＧａＮ層１２の転位密度が低くなる望ましい条件（ｄ＝１．６６μｍ、α＝５９度、Ｗ_g ＝２μｍ）では、斜面面積比は０．１８となる。これに対し、例えばｄ＝１μｍの場合、斜面面積比は０．１２である。

次に、活性層１６の近傍における成長表面の状態について考察する。一般に、成長層に貫通転位が存在すると、成長ピットなどが生じ、図２１に示すように、成長表面の平坦性が悪化し、貫通転位密度が高いほど悪化の度合いが増す。活性層１６に貫通転位が存在するとすると、その面内で厚さや組成揺らぎなどが発生し、それが発光波長の面内不均一性や逆位相境界欠陥などの面状結晶欠陥発生の原因となり、発光効率の低下（内部量子効率の低下）を招く。これに対し、この第１の実施形態によれば、ＧａＮ層１２の貫通転位密度は上述のように大幅に低減されており、したがってその上に成長される活性層１６の貫通転位密度も同様に低いため、貫通転位に起因する発光効率の低下は極めて少なく、従来に比べて高い発光効率を得ることができる。

また、ＧａＮ層１２の貫通転位はサファイア基板１１の凸部１１ｂの中央部近傍に集中し、凸部１１ｂの配列にしたがって規則的に配列するので、活性層１６中の貫通転位もそれを反映して規則的に配列する。このため、活性層１６のうちの平坦な表面が形成されている部分の面積は貫通転位がランダムに配置する場合に比べて大幅に増加することから、これによっても発光効率の向上を図ることができる。

さらに、例えば、活性層１６のＩｎ組成が高い場合、成長表面が荒れていると、図２２に示すように、逆位相境界欠陥などの面状結晶欠陥と転位とが複合した結晶欠陥が新たに活性層１６から発生しやすくなり、これが発光効率の低下を招く。これに対し、この第１の実施形態によれば、上述のように活性層１６の表面の平坦性は大幅に改善されているため、このような結晶欠陥の発生は抑えられ、発光効率の低下も生じない。
活性層１６の成長表面の平坦性を向上させ、面状結晶欠陥を減らすためには、活性層１６の障壁層をＡｌＧａＮにより構成することも有効である。

以上のように、この第１の実施形態によれば、サファイア基板１１とＧａＮ層１２との間に空隙が形成されないことにより、この空隙に起因する光取り出し効率の低下を防止することができる。また、ＧａＮ層１２の貫通転位はサファイア基板１１の凸部１１ｂの中央部近傍に集中し、その他の部分の転位密度は例えば１０⁷ ／ｃｍ² 程度と従来の凹凸加工基板を用いた場合に比べて大幅に低減されることから、ＧａＮ層１２およびその上に成長される活性層１６などのＧａＮ系半導体層の結晶性は大幅に向上し、非発光中心なども大幅に減少する。これらによって、発光効率が極めて高いＧａＮ系発光ダイオードを得ることができる。加えて、このＧａＮ系発光ダイオードの製造に必要なエピタキシャル成長は１回で済み、しかも成長マスクが不要であるため、製造工程が簡単であり、低コストでＧａＮ系発光ダイオードを製造することができる。

次に、この発明の第２の実施形態について説明する。
この第２の実施形態においては、図２３Ａに示すように、平坦なサファイア基板１１の全面にイオン注入を行うことにより、このサファイア基板１１の表面層を非晶質化し、非晶質層３１を形成する。このイオン注入に用いる原子、エネルギーおよびドーズ量は、サファイア基板１１を非晶質化することができるように必要に応じて選ばれる。イオン注入に用いる原子としては、例えば、Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅなどの不活性原子や、Ｓｉ、Ｈ、Ｎ、Ｇａなどを用いることができる。例えば、イオン注入に用いる原子がＳｉである場合、イオン注入のエネルギーは１０〜３０ｋｅＶ、ドーズ量は１×１０¹⁸／ｃｍ² 以上とする。

次に、図２３Ｂに示すように、非晶質層３１が形成されたサファイア基板１１に例えばＲＩＥ法により凹凸加工を施し、第１の実施形態と同様な凹部１１ａおよび凸部１１ｂを形成する。
次に、図２３Ｃ〜Ｅに示すように、凸部１１ｂに非晶質層３１が形成されたサファイア基板１１上に第１の実施形態と同様にしてＧａＮ層１２を成長させる。
この後、第１の実施形態と同様にしてｎ型ＧａＩｎＮ層１３の成長以降の工程を進めてＧａＮ系発光ダイオードを製造する。
この第２の実施形態によれば、第１の実施形態と同様な利点を得ることができる。

次に、この発明の第３の実施形態について説明する。
この第３の実施形態においては、図２４ＡおよびＢに示すように、まず、第１の実施形態と同様な凹凸加工を施したサファイア基板１１上にＧａＮ層３２をエピタキシャル成長させる。
次に、図２４Ｃに示すように、ＧａＮ層３２をＲＩＥ法などによりエッチバックしてサファイア基板１１の凹部１１ａの底部のみにこのＧａＮ層３２を薄く残す。

次に、図２４Ｄに示すように、サファイア基板１１の全面にイオン注入を行うことにより、このサファイア基板１１の凸部１１ｂの表面層を非晶質化し、非晶質層３１を形成する。この際、ＧａＮ層３２も同時に非晶質化される。このイオン注入に用いる原子、エネルギーおよびドーズ量は、ＧａＮ層３２を非晶質化することができるように必要に応じて選ばれる。イオン注入に用いる原子としては、例えば、Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅなどの不活性原子や、Ｓｉ、Ｈ、Ｎ、Ｇａなどを用いることができる。例えば、イオン注入に用いる原子がＳｉである場合、イオン注入のエネルギーは１０〜３０ｋｅＶ、ドーズ量は１×１０¹⁸／ｃｍ² 以上とする。

次に、図２４Ｅ〜Ｇに示すように、上記のようにして凸部１１ｂに非晶質層３１が形成され、凹部１１ａの底部に非晶質化されたＧａＮ層３２が形成されたサファイア基板１１上に第１の実施形態と同様にしてＧａＮ層１２を成長させる。この際、ＧａＮ層１２の成長温度への昇温時に、非晶質化されたＧａＮ層３２は結晶化する。そして、ＧａＮ層１２はこうして結晶化されたＧａＮ層３２上に成長する。
この後、第１の実施形態と同様にしてｎ型ＧａＩｎＮ層１３の成長以降の工程を進めてＧａＮ系発光ダイオードを製造する。
この第３の実施形態によれば、第１の実施形態と同様な利点を得ることができる。

次に、この発明の第４の実施形態について説明する。
この第４の実施形態においては、まず、図２５Ａに示すように、平坦なサファイア基板１１の全面に、例えば蒸着法、スパッタリング法、ＣＶＤ法などによりＳｉＮ膜３３を非晶質層として形成する。このＳｉＮ膜３３の厚さは例えば１ｎｍ以上とする。
次に、図２５Ｂに示すように、ＳｉＮ膜３３が形成されたサファイア基板１１に例えばＲＩＥ法、粉末ブラスト法、サンドブラスト法などにより凹凸加工を施し、第１の実施形態と同様な凹部１１ａおよび凸部１１ｂを形成する。

次に、図２５Ｃに示すように、低温、例えば５５０℃程度の温度でＧａＮ層３４を成長させる。このＧａＮ層３４の厚さは例えば２００ｎｍ以下とする。このＧａＮ層３４は、サファイア基板１１の凹部１１ａの底部と凸部１１ｂ上のＳｉＮ膜３３上とに互いに分断されて成長する。
次に、図２５Ｄ〜Ｆに示すように、上記のようにして凸部１１ｂにＳｉＮ膜３３が形成され、凹部１１ａの底部にＧａＮ層３４が形成されたサファイア基板１１上に第１の実施形態と同様にしてＧａＮ層１２を成長させる。この際、ＧａＮ層１２の成長温度への昇温時に、ＧａＮ層３４は結晶化する。そして、ＧａＮ層１２はこうして結晶化されたＧａＮ層３４上に成長する。また、ＳｉＮ膜３３上のＧａＮ層３４はこの成長温度への昇温時に蒸発してしまう。
この後、第１の実施形態と同様にしてｎ型ＧａＩｎＮ層１３の成長以降の工程を進めてＧａＮ系発光ダイオードを製造する。
この第４の実施形態によれば、第１の実施形態と同様な利点を得ることができる。

次に、この発明の第５の実施形態について説明する。
この第５の実施形態においては、図２６Ａに示すように、平坦なサファイア基板１１の全面に、例えば蒸着法、スパッタリング法、ＣＶＤ法などによりＳｉＮ膜３５、ＳｉＯ₂ 膜３６およびＳｉＮ膜３７を順次成膜する。ここで、ＳｉＮ膜３５、３７の厚さは例えば１ｎｍ以上、ＳｉＯ₂ 膜３６の厚さは例えば１０ｎｍ以上である。
次に、図２６Ｂに示すように、ＳｉＮ膜３５、ＳｉＯ₂ 膜３６およびＳｉＮ膜３７が形成されたサファイア基板１１に例えばＲＩＥ法、粉末ブラスト法、サンドブラスト法などにより凹凸加工を施し、第１の実施形態と同様な凹部１１ａおよび凸部１１ｂを形成する。

次に、図２６Ｃに示すように、例えばフッ酸系のエッチング液を用いてウエットエッチングを行うことによりＳｉＯ₂ 膜３６のみエッチングし、その側面を水平方向に少し後退させる。
次に、図２６Ｄに示すように、第１の実施形態と同様にＧａＮ層１２を成長させる。このとき、ＳｉＯ₂ 膜３６の側壁は上記のように水平方向に後退しているため、このＧａＮ層１２がＳｉＯ₂ 膜３６の側壁に付着するのを防止することができる。

次に、図２６Ｅに示すように、例えばフッ酸系のエッチング液を用いてウエットエッチングを行うことによりＳｉＯ₂ 膜３６を完全に除去し、それによってその上のＳｉＮ膜３７およびＧａＮ層３４を除去する（リフトオフ）。
次に、図２６ＦおよびＧに示すように、第１の実施形態と同様にしてＧａＮ層１２を横方向成長させる。
この後、第１の実施形態と同様にしてｎ型ＧａＩｎＮ層１３の成長以降の工程を進めてＧａＮ系発光ダイオードを製造する。
この第５の実施形態によれば、第１の実施形態と同様な利点を得ることができる。

次に、この発明の第６の実施形態について説明する。
この第６の実施形態においては、図２７Ａ〜Ｄに示すように、第１の実施形態と同様にして、凹凸加工を施したサファイア基板１１上にＧａＮ層１２を成長させる。
次に、図２７Ｅに示すように、このＧａＮ層１２をＲＩＥ法などを用いてパターニングすることにより、凸部１１ｂ上の貫通転位が集中している部分を選択的に除去し、この部分に凸部１１ｂの表面を露出させる。
次に、図２７ＦおよびＧに示すように、凹部１１ａ上に残ったＧａＮ層１２からＧａＮ層３７を横方向成長させる。
この後、第１の実施形態と同様にしてｎ型ＧａＩｎＮ層１３の成長以降の工程を進めてＧａＮ系発光ダイオードを製造する。
この第６の実施形態によれば、第１の実施形態と同様な利点を得ることができる。

次に、この発明の第７の実施形態について説明する。
この第７の実施形態においては、図２８Ａに示すように、まず、平坦なサファイア基板１１上にＧａＮ層３８を成長させる。
次に、図２８Ｂに示すように、このＧａＮ層３８に凹凸加工を施し、第１の実施形態におけるサファイア基板１１の凹部１１ａおよび凸部１１ｂと同様な凹部３８ａおよび凸部３８ｂを形成する。
次に、こうして凹凸加工を施したＧａＮ層３８上に、第１の実施形態と同様にしてＧａＮ層１２を成長させる。
この後、第１の実施形態と同様にしてｎ型ＧａＩｎＮ層１３の成長以降の工程を進めてＧａＮ系発光ダイオードを製造する。
この第７の実施形態によれば、第１の実施形態と同様な利点を得ることができる。

次に、この発明の第８の実施形態について説明する。
この第８の実施形態においては、ｐ側電極２１の形成工程までは第１の実施形態と同様であるが、それ以降の工程が異なる。ここで、このｐ側電極２１においては、好適には、電極材料（例えばＡｇなど）の拡散を防ぐためにＰｄを含有する層を介在させたり、その上に、応力、熱、上層に形成されるＡｕやＳｎを含む層（はんだ層やバンプなど）からのＡｕやＳｎのｐ側電極２１への拡散などによる不良の発生を防止するために例えばＴｉ、Ｗあるいはこれらの合金などの高融点金属、あるいはこれらの金属の窒化物（ＴｉＮ、ＷＮ、ＴｉＷＮなど）を形成することにより、粒界のないアモルファス状のバリアメタル層として用いる技術を適用する。ここで、Ｐｄを含有する層を介在させる技術は、例えば金属めっき技術においてはＰｄ介在層として周知であり、上記のバリアメタル層材料はＳｉ系電子デバイスのＡｌ配線技術などで周知である。

すなわち、図２９Ａに示すように、ｐ側電極２１を形成した後、リフト法などにより、このｐ側電極２１を覆うように例えばＮｉ膜４１を形成する。次に、図示は省略するが、例えば、Ｎｉ膜４１を覆うようにＰｄ膜を形成し、このＰｄ膜を覆うように金属窒化膜、例えばＴｉＮ、ＷＮ、ＴｉＷＮなどの膜を形成し、さらに必要に応じてこの膜を覆うようにＴｉ、Ｗ、Ｍｏあるいはそれらの合金などの膜を形成する。ただし、Ｎｉ膜４１を形成せず、その代わりに、ｐ側電極２１を覆うようにＰｄ膜を形成し、このＰｄ膜を覆うようにＴｉＮ、ＷＮ、ＴｉＷＮなどの膜を形成し、さらに必要に応じてこの膜を覆うようにＴｉ、Ｗ、Ｍｏあるいはそれらの合金などの膜を形成するようにしてもよい。
次に、図２９Ｂに示すように、リソグラフィーにより、Ｎｉ膜４１およびその上のＰｄ膜などの層を覆う所定形状のレジストパターン４２を形成する。
次に、図２９Ｃに示すように、レジストパターン４２をマスクとして例えばＲＩＥ法によりエッチングすることによりメサ部２２を断面形状が台形になるように形成する。このメサ部２２の斜面とサファイア基板１１の主面とのなす角度は例えば３５度程度とする。このメサ部２２の斜面には必要に応じてλ／４誘電体膜（λ：発光波長）を形成する。

次に、図２９Ｄに示すように、ｎ型ＧａＩｎＮ層１３上にｎ側電極２３を形成する。
次に、図２９Ｅに示すように、基板全面にパッシベーション膜としてＳｉＯ₂ 膜４３を形成する。下地に対する密着性、耐久性、プロセス上の耐食性を考慮に入れた場合、ＳｉＯ₂ 膜４３の代わりにＳｉＮ膜あるいＳｉＯＮ膜を用いてもよい。
次に、図２９Ｆに示すように、このＳｉＯ₂ 膜４３をエッチバックして薄くした後、メサ部２２の斜面のＳｉＯ₂ 膜４３上に反射膜としてＡｌ膜４４を形成する。このＡｌ膜４４は、活性層１６から発生する光をサファイア基板１１側に反射させて光の取り出し効率の向上を図るためのものである。このＡｌ膜４４の一端はｎ側電極２３と接触するように形成する。これは、Ａｌ膜４４とｎ側電極２３との間に隙間をつくらないようにすることで光の反射を増すためである。この後、ＳｉＯ₂ 膜４３を再度形成してパッシベーション膜として必要な厚さにする。

次に、図２９Ｇに示すように、ＳｉＯ₂ 膜４３のうちのＮｉ膜４１およびｎ側電極２３の上方の部分をエッチング除去して開口４５、４６を形成し、これらの部分にＮｉ膜４１およびｎ側電極２３を露出させる。
次に、図２９Ｈに示すように、開口４５の部分のＮｉ膜４１上にパッド電極４７を形成するとともに、開口４６の部分のｎ側電極２３上にパッド電極４８を形成する。
次に、図２９Ｉに示すように、基板全面にバンプマスク材４９を形成した後、このバンプマスク材４９のうちのパッド電極４８の上方の部分をエッチング除去して開口５０を形成し、この部分にパッド電極４８を露出させる。

次に、図２９Ｊに示すように、バンプマスク材４９を用いてパッド電極４８上にＡｕバンプ５１を形成する。次に、バンプマスク材４９を除去する。次に、基板全面に再度バンプマスク材（図示せず）を形成した後、このバンプマスク材のうちのパッド電極４７の上方の部分をエッチング除去して開口を形成し、この部分にパッド電極４７を露出させる。次に、パッド電極４７上にＡｕバンプ５２を形成する。
次に、必要に応じて、上述のようにして発光ダイオード構造が形成されたサファイア基板１１をその裏面側から研削やラッピングすることにより厚さを減少させた後、このサファイア基板１１のスクライビングを行い、バーを形成する。この後、このバーのスクライビングを行うことでチップ化する。
なお、図２９で説明した電極積層構造は、一例に過ぎず、特に、各電極層を複数積層する場合、素子温度上昇に伴う各金属層の熱膨張係数の違いによる応力発生の抑制、金属層間の拡散の抑制を考慮に入れながら、Ａｇ電極などからなるｐ側電極２１と他の金属層との密着性の向上、応力耐久性の向上、クラック防止性の向上、低コンタクト抵抗化、Ａｇ電極などの品質維持による高反射率化を図る必要があるので、必要に応じて、既に述べたＳｉ系電子デバイスのＡｌ配線技術などを組み込むことが可能である。

次に、この発明の第９の実施形態について説明する。
この第９の実施形態においては、第１の実施形態による方法により得られる青色発光のＧａＮ系発光ダイオードおよび緑色発光のＧａＮ系発光ダイオードに加え、別途用意する赤色発光のＡｌＧａＩｎＰ系発光ダイオードを用いて発光ダイオードバックライトを製造する場合について説明する。
第１の実施形態による方法によりサファイア基板１１上に青色発光のＧａＮ系発光ダイオード構造を形成し、さらにｐ側電極２１およびｎ側電極２３上にそれぞれバンプ（図示せず）を形成した後、これをチップ化することによりフリップチップの形で青色発光のＧａＮ系発光ダイオードを得る。同様にして、緑色発光のＧａＮ系発光ダイオードをフリップチップの形で得る。一方、赤色発光のＡｌＧａＩｎＰ系発光ダイオードとしては、ｎ型ＧａＡｓ基板上にＡｌＧａＩｎＰ系半導体層を積層してダイオード構造を形成し、その上部にｐ側電極を形成するとともに、ｎ型ＧａＡｓ基板の裏面にｎ側電極を形成した一般的なものをチップの形で用いるものとする。

そして、これらの赤色発光のＡｌＧａＩｎＰ系発光ダイオードチップ、緑色発光のＧａＮ系発光ダイオードチップおよび青色発光のＧａＮ系発光ダイオードチップをそれぞれＡｌＮなどからなるサブマウント上にマウントした後、これをサブマウントを下にして例えばＡｌ基板などの基板上に所定の配置でマウントする。この状態を図３０Ａに示す。図３０Ａ中、符号６１は基板、６２はサブマウント、６３は赤色発光のＡｌＧａＩｎＰ系発光ダイオードチップ、６４は緑色発光のＧａＮ系発光ダイオードチップ、６５は青色発光のＧａＮ系発光ダイオードチップを示す。これらの赤色発光のＡｌＧａＩｎＰ系発光ダイオードチップ６３、緑色発光のＧａＮ系発光ダイオードチップ６４および青色発光のＧａＮ系発光ダイオードチップ６５のチップサイズは例えば３５０μｍ角である。ここで、赤色発光のＡｌＧａＩｎＰ系発光ダイオードチップ６３はそのｎ側電極がサブマウント６２上に来るようにマウントし、緑色発光のＧａＮ系発光ダイオードチップ６４および青色発光のＧａＮ系発光ダイオードチップ６５はそのｐ側電極およびｎ側電極が、バンプを介してサブマウント６２上に来るようにする。赤色発光のＡｌＧａＩｎＰ系発光ダイオードチップ６３がマウントされているサブマウント６２上にはｎ側電極用の引き出し電極（図示せず）が所定のパターン形状に形成されており、この引き出し電極上の所定部分にＡｌＧａＩｎＰ系発光ダイオードチップ６３のｎ側電極側がマウントされている。そして、このＡｌＧａＩｎＰ系発光ダイオードチップ６３のｐ側電極と、基板２１上に設けられた所定のパッド電極６６とにこれらを接続するようにワイヤ６７がボンディングされているとともに、上記の引き出し電極の一端と基板６１上に設けられた別のパッド電極とにこれらを接続するようにワイヤ（図示せず）がボンディングされている。緑色発光のＧａＮ系発光ダイオードチップ６４がマウントされているサブマウント６２上には、ｐ側電極用の引き出し電極およびｎ側電極用の引き出し電極（いずれも図示せず）がそれぞれ所定のパターン形状に形成されており、これらのｐ側電極用の引き出し電極およびｎ側電極用の引き出し電極上の所定部分に、ＧａＮ系発光ダイオードチップ６４のｐ側電極およびｎ側電極側がそれらの上に形成されたバンプを介してそれぞれマウントされている。そして、このＧａＮ系発光ダイオードチップ６４のｐ側電極用の引き出し電極の一端と、基板６１上に設けられたパッド電極とにこれらを接続するようにワイヤ（図示せず）がボンディングされているとともに、そのｎ側電極用の引き出し電極の一端と、基板６１上に設けられたパッド電極とにこれらを接続するようにワイヤ（図示せず）がボンディングされている。青色発光のＧａＮ系発光ダイオードチップ６５も同様である。
ただし、サブマウント６２を省略して、赤色発光のＡｌＧａＩｎＰ系発光ダイオードチップ６３、緑色発光のＧａＮ系発光ダイオードチップ６４および青色発光のＧａＮ系発光ダイオードチップ６５を直接、放熱性を有する任意のプリント配線基板にダイレクトマウントすることも可能であり、こうすることで発光ダイオードバックライト全体の低コスト化を図ることができる。

上述のような赤色発光のＡｌＧａＩｎＰ系発光ダイオードチップ６３、緑色発光のＧａＮ系発光ダイオードチップ６４および青色発光のＧａＮ系発光ダイオードチップ６５を一単位（セル）とし、これを基板６１上に所定のパターンで必要な数配置する。その一例を図３１に示す。次に、図３０Ｂに示すように、この一単位を覆うように透明樹脂６８のポッティングを行う。この後、透明樹脂６８のキュア処理を行う。このキュア処理により透明樹脂６８は固化し、それに伴い少し縮小する（図３０Ｃ）。こうして、図３２に示すように、赤色発光のＡｌＧａＩｎＰ系発光ダイオードチップ６３、緑色発光のＧａＮ系発光ダイオードチップ６４および青色発光のＧａＮ系発光ダイオードチップ６５を一単位としたものが基板６１上にアレイ状に配列された発光ダイオードバックライトが得られる。この場合、透明樹脂６８は緑色発光のＧａＮ系発光ダイオードチップ６４および青色発光のＧａＮ系発光ダイオードチップ６５のサファイア基板１１の裏面と接触しているため、このサファイア基板１１の裏面が空気と直接接触している場合に比べて屈折率差が小さくなり、したがってこのサファイア基板１１を透過して外部に出ようとする光がこのサファイア基板１１の裏面で反射される割合が減少し、それによって光取り出し効率が向上することで発光効率が向上する。
この発光ダイオードバックライトは、例えば液晶パネルのバックライトに用いて好適なものである。

次に、この発明の第１０の実施形態について説明する。
この第１０の実施形態においては、第９の実施形態と同様にして、赤色発光のＡｌＧａＩｎＰ系発光ダイオードチップ６３、緑色発光のＧａＮ系発光ダイオードチップ６４および青色発光のＧａＮ系発光ダイオードチップ６５を基板６１上に所定のパターンで必要な数配置した後、図３３に示すように、赤色発光のＡｌＧａＩｎＰ系発光ダイオードチップ６３を覆うようにこのＡｌＧａＩｎＰ系発光ダイオードチップ６３に適した（発光波長の光に対してより透明な）透明樹脂６９のポッティングを行い、緑色発光のＧａＮ系発光ダイオードチップ６４を覆うようにこのＧａＮ系発光ダイオードチップ６４に適した透明樹脂７０のポッティングを行い、青色発光のＧａＮ系発光ダイオードチップ６５を覆うようにこのＧａＮ系発光ダイオードチップ６５に適した透明樹脂７１のポッティングを行う。この後、透明樹脂６９〜７１のキュア処理を行う。このキュア処理により透明樹脂６９〜７１は固化し、それに伴い少し縮小する。こうして、赤色発光のＡｌＧａＩｎＰ系発光ダイオードチップ６３、緑色発光のＧａＮ系発光ダイオードチップ６４および青色発光のＧａＮ系発光ダイオードチップ６５を一単位（セル）としたものが基板６１上にアレイ状に配列された発光ダイオードバックライトが得られる。この場合、透明樹脂７０、７１はそれぞれ緑色発光のＧａＮ系発光ダイオードチップ６４および青色発光のＧａＮ系発光ダイオードチップ６５のサファイア基板１１の裏面と接触しているため、このサファイア基板１１の裏面が空気と直接接触している場合に比べて屈折率差が小さくなり、したがってこのサファイア基板１１を透過して外部に出ようとする光がこのサファイア基板１１の裏面で反射される割合が減少し、それによって光取り出し効率が向上することで発光効率が向上する。
この発光ダイオードバックライトは、例えば液晶パネルのバックライトに用いて好適なものである。

次に、この発明の第１１の実施形態について説明する。
この第１１の実施形態においては、第１の実施形態による方法によりサファイア基板１１上にＧａＮ系発光ダイオード構造を形成し、ｐ側電極２１およびｎ側電極２３はそれぞれストライプ形状に形成し、これらのｐ側電極２１およびｎ側電極２３上にそれぞれバンプ（図示せず）を形成した後、このサファイア基板１１のスクライビングを行うことにより所定の大きさの四角形とする。これによって、図３４に示すように、ストライプ状の発光部を有する集積型ＧａＮ系発光ダイオードが得られる。この場合、ｎ側電極２３は、ストライプ状のメサ部２２の周りを囲むように形成されている。そして、図３５に示すように、この集積型ＧａＮ系発光ダイオードをＡｌＮなどからなるサブマウント６９上にマウントする。この場合、サブマウント６９上にはｐ側電極用の引き出し電極およびｎ側電極用の引き出し電極（図示せず）がそれぞれ所定のパターン形状に形成されており、それらの上にはんだ７０、７１が形成されている。集積型ＧａＮ系発光ダイオードのｐ側電極２１ははんだ７０上に、ｎ側電極２３ははんだ７１上に来るように位置合わせし、これらのはんだ７０、７１を溶かして接合する。

次に、この発明の第１２の実施形態について説明する。
この第１２の実施形態においては、第１の実施形態による方法により得られる青色発光のＧａＮ系発光ダイオードおよび緑色発光のＧａＮ系発光ダイオードに加え、別途用意する赤色発光のＡｌＧａＩｎＰ系発光ダイオードを用いて光源セルユニットを製造する場合について説明する。
図３６Ａに示すように、この第１２の実施形態においては、第９の実施形態と同様にして、赤色発光のＡｌＧａＩｎＰ系発光ダイオードチップ６３、緑色発光のＧａＮ系発光ダイオードチップ６４および青色発光のＧａＮ系発光ダイオードチップ６５をそれぞれ少なくとも一つ含み、これらが所定のパターンで配置されたセル８１をプリント配線基板８２上に所定のパターンで必要な数配置する。この例では、各セル８１は、赤色発光のＡｌＧａＩｎＰ系発光ダイオードチップ６３、緑色発光のＧａＮ系発光ダイオードチップ６４および青色発光のＧａＮ系発光ダイオードチップ６５をそれぞれ一つ含み、これらが正三角形の頂点に配置されている。図３６Ｂにセル８１を拡大して示す。各セル８１における赤色発光のＡｌＧａＩｎＰ系発光ダイオードチップ６３、緑色発光のＧａＮ系発光ダイオードチップ６４および青色発光のＧａＮ系発光ダイオードチップ６５の間隔ａは例えば４ｍｍであるが、これに限定されるものではない。セル８１の間隔ｂは例えば３０ｍｍであるが、これに限定されるものではない。プリント配線基板８２としては、例えば、ＦＲ４（Flame Retardant Type 4の略）基板やメタルコア基板などを用いることができるが、放熱性を有するプリント配線基板であれば他のものを用いることもでき、これらに限定されるものではない。第９の実施形態と同様にして、各セル８１を覆うように透明樹脂６８のポッティングを行い、あるいは、第１０の実施形態と同様にして、赤色発光のＡｌＧａＩｎＰ系発光ダイオードチップ６３を覆うように透明樹脂６９のポッティングを行い、緑色発光のＧａＮ系発光ダイオードチップ６４を覆うように透明樹脂７０のポッティングを行い、青色発光のＧａＮ系発光ダイオードチップ６５を覆うように透明樹脂７１のポッティングを行う。こうして、赤色発光のＡｌＧａＩｎＰ系発光ダイオードチップ６３、緑色発光のＧａＮ系発光ダイオードチップ６４および青色発光のＧａＮ系発光ダイオードチップ６５からなるセル８１がプリント配線基板８２上に配置された光源セルユニットが得られる。

プリント配線基板８２上のセル８１の配置の具体例を図３７および図３８に示すが、これらに限定されるものではない。図３７に示す例はセル８１を４×３の二次元アレイ状に配置したもの、図３８に示す例はセル８１を６×２の二次元アレイ状に配置したものである。
図３９はセル８１の他の構成例を示す。この例では、セル８１は、赤色発光のＡｌＧａＩｎＰ系発光ダイオードチップ６３を一つ、緑色発光のＧａＮ系発光ダイオードチップ６４を二つ、青色発光のＧａＮ系発光ダイオードチップ６５を一つ含み、これらが例えば正方形の頂点に配置されている。二つの緑色発光のＧａＮ系発光ダイオードチップ６４はこの正方形の一つの対角線の両端の頂点に配置され、赤色発光のＡｌＧａＩｎＰ系発光ダイオードチップ６３および青色発光のＧａＮ系発光ダイオードチップ６５はこの正方形のもう一つの対角線の両端の頂点に配置されている。
この光源セルユニットを一つまたは複数配列することにより、例えば液晶パネルのバックライトに用いて好適な発光ダイオードバックライトを得ることができる。

以上、この発明の実施形態について具体的に説明したが、この発明は、上述の実施形態に限定されるものではなく、この発明の技術的思想に基づく各種の変形が可能である。
例えば、上述の第１〜第１２の実施形態において挙げた数値、材料、構造、形状、基板、原料、プロセス、凹部１１ａの方位などはあくまでも例に過ぎず、必要に応じて、これらと異なる数値、材料、構造、形状、基板、原料、プロセスなどを用いてもよい。

具体的には、例えば、上述の第１〜第１２の実施形態において、ｐ型ＧａＮ系半導体層およびｎ型ＧａＮ系半導体層の導電型を互いに逆にしてもよい。また、サファイア基板１１の代わりに、すでに述べたＳｉＣ基板、Ｓｉ基板などの他の基板を用いてもよい。
また、凹部１１ａの延在方向は、ＧａＮ層１２の〈１−１００〉方向だけでなく、ＧａＮ層１２の〈１１−２０〉方向であってもよい。
また、必要に応じて、上述の第１〜第１２の実施形態のうちの二以上を組み合わせてもよい。

この発明の第１の実施形態によるＧａＮ系発光ダイオードの製造方法を説明するための断面図である。 この発明の第１の実施形態によるＧａＮ系発光ダイオードの製造方法を説明するための断面図である。 この発明の第１の実施形態によるＧａＮ系発光ダイオードの製造方法を説明するための断面図である。 この発明の第１の実施形態によるＧａＮ系発光ダイオードの製造方法においてサファイア基板上に形成する凹部および凸部の平面形状の一例を示す平面図である。 この発明の第１の実施形態により製造されたＧａＮ系発光ダイオードからの光の取り出しの様子を示す略線図である。 この発明の第１の実施形態によるＧａＮ系発光ダイオードの製造方法において使用するサファイア基板を示す略線図である。 この発明の第１の実施形態によるＧａＮ系発光ダイオードの製造方法におけるサファイア基板上のＧａＮ層の成長の様子を説明するための略線図である。 この発明の第１の実施形態によるＧａＮ系発光ダイオードの製造方法においてサファイア基板上に成長させたＧａＮ層の結晶欠陥分布を示す略線図である。 この発明の第１の実施形態によるＧａＮ系発光ダイオードの製造方法においてサファイア基板上に成長させたＧａＮ層の平面カソードルミネッセンス像を示す図面代用写真である。 この発明の第１の実施形態によるＧａＮ系発光ダイオードの製造方法においてサファイア基板上に成長させたＧａＮ層のＴＥＭ観察により得られた転位の振る舞いを説明するための略線図である。 この発明の第１の実施形態によるＧａＮ系発光ダイオードの製造方法においてサファイア基板上に成長させたＧａＮ層の転位密度の見積もり結果を説明するための略線図である。 この発明の第１の実施形態によるＧａＮ系発光ダイオードの製造方法においてサファイア基板とその上に成長させたＧａＮ層との界面の断面ＴＥＭ観察の結果を示す図面代用写真である。 この発明の第１の実施形態によるＧａＮ系発光ダイオードの製造方法においてサファイア基板上にＧａＮ層を成長させる際にピットが形成されることを説明するための略線図である。 この発明の第１の実施形態によるＧａＮ系発光ダイオードの製造方法においてサファイア基板とその上に成長させたＧａＮ層との界面の断面ＴＥＭ観察の結果を示す図面代用写真である。 図１４ＢおよびＣにおける点線で示したＧａＮ層の厚さの分布を説明するための略線図である。 この発明の第１の実施形態により製造されるＧａＮ系発光ダイオードのレイトレーシング・シミュレーションの結果を示す略線図である。 この発明の第１の実施形態により製造されるＧａＮ系発光ダイオードの光取り出し効率向上のための最適化条件を説明するための略線図である。 この発明の第１の実施形態によるＧａＮ系発光ダイオードにおいて使用するサファイア基板の斜面面積比のシミュレーション結果を示す略線図である。 この発明の第１の実施形態によるＧａＮ系発光ダイオードの製造方法において使用するサファイア基板の斜面面積比のシミュレーション結果を示す略線図である。 この発明の第１の実施形態によるＧａＮ系発光ダイオードの製造方法において使用するサファイア基板の斜面面積比のシミュレーション結果を示す略線図である。 この発明の第１の実施形態により製造されるＧａＮ系発光ダイオードの活性層の表面平坦性を説明するための略線図である。 この発明の第１の実施形態により製造されるＧａＮ系発光ダイオードの活性層の表面平坦性を説明するための略線図である。 この発明の第２の実施形態によるＧａＮ系発光ダイオードの製造方法を説明するための断面図である。 この発明の第３の実施形態によるＧａＮ系発光ダイオードの製造方法を説明するための断面図である。 この発明の第４の実施形態によるＧａＮ系発光ダイオードの製造方法を説明するための断面図である。 この発明の第５の実施形態によるＧａＮ系発光ダイオードの製造方法を説明するための断面図である。 この発明の第６の実施形態によるＧａＮ系発光ダイオードの製造方法を説明するための断面図である。 この発明の第７の実施形態によるＧａＮ系発光ダイオードの製造方法を説明するための断面図である。 この発明の第８の実施形態によるＧａＮ系発光ダイオードの製造方法を説明するための断面図である。 この発明の第９の実施形態による発光ダイオードバックライトの製造方法を説明するための断面図である。 この発明の第９の実施形態による発光ダイオードバックライトの製造方法を説明するための斜視図である。 この発明の第９の実施形態による発光ダイオードバックライトの製造方法を説明するための斜視図である。 この発明の第１０の実施形態による発光ダイオードバックライトの製造方法を説明するための斜視図である。 この発明の第１１の実施形態により製造される集積型発光ダイオードを示す斜視図である。 この発明の第１１の実施形態により製造される集積型発光ダイオードをサブマウント上にマウントする様子を示す断面図である。 この発明の第１２の実施形態による光源セルユニットを示す平面図およびこの光源セルユニットのセルの拡大図である。 この発明の第１２の実施形態による光源セルユニットの一つの具体例を示す平面図である。 この発明の第１２の実施形態による光源セルユニットの他の具体例を示す平面図である。 この発明の第１２の実施形態による光源セルユニットのセルの他の構成例を示す平面図である。 従来の凹凸加工基板上へのＧａＮ系半導体層の成長方法を説明するための断面図である。 図４０に示す従来のＧａＮ系半導体層の成長方法の課題を説明するための断面図である。 従来の凹凸加工基板上へのＧａＮ系半導体層の成長方法を説明するための断面図である。 他の従来の凹凸加工基板上へのＧａＮ系半導体層の成長方法を説明するための断面図である。

符号の説明

１１…サファイア基板、１１ａ…凹部、１１ｂ…凸部、１２…ＧａＮ層、１６…活性層、２１…ｐ側電極、２２…メサ部、２３…ｎ側電極、３１…非晶質層、３３、３５、３７…ＳｉＮ膜、３４…ＳｉＯ₂ 膜

Claims (25)

1. 一主面に一つまたは複数の凹部を有する基板の当該凹部に、その底面を底辺とする三角形の断面形状となる状態を経て第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層を成長させることにより当該凹部を埋める工程と、
   上記第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層から上記基板上に第２の窒化物系ＩＩＩ−Ｖ族化合物半導体層を横方向成長させる工程と、
   上記第２の窒化物系ＩＩＩ−Ｖ族化合物半導体層上に第１の導電型の第３の窒化物系ＩＩＩ−Ｖ族化合物半導体層、活性層および第２の導電型の第４の窒化物系ＩＩＩ−Ｖ族化合物半導体層を順次成長させる工程と
   を有することを特徴とする発光ダイオードの製造方法。
2. 上記第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層を成長させる際に、上記凹部の底面との界面から上記一主面に対して垂直方向に発生する転位が、上記三角形の断面形状となる状態の上記第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層の斜面またはその近傍に到達したとき、上記一主面に平行な方向に屈曲することを特徴とする請求項１記載の発光ダイオードの製造方法。
3. 上記第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層および上記第２の窒化物系ＩＩＩ−Ｖ族化合物半導体層を成長させる際に、上記凹部の底面の部分の上記基板に第１の幅を有する第１の穴が形成されるとともに、上記凹部の両側の部分の上記基板に上記第１の幅よりも大きい第２の幅を有する第２の穴が形成されることを特徴とする請求項１記載の発光ダイオードの製造方法。
4. 上記凹部の断面形状は逆台形であることを特徴とする請求項１記載の発光ダイオードの製造方法。
5. 上記凹部の深さをｄ、上記凹部の底面の幅をＷ_g 、上記三角形の断面形状となる状態の上記第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層の斜面と上記一主面とがなす角度をαとしたとき、２ｄ≧Ｗ_g ｔａｎαが成立することを特徴とする請求項４記載の発光ダイオードの製造方法。
6. 上記一主面に上記凹部と凸部とを交互に有することを特徴とする請求項１記載の発光ダイオードの製造方法。
7. 上記凹部は一方向に延在していることを特徴とする請求項１記載の発光ダイオードの製造方法。
8. 上記凹部は、少なくとも、互いに交差する第１の方向および第２の方向に延在していることを特徴とする請求項１記載の発光ダイオードの製造方法。
9. 上記凸部が六角形の平面形状を有し、この凸部が蜂の巣状に二次元配列しており、この凸部を囲むように上記凹部が形成されていることを特徴とする請求項１記載の発光ダイオードの製造方法。
10. 上記基板は、窒化物系ＩＩＩ−Ｖ族化合物半導体と異なる物質からなる基板上に窒化物系ＩＩＩ−Ｖ族化合物半導体層を成長させ、この窒化物系ＩＩＩ−Ｖ族化合物半導体層に上記凹部を形成したものであることを特徴とする請求項１記載の発光ダイオードの製造方法。
11. 上記凹部の両側の部分の上記基板上に非晶質層を有することを特徴とする請求項１記載の発光ダイオードの製造方法。
12. 上記非晶質層は上記基板の表面層をイオン注入により非晶質化することにより形成されたものであることを特徴とする請求項１１記載の発光ダイオードの製造方法。
13. 上記非晶質層は上記基板上に成膜された絶縁膜であることを特徴とする請求項１１記載の発光ダイオードの製造方法。
14. 上記凹部の両側の部分の上記基板上に第１の非晶質層、第２の非晶質層および第３の非晶質層を順次形成しておき、上記第２の非晶質層は上記第１の非晶質層および上記第３の非晶質層に対して選択的にエッチング可能であることを特徴とする請求項１記載の発光ダイオードの製造方法。
15. 上記第２の窒化物系ＩＩＩ−Ｖ族化合物半導体層を横方向成長させた後、上記第２の窒化物系ＩＩＩ−Ｖ族化合物半導体層のうちの上記凹部の上の部分以外の部分を除去し、上記凹部の上に残った上記第２の窒化物系ＩＩＩ−Ｖ族化合物半導体層上に上記第３の窒化物系ＩＩＩ−Ｖ族化合物半導体層を横方向成長させ、上記第３の窒化物系ＩＩＩ−Ｖ族化合物半導体層上に上記活性層および上記第４の窒化物系ＩＩＩ−Ｖ族化合物半導体層を順次成長させることを特徴とする請求項１記載の発光ダイオードの製造方法。
16. 上記第２の窒化物系ＩＩＩ−Ｖ族化合物半導体層を横方向成長させた後、上記第２の窒化物系ＩＩＩ−Ｖ族化合物半導体層のうちの上記凹部の上の部分以外の部分を除去し、上記凹部の上に残った上記第２の窒化物系ＩＩＩ−Ｖ族化合物半導体層上に第５の窒化物系ＩＩＩ−Ｖ族化合物半導体層を横方向成長させ、上記第５の窒化物系ＩＩＩ−Ｖ族化合物半導体層上に上記第３の窒化物系ＩＩＩ−Ｖ族化合物半導体層、上記活性層および上記第４の窒化物系ＩＩＩ−Ｖ族化合物半導体層を順次成長させることを特徴とする請求項１記載の発光ダイオードの製造方法。
17. 複数の発光ダイオードが集積された集積型発光ダイオードの製造方法において、
    一主面に一つまたは複数の凹部を有する基板の当該凹部に、その底面を底辺とする三角形の断面形状となる状態を経て第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層を成長させることにより当該凹部を埋める工程と、
    上記第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層から上記基板上に第２の窒化物系ＩＩＩ−Ｖ族化合物半導体層を横方向成長させる工程と、
    上記第２の窒化物系ＩＩＩ−Ｖ族化合物半導体層上に第１の導電型の第３の窒化物系ＩＩＩ−Ｖ族化合物半導体層、活性層および第２の導電型の第４の窒化物系ＩＩＩ−Ｖ族化合物半導体層を順次成長させる工程と
    を有することを特徴とする集積型発光ダイオードの製造方法。
18. 一主面に一つまたは複数の凹部を有する基板と、
    上記基板上に、上記凹部に空隙を形成しないで成長された第６の窒化物系ＩＩＩ−Ｖ族化合物半導体層と、
    上記第６の窒化物系ＩＩＩ−Ｖ族化合物半導体層上の第１の導電型の第３の窒化物系ＩＩＩ−Ｖ族化合物半導体層、活性層および第２の導電型の第４の窒化物系ＩＩＩ−Ｖ族化合物半導体層とを有し、
    上記第６の窒化物系ＩＩＩ−Ｖ族化合物半導体層において、上記凹部の底面との界面から上記一主面に対して垂直方向に発生した転位が、上記凹部の底面を底辺とする三角形部の斜面またはその近傍に到達し、そこから上記一主面に平行な方向に屈曲している
    ことを特徴とする発光ダイオード。
19. 一主面に一つまたは複数の凹部を有する基板と、
    上記基板上に、上記凹部に空隙を形成しないで成長された第６の窒化物系ＩＩＩ−Ｖ族化合物半導体層と、
    上記第６の窒化物系ＩＩＩ−Ｖ族化合物半導体層上の第１の導電型の第３の窒化物系ＩＩＩ−Ｖ族化合物半導体層、活性層および第２の導電型の第４の窒化物系ＩＩＩ−Ｖ族化合物半導体層とを有し、
    上記凹部の底面の部分の上記基板に第１の幅を有する第１の穴を有するとともに、上記凹部の両側の部分の上記基板に上記第１の幅よりも大きい第２の幅を有する第２の穴を有する
    ことを特徴とする発光ダイオード。
20. 複数の発光ダイオードが集積された集積型発光ダイオードにおいて、
    少なくとも一つの上記発光ダイオードが、
    一主面に一つまたは複数の凹部を有する基板と、
    上記基板上に、上記凹部に空隙を形成しないで成長された第６の窒化物系ＩＩＩ−Ｖ族化合物半導体層と、
    上記第６の窒化物系ＩＩＩ−Ｖ族化合物半導体層上の第１の導電型の第３の窒化物系ＩＩＩ−Ｖ族化合物半導体層、活性層および第２の導電型の第４の窒化物系ＩＩＩ−Ｖ族化合物半導体層とを有し、
    上記第６の窒化物系ＩＩＩ−Ｖ族化合物半導体層において、上記凹部の底面との界面から上記一主面に対して垂直方向に発生した転位が、上記凹部の底面を底辺とする三角形部の斜面またはその近傍に到達し、そこから上記一主面に平行な方向に屈曲している
    ことを特徴とする集積型発光ダイオード。
21. 一主面に一つまたは複数の凹部を有する基板の当該凹部に、その底面を底辺とする三角形の断面形状となる状態を経て第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層を成長させることにより当該凹部を埋める工程と、
    上記第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層から上記基板上に第２の窒化物系ＩＩＩ−Ｖ族化合物半導体層を横方向成長させる工程と
    を有することを特徴とする窒化物系ＩＩＩ−Ｖ族化合物半導体の成長方法。
22. 赤色発光の発光ダイオード、緑色発光の発光ダイオードおよび青色発光の発光ダイオードをそれぞれ少なくとも一つ含むセルがプリント配線基板上に複数個配列した光源セルユニットにおいて、
    上記赤色発光の発光ダイオード、上記緑色発光の発光ダイオードおよび上記青色発光の発光ダイオードのうちの少なくとも一つの発光ダイオードが、
    一主面に一つまたは複数の凹部を有する基板と、
    上記基板上に、上記凹部に空隙を形成しないで成長された第６の窒化物系ＩＩＩ−Ｖ族化合物半導体層と、
    上記第６の窒化物系ＩＩＩ−Ｖ族化合物半導体層上の第１の導電型の第３の窒化物系ＩＩＩ−Ｖ族化合物半導体層、活性層および第２の導電型の第４の窒化物系ＩＩＩ−Ｖ族化合物半導体層とを有し、
    上記第６の窒化物系ＩＩＩ−Ｖ族化合物半導体層において、上記凹部の底面との界面から上記一主面に対して垂直方向に発生した転位が、上記凹部の底面を底辺とする三角形部の斜面またはその近傍に到達し、そこから上記一主面に平行な方向に屈曲している
    ことを特徴とする光源セルユニット。
23. 赤色発光の発光ダイオード、緑色発光の発光ダイオードおよび青色発光の発光ダイオードをそれぞれ複数個配列した発光ダイオードバックライトにおいて、
    上記赤色発光の発光ダイオード、上記緑色発光の発光ダイオードおよび上記青色発光の発光ダイオードのうちの少なくとも一つの発光ダイオードが、
    一主面に一つまたは複数の凹部を有する基板と、
    上記基板上に、上記凹部に空隙を形成しないで成長された第６の窒化物系ＩＩＩ−Ｖ族化合物半導体層と、
    上記第６の窒化物系ＩＩＩ−Ｖ族化合物半導体層上の第１の導電型の第３の窒化物系ＩＩＩ−Ｖ族化合物半導体層、活性層および第２の導電型の第４の窒化物系ＩＩＩ−Ｖ族化合物半導体層とを有し、
    上記第６の窒化物系ＩＩＩ−Ｖ族化合物半導体層において、上記凹部の底面との界面から上記一主面に対して垂直方向に発生した転位が、上記凹部の底面を底辺とする三角形部の斜面またはその近傍に到達し、そこから上記一主面に平行な方向に屈曲している
    ことを特徴とする発光ダイオードバックライト。
24. 赤色発光の発光ダイオード、緑色発光の発光ダイオードおよび青色発光の発光ダイオードをそれぞれ複数個配列した発光ダイオードディスプレイにおいて、
    上記赤色発光の発光ダイオード、上記緑色発光の発光ダイオードおよび上記青色発光の発光ダイオードのうちの少なくとも一つの発光ダイオードが、
    一主面に一つまたは複数の凹部を有する基板と、
    上記基板上に、上記凹部に空隙を形成しないで成長された第６の窒化物系ＩＩＩ−Ｖ族化合物半導体層と、
    上記第６の窒化物系ＩＩＩ−Ｖ族化合物半導体層上の第１の導電型の第３の窒化物系ＩＩＩ−Ｖ族化合物半導体層、活性層および第２の導電型の第４の窒化物系ＩＩＩ−Ｖ族化合物半導体層とを有し、
    上記第６の窒化物系ＩＩＩ−Ｖ族化合物半導体層において、上記凹部の底面との界面から上記一主面に対して垂直方向に発生した転位が、上記凹部の底面を底辺とする三角形部の斜面またはその近傍に到達し、そこから上記一主面に平行な方向に屈曲している
    ことを特徴とする発光ダイオードディスプレイ。
25. 一つまたは複数の発光ダイオードを有する電子機器において、
    少なくとも一つの上記発光ダイオードが、
    一主面に一つまたは複数の凹部を有する基板と、
    上記基板上に、上記凹部に空隙を形成しないで成長された第６の窒化物系ＩＩＩ−Ｖ族化合物半導体層と、
    上記第６の窒化物系ＩＩＩ−Ｖ族化合物半導体層上の第１の導電型の第３の窒化物系ＩＩＩ−Ｖ族化合物半導体層、活性層および第２の導電型の第４の窒化物系ＩＩＩ−Ｖ族化合物半導体層とを有し、
    上記第６の窒化物系ＩＩＩ−Ｖ族化合物半導体層において、上記凹部の底面との界面から上記一主面に対して垂直方向に発生した転位が、上記凹部の底面を底辺とする三角形部の斜面またはその近傍に到達し、そこから上記一主面に平行な方向に屈曲している
    ことを特徴とする電子機器。
    

Images