CN1897266A - 半导体晶片及由该半导体晶片形成的半导体器件 - Google Patents

半导体晶片及由该半导体晶片形成的半导体器件 Download PDF

Info

Publication number
CN1897266A
CN1897266A CNA2006100835143A CN200610083514A CN1897266A CN 1897266 A CN1897266 A CN 1897266A CN A2006100835143 A CNA2006100835143 A CN A2006100835143A CN 200610083514 A CN200610083514 A CN 200610083514A CN 1897266 A CN1897266 A CN 1897266A
Authority
CN
China
Prior art keywords
diaphragm
protective layer
semiconductor wafer
active area
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006100835143A
Other languages
English (en)
Other versions
CN100530631C (zh
Inventor
大角卓史
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lapis Semiconductor Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Publication of CN1897266A publication Critical patent/CN1897266A/zh
Application granted granted Critical
Publication of CN100530631C publication Critical patent/CN100530631C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/1336—Illuminating devices
    • G02F1/133602—Direct backlight
    • G02F1/133603—Direct backlight with LEDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/1336—Illuminating devices
    • G02F1/133602—Direct backlight
    • G02F1/133606—Direct backlight including a specially adapted diffusing, scattering or light controlling members
    • G02F1/133607—Direct backlight including a specially adapted diffusing, scattering or light controlling members the light controlling member including light directing or refracting elements, e.g. prisms or lenses
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/04—Materials and properties dye
    • G02F2202/046—Materials and properties dye fluorescent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Dicing (AREA)

Abstract

本发明公开了一种半导体晶片及由该半导体晶片形成的半导体器件，即使半导体晶片的保护层上形成的槽的纵横比大于等于0.5，也可以防止在形成再布线时的抗蚀膜上发生破损。半导体晶片包括：形成有集成电路的多个有源区；设置在相邻的有源区之间的分割区；形成在有源区的边缘部上的密封环；靠近密封环的内侧形成的布线；覆盖有源区的保护层；形成在有源区的保护层上的保护膜；以及形成在保护膜上、与集成电路电连接的再布线，其中，当形成在密封环和布线之间的保护层上的槽的纵横比大于等于0.5时，用保护膜覆盖该槽。

Description

半导体晶片及由该半导体晶片 形成的半导体器件
技术领域
本发明涉及用于制造晶片级芯片尺寸封装型半导体器件和具有凸点电极的IC芯片等的半导体晶片、以及由该半导体晶片形成的半导体器件。
背景技术
在现有技术中用于制造晶片级芯片尺寸封装型半导体器件和具有凸点电极的IC芯片的半导体晶片中，在设置在硅基板上的多个元件区上形成集成电路，在设置在相邻的元件区之间的分割区上形成图案形成精度测量用标记和电气特性评价用元件，当形成覆盖元件区的保护层时，用保护层部分地覆盖分割区上的图案形成精度测量用标记等，从而防止由于在图案形成精度测量用标记等处形成的细小间隙中卷入的空气等导致在保护层上形成再布线时的抗蚀膜破损，而且，通过规定间隔的未形成区防止用划片机切割分割区时在元件区上的保护层上产生裂纹(例如，参照专利文献1)，该未形成区设置在用于覆盖图案形成精度测量用标记等的保护层和用于覆盖元件区的保护层之间。
对于这种晶片级芯片尺寸封装型半导体器件等，随着近年来电子设备的小型化和销售的扩大化，对半导体器件的进一步小型化以及增产的要求也越来越高。
为了满足这种半导体器件的进一步小型化和增产的要求，需要通过形成在半导体晶片上的集成电路的高密度化来实现半导体器件的小型化，以及通过分割区的狭小化来实现由一片半导体晶片制造的半导体器件的生产数量的增加。
专利文献1：特开平11-191541号公报(第3页0007段～第4页0013段、附图1、附图2)
但是，在上述现有技术中，通过在分割区的保护层和用于覆盖元件区的保护层之间设置的规定间隔的未形成区，防止用划片机切割分割区时在元件区的保护层上产生裂纹，所以，要使分割区狭小化就不能充分地扩大规定间隔，而且，在用保护层的厚度即深度除以规定间隔即宽度而得到的纵横比大于等于0.5的槽、即深度大于等于宽度的一半的槽时，存在这样的问题：在其后形成再布线时的抗蚀膜预烘干时卷入槽内的空气膨胀，从而在抗蚀膜上发生破损，在非预定的部位以不规则形状沉积金属，导致外观不良，此外，还会导致再布线的镀层厚度的不均匀。
此外，为了实现半导体器件的小型化，在有源区上形成集中有电源布线等的布线时，在布线外侧的有源区上往往设置密封环，以阻止在保护层上产生的裂纹向集成电路发展。
这时，如果为了实现小型化而使密封环靠近布线，则当在密封环和布线之间的保护层上形成槽、且该槽的纵横比大于等于0.5时，与上述情况相同，会产生以下问题：在形成再布线时的抗蚀膜上发生破损，在非预定的部位以不规则形状沉积金属，导致外观不良，以及产生再布线的镀层厚度的不均匀。
发明内容
本发明解决了上述技术问题，其目的在于提供即使在保护层上形成的槽的纵横比大于等于0.5，也能防止在形成再布线时的抗蚀膜上发生破损的半导体晶片、及由该半导体晶片形成的半导体器件。
为了解决上述技术问题，本发明的半导体晶片包括：形成有集成电路的多个有源区；设置在相邻的所述有源区之间的分割区；形成在所述有源区的边缘部上的密封环；靠近所述密封环的内侧形成的第一布线；覆盖所述有源区的保护层；形成在所述有源区的保护层上的保护膜；以及形成在所述保护膜上、与所述集成电路电连接的第二布线，其中，当在所述密封环和所述第一布线之间的所述保护层上形成的槽的纵横比大于等于0.5时，用所述保护膜覆盖所述槽。
这样，本发明可以获得以下效果：通过覆盖纵横比大于等于0.5的槽的保护膜，可以防止由槽内残留的气体导致的抗蚀膜破损，不会在非预定的部位以不规则形状沉积金属，防止外观不良及产生再布线的镀层厚度的不均匀。
附图说明
图1是实施例一的半导体晶片局部的截面图；
图2是实施例一的半导体晶片局部的俯视图；
图3是实施例二的半导体晶片局部的俯视图；以及
图4是实施例二的半导体晶片局部的截面图。
具体实施方式
下面，参照附图对本发明涉及的半导体晶片的实施例进行说明。
(实施例一)
图1是实施例一的半导体晶片局部的截面图，图2是实施例一的半导体晶片局部的俯视图。
另外，图1放大地示出了图2中的A-A向的局部剖面的、再布线形成后的状态，图2示出了再布线形成后除去了抗蚀膜的状态。
在图1和图2中，1是半导体晶片，在本实施例中，是用于制造晶片级芯片尺寸封装型半导体器件的半导体晶片。
2是由硅构成的半导体基板，在其正面上形成有多个有源区3，该有源区3是可以形成未图示的集成电路的区域，在制造晶片级芯片尺寸封装型半导体器件时，作为由划片机等切割的区域设置的分割区4被设定为相邻有源区3之间的相邻保护层5的端部的端面间的区域。
保护层5是由氮化硅(Si3N4)和二氧化硅(SiO2)等形成的所谓的钝化膜，如图1的多个点部分所示，该保护层5形成在半导体基板2的有源区3的上面和电极垫6的周边部，对在有源区3的中央部位附近(图1中的右侧)形成的集成电路具有保护和绝缘的功能。
电极垫6在有源区3上由铝(Al)等形成，该电极垫6与形成在有源区3上的集成电路的规定部位电连接。
7是保护膜，如图1的网格部分所示，该保护膜7由聚酰亚胺树脂、环氧树脂、聚苯并噁唑树脂等强度较高的有机材料形成在保护层5上，具有如下功能：覆盖保护层5，及对在保护层5上通过蚀刻等形成的孔的侧面等的凹凸不平等缺陷进行覆盖，使其光滑。
8是晶种层，如图1的粗实线所示，该晶种层8是形成在保护膜7、保护层5、电极垫6等上的、由镍(Ni)、钛(Ti)、铜(Cu)等金属材料形成为单层或多层的金属薄膜层，具有如下功能：作为利用电镀法镀着再布线9时的一个电极；在半导体晶片1的制造过程中，防止构成再布线9等的上层的物质向半导体基板2一侧扩散；以及提高与再布线9的紧密性。
作为第二布线的再布线9，是形成在保护膜7上的晶种层8上的、由铜等具有导电性的材料形成的布线，具有如下功能：通过贯通保护层5和保护膜7的通孔9a与电极垫6电连接，并且，形成在再布线9上规定位置的未图示的柱与电极垫6电连接。
11是密封环，是在有源区3周围的边缘部3a的未形成集成电路元件的区域上由铝等形成为环状的环状部件，具有如下功能：由划片机等切割分割区4时，阻止保护层5的端部上所产生的裂纹发展，从而防止裂纹到达集成电路。
12是作为第一布线的布线，是为了使集成电路的电路布线合理化等而将电源布线等集中，并在有源区3上由铝等形成为环状的布线，并且，该第一布线12与有源区3上形成的集成电路的规定部位电连接。
14是槽，是在用保护层5覆盖密封环11和布线12时，形成在密封环11和布线12之间的保护层5上的槽。
16是抗蚀膜，是在形成再布线9时，通过光刻法使具有较高粘度的抗蚀剂图案化而形成的掩模部件，具有如下特性：在半导体晶片1的整个表面上涂敷抗蚀剂，通过预烘干使其热固化之后，由紫外线等光曝光，曝光了的部分发生变质，溶解于显影液中，即具有正型的感光性。
图1和图2是为了说明本实施例而放大地绘制的示意图，因此，是以与实际的尺寸不同的状态进行描绘的，实际的尺寸非常小，例如，密封环11和布线12的高度是2μm左右，密封环11和布线12的间隔是2μm左右，保护层5的厚度小于1μm。
这样，本实施例的槽14由于保护层5的形成被导致宽度变窄、深度除以宽度的纵横比大于等于0.5，从而，由在形成抗蚀膜16时卷入槽14的空气等使抗蚀膜16破损的概率增大，因此，形成保护膜7以覆盖该槽14。
在这种情况下，优选保护膜7的边缘7a位于密封环11的宽度方向的中央部位上，密封环11的宽度和保护膜7的边缘7a的制造精度的上下限的差值(上下限之间的幅度)相同。例如，边缘7a的制造精度是±3μm时，设置密封环11的宽度为制造精度的上下限的差值、即6μm。
其原因在于，这样可以防止边缘7a超出密封环11偏移到分割区4一侧而导致分割区4的宽度变窄、边缘7a罩在有源区3的端部上而无法高品质地形成、以及边缘7a未到达密封环11而无法遮盖槽14，从而可以使边缘7a总是位于密封环11的平坦的表面上，高品质地形成，并且，可由保护膜7可靠地覆盖槽14。
此外，本实施例的保护膜7优选由上述的有机材料形成，并且保护膜7的材料和膜厚优选设定为：具有大于等于1.5个大气压的耐压性。
即，其原因在于，预烘干时的热处理温度是100～150℃，由于该热处理温度，在形成保护膜7时封入在槽14中的空气等气体通过等容变化上升到1.27～1.44个大气压，为了耐受该气压，该保护膜7需要具有大于等于1.5个大气压的耐压性，该预烘干用于形成抗蚀膜16时，在涂敷抗蚀剂之后使其固化。
此外，在本实施例中，对由有机材料形成保护膜7进行了说明，但是，形成保护膜7的材料也可以是氮化硅和二氧化硅等无机材料。总之，只要是具有作为保护膜7的功能、并在形成保护膜7之后能够形成具有大于等于1.5个大气压的耐压性的膜的材料，可以是任何材料。
下面，对由本实施例的半导体晶片1制造半导体器件的方法进行说明。
准备半导体晶片1，该半导体晶片1在圆形半导体基板2的多个有源区3的中央部位上形成有未图示的集成电路，该圆形半导体基板2是将圆柱状的硅切割成薄片而形成的，在半导体基板2的正面侧的整个表面上，通过溅射法等沉积铝膜，并将其蚀刻成密封环11、布线12和电极垫6的规定的形状，从而在有源区3上形成密封环11、布线12和电极垫6。
形成密封环11等之后，通过CVD(Chemical Vapor Deposition：化学气相沉积)法等形成由二氧化硅构成的保护层5，并通过蚀刻除去电极垫6部位的保护层和分割区4的保护层。
这时，在密封环11和布线12之间的保护层5上形成槽14。
在保护层5和电极垫6上，通过旋涂法等形成由聚酰亚胺树脂形成的保护膜7，利用蚀刻除去电极垫6部位的保护膜，形成到达电极垫6的通孔9a，并且，从密封环11的宽度方向的中央部位除去位于分割区4一侧部位的保护膜，使保护层5的端部露出，形成覆盖槽14的保护膜7。
在半导体基板2的正面侧的整个表面上，通过溅射法等形成晶种层8，并利用晶种层8覆盖露出的保护层5以及保护膜7、电极垫6。
通过光刻法等，在晶种层8上形成抗蚀膜16，掩蔽要形成再布线9的部位之外的区域，在露出的晶种层8上，将晶种层8作为一个电极，通过电镀法沉积铜，形成与电极垫6电连接的再布线9。
这时，在用于形成抗蚀膜16的预烘干中，即使温度上升，也因为保护膜7具有足够的耐压性，所以，即使在形成保护膜7时在槽14中有残留的气体，也不会由于其压力上升而损坏保护膜7，在抗蚀膜16上也不会发生破损。
使用剥离剂除去抗蚀膜16，通过在氧气氛围中的等离子蚀刻等除去露出的晶种层8，从而露出保护层5的端部。
然后，通过检测保护层5的端部等，识别半导体晶片1的分割区4，用划片机等切割分割区4，将其分割成单个芯片，从而形成利用本实施例的半导体晶片1制造的半导体器件。
之后，在本实施例的半导体器件的再布线9的规定部位，通过引线接合法接合引线后，用环氧树脂等密封树脂密封。
此外，本实施例的半导体器件的形成并不仅限于上述内容，也可以如下所述地形成半导体器件：在形成再布线9并除去抗蚀膜16之后，通过再次实施光刻法等，在分割区4的附近形成表示切割位置的识别标记，或者在再布线9的规定部位形成柱，除去晶种层8，并利用密封树脂密封半导体基板2的正面侧，然后，根据识别标记，由划片机等切割半导体晶片1的分割区4，将其分割成单个芯片。
如上所述，在本实施例中，当形成在密封环和布线之间的保护层上的槽的纵横比大于等于0.5时，用保护膜覆盖该槽，从而，即使是使密封环和布线接近配置，也可以用覆盖密封环和布线之间形成的槽的保护膜，防止由于槽内残留的气体导致抗蚀膜的破损，并且，不会在非预定的部位以不规则形状沉积金属，可以防止外观不良及产生再布线的镀层厚度的不均匀，其中，密封环和布线之间的保护层形成在半导体晶片的有源区上；该密封环用于在将半导体晶片分割成单个芯片时防止保护层上产生的裂纹的发展；该布线用于使集成电路的电路布线合理化。
此外，通过使保护膜的边缘位于密封环的宽度方向的中央部位上，使边缘位于密封环的平坦的表面上，从而获得具有高品质保护膜的半导体晶片，并且，可以用保护膜可靠地覆盖槽。
而且，通过使密封环的宽度和保护膜的边缘的制造精度的上下限的差值相同，可以使保护膜的边缘总是位于密封环的平坦的表面上。
而且，通过使保护膜的耐压性大于等于1.5个大气压，即使预烘干抗蚀膜时的温度是150℃，也可以可靠地防止保护膜的破损。
而且，通过由聚酰亚胺树脂和环氧树脂、聚苯并噁唑树脂等有机材料形成保护膜，可以容易地形成具有上述耐压性的保护膜。
此外，在本实施例中，对在有源区的边缘部的整个周边上将密封环或布线设置为环状的情况进行了说明，但是，为了防止由于密封环或布线的热膨胀导致无机保护膜等的破损，可以在各自的局部上设置缺口部或者重叠部。
(实施例二)
图3示出实施例二的半导体晶片局部的俯视图，图4示出实施例二的半导体晶片局部的截面图。
此外，图4放大地示出了图3中的B-B向的局部剖面的、形成再布线后的状态，图3示出了形成再布线后除去了抗蚀膜的状态。
此外，与上述实施例一相同的部分标注了相同的附图标记，并省略其说明。
在图3和图4中，21是导槽，是通过蚀刻等挖入保护层5的有源区3的外侧和分割区4之间的区域，露出半导体基板2的正面而形成的环状的槽，其中，该保护层5覆盖有源区3和分割区4，该导槽具有如下功能：用划片机等切割分割区4时，识别分割区4，示出切割部位；以及在对分割区4和有源区3的保护层5进行分离、切割时，阻止保护层5的端部所产生的裂纹的发展，防止裂纹到达集成电路。
为了实现半导体器件的小型化和制造数量的增加等，本实施例的导槽21形成为其纵横比大于等于0.5，并且，基于与上述实施例一相同的理由，形成保护膜7以覆盖导槽21。
因此，本实施例的分割区4被设置为相邻的有源区3之间的保护膜7的边缘7a之间的区域。
此外，本实施例的保护膜7由与上述实施例一相同的有机材料形成，并设定为具有大于等于1.5个大气压的耐压性。
下面，对利用本实施例的半导体晶片1的半导体器件的制造方法进行说明。
准备半导体晶片1的工序与上述实施例一相同，该半导体晶片1在有源区3的中央部位上形成有集成电路。
在准备好的半导体晶片1的半导体基板2的正面侧的整个表面上，通过溅射法等沉积铝膜，并将其蚀刻为电极垫6的规定形状，从而在有源区3上形成电极垫6。
形成电极垫6后，通过CVD法等，在半导体基板2的正面侧的整个表面上形成由二氧化硅构成的保护层5，通过蚀刻除去位于电极垫6部位的保护层5，并且通过蚀刻挖入有源区3和分割区4之间的、要形成导槽21的区域的保护层5，使半导体基板2的正面露出，在有源区3的外侧形成导槽21。
与实施例一相同，在保护层5等以及电极垫6上形成保护膜7，通过蚀刻形成通孔9a，并且除去存在于导槽21外侧的分割区4的保护膜7，使保护层5露出，形成覆盖导槽21的保护膜7。
与实施例一相同，形成晶种层8，利用晶种层8覆盖露出的保护层5和保护膜7、电极垫6。
与实施例一相同，形成抗蚀膜16，通过电镀法形成再布线9。
此时，在用于形成抗蚀膜16的预烘干中，即使温度上升，也因为保护膜7具有足够的耐压性，所以，在形成保护膜7时，即使导槽21中有残留的气体，也不会由于其压力上升导致保护膜7破损，在抗蚀膜16上也不会发生破损。
其后的工序因为与上述实施例一相同，所以省略对其的说明。
这样，形成了利用本实施例的半导体晶片1制造的半导体器件。
这时，通过检测导槽21来检测半导体晶片1的分割区4。
此外，本实施例的半导体器件的形成与上述实施例一中的说明相同，也利用密封树脂密封半导体晶片1的正面侧之后，将其分割成单个芯片。
如上所述，在本实施例中，当在半导体晶片的有源区外侧形成的导槽的纵横比大于等于0.5时，利用保护膜覆盖该导槽，从而，在利用该导槽将半导体晶片分割成单个芯片时，防止保护层上产生的裂纹的发展，并且，利用覆盖导槽的保护膜，可以防止残留在导槽内的气体导致抗蚀膜的破损，并且，不会在非预定的部位以不规则形状沉积金属，可以防止外观不良及产生再布线的镀层厚度的不均匀。
此外，保护膜由聚酰亚胺树脂、环氧树脂、聚苯并噁唑树脂等有机材料形成，其耐压性大于等于1.5个大气压，因此，即使预烘干抗蚀膜时的温度为150℃，也可以可靠地防止保护膜的破损，并且，可以容易地形成具有上述耐压性的保护膜。
此外，在上述各实施例中，对利用保护层覆盖的槽、导槽中的、纵横比大于等于0.5的槽以保护膜覆盖的情况进行了说明，但是利用保护膜填充纵横比大于等于0.5的槽也可以取得与上述实施例相同的效果。
此外，在上述各实施例中，以制造晶片级芯片尺寸封装型半导体器件所采用的半导体晶片为例进行了说明，但是，对于制造具有凸点电极的IC芯片所采用的半导体晶片的情况也是一样的。
附图标记说明
1半导体晶片        2半导体基板
3有源区            3a边缘部
4分割区            5保护层
6电极垫            7保护膜
7a边缘             8晶种层
9再布线            9a通孔
11密封环           12布线
14槽               6抗蚀膜
21导槽

Claims (9)

1.一种半导体晶片，其特征在于包括：
多个有源区，在各个所述有源区上形成有集成电路；
分割区，所述分割区设置在相邻的所述有源区之间；
密封环，所述密封环形成在所述有源区的边缘部上；
第一布线，所述第一布线靠近所述密封环的内侧形成；
保护层，所述保护层覆盖所述有源区；
保护膜，所述保护膜形成在所述有源区的保护层上；以及
第二布线，所述第二布线形成在所述保护膜上，与所述集成电路电连接；
其中，当在所述密封环和所述第一布线之间的所述保护层上形成的槽的纵横比大于等于0.5时，用所述保护膜覆盖所述槽。
2.根据权利要求1所述的半导体晶片，其特征在于：所述保护膜的边缘位于所述密封环的宽度方向的中央部位上。
3.根据权利要求2所述的半导体晶片，其特征在于：所述密封环的宽度与所述保护层的边缘的制造精度的上下限的差值相同。
4.根据权利要求1至3中任一项所述的半导体晶片，其特征在于：
所述保护膜具有大于等于1.5个大气压的耐压性。
5.根据权利要求1至3中任一项所述的半导体晶片，其特征在于：
所述保护膜由聚酰亚胺树脂、环氧树脂、聚苯并噁唑树脂中的任一种材料形成。
6.一种半导体晶片，其特征在于包括：
多个有源区，在各个所述有源区上形成有集成电路；
分割区，所述分割区设置在相邻的所述有源区之间；
保护层，所述保护层覆盖所述有源区和分割区；
导槽，所述导槽通过在所述保护层的所述有源区的外侧挖槽而形成；
保护膜，所述保护膜覆盖于所述有源区的保护层上；以及
第二布线，所述第二布线形成在所述保护膜上，与所述集成电路电连接；
其中，当所述导槽的纵横比大于等于0.5时，用所述保护膜覆盖所述导槽。
7.根据权利要求6所述的半导体晶片，其特征在于：所述保护膜由聚酰亚胺树脂、环氧树脂、聚苯并噁唑树脂中的任一种材料形成，且具有大于等于1.5个大气压的耐压性。
8.一种半导体器件，其特征在于：切割根据权利要求1至5中任一项所述的半导体晶片的分割区，形成为单个芯片。
9.一种半导体器件，其特征在于：切割根据权利要求6或7所述的半导体晶片的导槽之间的分割区，形成为单个芯片。
CNB2006100835143A 2005-05-31 2006-05-30 半导体晶片及由该半导体晶片形成的半导体器件 Active CN100530631C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005158497A JP2006339189A (ja) 2005-05-31 2005-05-31 半導体ウェハおよびそれにより形成した半導体装置
JP2005158497 2005-05-31

Publications (2)

Publication Number Publication Date
CN1897266A true CN1897266A (zh) 2007-01-17
CN100530631C CN100530631C (zh) 2009-08-19

Family

ID=37462310

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006100835143A Active CN100530631C (zh) 2005-05-31 2006-05-30 半导体晶片及由该半导体晶片形成的半导体器件

Country Status (4)

Country Link
US (2) US7915746B2 (zh)
JP (1) JP2006339189A (zh)
KR (1) KR20060124555A (zh)
CN (1) CN100530631C (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101359646B (zh) * 2007-07-31 2012-11-21 瑞萨电子株式会社 半导体晶圆及半导体装置的制造方法
CN104380459A (zh) * 2012-07-19 2015-02-25 瑞萨电子株式会社 半导体装置

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7602065B2 (en) * 2007-11-30 2009-10-13 Taiwan Semiconductor Manufacturing Co., Ltd. Seal ring in semiconductor device
JP5005521B2 (ja) * 2007-12-07 2012-08-22 シャープ株式会社 半導体装置の製造方法、および半導体装置
US8283193B2 (en) * 2009-08-14 2012-10-09 Globalfoundries Singapore Pte. Ltd. Integrated circuit system with sealring and method of manufacture thereof
JP5842578B2 (ja) * 2011-11-30 2016-01-13 富士通セミコンダクター株式会社 半導体装置の製造方法
JP5885701B2 (ja) * 2013-05-21 2016-03-15 三菱電機株式会社 半導体装置の評価装置

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2897248B2 (ja) * 1989-04-18 1999-05-31 富士通株式会社 半導体装置の製造方法
JP2940432B2 (ja) * 1995-04-27 1999-08-25 ヤマハ株式会社 半導体装置とその製造方法
JPH1174229A (ja) * 1997-08-29 1999-03-16 Toshiba Microelectron Corp 半導体装置
JP4274594B2 (ja) * 1997-12-26 2009-06-10 Ｏｋｉセミコンダクタ株式会社 半導体装置の構造およびその製造方法
EP1074016B1 (en) * 1998-04-23 2011-11-09 Industrial Research Limited An in-line early reflection enhancement system for enhancing acoustics
JP2001056570A (ja) * 1999-08-20 2001-02-27 Matsushita Electronics Industry Corp 半導体装置の製造方法
JP4376388B2 (ja) * 1999-12-13 2009-12-02 パナソニック株式会社 半導体装置
JP2001250828A (ja) * 2000-03-07 2001-09-14 Victor Co Of Japan Ltd 半導体装置
JP3481899B2 (ja) * 2000-03-08 2003-12-22 沖電気工業株式会社 半導体装置の製造方法
US6645791B2 (en) * 2001-04-23 2003-11-11 Fairchild Semiconductor Semiconductor die package including carrier with mask
US6908784B1 (en) * 2002-03-06 2005-06-21 Micron Technology, Inc. Method for fabricating encapsulated semiconductor components
JP2004018964A (ja) * 2002-06-18 2004-01-22 Renesas Technology Corp 半導体ウエハおよび半導体装置の製造方法
JP4225005B2 (ja) * 2002-08-19 2009-02-18 株式会社デンソー 電解めっきを用いた配線の形成方法
FR2844098B1 (fr) * 2002-09-03 2004-11-19 Atmel Grenoble Sa Microsysteme optique et procede de fabrication
JP3707481B2 (ja) * 2002-10-15 2005-10-19 セイコーエプソン株式会社 半導体装置の製造方法
US6929974B2 (en) * 2002-10-18 2005-08-16 Motorola, Inc. Feedthrough design and method for a hermetically sealed microdevice
TWI284395B (en) * 2002-12-30 2007-07-21 Advanced Semiconductor Eng Thermal enhance MCM package
JP2004319853A (ja) 2003-04-17 2004-11-11 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
US7087452B2 (en) * 2003-04-22 2006-08-08 Intel Corporation Edge arrangements for integrated circuit chips
JP2004363214A (ja) * 2003-06-03 2004-12-24 Renesas Technology Corp 半導体集積回路装置の製造方法および半導体集積回路装置
US20040259325A1 (en) * 2003-06-19 2004-12-23 Qing Gan Wafer level chip scale hermetic package
US20050026397A1 (en) * 2003-07-28 2005-02-03 International Business Machines Corporation Crack stop for low k dielectrics
US20050054133A1 (en) * 2003-09-08 2005-03-10 Felton Lawrence E. Wafer level capped sensor
US7109093B2 (en) * 2004-03-22 2006-09-19 International Business Machines Corporation Crackstop with release layer for crack control in semiconductors
US7223673B2 (en) * 2004-07-15 2007-05-29 Taiwan Semiconductor Manufacturing Company, Ltd. Method of manufacturing semiconductor device with crack prevention ring
US7422962B2 (en) * 2004-10-27 2008-09-09 Hewlett-Packard Development Company, L.P. Method of singulating electronic devices
JP4547247B2 (ja) * 2004-12-17 2010-09-22 ルネサスエレクトロニクス株式会社 半導体装置
US7572738B2 (en) * 2005-05-23 2009-08-11 Sony Corporation Crack stop trenches in multi-layered low-k semiconductor devices

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101359646B (zh) * 2007-07-31 2012-11-21 瑞萨电子株式会社 半导体晶圆及半导体装置的制造方法
CN104380459A (zh) * 2012-07-19 2015-02-25 瑞萨电子株式会社 半导体装置
CN104380459B (zh) * 2012-07-19 2017-08-25 瑞萨电子株式会社 半导体装置
CN107359139A (zh) * 2012-07-19 2017-11-17 瑞萨电子株式会社 半导体装置
TWI650870B (zh) * 2012-07-19 2019-02-11 瑞薩電子股份有限公司 半導體裝置
CN107359139B (zh) * 2012-07-19 2019-11-12 瑞萨电子株式会社 半导体装置

Also Published As

Publication number Publication date
US8164164B2 (en) 2012-04-24
KR20060124555A (ko) 2006-12-05
JP2006339189A (ja) 2006-12-14
US20060267155A1 (en) 2006-11-30
US20110006438A1 (en) 2011-01-13
US7915746B2 (en) 2011-03-29
CN100530631C (zh) 2009-08-19

Similar Documents

Publication Publication Date Title
CN1298034C (zh) 半导体封装及其制造方法
CN1897266A (zh) 半导体晶片及由该半导体晶片形成的半导体器件
US8058151B2 (en) Methods of die sawing
CN100568473C (zh) 半导体器件及其制造方法
CN103403890B (zh) 发光器件、发光模块以及用于制造发光器件的方法
CN1174479C (zh) 半导体装置的制造方法
CN1698077A (zh) 器件转移方法和显示器装置
KR20030029059A (ko) 배선형성방법 및 이를 이용한 소자의 배열방법,화상표시장치의 제조방법
JP5232185B2 (ja) 半導体装置の製造方法
US8871627B2 (en) Semiconductor device having low dielectric insulating film and manufacturing method of the same
TWI585844B (zh) 發光二極體封裝結構及其製造方法
CN1309025C (zh) 半导体器件
CN106373971A (zh) 晶片尺寸等级的感测晶片封装体及其制造方法
CN1826688A (zh) 半导体器件的制造方法
CN1992151A (zh) 半导体装置的制造方法
CN1758431A (zh) 晶背上具有整合散热座的晶圆级封装以及晶片的散热方法
TWI399817B (zh) 以樹脂保護膜覆蓋半導體基板的底面及側面之半導體裝置的製造方法
JP2007220870A (ja) 半導体基板および半導体素子の製造方法
EP2076922A1 (en) Semiconductor device having low dielectric insulating film and manufacturing method of the same
US8053910B2 (en) Substrate including alignment columnar member and plural protection columnar members, and method of making the same
JP2003209295A (ja) 電子部品及びその製造方法、これを用いた画像表示装置
CN101047163A (zh) 半导体器件及其制造方法
CN1287435C (zh) 半导体装置及其制造方法
CN1601743A (zh) 半导体装置及半导体装置的制造方法
JP2005150452A (ja) 半導体パッケージの製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: OKI SEMICONDUCTOR CO., LTD.

Free format text: FORMER NAME: OKI ELECTRIC INDUSTRY CO., LTD.

CP01 Change in the name or title of a patent holder

Address after: Tokyo, Japan

Patentee after: OKI Semiconductor Co., Ltd.

Address before: Tokyo, Japan

Patentee before: Oki Electric Industry Co., Ltd.

C56 Change in the name or address of the patentee
CP01 Change in the name or title of a patent holder

Address after: Tokyo, Japan

Patentee after: Lapis Semiconductor Co., Ltd.

Address before: Tokyo, Japan

Patentee before: OKI Semiconductor Co., Ltd.

C56 Change in the name or address of the patentee
CP02 Change in the address of a patent holder

Address after: yokohama

Patentee after: Lapis Semiconductor Co., Ltd.

Address before: Tokyo, Japan

Patentee before: Lapis Semiconductor Co., Ltd.