JP2006261370A - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP2006261370A
JP2006261370A JP2005076462A JP2005076462A JP2006261370A JP 2006261370 A JP2006261370 A JP 2006261370A JP 2005076462 A JP2005076462 A JP 2005076462A JP 2005076462 A JP2005076462 A JP 2005076462A JP 2006261370 A JP2006261370 A JP 2006261370A
Authority
JP
Japan
Prior art keywords
semiconductor substrate
film
semiconductor device
wafer
main surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005076462A
Other languages
English (en)
Inventor
Hideaki Ishizawa
英亮 石澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CONSORTIUM ADVANCED SEMICONDUCTOR MATERIALS & RELATED TECHNOLOGIES
CONSORTIUM FOR ADVANCED SEMICONDUCTOR MATERIALS &RELATED TECHNOLOGIES
Consortium for Advanced Semiconductor Materials and Related Technologies
Original Assignee
CONSORTIUM ADVANCED SEMICONDUCTOR MATERIALS & RELATED TECHNOLOGIES
CONSORTIUM FOR ADVANCED SEMICONDUCTOR MATERIALS &RELATED TECHNOLOGIES
Consortium for Advanced Semiconductor Materials and Related Technologies
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CONSORTIUM ADVANCED SEMICONDUCTOR MATERIALS & RELATED TECHNOLOGIES, CONSORTIUM FOR ADVANCED SEMICONDUCTOR MATERIALS &RELATED TECHNOLOGIES, Consortium for Advanced Semiconductor Materials and Related Technologies filed Critical CONSORTIUM ADVANCED SEMICONDUCTOR MATERIALS & RELATED TECHNOLOGIES
Priority to JP2005076462A priority Critical patent/JP2006261370A/ja
Publication of JP2006261370A publication Critical patent/JP2006261370A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Grinding Of Cylindrical And Plane Surfaces (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

【課題】 ウェハに対する悪影響を与え難く、かつ、コストアップも少なくて、高品質・低廉な半導体装置を提供することである。
【解決手段】 半導体基板1を削ることによって薄厚の半導体装置を製造する方法であって、
前記半導体基板1の一つの主面1bに対して交差する半導体基板の側面1aに膜2を設ける成膜工程と、
前記成膜工程の後で半導体基板1を薄く削る削工程
とを具備する。
【選択図】 図1

Description

本発明は、半導体装置および半導体装置の製造方法に関する。
表面(主面)側に回路などが設けられた半導体基板(ウェハ)は、一般的には、ウェハの裏面側が研削により所定の厚さに形成された後、個々の半導体チップに分割されて各種電子機器に搭載されている。
ところで、近年においては、電子機器の小型化・軽量化等の為、半導体チップの厚さは100μm〜30μmと言った如くに薄型化することが求められている。
さて、ウェハの表面には、多くの工程を経て、回路などが形成されて行く。従って、その製造工程途中において、ウェハには欠けや割れが生じ易い。この為、ウェハの厚さが、最終的には、100μm以下の如くに薄く形成される場合でも、当初は、その厚さが500μm程度も有るのが普通である。すなわち、後の工程において、ウェハは、その裏面側が研削手段によって薄く削り取られるのが普通である。
しかしながら、この研削によって、次のような問題が起きている。
すなわち、図3に示される如く、ウェハ11の側面11aは、当初にあっては、その断面形状が面取り加工された略半円(半楕円)形状である。そして、ウェハ11を、その裏面(図3中、上側の面)側から研削して行くと、図4に示される如く、ウェハ11の側面11aは刀の先端部の如きの尖った形状となってしまう。
さて、このような尖った形状のものになると、その尖った部分は欠け易い。又、この尖った部分から亀裂が入り易く、時には、ウェハの表面側に設けられた回路部分まで亀裂が入って行く場合も有る。そして、このような亀裂・クラックが入ると、半導体素子は不良品となってしまう恐れが非常に高い。
従って、このような損傷を出来るだけ防止しなければならない。
そこで、このような課題を解決することを目的として、図5(図3)に示されるウェハ21を、先ず、図6に示す如く、その断面形状が略半円(半楕円)形状の部分を垂直に切断して除去し、次いで図7に示す如く、略半円(半楕円)形状の部分が除去されたウェハ21の表面(回路素子などが設けられている側である主面:図7では、下側の面)21aに保護膜22を設け、この後でウェハ21の裏面21b側を研削手段で研削して行き、図8に示す如く、ウェハ21を薄型化している。
その結果、研削が進行して行っても、図4の如くの尖った部分が出来ないから、クラック等が起き難いと謳われている。
特開2004−207459号公報
さて、上記提案の技術によれば、図4の如くの尖った部分が出来ないから、クラック等が起き難いであろうと思われる。
しかしながら、ウェハ21の外周縁部を除去する工程が増えることになる。従って、それだけ、コストが高く付く。
かつ、研削工程によって、ウェハ21の外周縁部を除去するに際して、その除去時の力によって素子自体が悪影響を受ける恐れが有る。従って、ウェハには出来るだけ外力を作用させない方が好ましい。
よって、本発明が解決しようとする課題は、ウェハに対する悪影響を引き起こし難く、かつ、コストアップも少なくて、高品質・低廉な半導体装置を提供することである。
前記の課題は、
半導体基板と、
前記半導体基板の一つの主面に対して交差する半導体基板の側面に設けられた膜
とを具備することを特徴とする半導体装置によって解決される。
特に、半導体基板と、
前記半導体基板の主面に設けられた膜と、
前記膜が設けられた半導体基板の主面に対して交差する半導体基板の側面に設けられた膜
とを具備することを特徴とする半導体装置によって解決される。
更には、半導体基板と、
前記半導体基板の主面に設けられた膜と、
前記膜が設けられた半導体基板の主面に対して交差する半導体基板の側面に設けられた膜
とを具備し、
前記半導体基板の側面に設けられた膜と前記半導体基板の主面に設けられた膜とは繋がっていることを特徴とする半導体装置によって解決される。
上記本発明の半導体装置における半導体基板は、その側面と主面とによって形成される内角が、特に、鈍角であるよう構成されたものである。尚、側面は平面状であっても、曲面状であっても良い。
半導体基板の側面や主面に設けられる膜は、例えば保護膜である。この膜は、有機膜、無機膜、或いは有機−無機複合膜である。
又、前記の課題は、
半導体基板を削ることによって薄厚の半導体装置を製造する方法であって、
前記半導体基板の一つの主面に対して交差する半導体基板の側面に膜を設ける成膜工程と、
前記成膜工程の後で半導体基板を薄く削る削工程
とを具備することを特徴とする半導体装置の製造方法によって解決される。
特に、半導体基板を削ることによって薄厚の半導体装置を製造する方法であって、
前記半導体基板の主面、及び該主面に対して交差する半導体基板の側面に膜を設ける成膜工程と、
前記成膜工程の後で半導体基板を薄く削る削工程
とを具備することを特徴とする半導体装置の製造方法によって解決される。
上記半導体装置の製造方法において、成膜工程は、削工程で半導体基板が削られる箇所には膜が設けられないように該膜が設けられるものが好ましい。すなわち、薄型化を図る為に半導体基板を削るに際して、設けられている膜が削られないようにすることが好ましい。
そして、上記半導体装置の製造方法によって、上記半導体装置が得られる。
本発明は、半導体基板の側面部分に、例えば有機樹脂膜のような保護膜が設けられていることから、薄型化を図って行った場合において、尖った部分が出来ても、これに起因して半導体基板のカケや割れが起き難い。従って、高品質な半導体装置が歩留まり良く得られる。
又、有機樹脂膜のような保護膜は、従来においても、基板の主面に設けられていたものであり、そして基板の側面に保護膜を設けるのは、簡単に出来、例えば基板の周縁部を切り取る作業に比べたならば、遥かに簡単である。例えば、一つの成膜工程によって、主面と側面とに膜を共に設けることが出来る。かつ、基板(半導体素子)に損傷を与え難い。
又、基板の主面から側面に亘って保護膜が設けられていると、例えば主面のみに保護膜が設けられている場合に比べて、保護膜は剥がれ難いものとなる。かつ、基板の側面部分にも保護膜が設けられていることから、半導体装置自体が損傷を受け難い。
図1及び図2は本発明の一実施形態を示すもので、図1は半導体基板を研削して薄型化を図る前段階での一部断面図、図2は半導体基板を研削して薄型化した後段階での一部断面図である。
各図中、1はウェハである。尚、薄型化を図る前段階におけるウェハ1の側面1aは、図1からも判る通り、その断面が、例えば半円(半楕円)形状である。勿論、この形状に限られるものでは無いが、一般的には、図1のような形状の場合が多い。
さて、ウェハ1には、所定の工程を経て、所定の半導体素子が主面1b側(表面側:図1では下側)に構成されている。尚、素子の形成方法などについては、周知で有り、かつ、素子の内容によって本発明が左右されるものでは無いから、ここでは省略する。そして、所定のラインに沿って切断されることにより、1チップの半導体素子が得られる。
ところで、上述した通り、ウェハの厚さは薄型化が要望されている。そして、所定の研削手段でウェハ1の裏面1c側(素子が構成されていない側:図1では上側)が研削され、図2に示される如く、薄型化がなされる。
この研削・薄型化に先立って、本発明では、例えば3μm厚の膜(例えば、ポリイミド樹脂のような有機膜)2が設けられる。
保護膜2は、従来にあっても、ウェハ1の主面1b上にも設けられていた。例えば、前記した特開2004−207459号公報以外にも、特開平9−213691号公報などでも開示が有る。
しかしながら、従来にあっては、保護膜2は、ウェハ1の主面1b上にしか設けられていなかった。
これに対して、本発明にあっては、ウェハ1の側面1aにも保護膜2を設けるようにした。尚、スピンコート等の塗布手段によれば、主面1bと側面1aとの双方に保護膜2を同時に形成できる。従って、主面1bに保護膜2を設けるのであれば、側面1aにも保護膜2を設けるのは、それ程、厄介なものでは無い。すなわち、側面1aにも保護膜2を簡単に設けることが出来る。
尚、本実施形態では、図1からも判る通り、側面1aに設ける保護膜2は側面1aの全域では無い。すなわち、図2に示される研削・薄型化を行った場合、その削り取られる部分には保護膜2を設けないようにした。つまり、研削・薄型化を予測(予想)し、その研削予定領域には保護膜2を設けていない。図1の場合で言うならば、側面1aに設けた保護膜2の直前位置までは研削を行い、薄型化を図ると言うことである。勿論、研削・薄型化を図る位置の少し手前までしか保護膜2を設けない場合でも、それなりの効果が得られる。ところで、本実施形態において、研削・薄型化の前における状態のウェハ側面1aの全域には保護膜を設けていない、即ち、側面1aに部分的にのみ保護膜を設けるようにしたのは、次の理由に由る。これは、研削位置にまで保護膜が設けられていると、研削に際して保護膜を巻き込むようになり、研削がスムーズに進まなくなるからである。かつ、無駄になるからである。
そして、上記のように側面1a及び主面1bに保護膜2が設けられたウェハ1に対して、その裏面側1cを所定の研削手段で研削することにより、図2に示される如きの薄型、例えば50〜10μm厚さの半導体装置が得られる。
上記のようにして出来た半導体ウェハにおけるウェハ割れやカケが無い製品の歩留まりを調べた処、下記の表−1に示す通りであった。
表−1
研削後のウェハ厚さ 側面1aに保護膜2有 側面1aに保護膜2無
30μm 100% 80%
20μm 100% 70%
10μm 90% 50%

尚、上記実施の形態では、膜としてポリイミド膜の場合で説明したが、その他の有機樹脂(ポリマー)であっても差し支え無い。又、膜の形成のし易さから考えると、有機樹脂製の膜であるが、有機−無機複合膜や無機膜を用いることも出来る。
又、膜2は、保護膜としての機能を考慮すると、その厚さが約1〜20μm、特に3〜15μm程度のものが好ましく、又、その弾性率が2〜10GPa、特に3〜5GPa程度の特性を持つものが好ましい。
本発明の半導体基板を研削・薄型化の前段階での一部断面図 本発明の半導体基板を研削・薄型化の後段階での一部断面図 従来の半導体基板を研削・薄型化の前段階での一部断面図 従来の半導体基板を研削・薄型化の後段階での一部断面図 従来の半導体基板を研削・薄型化の前段階での一部断面図 従来の半導体基板を研削・薄型化の前段階での一部断面図 従来の半導体基板を研削・薄型化の前段階での一部断面図 従来の半導体基板を研削・薄型化の後段階での一部断面図
符号の説明
1 ウェハ(基板)
1a ウェハ側面
1b ウェハ主面(表面)
1c ウェハ裏面
2 保護膜


代 理 人 宇 高 克 己

Claims (10)

  1. 半導体基板と、
    前記半導体基板の一つの主面に対して交差する半導体基板の側面に設けられた膜
    とを具備することを特徴とする半導体装置。
  2. 半導体基板と、
    前記半導体基板の主面に設けられた膜と、
    前記膜が設けられた半導体基板の主面に対して交差する半導体基板の側面に設けられた膜
    とを具備することを特徴とする半導体装置。
  3. 膜が設けられる半導体基板の側面は、該側面と半導体基板の主面とによって形成される内角が鈍角であるよう構成されたものであることを特徴とする請求項1又は請求項2の半導体装置。
  4. 半導体基板の側面に設けられた膜は保護膜であることを特徴とする請求項1〜請求項3いずれかの半導体装置。
  5. 半導体基板の側面に設けられた膜は有機膜、無機膜、及び有機−無機複合膜の群の中から選ばれる何れかであることを特徴とする請求項1〜請求項4いずれかの半導体装置。
  6. 半導体基板の側面に設けられた膜と半導体基板の主面に設けられた膜とが繋がっていることを特徴とする請求項2〜請求項5いずれかの半導体装置。
  7. 半導体基板を削ることによって薄厚の半導体装置を製造する方法であって、
    前記半導体基板の一つの主面に対して交差する半導体基板の側面に膜を設ける成膜工程と、
    前記成膜工程の後で半導体基板を薄く削る削工程
    とを具備することを特徴とする半導体装置の製造方法。
  8. 半導体基板を削ることによって薄厚の半導体装置を製造する方法であって、
    前記半導体基板の主面、及び該主面に対して交差する半導体基板の側面に膜を設ける成膜工程と、
    前記成膜工程の後で半導体基板を薄く削る削工程
    とを具備することを特徴とする半導体装置の製造方法。
  9. 成膜工程は、削工程で半導体基板が削られる箇所には膜が設けられないように該膜が設けられるものであることを特徴とする請求項7又は請求項8の半導体装置の製造方法。
  10. 請求項1〜請求項6いずれかの半導体装置を製造することを特徴とする請求項7〜請求項9いずれかの半導体装置の製造方法。
JP2005076462A 2005-03-17 2005-03-17 半導体装置および半導体装置の製造方法 Pending JP2006261370A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005076462A JP2006261370A (ja) 2005-03-17 2005-03-17 半導体装置および半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005076462A JP2006261370A (ja) 2005-03-17 2005-03-17 半導体装置および半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2006261370A true JP2006261370A (ja) 2006-09-28

Family

ID=37100276

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005076462A Pending JP2006261370A (ja) 2005-03-17 2005-03-17 半導体装置および半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2006261370A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102651314A (zh) * 2011-02-23 2012-08-29 三菱电机株式会社 半导体装置的制造方法
CN110890281A (zh) * 2018-09-11 2020-03-17 三菱电机株式会社 半导体装置的制造方法
WO2021225020A1 (ja) * 2020-05-08 2021-11-11 信越半導体株式会社 平面研削方法
CN114479695A (zh) * 2022-01-13 2022-05-13 昆山国显光电有限公司 保护膜结构及显示面板

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05283383A (ja) * 1992-03-30 1993-10-29 Nec Yamaguchi Ltd 半導体装置の製造方法
JPH076986A (ja) * 1993-06-16 1995-01-10 Nippondenso Co Ltd 半導体基板研削方法
JP2000212524A (ja) * 1999-01-20 2000-08-02 Nitto Denko Corp 半導体ウエハ保護用粘着シ―ト及び半導体ウエハの研削方法
JP2000353682A (ja) * 1999-06-11 2000-12-19 Tokyo Seimitsu Co Ltd 半導体保護テープの切断方法
JP2002246345A (ja) * 2000-12-12 2002-08-30 Mitsui Chemicals Inc 半導体ウェハ保護方法及び該保護方法に用いる半導体ウェハ表面保護用粘着フィルム
JP2004047903A (ja) * 2002-07-15 2004-02-12 Rohm Co Ltd 半導体装置およびその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05283383A (ja) * 1992-03-30 1993-10-29 Nec Yamaguchi Ltd 半導体装置の製造方法
JPH076986A (ja) * 1993-06-16 1995-01-10 Nippondenso Co Ltd 半導体基板研削方法
JP2000212524A (ja) * 1999-01-20 2000-08-02 Nitto Denko Corp 半導体ウエハ保護用粘着シ―ト及び半導体ウエハの研削方法
JP2000353682A (ja) * 1999-06-11 2000-12-19 Tokyo Seimitsu Co Ltd 半導体保護テープの切断方法
JP2002246345A (ja) * 2000-12-12 2002-08-30 Mitsui Chemicals Inc 半導体ウェハ保護方法及び該保護方法に用いる半導体ウェハ表面保護用粘着フィルム
JP2004047903A (ja) * 2002-07-15 2004-02-12 Rohm Co Ltd 半導体装置およびその製造方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102651314A (zh) * 2011-02-23 2012-08-29 三菱电机株式会社 半导体装置的制造方法
CN110890281A (zh) * 2018-09-11 2020-03-17 三菱电机株式会社 半导体装置的制造方法
JP2020043216A (ja) * 2018-09-11 2020-03-19 三菱電機株式会社 半導体装置の製造方法
CN110890281B (zh) * 2018-09-11 2023-08-18 三菱电机株式会社 半导体装置的制造方法
DE102019213504B4 (de) 2018-09-11 2024-05-08 Mitsubishi Electric Corporation Verfahren zum Herstellen einer Halbleitervorrichtung
WO2021225020A1 (ja) * 2020-05-08 2021-11-11 信越半導体株式会社 平面研削方法
JP2021176665A (ja) * 2020-05-08 2021-11-11 信越半導体株式会社 平面研削方法
JP7173091B2 (ja) 2020-05-08 2022-11-16 信越半導体株式会社 平面研削方法
CN114479695A (zh) * 2022-01-13 2022-05-13 昆山国显光电有限公司 保护膜结构及显示面板
CN114479695B (zh) * 2022-01-13 2023-11-03 昆山国显光电有限公司 保护膜结构及显示面板

Similar Documents

Publication Publication Date Title
US8771456B2 (en) Method of manufacturing a semiconductor device and substrate separating apparatus
US9099546B2 (en) Workpiece dividing method including two laser beam application steps
US20110006389A1 (en) Suppressing fractures in diced integrated circuits
JP2006344816A (ja) 半導体チップの製造方法
US9368405B2 (en) Method for manufacturing semiconductor device
JP2006253402A (ja) 半導体装置の製造方法
JP6576735B2 (ja) ウエーハの分割方法
JP2007096115A (ja) 半導体装置の製造方法
JP2007180395A (ja) 半導体装置の製造方法
JP2006261370A (ja) 半導体装置および半導体装置の製造方法
US8633086B2 (en) Power devices having reduced on-resistance and methods of their manufacture
JP2007088240A (ja) 半導体ウェハダイシング用粘着テープ
US8820728B2 (en) Semiconductor wafer carrier
US8748307B2 (en) Use of a protection layer to protect a passivation while etching a wafer
US6849523B2 (en) Process for separating dies on a wafer
JP6598702B2 (ja) ウェーハの加工方法
US10325808B2 (en) Crack prevent and stop for thin glass substrates
TW200620392A (en) Low stress semiconductor device coating and method of forming thereof
JP2006222258A (ja) 半導体ウエハと半導体素子およびその製造方法
JP2007242714A (ja) 半導体装置及び半導体装置の製造方法
US8310032B2 (en) Wafer and method of manufacturing semiconductor device
US20120267351A1 (en) Method for dicing wafer stack
JP6288293B2 (ja) 脆性基板の分断方法
JP4800820B2 (ja) 半導体ウェーハの加工方法
US11990431B2 (en) Semiconductor structures with via openings and methods of making the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080304

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100909

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100915

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101109

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110420

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110725

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20110727

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120105