JP2006253376A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2006253376A JP2006253376A JP2005067154A JP2005067154A JP2006253376A JP 2006253376 A JP2006253376 A JP 2006253376A JP 2005067154 A JP2005067154 A JP 2005067154A JP 2005067154 A JP2005067154 A JP 2005067154A JP 2006253376 A JP2006253376 A JP 2006253376A
- Authority
- JP
- Japan
- Prior art keywords
- region
- semiconductor device
- film
- insulating film
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 70
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 42
- 238000009792 diffusion process Methods 0.000 claims abstract description 93
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 93
- 229920005591 polysilicon Polymers 0.000 claims abstract description 93
- 229910052751 metal Inorganic materials 0.000 claims abstract description 87
- 239000002184 metal Substances 0.000 claims abstract description 87
- 238000000034 method Methods 0.000 claims abstract description 47
- 239000012535 impurity Substances 0.000 claims description 115
- 238000002513 implantation Methods 0.000 claims description 75
- 239000000758 substrate Substances 0.000 claims description 39
- 239000000463 material Substances 0.000 claims description 5
- 238000000059 patterning Methods 0.000 claims description 5
- 238000005468 ion implantation Methods 0.000 claims description 4
- 150000002500 ions Chemical class 0.000 claims description 2
- 230000005669 field effect Effects 0.000 claims 2
- 230000001590 oxidative effect Effects 0.000 claims 1
- 230000006866 deterioration Effects 0.000 abstract description 3
- 230000015572 biosynthetic process Effects 0.000 abstract 2
- 238000000151 deposition Methods 0.000 abstract 1
- 230000008021 deposition Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 160
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 22
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 15
- 229910052814 silicon oxide Inorganic materials 0.000 description 15
- 108091006146 Channels Proteins 0.000 description 12
- 230000000694 effects Effects 0.000 description 9
- 108090000699 N-Type Calcium Channels Proteins 0.000 description 8
- 102000004129 N-Type Calcium Channels Human genes 0.000 description 8
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- 239000002356 single layer Substances 0.000 description 8
- 238000000206 photolithography Methods 0.000 description 7
- 238000012986 modification Methods 0.000 description 6
- 230000004048 modification Effects 0.000 description 6
- 230000001133 acceleration Effects 0.000 description 5
- 230000003647 oxidation Effects 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 239000002244 precipitate Substances 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- OKZIUSOJQLYFSE-UHFFFAOYSA-N difluoroboron Chemical compound F[B]F OKZIUSOJQLYFSE-UHFFFAOYSA-N 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823871—Complementary field-effect transistors, e.g. CMOS interconnection or wiring or contact manufacturing related aspects
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
【解決手段】 ゲート酸化膜16上に、ポリシリコン膜17を形成する。ゲート酸化膜16とポリシリコン膜17との積層体に、ソース・ドレインコンタクトを形成する。その後、該ポリシリコン膜17上及びソース・ドレインコンタクト中に金属膜18を形成して、該ポリシリコン膜17と該金属膜18とからなる積層体を形成する。その後、この積層体をパターニングして、各々が、ポリシリコン層と金属層との積層構造体からなるゲート電極と、ソース・ドレインコンタクト配線層とを同時に形成する。更に、フィールド酸化膜の形成に代え、チャネルストッパーを高濃度拡散領域と同時に形成する。
【選択図】 図8
Description
本実施形態によれば、NチャネルMOSトランジスタ及びPチャネルMOSトランジスタを有する高耐圧半導体装置、及びその製造方法が提供される。
図9(c)は、本発明の第1実施形態に係る高耐圧半導体装置の構造を示す部分縦断面図である。
図1乃至図9は、本発明の第1実施形態に係る高耐圧半導体装置の製造行程を示す部分縦断面図である。以下、高耐圧半導体装置の製造行程につき説明する。
前述したように、ゲート酸化膜16上に、ポリシリコン膜17を形成する。ゲート酸化膜16とポリシリコン膜17との積層体に、ソース・ドレインコンタクトを形成する。その後、該ポリシリコン膜17上及びソース・ドレインコンタクト中に金属膜18を形成して、該ポリシリコン膜17と該金属膜18とからなる積層体を形成する。その後、この積層体をパターニングして、各々が、ポリシリコン層と金属層との積層構造体からなるゲート電極と、ソース・ドレインコンタクト配線層とを同時に形成する。更に、フィールド酸化膜の形成に代え、チャネルストッパーを高濃度拡散領域と同時に形成する。このため、本実施形態は、以下の効果を奏する。
本実施形態では、第1及び第2のN−低濃度不純物注入領域4−1、4−2を形成した後に、第1及び第2のP−低濃度不純物注入領域5−1、5−2を形成した。本実施形態の変更例として、第1及び第2のP−低濃度不純物注入領域5−1、5−2を先に形成し、その後、第1及び第2のN−低濃度不純物注入領域4−1、4−2を形成してもよい。
2 N型ウェル
3 シリコン酸化膜
4―1 第1のN−低濃度不純物注入領域
4―2 第2のN−低濃度不純物注入領域
5―1 第1のP−低濃度不純物注入領域
5―2 第2のP−低濃度不純物注入領域
6―1 第1のN+高濃度不純物注入領域
6―2 第2のN+高濃度不純物注入領域
7 第3のN+高濃度不純物注入領域
8―1 第1のP+高濃度不純物注入領域
8―2 第2のP+高濃度不純物注入領域
9 第3のP+高濃度不純物注入領域
10―1 第1のN−低濃度拡散領域
10―2 第2のN−低濃度拡散領域
11―1 第1のN+高濃度拡散領域
11―2 第2のN+高濃度拡散
12―1 第1のP−低濃度拡散領域
12―2 第2のP−低濃度拡散領域
13―1 第1のP+高濃度拡散領域
13―2 第2のP+高濃度拡散領域
14 P型チャネルストッパー
15 N型チャネルストッパー
16 ゲート酸化膜
17 ポリシリコン膜
17−1 第1のポリシリコン層
17−2 第2のポリシリコン層
17−3 第3のポリシリコン層
17−4 第4のポリシリコン層
17−5 第5のポリシリコン層
17−6 第6のポリシリコン層
18 金属膜
18−1 第1の金属層
18−2 第2の金属層
18−3 第3の金属層
18−4 第4の金属層
18−5 第5の金属層
18−6 第6の金属層
19 パッシベーション膜
21 レジストパターン
22 レジストパターン
23 レジストパターン
24 レジストパターン
25 レジストパターン
26 レジストパターン
27 レジストパターン
31―1 第1のゲート電極
31―2 第2のゲート電極
32−1 第1のソースコンタクト配線層
32−2 第2のソースコンタクト配線層
33−1 第1のドレインコンタクト配線層
33−2 第2のドレインコンタクト配線層
Claims (19)
- 半導体基板の上方に、第1の絶縁膜を形成する行程と、
前記第1の絶縁膜上に、ポリシリコン膜と前記ポリシリコン膜を介し前記第1の絶縁膜から離間する金属膜とを含む積層体を形成する行程と、
前記積層体をパターニングすることで、第1の配線層と、第1の電極とを同時に形成する行程と、
を含む半導体装置の製造方法。 - 前記積層体を形成する行程は、
前記第1の絶縁膜上に、前記ポリシリコン膜を形成する行程と、
前記第1の絶縁膜と前記ポリシリコン膜とを貫通し、前記半導体基板の第1の領域に達するコンタクトホールを形成する行程と、
前記ポリシリコン膜上及び前記コンタクトホール内に、前記金属膜を形成する行程と、
を含むことを特徴とする請求項1に記載の半導体装置の製造方法。 - 前記第1の絶縁膜を形成する行程の前に、
前記半導体基板の上部領域に、前記第1の領域及びチャネルストッパーを形成する行程を更に含むことを特徴とする請求項2に記載の半導体装置の製造方法。 - 前記第1の領域及びチャネルストッパーを形成する行程は、
前記上部領域に、選択的にイオン注入を行うことにより、前記上部領域に、第1の不純物濃度を有する第1の不純物注入領域を選択的に形成する行程と、
前記上部領域に、選択的にイオン注入を行うことにより、前記上部領域に、前記第1の不純物濃度より高い第2の不純物濃度を有する第2の不純物注入領域を選択的に形成する行程と、
熱拡散処理を行うことで、第3の不純物濃度を有する第1の不純物拡散領域と前記第3の不純物濃度より高い第4の不純物濃度を有する第2の不純物拡散領域とからなる前記第1の領域と、前記第3の不純物濃度より高い第5の不純物濃度を有する第3の不純物拡散領域からなる前記チャネルストッパーとを同時に形成することを特徴とする請求項3に記載の半導体装置の製造方法。 - 前記第1の領域及びチャネルストッパーを形成する行程の前に、前記半導体基板の表面を酸化することで、前記半導体基板の表面上に第1の酸化膜を形成する行程と、
前記第1の領域及びチャネルストッパーを形成する行程の後、且つ前記第1の絶縁膜を形成する行程の前に、前記第1の酸化膜を除去する行程と、を更に含むことを特徴とする請求項4に記載の半導体装置の製造方法。 - 前記第1の絶縁膜は、ゲート絶縁膜であることを特徴とする請求項1乃至5のいずれかに記載の半導体装置の製造方法。
- 前記第1の電極は、ゲート電極であることを特徴とする請求項1乃至6のいずれかに記載の半導体装置の製造方法。
- 前記第1の電極は、フローティングゲート電極であることを特徴とする請求項1乃至6のいずれかに記載の半導体装置の製造方法。
- 前記第1の領域は、ソース領域及びドレイン領域の少なくとも1方からなることを特徴とする請求項1乃至8のいずれかに記載の半導体装置の製造方法。
- 前記半導体装置は、電界効果型トランジスタを含むことを特徴とする請求項1乃至9のいずれかに記載の半導体装置の製造方法。
- 半導体基板と、
前記半導体基板の上方に設けられた第1の絶縁膜と、
前記第1の絶縁膜上に設けられ、第1のポリシリコン膜と前記第1のポリシリコン膜を介し前記第1の絶縁膜から離間する第1の金属膜とを含む第1の電極と、
前記第1の絶縁膜上に設けられ、前記第1のポリシリコン膜と同一物質からなる第2のポリシリコン膜と、前記第2のポリシリコン膜を介し前記第1の絶縁膜から離間すると共に前記第1の金属膜と同一物質からなる第2の金属膜とを含む第1の配線層と、
を含む半導体装置。 - 前記第1のポリシリコン膜と前記第2のポリシリコン膜とは、実質的に同一の膜厚を有することを特徴とする請求項11に記載の半導体装置。
- 前記半導体基板は、第1の領域を更に含み、
前記第2の金属膜は、前記第2のポリシリコン膜と前記第1の絶縁膜とを貫通し、前記第1の領域に達するコンタクトホールを介して、前記第1の領域と電気的に接続することを特徴とする請求項11又は12に記載の半導体装置。 - 前記第1の領域は、ソース領域及びドレイン領域の少なくとも1方からなることを特徴とする請求項13に記載の半導体装置。
- 前記半導体基板は、チャネルストッパーを更に含むことを特徴とする請求項11乃至14のいずれかに記載の半導体装置。
- 前記第1の絶縁膜は、ゲート絶縁膜であることを特徴とする請求項11乃至15のいずれかに記載の半導体装置。
- 前記第1の電極は、ゲート電極であることを特徴とする請求項11乃至16のいずれかに記載の半導体装置。
- 前記第1の電極は、フローティングゲート電極であることを特徴とする請求項10乃至16のいずれかに記載の半導体装置。
- 前記半導体装置は、電界効果型トランジスタを含むことを特徴とする請求項11乃至18のいずれかに記載の半導体装置。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005067154A JP2006253376A (ja) | 2005-03-10 | 2005-03-10 | 半導体装置及びその製造方法 |
KR1020050095767A KR20060097540A (ko) | 2005-03-10 | 2005-10-11 | 반도체 장치 및 그 제조방법 |
CNB2005101187887A CN100490116C (zh) | 2005-03-10 | 2005-10-31 | 半导体器件及其制造方法 |
US11/306,389 US20060206659A1 (en) | 2005-03-10 | 2005-12-27 | Reducing Time to Load Device Description in Management of Field Devices |
US11/306,386 US7579264B2 (en) | 2005-03-10 | 2005-12-27 | Method for manufacturing an electrode structure of a MOS semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005067154A JP2006253376A (ja) | 2005-03-10 | 2005-03-10 | 半導体装置及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006253376A true JP2006253376A (ja) | 2006-09-21 |
Family
ID=36971551
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005067154A Pending JP2006253376A (ja) | 2005-03-10 | 2005-03-10 | 半導体装置及びその製造方法 |
Country Status (4)
Country | Link |
---|---|
US (2) | US20060206659A1 (ja) |
JP (1) | JP2006253376A (ja) |
KR (1) | KR20060097540A (ja) |
CN (1) | CN100490116C (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100833446B1 (ko) | 2006-12-26 | 2008-05-29 | 주식회사 하이닉스반도체 | 플래시 메모리 소자 및 제조방법 |
JP2012083567A (ja) * | 2010-10-12 | 2012-04-26 | Canon Inc | 現像装置 |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9182757B2 (en) | 2011-03-30 | 2015-11-10 | Fisher-Rosemount Systems, Inc. | Methods and apparatus to transmit device description files to a host |
JP5459325B2 (ja) * | 2012-01-19 | 2014-04-02 | 横河電機株式会社 | キャッシュ装置、キャッシュプログラム、及び通信装置 |
JP2014160757A (ja) * | 2013-02-20 | 2014-09-04 | Toshiba Corp | 不揮発性半導体記憶装置およびその製造方法 |
DE102014111350A1 (de) * | 2014-08-08 | 2016-02-11 | Endress + Hauser Gmbh + Co. Kg | Automatisierte Erstellung von geeigneten Vorzugsmenüs für Feldgeräte |
US10168867B2 (en) * | 2015-08-28 | 2019-01-01 | At&T Intellectual Property I, L.P. | System and method for generating a unified menu for multiple communication channels |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5032021B1 (ja) * | 1970-08-11 | 1975-10-16 | ||
JPS5354489A (en) * | 1976-10-28 | 1978-05-17 | Seiko Epson Corp | Production of semiconductor device |
JPS58165368A (ja) * | 1982-03-26 | 1983-09-30 | Hitachi Ltd | 半導体装置の製造法 |
JPH0223652A (ja) * | 1988-07-13 | 1990-01-25 | Oki Electric Ind Co Ltd | 半導体素子の製造方法 |
JPH03114267A (ja) * | 1989-09-28 | 1991-05-15 | Hitachi Ltd | 半導体装置およびその製造方法 |
JPH09205159A (ja) * | 1996-01-26 | 1997-08-05 | Ricoh Co Ltd | 半導体装置とその製造方法 |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2504306B2 (ja) | 1990-07-16 | 1996-06-05 | 三菱電機株式会社 | 半導体装置の製造方法 |
JP3127455B2 (ja) * | 1990-08-31 | 2001-01-22 | ソニー株式会社 | 半導体装置の製法 |
JPH05267604A (ja) * | 1991-05-08 | 1993-10-15 | Seiko Instr Inc | 半導体装置の製造方法 |
US5472887A (en) * | 1993-11-09 | 1995-12-05 | Texas Instruments Incorporated | Method of fabricating semiconductor device having high-and low-voltage MOS transistors |
JP3601612B2 (ja) * | 1994-09-22 | 2004-12-15 | 富士通株式会社 | 半導体装置及びその製造方法 |
JPH08139208A (ja) * | 1994-11-04 | 1996-05-31 | Toyota Motor Corp | 不揮発性メモリの製造システム及びその製造方法 |
US6094600A (en) * | 1996-02-06 | 2000-07-25 | Fisher-Rosemount Systems, Inc. | System and method for managing a transaction database of records of changes to field device configurations |
US6165880A (en) * | 1998-06-15 | 2000-12-26 | Taiwan Semiconductor Manufacturing Company | Double spacer technology for making self-aligned contacts (SAC) on semiconductor integrated circuits |
US7117433B1 (en) * | 1998-09-29 | 2006-10-03 | International Business Machines Corporation | HTML mapping substitution graphical user interface for display of elements mapped to HTML files |
EP1039533A3 (en) * | 1999-03-22 | 2001-04-04 | Infineon Technologies North America Corp. | High performance dram and method of manufacture |
US6511883B1 (en) * | 1999-07-07 | 2003-01-28 | United Microelectronics Corp. | Method of fabricating MOS sensor |
US6687698B1 (en) * | 1999-10-18 | 2004-02-03 | Fisher Rosemount Systems, Inc. | Accessing and updating a configuration database from distributed physical locations within a process control system |
DE10138648A1 (de) * | 2001-08-07 | 2003-03-06 | Infineon Technologies Ag | Verfahren zum parallelen Herstellen eines MOS-Transistors und eines Bipolartransistors |
DE60207106T2 (de) * | 2001-12-06 | 2006-07-13 | Fisher-Rosemount Systems, Inc., Austin | Eigensicheres feldgerätwartungs-werkzeug |
JP3626734B2 (ja) * | 2002-03-11 | 2005-03-09 | 日本電気株式会社 | 薄膜半導体装置 |
KR100616498B1 (ko) * | 2003-07-26 | 2006-08-25 | 주식회사 하이닉스반도체 | 폴리/텅스텐 게이트 전극을 갖는 반도체 소자의 제조방법 |
KR100488546B1 (ko) * | 2003-08-29 | 2005-05-11 | 삼성전자주식회사 | 트랜지스터의 제조방법 |
JP2006032542A (ja) * | 2004-07-14 | 2006-02-02 | Seiko Instruments Inc | 半導体装置の製造方法 |
US6946335B1 (en) * | 2004-11-24 | 2005-09-20 | Bcd Semiconductor Manufacturing Limited | Method of manufacturing improved double-diffused metal-oxide-semiconductor device with self-aligned channel |
-
2005
- 2005-03-10 JP JP2005067154A patent/JP2006253376A/ja active Pending
- 2005-10-11 KR KR1020050095767A patent/KR20060097540A/ko not_active Application Discontinuation
- 2005-10-31 CN CNB2005101187887A patent/CN100490116C/zh not_active Expired - Fee Related
- 2005-12-27 US US11/306,389 patent/US20060206659A1/en not_active Abandoned
- 2005-12-27 US US11/306,386 patent/US7579264B2/en not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5032021B1 (ja) * | 1970-08-11 | 1975-10-16 | ||
JPS5354489A (en) * | 1976-10-28 | 1978-05-17 | Seiko Epson Corp | Production of semiconductor device |
JPS58165368A (ja) * | 1982-03-26 | 1983-09-30 | Hitachi Ltd | 半導体装置の製造法 |
JPH0223652A (ja) * | 1988-07-13 | 1990-01-25 | Oki Electric Ind Co Ltd | 半導体素子の製造方法 |
JPH03114267A (ja) * | 1989-09-28 | 1991-05-15 | Hitachi Ltd | 半導体装置およびその製造方法 |
JPH09205159A (ja) * | 1996-01-26 | 1997-08-05 | Ricoh Co Ltd | 半導体装置とその製造方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100833446B1 (ko) | 2006-12-26 | 2008-05-29 | 주식회사 하이닉스반도체 | 플래시 메모리 소자 및 제조방법 |
JP2012083567A (ja) * | 2010-10-12 | 2012-04-26 | Canon Inc | 現像装置 |
Also Published As
Publication number | Publication date |
---|---|
KR20060097540A (ko) | 2006-09-14 |
CN100490116C (zh) | 2009-05-20 |
CN1832127A (zh) | 2006-09-13 |
US7579264B2 (en) | 2009-08-25 |
US20060206659A1 (en) | 2006-09-14 |
US20060205153A1 (en) | 2006-09-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5091397B2 (ja) | 半導体装置 | |
JP5203669B2 (ja) | 半導体装置およびその製造方法 | |
US8648422B2 (en) | Semiconductor device with hetero junction | |
US7528041B2 (en) | Method of manufacturing semiconductor device that utilizes oxidation prevention film to form thick and thin gate insulator portions | |
JP5163311B2 (ja) | 半導体装置及びその製造方法 | |
KR20060082021A (ko) | 반도체 장치 및 그 제조방법 | |
JP2006253376A (ja) | 半導体装置及びその製造方法 | |
JP2008066484A (ja) | Cmos半導体装置とその製造方法 | |
JP4630733B2 (ja) | 半導体装置 | |
US6861372B2 (en) | Semiconductor device manufacturing method | |
JP2006351975A (ja) | 半導体装置およびその製造方法 | |
JP2006310602A (ja) | 半導体装置およびその製造方法 | |
CN107026128B (zh) | 半导体装置的制造方法和半导体装置 | |
US7932142B2 (en) | Transistor in a wiring interlayer insulating film | |
JP5058529B2 (ja) | 高耐圧電界効果トランジスタの製造方法 | |
US7618857B2 (en) | Method of reducing detrimental STI-induced stress in MOSFET channels | |
JP4421629B2 (ja) | 半導体装置の製造方法 | |
JP2008041835A (ja) | 半導体装置とその製造方法 | |
KR100847089B1 (ko) | 반도체장치 및 그 제조 방법 | |
JP2006228950A (ja) | 半導体装置およびその製造方法 | |
TWI269442B (en) | Semiconductor device and manufacture method thereof | |
JP2007053399A (ja) | 半導体装置 | |
JP4989921B2 (ja) | 半導体装置 | |
JPS5935463A (ja) | 相補型mos半導体装置及びその製造方法 | |
JP2006080310A (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070216 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20070206 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070810 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20081203 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20090205 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100305 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100420 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100621 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100713 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20101109 |