JP2006237415A - 固体撮像装置 - Google Patents
固体撮像装置 Download PDFInfo
- Publication number
- JP2006237415A JP2006237415A JP2005052200A JP2005052200A JP2006237415A JP 2006237415 A JP2006237415 A JP 2006237415A JP 2005052200 A JP2005052200 A JP 2005052200A JP 2005052200 A JP2005052200 A JP 2005052200A JP 2006237415 A JP2006237415 A JP 2006237415A
- Authority
- JP
- Japan
- Prior art keywords
- region
- transfer channel
- channel region
- type
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000012535 impurity Substances 0.000 claims abstract description 131
- 239000000758 substrate Substances 0.000 claims abstract description 51
- 238000006243 chemical reaction Methods 0.000 claims description 59
- 238000003384 imaging method Methods 0.000 claims description 54
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 8
- 229910052739 hydrogen Inorganic materials 0.000 claims description 8
- 239000001257 hydrogen Substances 0.000 claims description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 29
- 229910052710 silicon Inorganic materials 0.000 abstract description 29
- 239000010703 silicon Substances 0.000 abstract description 29
- 238000005036 potential barrier Methods 0.000 description 15
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 12
- 229910052796 boron Inorganic materials 0.000 description 12
- 229910004298 SiO 2 Inorganic materials 0.000 description 10
- 230000007423 decrease Effects 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 7
- 238000004088 simulation Methods 0.000 description 7
- 230000003247 decreasing effect Effects 0.000 description 6
- 238000000034 method Methods 0.000 description 6
- 239000013078 crystal Substances 0.000 description 4
- 230000007547 defect Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 230000005684 electric field Effects 0.000 description 4
- 238000002513 implantation Methods 0.000 description 4
- 238000000137 annealing Methods 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000005284 excitation Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 238000007373 indentation Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
- H01L27/14887—Blooming suppression
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
- H01L27/14806—Structural or functional details thereof
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
【課題】転送チャネル領域のn型不純物の濃度を高くする場合にも、ブルーミングの発生および暗電流の増大を抑制することが可能な固体撮像装置を提供する。
【解決手段】この固体撮像装置では、所定の画素1のゲート電極12aと、所定の画素1に隣接する画素1のゲート電極12bとは、間隔Dを隔てて設けられており、n型シリコン基板2の主表面に位置するn型の転送チャネル領域7の間隔Dに対応するn型不純物領域8には、転送チャネル領域7の間隔Dに対応するn型不純物領域8以外の領域に含まれるp型不純物よりも多くのp型不純物が導入されている。
【選択図】図1
【解決手段】この固体撮像装置では、所定の画素1のゲート電極12aと、所定の画素1に隣接する画素1のゲート電極12bとは、間隔Dを隔てて設けられており、n型シリコン基板2の主表面に位置するn型の転送チャネル領域7の間隔Dに対応するn型不純物領域8には、転送チャネル領域7の間隔Dに対応するn型不純物領域8以外の領域に含まれるp型不純物よりも多くのp型不純物が導入されている。
【選択図】図1
Description
本発明は、固体撮像装置に関し、特に、電荷を転送するゲート電極を備えた固体撮像装置に関する。
従来、電荷を転送するゲート電極を備えた固体撮像装置が知られている(たとえば、特許文献1参照)。
図10は、上記特許文献1に開示された固体撮像装置と同様の構造を有する従来の一例による固体撮像装置の構造を説明するための断面図である。図10を参照して、従来の一例による固体撮像装置では、複数の画素101が隣接して配置されている。また、この従来の固体撮像装置は、n型基板102を備えている。このn型基板102の上面から所定の深さの領域には、p型ウェル領域103が形成されている。また、n型基板102の表面の所定領域には、複数のn型高濃度不純物領域104が所定の間隔を隔てて形成されている。また、n型高濃度不純物領域104は、p型ウェル領域103よりも浅い領域に形成されている。
また、n型高濃度不純物領域104の表面には、p型不純物領域105が形成されている。このp型不純物領域105と、上記のn型高濃度不純物領域104と、p型ウェル領域103とによって、光電変換部106が構成されている。この光電変換部106は、各画素101に1つずつ設けられている。また、n型基板102の表面の隣接する2つの光電変換部106間の領域には、n型の転送チャネル領域107が形成されている。この転送チャネル領域107は、光電変換部106で生成された電荷を転送するための経路として機能する。
また、n型基板102の上面全体を覆うように、ゲート絶縁膜108が形成されている。また、ゲート絶縁膜108上の転送チャネル領域107に対応する領域には、電荷を転送するゲート電極109aおよび109bが形成されている。このゲート電極109aおよび109bは、同一の画素101内に1つずつ設けられている。また、同一の画素101内のゲート電極109aおよび109bは、光電変換部106を挟むように所定の間隔を隔てて配置されている。また、所定の画素101のゲート電極109aと、隣接する画素101のゲート電極109bとは、絶縁膜110を介して配置されている。また、所定の画素101のゲート電極109bの一部は、隣接する画素101のゲート電極109a上にオーバーラップするように形成されている。
また、撮像時には、ゲート電極109aおよび109bにLレベルの電圧が印加されることにより、ゲート電極109aおよび109b下の転送チャネル領域107のポテンシャルが光電変換部106のポテンシャルよりも高くなるように構成されている。これにより、撮像時において、光電変換部106にポテンシャル井戸が形成されるとともに、そのポテンシャル井戸に光電変換により生成された電荷が蓄積されるように構成されている。また、この際、転送チャネル領域107には、その転送チャネル107を介して隣接する2つの光電変換部106のポテンシャル井戸間を隔てるポテンシャルバリアが形成される。
しかしながら、図10に示した従来の一例による固体撮像装置では、転送電荷量を増加させるために転送チャネル領域107のn型不純物の濃度を高くする場合には、転送チャネル領域107のポテンシャルが低下するという不都合がある。これにより、撮像時において、転送チャネル領域107に形成されるポテンシャルバリアの高さが小さくなるので、所定の光電変換部106のポテンシャル井戸から、転送チャネル領域107を介して隣接する光電変換部106のポテンシャル井戸へ電荷が流出する場合がある。この場合には、この電荷の流出に起因して光が入射していない部分も明るく見える現象であるブルーミングが生じるという問題点がある。また、転送チャネル領域107のn型不純物の濃度を高くする場合には、転送チャネル領域107におけるホール濃度が低下するという不都合もある。この場合には、オフ状態のゲート電極109aおよび109b下の転送チャネル領域107において、熱励起などにより意図しない電荷が発生する際に、ホールによって捕獲されない意図しない電荷が増加するという不都合がある。これにより、その意図しない電荷によって生じる暗電流が増大するという問題点がある。
この発明は、上記のような課題を解決するためになされたものであり、この発明の1つの目的は、転送チャネル領域のn型不純物の濃度を高くする場合にも、ブルーミングの発生および暗電流の増大を抑制することが可能な固体撮像装置を提供することである。
上記目的を達成するために、この発明の一の局面における固体撮像装置は、基板の主表面の所定領域に設けられた光電変換部と、基板の主表面上に設けられ、光電変換部で生成された電荷を転送するゲート電極と、隣接する光電変換部間に位置する基板の主表面に形成された電荷を転送するための第1導電型の転送チャネル領域とを含む複数の画素を備えている。また、所定の画素のゲート電極と、所定の画素に隣接する画素のゲート電極とは、第1の間隔を隔てて設けられており、基板の主表面に位置する第1導電型の転送チャネル領域の第1の間隔に対応する領域には、転送チャネル領域の第1の間隔に対応する領域以外の領域に含まれる第2導電型不純物よりも多くの第2導電型不純物が導入されている。
この一の局面による固体撮像装置では、上記のように、所定の画素のゲート電極と、所定の画素に隣接する画素のゲート電極とを第1の間隔を隔てて設けるとともに、基板の主表面に位置する第1導電型の転送チャネル領域の第1の間隔に対応する領域に、転送チャネル領域の第1の間隔に対応する領域以外の領域に含まれる第2導電型不純物よりも多くの第2導電型不純物を導入することによって、たとえば、第1導電型および第2導電型がそれぞれn型およびp型である場合には、転送チャネル領域の第1の間隔に対応する領域に、転送チャネル領域の第1の間隔に対応する領域以外の領域のポテンシャルよりも高いポテンシャルを有するポテンシャル障壁を形成することができる。これにより、転送チャネル領域のn型不純物の濃度を高くすることにより転送チャネル領域のポテンシャルが低下する場合にも、転送チャネル領域の第1の間隔に対応する領域のポテンシャル障壁によって、所定の画素の光電変換部のポテンシャル井戸から、転送チャネル領域を介して隣接する画素の光電変換部のポテンシャル井戸へ電荷が流出するのを抑制することができる。このため、その電荷の流出に起因して光が入射していない部分も明るく見える現象であるブルーミングの発生を抑制することができる。また、n型の転送チャネル領域の第1の間隔に対応する領域に、転送チャネル領域の第1の間隔に対応する領域以外の領域に含まれるp型不純物よりも多くのp型不純物を導入することによって、転送チャネル領域の第1の間隔に対応する領域におけるホール濃度を増加させることができる。これにより、転送チャネル領域のn型不純物の濃度を高くする場合にも、転送チャネル領域の第1の間隔に対応する領域におけるホール濃度が低下するのを抑制することができる。このため、オフ状態のゲート電極下の転送チャネル領域において、熱励起などにより意図しない電荷が発生する場合にも、その意図しない電荷をホールによって有効に捕獲することができるので、暗電流が増大するのを抑制することができる。
上記一の局面による固体撮像装置において、好ましくは、所定の画素のゲート電極と、所定の画素に隣接する画素のゲート電極とは、互いにオーバーラップしないように配置されている。このように構成すれば、所定の画素のゲート電極と、所定の画素に隣接する画素のゲート電極との間に設けられた第1の間隔を介して、基板の主表面に位置する転送チャネル領域に第2導電型不純物をイオン注入すれば、容易に、転送チャネル領域の第1の間隔に対応する領域に、転送チャネル領域の第1の間隔に対応する領域以外の領域に含まれる第2導電型不純物よりも多くの第2導電型不純物を導入することができる。
上記一の局面による固体撮像装置において、好ましくは、転送チャネル領域の第1の間隔に対応する領域に導入された第2導電型不純物の濃度は、転送チャネル領域の第1導電型を維持することが可能な濃度である。このように構成すれば、転送チャネル領域の第1の間隔に対応する領域が第2導電型に反転しないので、転送チャネル領域の第1の間隔に対応する領域にポテンシャルのディップ(くぼみ)が形成されるのを抑制することができる。これにより、転送チャネル領域の第1の間隔に対応する領域に形成されるポテンシャルのディップにより、電荷の転送が阻害されるのを抑制することができる。
この場合において、好ましくは、転送チャネル領域の第1の間隔に対応する領域に導入された第2導電型不純物の濃度は、転送チャネル領域の第1導電型を維持することが可能な最大の濃度である。なお、「転送チャネル領域の第1の間隔に対応する領域に導入された第2導電型不純物の転送チャネル領域の第1導電型を維持することが可能な最大の濃度」とは、「転送チャネル領域の第1の間隔に対応する領域に導入された第2導電型不純物の転送チャネル領域の第1導電型を維持することが可能な最大の濃度のみならず、上記最大の濃度近傍の実質的に最大の濃度」をも含む概念である。上記のように構成すれば、たとえば、第1導電型および第2導電型がそれぞれn型およびp型である場合には、n型の転送チャネル領域の第1の間隔に対応する領域がp型に反転するのを抑制しながら、転送チャネル領域の第1の間隔に対応する領域のポテンシャル障壁の高さを最大にすることができるとともに、転送チャネル領域の第1の間隔に対応する領域のホール濃度を最大にすることができる。これにより、n型の転送チャネル領域の第1の間隔に対応する領域がp型に反転するのを抑制しながら、ブルーミングの発生をより確実に抑制することができるとともに、暗電流の増大をより抑制することができる。
上記一の局面による固体撮像装置において、好ましくは、基板の主表面の第1の間隔に対応する領域には、水素が導入されている。このように構成すれば、基板の主表面の第1の間隔に対応する領域に導入した水素により、その領域に存在するダングリングボンドを終端することができるので、基板の主表面の第1の間隔に対応する領域に存在する結晶欠陥を減少させることができる。これにより、基板の主表面の第1の間隔に対応する領域において、結晶欠陥に起因して発生する意図しない電荷を減少させることができる。このため、この意図しない電荷によって生じる暗電流を低減することができる。
上記一の局面による固体撮像装置において、好ましくは、ゲート電極は、同一画素内の基板の主表面上に光電変換部を挟むように第2の間隔を隔てて配置された第1ゲート電極および第2ゲート電極を含み、光電変換部のポテンシャルは、所定の値に実質的に固定されており、第1ゲート電極または第2ゲート電極下の転送チャネル領域のポテンシャルが、光電変換部のポテンシャルよりも上昇または低下することにより、光電変換部で生成された電荷が転送される。なお、本願発明において、「光電変換部のポテンシャルが所定の値に固定される」とは、第1ゲート電極または第2ゲート電極下の転送チャネル領域のポテンシャルが上昇または低下するのに対して、実質的に固定されているという意味を含む。すなわち、第1ゲート電極または第2ゲート電極下の転送チャネル領域のポテンシャルが上昇または低下する量に対して、わずかな量だけ光電変換部のポテンシャルが変化する場合も含む概念である。上記のように構成すれば、実際には光電変換部上にゲート電極が設けられていないにも係わらず、光電変換部のポテンシャルを実質的に固定する一定の電圧が印加された仮想的なゲート電極が光電変換部上に設けられているとみなせる構造を有する固体撮像装置において、たとえば、第1導電型および第2導電型がそれぞれn型およびp型である場合に、転送チャネル領域のn型不純物の濃度を高くする場合にも、転送チャネル領域の第1の間隔に対応する領域にポテンシャル障壁を形成することができるとともに、転送チャネル領域の第1の間隔に対応する領域のホール濃度が低下するのを抑制することができる。これにより、上記した構造を有する固体撮像装置において、転送チャネル領域のn型不純物の濃度を高くする場合にも、ブルーミングの発生および暗電流の増大を抑制することができる。
以下、本発明の実施形態を図面に基づいて説明する。
図1は、本発明の一実施形態による固体撮像装置の構造を説明するための断面図である。図2は、図1に示した本発明の一実施形態による固体撮像装置の撮像時のポテンシャルの状態を説明するための図である。まず、図1および図2を参照して、本発明の一実施形態による固体撮像装置の構造について説明する。
本実施形態による固体撮像装置では、図1に示すように、複数の画素1が隣接して配置されている。また、本実施形態による固体撮像装置は、n型シリコン基板2を備えている。なお、このn型シリコン基板2は、本発明の「基板」の一例である。n型シリコン基板2の上面から約1μm以上約4μm以下の深さの領域には、p型ウェル領域3が形成されている。また、n型シリコン基板2の表面の所定領域には、約1017cm−3の不純物濃度を有する複数のn型高濃度不純物領域4が所定の間隔を隔てて形成されている。また、n型高濃度不純物領域4は、n型シリコン基板2の上面から約0.1μm以上約1μm以下の深さの領域に形成されている。
また、n型高濃度不純物領域4の表面には、約1018cm−3の不純物濃度を有するp型不純物領域5が形成されている。また、p型不純物領域5は、n型シリコン基板2の上面から約0.1μmの深さまでの領域に形成されている。本実施形態では、このp型不純物領域5と、上記のn型高濃度不純物領域4と、p型ウェル領域3とによって、光電変換部6が構成されている。この光電変換部6は、各画素1に1つずつ設けられている。また、光電変換部6は、所定の値に実質的に固定されたポテンシャルを有している。また、n型シリコン基板2の表面の隣接する2つの光電変換部6間の領域には、約1016cm−3〜約1017cm−3の不純物濃度を有するn型の転送チャネル領域7が形成されている。また、転送チャネル領域7は、光電変換部6で生成された電荷を転送するための経路として機能する。また、転送チャネル領域7は、n型シリコン基板2の上面から約1μmの深さまでの領域に形成されている。
ここで、本実施形態では、n型の転送チャネル領域7の後述するゲート電極12aおよび12b間の間隔Dに対応する領域に、n型不純物領域8が形成されている。このn型不純物領域8には、n型の転送チャネル領域7のn型不純物領域8以外の領域に含有されるp型不純物よりも多くのp型不純物が導入されている。また、n型不純物領域8に導入されたp型不純物の濃度は、n型不純物領域8のn型を維持することが可能な実質的に最大の濃度に設定されている。すなわち、このn型不純物領域8では、p型不純物の濃度がn型不純物の濃度よりもわずかに低い濃度に設定されている。これにより、転送チャネル領域7のn型不純物領域8は、p型に反転しないので、転送チャネル領域7のn型不純物領域8にポテンシャルのディップ(くぼみ)が形成されるのが抑制される。また、本実施形態では、図2に示すように、n型不純物領域8に転送チャネル領域7のn型不純物領域8以外の領域よりも高いポテンシャルを有するポテンシャル障壁が形成される。また、n型不純物領域8では、転送チャネル領域7に比べてp型不純物の濃度が高いことにより、転送チャネル領域7に比べて、高いホール濃度を有している。
また、n型シリコン基板2のn型不純物領域8以外の領域を覆うように、数10nmの厚みを有するSiO2膜9が形成されている。このSiO2膜9上には、数10nmの厚みを有するSiN膜10が形成されている。このSiN膜10は、反射抑制膜としての機能を有する。そして、SiO2膜9とSiN膜10とによって、ゲート絶縁膜11が構成されている。また、ゲート絶縁膜11上の転送チャネル領域7に対応する領域には、ポリシリコンからなるゲート電極12a(12b)が形成されている。なお、このゲート電極12aおよび12bは、本発明の「第1ゲート電極」および「第2ゲート電極」の一例である。また、ゲート電極12aおよび12bは、同一の画素1内に1つずつ設けられている。
ここで、本実施形態では、同一の画素1内に設けられたゲート電極12aおよび12bが光電変換部6を挟むように所定の間隔を隔てて配置されている。また、所定の画素1のゲート電極12aと、隣接する画素1のゲート電極12bとは、互いにオーバーラップしないように配置されるとともに、間隔D(=約0.15μm)を隔てて配置されている。また、ゲート電極12aおよび12bは、数10nmの厚みと、数100nmの幅(図1のX方向の幅)と、数μmの長さ(図1のX方向と直交する方向の長さ)とを有している。また、本実施形態では、撮像時において、図2に示すように、ゲート電極12aおよび12bに負電圧が印加されることにより、ゲート電極12aおよび12b下の転送チャネル領域7のポテンシャルが光電変換部6の固定されたポテンシャルよりも高くなるように構成されている。これにより、撮像時において、図2に示すように、光電変換部6にポテンシャル井戸が形成されるとともに、そのポテンシャル井戸に光電変換により生成された電荷が蓄積されるように構成されている。
また、ゲート電極12aおよび12bには、それぞれ、所定の正電圧と負電圧とに変化する2相のクロックパルス信号が印加される。この2相のクロックパルス信号により、ゲート電極12aおよび12b下の転送チャネル領域7のポテンシャルを上昇または低下させることによって、光電変換部6のポテンシャル井戸に蓄積された電荷を順次隣接する画素1の転送チャネル領域7および光電変換部6へ転送するように構成されている。なお、光電変換部6のポテンシャルは、電荷の転送時にも実質的に固定されている。なお、光電変換部6において、p型不純物領域5のポテンシャルは、撮像時および電荷の転送時において固定されている一方、n型高濃度不純物領域4およびp型ウェル領域3のポテンシャルは、電荷の転送時に、撮像時のポテンシャルに対して多少変化する。ただし、この際のn型高濃度不純物領域4およびp型ウェル領域3のポテンシャルの変化量は、ゲート電極12aおよび12b下の転送チャネル領域7のポテンシャルが上昇または低下する量に比べてわずかである。そして、光電変換部6に隣接する転送チャネル領域7のポテンシャルが光電変換部6の実質的に固定されたポテンシャルに対して高くなる場合には、光電変換部6のポテンシャルは、ポテンシャル井戸の底部となる。一方、光電変換部6に隣接する転送チャネル領域7のポテンシャルが光電変換部6の実質的に固定されたポテンシャルに対して低くなる場合には、光電変換部6のポテンシャルは、隣接する2つのポテンシャル井戸間のポテンシャルバリアとして機能する。このように、本実施形態による固体撮像装置では、実際には光電変換部6上にゲート電極が設けられていないにも係わらず、光電変換部6のポテンシャルを実質的に固定する一定の電圧が印加された仮想的なゲート電極が光電変換部6上に設けられているとみなせる構造が構成されている。
図3〜図7は、本発明の一実施形態による固体撮像装置の製造プロセスを説明するための断面図である。次に、図1および図3〜図7を参照して、本実施形態による固体撮像装置の製造プロセスについて説明する。
本実施形態では、まず、図3に示すように、n型シリコン基板2にp型不純物をイオン注入することによって、n型シリコン基板2の上面から数μmの深さまでp型ウェル領域3を形成する。その後、n型シリコン基板2の表面を熱酸化することにより、n型シリコン基板2の表面に数10nmの厚みを有する犠牲酸化膜としてのSiO2膜15を形成する。この犠牲酸化膜としてのSiO2膜15は、以降のプロセスにおいてn型シリコン基板2にイオン注入を行う際に、n型シリコン基板2にダメージが与えられるのを抑制するために設ける。この後、n型高濃度不純物領域4の形成される領域以外の領域を覆うようにレジスト膜16を形成する。そして、このレジスト膜16をマスクとして、注入エネルギ:数100keV、ドーズ量:約1012〜約1013cm−2の条件下でn型シリコン基板2にAs(ヒ素)をイオン注入する。これにより、n型シリコン基板2の表面の所定領域に複数のn型高濃度不純物領域4が所定の間隔を隔てて形成される。この後、レジスト膜16を除去する。
次に、図4に示すように、フォトリソグラフィ技術およびエッチング技術を用いて、n型高濃度不純物領域4上のみを覆うように、レジスト膜17を形成する。そして、このレジスト膜17をマスクとして、注入エネルギ:数10keV、ドーズ量:数1012cm−2の条件下でn型シリコン基板2にAs(ヒ素)をイオン注入する。この後、約800℃〜約950℃、約1時間の条件下でアニールする。これにより、n型シリコン基板2の表面の隣接する2つのn型高濃度不純物領域4間の領域に、n型の転送チャネル領域7が形成される。この後、レジスト膜17を除去する。また、SiO2膜15も除去する。
次に、図5に示すように、n型シリコン基板2の表面を熱酸化することにより、数10nmの厚みを有するSiO2膜9を形成する。この後、CVD(Chemical Vapor Deposition)法を用いて、SiO2膜9上に数10nmの厚みを有するSiN膜10を形成する。このSiN膜10とSiO2膜9とによって、ゲート絶縁膜11が形成される。この後、フォトリソグラフィ技術およびエッチング技術を用いて、SiN膜10上の所定領域にポリシリコンからなる複数のゲート電極12aおよび12bを所定の間隔を隔てて形成する。この際、所定のn型高濃度不純物領域4と、隣接するn型高濃度不純物領域4との間の領域に設けられたゲート電極12aおよび12bを約0.15μmの間隔を隔てて配置する。
次に、図6に示すように、p型不純物領域5の形成される領域以外の領域を覆うように、レジスト膜18を形成する。そして、このレジスト膜18をマスクとして、注入エネルギ:数10keV、ドーズ量:数1013cm−2の条件下でn型シリコン基板2にBF2をイオン注入する。これにより、p型不純物領域5が形成される。この後、レジスト膜18を除去する。
次に、本実施形態では、図7に示すように、n型不純物領域8の形成される領域以外の領域を覆うように、レジスト膜19を形成した後、ゲート電極12aおよび12b間のSiN膜10およびSiO2膜9をエッチングにより除去する。そして、レジスト膜19と、ゲート電極12aおよび12bとをマスクとして、注入エネルギ:数keV、ドーズ量:数1012cm−2の条件下でn型シリコン基板2にB(ホウ素)をイオン注入する。これにより、転送チャネル領域7の所定の画素1のゲート電極12aと隣接する画素1のゲート電極12bとの間の間隔に対応する領域に、転送チャネル領域7の他の領域よりも多くのp型不純物が導入されたn型不純物領域8が形成される。
最後に、約800℃〜約950℃、約1時間の条件下でアニールすることにより、n型シリコン基板2に導入した不純物を電気的に活性化させる。上記のようにして、図1に示した本実施形態による固体撮像装置が形成される。
なお、本実施形態では、この後、ゲート電極12aおよび12bに配線(図示せず)を接続するとともに、上面全体を覆うように保護膜(図示せず)を形成した後、数100℃の水素雰囲気中においてアニールすることにより、所定の画素1のゲート電極12aと隣接する画素1のゲート電極12bとの間の領域を介して、n型不純物領域8に水素を導入する。これにより、n型不純物領域8では、水素によりシリコンのダングリングボンドが終端される。
本実施形態では、上記のように、所定の画素1のゲート電極12aと、所定の画素1に隣接する画素1のゲート電極12bとを間隔Dを隔てて設けるとともに、n型シリコン基板2の表面に位置するn型の転送チャネル領域7の間隔Dに対応するn型不純物領域8に、転送チャネル領域7のn型不純物領域8以外の領域に含まれるp型不純物よりも多くのp型不純物を導入することによって、n型不純物領域8に、転送チャネル領域7のn型不純物領域8以外の領域のポテンシャルよりも高いポテンシャルを有するポテンシャル障壁を形成することができる。これにより、たとえば、図2中の破線のポテンシャルに示すように、転送電荷量を多くするために転送チャネル領域7のn型不純物の濃度を高くすることにより転送チャネル領域7のポテンシャルが低下する場合にも、n型不純物領域8のポテンシャル障壁によって、所定の画素1の光電変換部6のポテンシャル井戸から、転送チャネル領域7を介して隣接する画素1の光電変換部6のポテンシャル井戸へ電荷が流出するのを抑制することができる。このため、その電荷の流出に起因して光が入射していない部分も明るく見える現象であるブルーミングの発生を抑制することができる。
また、本実施形態では、n型の転送チャネル領域7のn型不純物領域8に、転送チャネル領域7のn型不純物領域8以外の領域に含まれるp型不純物よりも多くのp型不純物を導入することによって、転送チャネル領域7のn型不純物領域8におけるホール濃度を増加させることができる。これにより、転送電荷量を多くするために転送チャネル領域7のn型不純物の濃度を高くする場合にも、n型不純物領域8におけるホール濃度が低下するのを抑制することができる。このため、オフ状態のゲート電極12aおよび12b下の転送チャネル領域7において、意図しない電荷が発生する場合にも、その意図しない電荷をホールによって有効に捕獲することができるので、暗電流が増大するのを抑制することができる。
また、本実施形態では、所定の画素1のゲート電極12aと、所定の画素1に隣接する画素1のゲート電極12bとを、互いにオーバーラップしないように配置することによって、所定の画素1のゲート電極12aと、所定の画素1に隣接する画素1のゲート電極12bとの間に設けられた間隔Dを介して、容易に、n型シリコン基板2の表面に位置する転送チャネル領域7にp型不純物をイオン注入することができる。これにより、容易に、転送チャネル領域7のn型不純物領域8に、転送チャネル領域7のn型不純物領域8以外の領域に含まれるp型不純物よりも多くのp型不純物を導入することができる。
また、本実施形態では、転送チャネル領域7のn型不純物領域8に導入するp型不純物の濃度を、転送チャネル領域7のn型を維持することが可能な濃度に設定することによって、転送チャネル領域7のn型不純物領域8がp型に反転しないので、転送チャネル領域7のn型不純物領域8にポテンシャルのディップ(くぼみ)が形成されるのを抑制することができる。これにより、転送チャネル領域7のn型不純物領域8に形成されるポテンシャルのディップにより、電荷の転送が阻害されるのを抑制することができる。
また、本実施形態では、転送チャネル領域7のn型不純物領域8に導入するp型不純物の濃度を、転送チャネル領域7のn型を維持することが可能な実質的に最大の濃度に設定することによって、n型不純物領域8がp型に反転するのを抑制しながら、n型不純物領域8のポテンシャル障壁の高さを最大にすることができるとともに、n型不純物領域8のホール濃度を最大にすることができる。これにより、n型不純物領域8がp型に反転するのを抑制しながら、ブルーミングの発生をより確実に抑制することができるとともに、暗電流の増大をより抑制することができる。
また、本実施形態では、n型シリコン基板2の表面のn型不純物領域8に水素を導入することによって、その導入した水素によってn型不純物領域8に存在するダングリングボンドを終端することができる。これにより、n型不純物領域8に存在する結晶欠陥を減少させることができる。このため、n型不純物領域8において、結晶欠陥に起因して発生する意図しない電荷を減少させることができる。これにより、この意図しない電荷によって生じる暗電流を低減することができる。
次に、上記実施形態による効果を確認するために行ったシミュレーションについて説明する。まず、上記実施形態による固体撮像装置の構造において、所定の画素1のゲート電極12aと所定の画素1に隣接する画素1のゲート電極12bとの間の間隔D(図1参照)(=n型不純物領域8の幅)を変化させた場合の転送チャネル領域7の間隔Dに対応する領域(n型不純物領域8)の最小ホール濃度の変化を求めるシミュレーションを行った。なお、この際、転送チャネル領域7の間隔Dに対応する領域へイオン注入するB(ホウ素)のドーズ量を0または2.2×1012cm−2に設定するとともに、ゲート電極12aおよび12bに印加する電圧Φを−5.8Vまたは−10Vに設定してシミュレーションを行った。このシミュレーションの結果が図8に示されている。
図8を参照して、B(ホウ素)のドーズ量が2.2×1012cm−2の場合には、B(ホウ素)のドーズ量が0の場合に比べて、ゲート電極12aおよび12b間の間隔Dに対応する領域(n型不純物領域8)の最小ホール濃度が大きくなることがわかる。このことから、転送チャネル領域7にB(ホウ素)をイオン注入してn型不純物領域8を形成することにより、転送チャネル領域7のゲート電極12aおよび12b間の間隔Dに対応する領域のホール濃度を増加させることが可能であることがわかった。これにより、意図しない電荷が発生した場合にも、その意図しない電荷をホールによって捕獲することができるので、暗電流が増加するのを抑制することができる。
また、図8から、ゲート電極12aおよび12b間の間隔Dの幅を増大させるのに伴って、転送チャネル領域7の間隔Dに対応する領域の最小ホール濃度は、徐々に低下することがわかる。これは、以下の理由によると考えられる。すなわち、ゲート電極12aおよび12b間の間隔Dの幅が大きくなるにつれて、転送チャネル領域7の間隔Dに対応する領域の中央部近傍では、負電圧の印加されたゲート電極12aおよび12bから発生する電界の影響が徐々に小さくなる。これにより、ゲート電極12aおよび12bからの電界によって転送チャネル領域7の間隔Dに対応する領域の中央部近傍において誘起されるホールは減少するので、ゲート電極12aおよび12b間の間隔Dの幅を増大させるのに伴って、転送チャネル領域7の間隔Dに対応する領域の最小ホール濃度は、徐々に低下すると考えられる。
また、図8から、ゲート電極12aおよび12bに印加する電圧Φが−10Vの場合には、−5.8Vの場合に比べて、転送チャネル領域7の間隔Dに対応する領域の最小ホール濃度が大きくなるのがわかる。これは、ゲート電極12aおよび12bに印加する負電圧が大きい方が、転送チャネル領域7のゲート電極12aおよび12b間の間隔Dに対応する領域に、より多くのホールが誘起されることに起因すると考えられる。
次に、所定の画素1のゲート電極12aと所定の画素1に隣接する画素1のゲート電極12bとの間の間隔D(=n型不純物領域8の幅)を変化させた場合の転送チャネル領域7の間隔Dに対応する領域(n型不純物領域8)の最大ポテンシャルの変化を求めるシミュレーションを行った。なお、この際、転送チャネル領域7の間隔Dに対応する領域へイオン注入するB(ホウ素)のドーズ量を0または2.2×1012cm−2に設定するとともに、ゲート電極12aおよび12bに印加する電圧Φを−5.8Vまたは−10Vに設定してシミュレーションを行った。このシミュレーションの結果が図9に示されている。なお、図9における最大ポテンシャルは、ゲート電極12aおよび12b間の中央部に位置する転送チャネル領域7の表面のポテンシャルである。また、所定の負電圧が印加されたゲート電極下の転送チャネル領域7では、ポテンシャルが−0.5V付近にピニングされるものとする。
図9を参照して、ゲート電極12aおよび12b間の間隔Dの幅を増大させるのに伴って、転送チャネル領域7の間隔Dに対応する領域の最大ポテンシャルは、−0.5Vより大きなポテンシャルへ徐々に上昇することがわかる。これは、以下の理由によると考えられる。すなわち、ゲート電極12aおよび12b間の間隔Dの幅が大きくなるにつれて、転送チャネル領域7の間隔Dに対応する領域の中央部近傍では、負電圧の印加されたゲート電極12aおよび12bからの電界の影響が徐々に小さくなる。これにより、転送チャネル領域7の間隔Dに対応する領域の中央部近傍のポテンシャルは、転送チャネル領域7が負電圧の印加されたゲート電極下に位置する場合にピニングされるポテンシャル(−0.5V付近)から徐々に上昇する。これにより、ゲート電極12aおよび12b間の間隔Dの幅を増大させるのに伴って、転送チャネル領域7の間隔Dに対応する領域の最大ポテンシャルは、−0.5Vより大きなポテンシャルへ徐々に上昇すると考えられる。
また、図9から、ゲート電極12aおよび12bに印加する電圧Φが−10Vの場合には、−5.8Vの場合に比べて、ゲート電極12aおよび12b間の間隔Dの幅を増大させるのに伴って、転送チャネル領域7の間隔Dに対応する領域の最大ポテンシャルが、−0.5Vより大きなポテンシャルへ上昇するのが緩やかであることがわかる。これは、ゲート電極12aおよび12bに印加する負電圧が大きい方が、ゲート電極12aおよび12bから転送チャネル領域7のゲート電極12aおよび12b間の間隔Dに対応する領域に、より強い電界が印加される。これにより、ゲート電極12aおよび12bに印加する負電圧が大きい方が、ゲート電極12aおよび12b間の間隔Dの幅が増大する場合にも、転送チャネル領域7の間隔Dに対応する領域のポテンシャルの上昇が抑制されると考えられる。
また、図9から、B(ホウ素)のドーズ量が2.2×1012cm−2の場合には、B(ホウ素)のドーズ量が0の場合に比べて、ゲート電極12aおよび12b間の間隔Dの幅が増大するのに伴って、転送チャネル領域7の間隔Dに対応する領域の最大ポテンシャルが、−0.5Vより大きなポテンシャルへ上昇するのが緩やかであることがわかる。特に、B(ホウ素)のドーズ量が2.2×1012cm−2で、ゲート電極12aおよび12bに印加する電圧Φが−10Vの場合には、−0.5Vより大きなポテンシャルへの上昇が抑制される。この結果から、ゲート電極12aおよび12bに印加する負電圧が大きく、かつ、転送チャネル領域7へのB(ホウ素)のドーズ量が多い方が、ゲート電極12aおよび12b間の間隔Dの幅が増大する場合にも、転送チャネル領域7の間隔Dに対応する領域のポテンシャル障壁(図2参照)の最大値を−0.5V付近にピニングされた状態に保持しやすいことがわかった。
したがって、ゲート電極12aおよび12bに印加する負電圧が大きく、かつ、転送チャネル領域7へのB(ホウ素)のドーズ量が多い方が、転送チャネル領域7の間隔Dに対応する領域のポテンシャル障壁の最大値が−0.5Vから正電圧側へ変化するのをより抑制することができるので、この領域に形成されるポテンシャル障壁の高さが小さくなるのをより抑制することができる。これにより、ゲート電極12aおよび12bに印加する負電圧が大きく、かつ、転送チャネル領域7へのB(ホウ素)のドーズ量が多い場合には、転送チャネル領域7のゲート電極12aおよび12b間の間隔Dに対応する領域に形成されるポテンシャル障壁によって、所定のポテンシャル井戸から隣接するポテンシャル井戸への電荷の流出をより確実に抑制することができる。このため、電荷の流出に起因して光が入射していない部分も明るく見える現象であるブルーミングの発生をより確実に抑制することができる。
なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。
たとえば、上記実施形態では、光電変換部上にはゲート電極を形成せずに光電変換部を挟むようにゲート電極を形成する構造を有する固体撮像装置に本発明を適用した例について説明したが、本発明はこれに限らず、上記した構造以外の構造を有する固体撮像装置にも本発明を適用することができる。
また、上記実施形態における各層の導電型(p型およびn型)を逆の導電型に入れ換えて固体撮像装置を構成してもよい。この場合には、p型の転送チャネル領域7のゲート電極12aおよび12b間の間隔Dに対応する領域に、p型の不純物領域8を形成する。また、そのp型の不純物領域8には、転送チャネル領域7の不純物領域8以外の領域に含有されるn型不純物よりも多くのn型不純物を導入する。なお、この場合、不純物領域8に導入するn型不純物の濃度は、不純物領域8をp型に維持することが可能な実質的に最大の濃度に設定することが好ましい。
1 画素
2 n型シリコン基板(基板)
6 光電変換部
7 転送チャネル領域
12a ゲート電極(第1ゲート電極)
12b ゲート電極(第2ゲート電極)
2 n型シリコン基板(基板)
6 光電変換部
7 転送チャネル領域
12a ゲート電極(第1ゲート電極)
12b ゲート電極(第2ゲート電極)
Claims (6)
- 基板の主表面の所定領域に設けられた光電変換部と、前記基板の主表面上に設けられ、前記光電変換部で生成された電荷を転送するゲート電極と、隣接する前記光電変換部間に位置する前記基板の主表面に形成された前記電荷を転送するための第1導電型の転送チャネル領域とを含む複数の画素を備え、
所定の前記画素の前記ゲート電極と、前記所定の画素に隣接する前記画素の前記ゲート電極とは、第1の間隔を隔てて設けられており、
前記基板の主表面に位置する前記第1導電型の転送チャネル領域の前記第1の間隔に対応する領域には、前記転送チャネル領域の前記第1の間隔に対応する領域以外の領域に含まれる第2導電型不純物よりも多くの第2導電型不純物が導入されている、固体撮像装置。 - 所定の前記画素の前記ゲート電極と、前記所定の画素に隣接する前記画素の前記ゲート電極とは、互いにオーバーラップしないように配置されている、請求項1に記載の固体撮像装置。
- 前記転送チャネル領域の前記第1の間隔に対応する領域に導入された前記第2導電型不純物の濃度は、前記転送チャネル領域の第1導電型を維持することが可能な濃度である、請求項1または2に記載の固体撮像装置。
- 前記転送チャネル領域の前記第1の間隔に対応する領域に導入された前記第2導電型不純物の濃度は、前記転送チャネル領域の第1導電型を維持することが可能な最大の濃度である、請求項3に記載の固体撮像装置。
- 前記基板の主表面の前記第1の間隔に対応する領域には、水素が導入されている、請求項1〜4のいずれか1項に記載の固体撮像装置。
- 前記ゲート電極は、同一画素内の前記基板の主表面上に前記光電変換部を挟むように第2の間隔を隔てて配置された第1ゲート電極および第2ゲート電極を含み、
前記光電変換部のポテンシャルは、所定の値に固定されており、
前記第1ゲート電極または前記第2ゲート電極下の前記転送チャネル領域のポテンシャルが、前記光電変換部のポテンシャルよりも上昇または低下することにより、前記光電変換部で生成された前記電荷が転送される、請求項1〜5のいずれか1項に記載の固体撮像装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005052200A JP2006237415A (ja) | 2005-02-28 | 2005-02-28 | 固体撮像装置 |
US11/362,183 US7378691B2 (en) | 2005-02-28 | 2006-02-27 | Solid-state image sensor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005052200A JP2006237415A (ja) | 2005-02-28 | 2005-02-28 | 固体撮像装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006237415A true JP2006237415A (ja) | 2006-09-07 |
Family
ID=36943296
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005052200A Withdrawn JP2006237415A (ja) | 2005-02-28 | 2005-02-28 | 固体撮像装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7378691B2 (ja) |
JP (1) | JP2006237415A (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008277787A (ja) * | 2007-03-30 | 2008-11-13 | Nec Electronics Corp | 電荷転送装置 |
US7763837B2 (en) * | 2007-11-20 | 2010-07-27 | Aptina Imaging Corporation | Method and apparatus for controlling anti-blooming timing to reduce effects of dark current |
JP2010010740A (ja) * | 2008-06-24 | 2010-01-14 | Sanyo Electric Co Ltd | 撮像装置 |
KR101129978B1 (ko) * | 2010-07-20 | 2012-03-26 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 |
US8760543B2 (en) * | 2011-09-26 | 2014-06-24 | Truesense Imaging, Inc. | Dark reference in CCD image sensors |
TWI753351B (zh) * | 2013-11-29 | 2022-01-21 | 日商索尼半導體解決方案公司 | 攝像元件及電子機器 |
CN103904092B (zh) * | 2014-03-14 | 2017-01-25 | 复旦大学 | 一种硅基cmos图像传感器提高电子转移效率的方法 |
US9685479B2 (en) * | 2015-03-31 | 2017-06-20 | Semiconductor Components Industries, Llc | Method of forming a shallow pinned photodiode |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6331873B1 (en) * | 1998-12-03 | 2001-12-18 | Massachusetts Institute Of Technology | High-precision blooming control structure formation for an image sensor |
JP4493124B2 (ja) | 1999-08-04 | 2010-06-30 | 日本テキサス・インスツルメンツ株式会社 | 固体撮像装置 |
JP3727639B2 (ja) * | 2004-04-16 | 2005-12-14 | 松下電器産業株式会社 | 固体撮像装置 |
US7271430B2 (en) * | 2004-06-04 | 2007-09-18 | Samsung Electronics Co., Ltd. | Image sensors for reducing dark current and methods of fabricating the same |
US7214974B2 (en) * | 2004-06-04 | 2007-05-08 | Samsung Electronics Co., Ltd. | Image sensors for reducing dark current and methods of manufacturing the same |
JP4488969B2 (ja) * | 2004-09-07 | 2010-06-23 | 三洋電機株式会社 | 固体撮像装置 |
-
2005
- 2005-02-28 JP JP2005052200A patent/JP2006237415A/ja not_active Withdrawn
-
2006
- 2006-02-27 US US11/362,183 patent/US7378691B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US20060197114A1 (en) | 2006-09-07 |
US7378691B2 (en) | 2008-05-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2006237415A (ja) | 固体撮像装置 | |
JP2016063216A (ja) | 撮像装置 | |
JP2005072236A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2005310826A (ja) | 固体撮像装置 | |
JP2016154166A (ja) | 光電変換装置及びその製造方法 | |
JP2007288136A (ja) | 固体撮像装置およびその製造方法 | |
US10658418B2 (en) | Semiconductor device and method of manufacturing thereof | |
JP6585978B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP2005333107A (ja) | 半導体装置、画像表示装置および半導体装置の製造方法 | |
JP2007329479A (ja) | Cmosイメージセンサ及びその製造方法 | |
TW202139445A (zh) | 用於像素裝置之負偏壓隔離結構 | |
JP2009164585A (ja) | イメージセンサー及びその製造方法 | |
JP6445799B2 (ja) | 光電変換装置 | |
US9520436B2 (en) | Solid-state imaging device and manufacturing method thereof | |
JP2006278465A (ja) | 固体撮像装置 | |
JP6161454B2 (ja) | 光電変換装置、その製造方法及びカメラ | |
JP2006108485A (ja) | 固体撮像装置 | |
US9818790B2 (en) | Solid-state imaging device and manufacturing method thereof | |
US9818789B2 (en) | Solid-state imaging device and manufacturing method thereof | |
JP6007524B2 (ja) | 固体撮像装置 | |
JP6706931B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP4706184B2 (ja) | 固体撮像素子及び固体撮像素子の製造方法 | |
US8674468B2 (en) | Imaging array with dual height semiconductor and method of making same | |
JP2016207791A (ja) | 撮像装置の製造方法 | |
JP2012023205A (ja) | 固体撮像装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070208 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20080820 |