JP2006191095A - Ｃｍｏｓイメージセンサとその製造方法 - Google Patents
Ｃｍｏｓイメージセンサとその製造方法 Download PDFInfo
- Publication number
- JP2006191095A JP2006191095A JP2005378014A JP2005378014A JP2006191095A JP 2006191095 A JP2006191095 A JP 2006191095A JP 2005378014 A JP2005378014 A JP 2005378014A JP 2005378014 A JP2005378014 A JP 2005378014A JP 2006191095 A JP2006191095 A JP 2006191095A
- Authority
- JP
- Japan
- Prior art keywords
- region
- image sensor
- forming
- cmos image
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 47
- 238000004519 manufacturing process Methods 0.000 title claims description 39
- 230000008569 process Effects 0.000 title description 36
- 239000012535 impurity Substances 0.000 claims abstract description 63
- 238000012546 transfer Methods 0.000 claims abstract description 39
- 239000000758 substrate Substances 0.000 claims abstract description 36
- 239000004065 semiconductor Substances 0.000 claims abstract description 33
- 238000005468 ion implantation Methods 0.000 claims description 14
- 125000006850 spacer group Chemical group 0.000 claims description 13
- 230000015572 biosynthetic process Effects 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 2
- 150000002500 ions Chemical class 0.000 description 11
- 238000002955 isolation Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 4
- 238000007667 floating Methods 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- 238000011161 development Methods 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 238000005036 potential barrier Methods 0.000 description 2
- 238000001444 catalytic combustion detection Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 238000000638 solvent extraction Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1463—Pixel isolation structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14689—MOS based technologies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
- H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
【課題】エピタキシャル層の表面にトレンチを形成し、トレンチ内にトランスファトランジスタを形成して、デッドゾーンと暗電流の特性を同時に向上させることのできるＣＭＯＳイメージセンサとその製造方法を提供する。
【解決手段】本発明に係るＣＭＯＳイメージセンサは、フォトダイオード領域とトランジスタ領域とが区画される第１導電型半導体基板と、トランジスタ領域のうち、トランスファトランジスタ領域の第１導電型半導体基板に形成されるトレンチと、トレンチの内部に形成されるトランスファトランジスタのゲート電極と、フォトダイオード領域の半導体基板内に形成される第２導電型不純物領域と、第２導電型不純物領域の表面に形成される第１導電型不純物領域とを含む。
【選択図】図４Ｍ
【解決手段】本発明に係るＣＭＯＳイメージセンサは、フォトダイオード領域とトランジスタ領域とが区画される第１導電型半導体基板と、トランジスタ領域のうち、トランスファトランジスタ領域の第１導電型半導体基板に形成されるトレンチと、トレンチの内部に形成されるトランスファトランジスタのゲート電極と、フォトダイオード領域の半導体基板内に形成される第２導電型不純物領域と、第２導電型不純物領域の表面に形成される第１導電型不純物領域とを含む。
【選択図】図４Ｍ
Description
本発明はＣＭＯＳイメージセンサとその製造方法に関し、特に、デッドゾーンと暗電流の特性を同時に向上させるためのＣＭＯＳイメージセンサとその製造方法に関する。
一般的に、イメージセンサは、光学的な映像を電気的な信号に変換させる半導体素子であり、電荷結合素子(Charge coupled device：ＣＣＤ)とＣＭＯＳイメージセンサとが知られている。
ＣＣＤは駆動方式が複雑で、電力消費が大きいばかりでなく、多段階のフォトリソグラフィ工程が要求されるので、製造工程が複雑であるという短所を有する。また、ＣＣＤは制御回路、信号処理回路、アナログ／デジタル変換回路(Ａ／Ｄコンバータ)などを一つのチップに集積させ難いので、製品の小型化が困難であるという問題があるために、最近ではＣＣＤの短所を克服するための次世代イメージセンサとしてＣＭＯＳイメージセンサが注目を浴びている。
ＣＭＯＳイメージセンサは、制御回路や信号処理回路などを周辺回路として用いるＣＭＯＳ技術を用いて、単位画素の数に相当するＭＯＳトランジスタを半導体基板に形成して、そのＭＯＳトランジスタによって各単位画素の出力を順次検出するスイッチング方式を採用した素子である。
ＣＭＯＳイメージセンサはＣＭＯＳ製造技術を用いるので、省電力で、フォトリソグラフィ工程の段階が少ないために製造工程が単純であるという長所を有する。また、ＣＭＯＳイメージセンサは制御回路、信号処理回路、アナログ／デジタル変換回路などをＣＭＯＳイメージセンサチップに集積させることができ、製品の小型化が容易である。
このような長所のため、ＣＭＯＳイメージセンサは現在、デジタルスチルカメラ、デジタルビデオカメラなどのような多様な応用分野で広く用いられている。
一般的なＣＭＯＳイメージセンサを図１と図２を参照して具体的に説明する。図１は、４つのトランジスタを含む４Ｔ型ＣＭＯＳイメージセンサの単位画素のレイアウトを示す図で、図２は、図１に示したＣＭＯＳイメージセンサの単位画素に対する等価回路図である。
図１と図２に示したように、一般的な４Ｔ型ＣＭＯＳイメージセンサの単位画素は、アクティブ領域１０が区画され、アクティブ領域１０のうち幅の広い部分に一つのフォトダイオード２０が形成され、アクティブ領域１０の残りの部分にオーバーラップするように４つのトランジスタのゲート電極１１０、１２０、１３０、１４０が形成される。
即ち、ゲート電極１１０、１２０、１３０、１４０によってそれぞれトランスファトランジスタ(Ｔｘ)、リセットトランジスタ(Ｒｘ)、ドライブトランジスタ(Ｄｘ)と、選択トランジスタ(Ｓｘ)のゲート電極が形成される。
各トランジスタのアクティブ領域１０には各ゲート電極１１０、１２０、１３０、１４０の下側部を除いた部分に不純物イオンが注入され、各トランジスタのソース／ドレイン領域が形成される。
したがって、リセットトランジスタ(Ｒｘ)とドライブトランジスタ(Ｄｘ)の間のソース／ドレイン領域には電源電圧(Ｖｄｄ)が印加され、選択トランジスタ(Ｓｘ)の一側のソース／ドレイン領域には電源電圧(Ｖｓｓ)が印加される。
トランスファトランジスタ(Ｔｘ)は、フォトダイオードで生成された光電荷をフローティング拡散領域(Floationg Diffusion layer：ＦＤ)に搬送する機能を行い、リセットトランジスタ(Ｒｘ)は、フローティング拡散領域の電位調節とリセット機能を行い、ドライブトランジスタ(Ｄｘ)はソースフォロワの機能を行い、セレクトトランジスタ(Ｓｘ)は単位画素の信号を読むためのスイッチングの役割を果たす。
かかる構成を有する従来のＣＭＯＳイメージセンサの製造方法を図３Ａないし図３Ｇに基づいて具体的に説明する。ここで、図３Ａないし図３Ｇは、図１に示したＣＭＯＳイメージセンサの単位画素のＩ−Ｉ’線上の断面図である。
まず、図３Ａに示したように、Ｐ型半導体基板１に低濃度のＰ型(Ｐ−)エピタキシャル層２を形成後、アクティブ領域と素子分離領域とを区画するマスクを用いて露光し現像して、素子分離領域のエピタキシャル層２を所定の深さにエッチングすることで、トレンチを形成する。
エピタキシャル層２上に酸化膜を形成し、化学機械研磨(ＣＭＰ)工程を行ってトレンチを酸化膜で埋め込んで、素子分離領域に素子分離膜３を形成する。
そして、アクティブ領域のエピタキシャル層２の表面に不純物イオンを注入して、Ｐ型不純物領域４を形成する。第１Ｐ型不純物領域４は、トランスファトランジスタ(Ｔｘ)のチャンネル領域では閾値電圧を調節するための用途として用いられ、フォトダイオード領域では表面電圧を固定するための用途として用いられる。
図３Ｂに示したように、基板の全面にゲート絶縁膜と導電層を順次形成し、ゲート絶縁膜と導電層を選択的にドライエッチングして、トランスファトランジスタを始めとした各種のトランジスタのゲート絶縁膜５とゲート電極６を形成する。
図３Ｃに示したように、全面に感光膜７を堆積し、露光と現像工程でフォトダイオード領域が露出するように感光膜７パターンを形成する。即ち、感光膜７パターンは、素子分離膜３に隣接したアクティブ領域の一部をカバーし、ゲート電極６の一部を露出させるように形成する。そして、高エネルギーイオン注入工程でＮ型不純物イオンを、露出させたフォトダイオード領域のエピタキシャル層２に注入して、フォトダイオードＮ型不純物領域８を形成した後、感光膜７パターンを除去する。
図３Ｄに示したように、フォトダイオードＮ型不純物領域８を形成した状態で、フォトダイオード領域が露出するように感光膜パターン９を形成した後、フォトダイオードＮ型不純物領域７の表面にＰ型不純物イオンを注入して、フォトダイオード第２Ｐ型不純物領域１０を形成したり、次のような方法で第２Ｐ型不純物領域１０を形成する。
即ち、図３Ｅに示したように、フォトダイオードＮ型不純物領域８を形成した状態で、全面に絶縁膜を堆積しエッチバックして、ゲート電極６の側面に側壁絶縁膜１１を形成し、フォトダイオード領域が露出するように感光膜パターン９を形成した後、フォトダイオードＮ型不純物領域８の表面にＰ型不純物イオンを注入して、フォトダイオード第２Ｐ型不純物領域１０を形成する。
図３Ｆに示したように、感光膜パターン９を除去して、マスクを用いた高濃度のＮ型不純物イオン注入工程で各トランジスタのソース／ドレイン領域１２を形成する。
このような工程後、図示してはいないが、カラーフィルタ層とマイクロレンズなどを形成して、ＣＭＯＳイメージセンサを製造する。
上述したような従来技術に係るＣＭＯＳイメージセンサでは、フォトダイオードが光の信号を電気的な信号に変換して光電荷を生成し、生成された光電荷はトランスファトランジスタ(Ｔｘ)がターンオンされると、フローティング拡散領域に移動して、ドライブトランジスタ(Ｄｘ)をゲーティングする。
しかしながら、図３Ｄで説明したように、スペーサの形成前にＰ型不純物イオンを注入する場合には、スペーサの下部のエピタキシャル層までピンニングさせるので、ＣＭＯＳイメージセンサの暗電流の特性は向上するが、Ｐ型不純物のドーピング濃度が増加する。このため、トランスファトランジスタのソース領域の電位障壁が増加して、光電荷の伝送効率が低下し、光が入射し始めてから一定時間の間、信号が発生しないデッドゾーンが現れるという問題があった。
また、図３Ｆで説明したように、ゲート電極の側壁にスペーサを形成した後、Ｐ型不純物イオンを注入する場合には、光電荷の伝送効率は向上するが、スペーサを形成するためのドライエッチング工程時にフォトダイオードの表面にダメージが生じ、暗電流が増加するという問題があった。
本発明は上記のような問題点を解決するためのもので、エピタキシャル層の表面にトレンチを形成し、トレンチ内にトランスファトランジスタを形成して、デッドゾーンと暗電流の特性を同時に向上させることのできるＣＭＯＳイメージセンサとその製造方法を提供することにその目的がある。
上記目的を達成するための本発明に係るＣＭＯＳイメージセンサは、フォトダイオード領域とトランジスタ領域とが区画される第１導電型半導体基板と、第１導電型半導体基板のトランジスタ領域中のトランスファトランジスタの領域に形成されるトレンチと、トレンチの内部に形成されるトランスファトランジスタのゲート電極と、フォトダイオード領域の半導体基板内に形成される第２導電型不純物領域と、第２導電型不純物領域の表面に形成される第１導電型不純物領域とを含むことを特徴とする。
また、ＣＭＯＳイメージセンサは、トランスファトランジスタ領域を除いた他のトランジスタ領域の半導体基板上に形成される複数のゲート電極と、各ゲート電極の間の半導体基板に形成されるソース／ドレイン不純物領域とを更に含むことを特徴とする。
また、ＣＭＯＳイメージセンサは、各トランジスタのゲート電極の下側の半導体基板に形成される閾値電圧調節用の不純物イオン注入領域を更に含むことを特徴とする。
また、ＣＭＯＳイメージセンサは、各ゲート電極の側壁に形成されるスペーサを更に含み、第１導電型不純物領域は、スペーサの下部領域まで拡張されて形成されていることを特徴とする。
上記目的を達成するための本発明に係るＣＭＯＳイメージセンサの製造方法は、フォトダイオード領域とトランジスタ領域とが区画される第１導電型半導体基板の全面に第１絶縁膜を形成し、トランジスタ領域のうちトランスファトランジスタ形成領域上の第１絶縁膜を選択的に除去する段階と、第１絶縁膜が除去された部分の半導体基板にトレンチを形成する段階と、トレンチの下部領域にトランスファトランジスタの閾値電圧調節用の不純物イオン注入領域を形成する段階と、トレンチ内にゲート絶縁膜とトランスファトランジスタのゲート電極を形成する段階とを含むことを特徴とする。
また、ＣＭＯＳイメージセンサの製造方法は、閾値電圧調節用の不純物イオン注入領域を形成する段階の前に、トレンチの内壁に酸化膜を形成する段階を更に含み、ゲート絶縁膜を形成する段階の前に、酸化膜を除去する段階を更に含むことを特徴とする。
また、ＣＭＯＳイメージセンサの製造方法は、半導体基板の全面に第２絶縁膜を堆積し、トランスファトランジスタを除いたトランジスタ形成領域上の第１と第２絶縁膜を除去する段階と、第１と第２絶縁膜が除去された半導体基板上に複数のゲート絶縁膜と複数のゲート電極を形成する段階と、第１と第２絶縁膜を全て除去する段階とを更に含むことを特徴とする。
また、ＣＭＯＳイメージセンサの製造方法は、第１絶縁膜を形成する段階の前に、トランスファトランジスタ領域を除いた他のトランジスタ領域の第１導電型半導体基板に閾値電圧調節用の不純物イオン注入領域を形成する段階を更に含み、各ゲート電極の側壁にスペーサを形成する段階を更に含むことを特徴とする。
また、ＣＭＯＳイメージセンサの製造方法は、フォトダイオード領域の半導体基板内に第２導電型不純物領域を形成する段階と、第２導電型不純物領域の表面に第１導電型不純物領域を形成する段階と、ゲート電極の間の半導体基板にソース／ドレイン不純物領域を形成する段階とを更に含むことを特徴とする。
本発明に係るＣＭＯＳイメージセンサの製造方法によって製造されたＣＭＯＳイメージセンサは、エピタキシャル層の表面部にトレンチを形成した後、トレンチ内にトランスファトランジスタのゲート電極を形成するので、トランスファトランジスタのゲート電極のスペーサの下部領域までＰ型不純物領域が形成され、エピタキシャル層の表面に存在するダングリングボンドなど、暗電流の発生原因を除去できるため、ＣＭＯＳイメージセンサの暗電流を減少させることができる。
また、本発明によれば、フォトダイオードの表面のＰ型不純物領域がトランスファトランジスタのチャンネル領域より高い位置に存在するので、トランスファトランジスタソース領域の電位障壁が高くならず、光電荷運搬の効率が向上して、デッドゾーンの特性を改善できるという効果がある。
以下、本発明の一実施形態によるＣＭＯＳイメージセンサの製造工程を図４Ａないし図４Ｍに基づいて詳細に説明する。
図４Ａに示したように、Ｐ型半導体基板３１に低濃度のＰ型(Ｐ−)エピタキシャル層３２を形成する。そして、アクティブ領域と素子分離領域とを区画するマスクパターンを形成して、素子分離領域のエピタキシャル層３２を所定の深さにエッチングして、トレンチを形成する。
トレンチが埋め込まれるように基板に酸化膜を形成し、化学機械研磨(ＣＭＰ)工程でトレンチ領域にのみ残るようにパターニングして、素子分離領域に素子分離膜３３を形成する。
トレンチが埋め込まれるように基板に酸化膜を形成し、化学機械研磨(ＣＭＰ)工程でトレンチ領域にのみ残るようにパターニングして、素子分離領域に素子分離膜３３を形成する。
そして、アクティブ領域のエピタキシャル層３２のうち、フォトダイオード領域とトランスファトランジスタ領域を除いたリセットトランジスタ形成領域に閾値電圧調節用の不純物イオン注入領域３４を形成する。
図４Ｂに示したように、エピタキシャル層３２の全面に酸化膜または窒化膜などの第１絶縁膜３５を形成する。
図４Ｃに示したように、マスクとエッチング工程を用いてトランスファトランジスタ形成領域上の第１絶縁膜３５を選択的に除去した後、第１絶縁膜３５が除去された部分のエピタキシャル層３２を所定の深さにエッチングして、トレンチ３６を形成する。
図４Ｄに示したように、マスクと不純物イオン注入工程を用いて、トレンチ３６のエピタキシャル層３２にトランスファトランジスタの閾値電圧調節用の不純物イオン注入領域３８を形成する。
好ましい実施形態において、トレンチ領域の結晶格子のダメージの復旧とトランスファトランジスタの閾値電圧調節用の不純物イオンの注入時に、エピタキシャル層３２の表面を保護するために、トレンチ３６の内壁に熱酸化工程を用いて酸化膜３７を形成する。
図４Ｅに示したように、酸化膜３７を除去し、トレンチ３６の内壁にゲート絶縁膜３９を形成し、トレンチ３６を埋め込むために、基板の全面にポリシリコンなどの導電層４０を堆積する。
図４Ｆに示したように、化学機械研磨(ＣＭＰ)工程を用いて、第１絶縁膜３５の表面が露出するように導電層４０を平坦化して、トレンチ３６内にトランスファトランジスタのゲート電極４０ａを形成する。
図４Ｇに示したように、ゲート電極４０ａを含む第１絶縁膜３５の全面に酸化膜または窒化膜などの第２絶縁膜４１を堆積する。
図４Ｈに示したように、トランスファトランジスタを除いたリセットトランジスタ、ドライブトランジスタ、セレクトトランジスタのゲート電極を形成する部分の第１、第２絶縁膜３５、４１を選択的に除去する。図面ではリセットトランジスタの形成位置のみを示した。
図４Ｉに示したように、第１、第２絶縁膜３５、４１が除去されたエピタキシャル層３２の表面にゲート絶縁膜４２を形成し、全面にポリシリコンなどの導電層を厚く堆積した後、化学機械研磨工程を用いて、第２絶縁膜４１の表面が露出するように導電層を平坦化することで、リセットトランジスタを始めとした残りの各トランジスタのゲート電極４０ｂを形成する。
図４Ｊに示したように、第１、第２絶縁膜３５、４１をウェットエッチング工程で全て除去する。
図４Ｋに示したように、全面に感光膜４３を堆積し、露光と現像工程でフォトダイオード領域が露出するように感光膜４３をパターニングする。
即ち、感光膜４３パターンは、素子分離膜３３に隣接したアクティブ領域の一部をカバーするとともに、フォトダイオード領域のほかにトランスファトランジスタのゲート電極４０ａの一部を露出させるように形成する。そして、高エネルギーイオン注入工程でＮ型不純物イオンを露出したフォトダイオード領域のエピタキシャル層３２に注入して、フォトダイオードＮ型不純物領域４４を形成する。
即ち、感光膜４３パターンは、素子分離膜３３に隣接したアクティブ領域の一部をカバーするとともに、フォトダイオード領域のほかにトランスファトランジスタのゲート電極４０ａの一部を露出させるように形成する。そして、高エネルギーイオン注入工程でＮ型不純物イオンを露出したフォトダイオード領域のエピタキシャル層３２に注入して、フォトダイオードＮ型不純物領域４４を形成する。
図４Ｌに示したように、感光膜４３パターンを除去し、感光膜４５を堆積し露光と現像して、フォトダイオード領域が露出するように、感光膜４５をパターニングする。そして、パターニングされた感光膜４５をマスクに用いて、フォトダイオードＮ型不純物領域３９の表面にＰ型不純物イオンを注入して、フォトダイオードＰ型不純物領域４６を形成する。
図４Ｍに示したように、感光膜４５を除去した後、全面に絶縁膜を堆積し、異方性エッチングして、各ゲート電極４０ａ、４０ｂの側壁にスペーサ４７を形成する。そして、ゲート電極４０ａ、４０ｂとスペーサ４７をマスクに用いたゲート電極の間のアクティブ領域にＮ型不純物イオンを注入して、フローティング拡散領域と各トランジスタのソース／ドレイン不純物領域４８ａ、４８ｂを形成する。
このような工程後、図示してはいないが、カラーフィルター層とマイクロレンズなどを形成して、ＣＭＯＳイメージセンサを製造する。
以上で説明した内容を通じて当業者であれば本発明の技術思想を離脱しない範囲で多様な変更と修正が可能なことが分かる。したがって、本発明の技術的な範囲は実施形態に記載された内容に限定されるものではなく、特許請求範囲によって定められなければならない。
３１ 基板、３２ エピタキシャル層、４０ａ トランスファトランジスタのゲート電極、４０ｂ 他のトランジスタのゲート電極、４４ フォトダイオードＮ型不純物領域、４６ フォトダイオードＰ型不純物領域
Claims (11)
- フォトダイオード領域とトランジスタ領域とが区画される第１導電型半導体基板と、
前記第１導電型半導体基板のトランジスタ領域中のトランスファトランジスタの領域に形成されるトレンチと、
前記トレンチの内部に形成される前記トランスファトランジスタのゲート電極と、
前記フォトダイオード領域の半導体基板内に形成される第２導電型不純物領域と、
前記第２導電型不純物領域の表面に形成される第１導電型不純物領域と
を含むことを特徴とするＣＭＯＳイメージセンサ。 - 前記トランスファトランジスタ領域を除いた他のトランジスタ領域の前記半導体基板上に形成される複数のゲート電極と、
前記各ゲート電極の間の前記半導体基板に形成されるソース／ドレイン不純物領域と
を更に含むことを特徴とする請求項１に記載のＣＭＯＳイメージセンサ。 - 前記各トランジスタのゲート電極の下側の前記半導体基板に形成される閾値電圧調節用の不純物イオン注入領域を更に含むことを特徴とする請求項２に記載のＣＭＯＳイメージセンサ。
- 前記各ゲート電極の側壁に形成されるスペーサを更に含むことを特徴とする請求項１に記載のＣＭＯＳイメージセンサ。
- 第１導電型不純物領域は、前記スペーサの下部領域まで拡張されて形成されていることを特徴とする請求項４に記載のＣＭＯＳイメージセンサ。
- フォトダイオード領域とトランジスタ領域とが区画される第１導電型半導体基板の全面に第１絶縁膜を形成し、トランジスタ領域のうちトランスファトランジスタ形成領域上の前記第１絶縁膜を選択的に除去する段階と、
前記第１絶縁膜が除去された部分の前記半導体基板にトレンチを形成する段階と、
前記トレンチの下部領域に前記トランスファトランジスタの閾値電圧調節用の不純物イオン注入領域を形成する段階と、
前記トレンチ内にゲート絶縁膜と前記トランスファトランジスタのゲート電極を形成する段階と
を含むことを特徴とするＣＭＯＳイメージセンサの製造方法。 - 前記閾値電圧調節用の不純物イオン注入領域を形成する段階の前に、前記トレンチの内壁に酸化膜を形成する段階を更に含み、前記ゲート絶縁膜を形成する段階の前に、前記酸化膜を除去する段階を更に含むことを特徴とする請求項６に記載のＣＭＯＳイメージセンサの製造方法。
- 前記半導体基板の全面に第２絶縁膜を堆積し、前記トランスファトランジスタを除いたトランジスタ形成領域上の前記第１と第２絶縁膜を除去する段階と、
前記第１と第２絶縁膜が除去された前記半導体基板上に複数のゲート絶縁膜と複数のゲート電極を形成する段階と、
前記第１と第２絶縁膜を全て除去する段階と
を更に含むことを特徴とする請求項６に記載のＣＭＯＳイメージセンサの製造方法。 - 前記第１絶縁膜を形成する段階の前に、前記トランスファトランジスタ領域を除いた前記トランジスタ領域の前記第１導電型半導体基板に閾値電圧調節用の不純物イオン注入領域を形成する段階を更に含むことを特徴とする請求項８に記載のＣＭＯＳイメージセンサの製造方法。
- 前記各ゲート電極の側壁にスペーサを形成する段階を更に含むことを特徴とする請求項８に記載のＣＭＯＳイメージセンサの製造方法。
- 前記フォトダイオード領域の前記半導体基板内に第２導電型不純物領域を形成する段階と、
前記第２導電型不純物領域の表面に第１導電型不純物領域を形成する段階と、
前記ゲート電極の間の前記半導体基板にソース／ドレイン不純物領域を形成する段階と、
を更に含むことを特徴とする請求項８に記載のＣＭＯＳイメージセンサの製造方法。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040114785A KR100672669B1 (ko) | 2004-12-29 | 2004-12-29 | Ｃｍｏｓ 이미지 센서 및 그의 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2006191095A true JP2006191095A (ja) | 2006-07-20 |
Family
ID=36610409
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005378014A Pending JP2006191095A (ja) | 2004-12-29 | 2005-12-28 | Ｃｍｏｓイメージセンサとその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7405437B2 (ja) |
| JP (1) | JP2006191095A (ja) |
| KR (1) | KR100672669B1 (ja) |
| CN (1) | CN100438057C (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007027686A (ja) * | 2005-07-11 | 2007-02-01 | Magnachip Semiconductor Ltd | イメージセンサ及びその製造方法 |
| WO2024111280A1 (ja) * | 2022-11-25 | 2024-05-30 | ソニーセミコンダクタソリューションズ株式会社 | 光検出装置および電子機器 |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100672701B1 (ko) * | 2004-12-29 | 2007-01-22 | 동부일렉트로닉스 주식회사 | 씨모스(ｃｍｏｓ) 이미지 센서 및 그의 제조 방법 |
| KR100731095B1 (ko) * | 2005-12-28 | 2007-06-22 | 동부일렉트로닉스 주식회사 | 씨모스 이미지센서의 제조방법 |
| KR100815941B1 (ko) * | 2006-11-27 | 2008-03-21 | 동부일렉트로닉스 주식회사 | 씨모스 이미지 센서 및 그 형성 방법 |
| KR100810423B1 (ko) * | 2006-12-27 | 2008-03-04 | 동부일렉트로닉스 주식회사 | 이미지 센서 및 이미지 센서의 제조 방법 |
| KR100884976B1 (ko) * | 2006-12-29 | 2009-02-23 | 동부일렉트로닉스 주식회사 | 이미지 센서의 제조 방법 |
| KR100869744B1 (ko) * | 2006-12-29 | 2008-11-21 | 동부일렉트로닉스 주식회사 | 씨모스 이미지 센서 및 그 제조방법 |
| KR100824629B1 (ko) * | 2006-12-29 | 2008-04-25 | 동부일렉트로닉스 주식회사 | 씨모스 이미지 센서 및 그 제조방법 |
| US7768047B2 (en) * | 2007-05-10 | 2010-08-03 | Micron Technology, Inc. | Imager element, device and system with recessed transfer gate |
| US8658956B2 (en) * | 2009-10-20 | 2014-02-25 | Omnivision Technologies, Inc. | Trench transfer gate for increased pixel fill factor |
| US8872953B2 (en) * | 2009-10-30 | 2014-10-28 | Sony Corporation | Solid-state imaging device, manufacturing method thereof, camera, and electronic device |
| FR2963187A1 (fr) | 2010-07-21 | 2012-01-27 | St Microelectronics Crolles 2 | Dispositif d'imagerie a performances ameliorees et procede de commande. |
| JP5537523B2 (ja) * | 2011-09-22 | 2014-07-02 | 株式会社東芝 | 固体撮像装置 |
| KR101967835B1 (ko) | 2012-05-31 | 2019-04-10 | 삼성전자주식회사 | 이미지 센서의 단위 픽셀 및 이를 포함하는 픽셀 어레이 |
| US20140104942A1 (en) * | 2012-10-12 | 2014-04-17 | Samsung Electronics Co., Ltd. | Recess gate transistors and devices including the same |
| KR102087233B1 (ko) | 2013-01-17 | 2020-03-10 | 삼성전자주식회사 | 수직 구조 전송 게이트 전극을 갖는 시모스 이미지 센서 및 제조방법 |
| KR102087112B1 (ko) | 2013-04-23 | 2020-03-10 | 삼성전자 주식회사 | 이미지 센서 |
| KR102255183B1 (ko) | 2014-02-21 | 2021-05-24 | 삼성전자주식회사 | 수직형 트랜지스터를 갖는 씨모스 이미지 센서 및 그 제조 방법 |
| KR102209097B1 (ko) | 2014-02-27 | 2021-01-28 | 삼성전자주식회사 | 이미지 센서 및 이의 제조 방법 |
| CN107046044B (zh) * | 2016-12-30 | 2020-03-31 | 上海集成电路研发中心有限公司 | 一种图像传感器像素单元及其制造方法 |
| CN108281450A (zh) * | 2018-01-30 | 2018-07-13 | 德淮半导体有限公司 | 图像传感器及其形成方法 |
| US20220059582A1 (en) * | 2020-08-20 | 2022-02-24 | Taiwan Semiconductor Manufacturing Co., Ltd. | Apparatus and methods for effective impurity gettering |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5780340A (en) * | 1996-10-30 | 1998-07-14 | Advanced Micro Devices, Inc. | Method of forming trench transistor and isolation trench |
| US5926693A (en) * | 1997-01-27 | 1999-07-20 | Advanced Micro Devices, Inc | Two level transistor formation for optimum silicon utilization |
| JP3934827B2 (ja) * | 1999-06-30 | 2007-06-20 | 株式会社東芝 | 固体撮像装置 |
| JP3655542B2 (ja) * | 2000-09-22 | 2005-06-02 | 株式会社東芝 | 固体撮像装置 |
| KR100381026B1 (ko) * | 2001-05-22 | 2003-04-23 | 주식회사 하이닉스반도체 | 펀치전압과 포토다이오드의 집전양을 증가시킬 수 있는씨모스 이미지 센서 및 그 제조 방법 |
| KR100748323B1 (ko) * | 2001-06-26 | 2007-08-09 | 매그나칩 반도체 유한회사 | 이미지센서 제조 방법 |
| KR20030040865A (ko) * | 2001-11-16 | 2003-05-23 | 주식회사 하이닉스반도체 | 암전류를 감소시키기 위한 이미지센서의 제조 방법 |
| JP2004014911A (ja) * | 2002-06-10 | 2004-01-15 | Renesas Technology Corp | 半導体装置およびその製造方法 |
| US6818930B2 (en) * | 2002-11-12 | 2004-11-16 | Micron Technology, Inc. | Gated isolation structure for imagers |
| US6730899B1 (en) * | 2003-01-10 | 2004-05-04 | Eastman Kodak Company | Reduced dark current for CMOS image sensors |
| US6897082B2 (en) * | 2003-06-16 | 2005-05-24 | Micron Technology, Inc. | Method of forming well for CMOS imager |
| US7187018B2 (en) * | 2003-06-25 | 2007-03-06 | Micron Technology, Inc. | Reduced barrier photodiode/transfer gate device structure of high efficiency charge transfer and reduced lag and method of formation |
-
2004
- 2004-12-29 KR KR1020040114785A patent/KR100672669B1/ko not_active IP Right Cessation
-
2005
- 2005-12-27 CN CNB2005101351561A patent/CN100438057C/zh not_active Expired - Fee Related
- 2005-12-28 JP JP2005378014A patent/JP2006191095A/ja active Pending
- 2005-12-28 US US11/318,577 patent/US7405437B2/en active Active
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007027686A (ja) * | 2005-07-11 | 2007-02-01 | Magnachip Semiconductor Ltd | イメージセンサ及びその製造方法 |
| WO2024111280A1 (ja) * | 2022-11-25 | 2024-05-30 | ソニーセミコンダクタソリューションズ株式会社 | 光検出装置および電子機器 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20060138493A1 (en) | 2006-06-29 |
| US7405437B2 (en) | 2008-07-29 |
| KR20060076390A (ko) | 2006-07-04 |
| KR100672669B1 (ko) | 2007-01-24 |
| CN1819237A (zh) | 2006-08-16 |
| CN100438057C (zh) | 2008-11-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4384113B2 (ja) | Ｃｍｏｓイメージセンサ | |
| JP2006191095A (ja) | Ｃｍｏｓイメージセンサとその製造方法 | |
| JP4423257B2 (ja) | Ｃｍｏｓイメージセンサとその製造方法 | |
| KR100640980B1 (ko) | 씨모스 이미지 센서의 제조방법 | |
| JP2006024934A (ja) | Ｃｍｏｓイメージセンサーの製造方法 | |
| JP2006191054A (ja) | Ｃｍｏｓイメージセンサの製造方法 | |
| JP4575913B2 (ja) | Ｃｍｏｓイメージセンサの製造方法 | |
| JP2007180540A (ja) | Ｃｍｏｓイメージセンサ及びその製造方法 | |
| KR100752182B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| KR100672668B1 (ko) | Ｃｍｏｓ 이미지 센서 및 그의 제조 방법 | |
| JP4115446B2 (ja) | Ｃｍｏｓイメージセンサの製造方法 | |
| KR100390836B1 (ko) | 포토다이오드의 용량을 증가시키면서 전하운송을 향상시킬수 있는 이미지 센서 제조 방법 | |
| KR100606908B1 (ko) | 씨모스 이미지 센서의 제조방법 | |
| JP2007180536A (ja) | Ｃｍｏｓイメージセンサ及びその製造方法 | |
| KR100672665B1 (ko) | 씨모스 이미지 센서의 제조 방법 | |
| KR100672700B1 (ko) | Ｃｍｏｓ 이미지 센서의 제조 방법 | |
| KR100649001B1 (ko) | 씨모스 이미지 센서의 제조방법 | |
| KR100390810B1 (ko) | 포토다이오드의 용량을 증가시키면서 전하운송을 향상시킬수 있는 이미지 센서 제조 방법 | |
| KR100601106B1 (ko) | 시모스 이미지 센서 및 그 제조방법 | |
| KR100971209B1 (ko) | 씨모스 이미지 센서의 제조방법 | |
| JP2007180537A (ja) | Ｃｍｏｓイメージセンサ及びその製造方法 | |
| KR20100059296A (ko) | 씨모스 이미지 센서의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081017 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081028 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090127 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090310 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090609 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090929 |