JP4384113B2 - Ｃｍｏｓイメージセンサ - Google Patents

Ｃｍｏｓイメージセンサ Download PDF

Info

Publication number
JP4384113B2
JP4384113B2 JP2005369235A JP2005369235A JP4384113B2 JP 4384113 B2 JP4384113 B2 JP 4384113B2 JP 2005369235 A JP2005369235 A JP 2005369235A JP 2005369235 A JP2005369235 A JP 2005369235A JP 4384113 B2 JP4384113 B2 JP 4384113B2
Authority
JP
Japan
Prior art keywords
region
gate electrode
epitaxial layer
type impurity
image sensor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005369235A
Other languages
English (en)
Other versions
JP2006191035A (ja
Inventor
シン，ヒー・スン
Original Assignee
東部エレクトロニクス株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 東部エレクトロニクス株式会社 filed Critical 東部エレクトロニクス株式会社
Publication of JP2006191035A publication Critical patent/JP2006191035A/ja
Application granted granted Critical
Publication of JP4384113B2 publication Critical patent/JP4384113B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Description

本発明はＣＭＯＳイメージセンサとその製造方法に関し、特に、デッドゾーンと暗電流の特性を同時に向上させるためのＣＭＯＳイメージセンサとその製造方法に関する。
一般的に、イメージセンサは、光学的な映像を電気的な信号に変換させる半導体素子として、大別すると電荷結合素子（ＣＣＤ）とＣＭＯＳイメージセンサとに区分される。
ＣＣＤは駆動方式が複雑で、電力消費が大きいばかりでなく、多段階のフォトリソグラフィ工程が要求されるので、製造工程が複雑であるという短所を有する。また、ＣＣＤは制御回路、信号処理回路、アナログ／デジタル変換回路(Ａ／Ｄコンバータ)などを一つのチップに集積させ難いので、製品の小型化が困難であるという問題があるために、最近ではＣＣＤの短所を克服するための次世代イメージセンサとしてＣＭＯＳイメージセンサが注目を浴びている。
ＣＭＯＳイメージセンサは、制御回路や信号処理回路などを周辺回路として用いるＣＭＯＳ技術を用いて、単位画素の数に相当するＭＯＳトランジスタを半導体基板に形成して、そのＭＯＳトランジスタによって各単位画素の出力を順次検出するスイッチング方式を採用した素子である。
ＣＭＯＳイメージセンサはＣＭＯＳ製造技術を用いるので、省電力で、フォトリソグラフィ工程の段階が少ないために製造工程が単純であるという長所を有する。また、ＣＭＯＳイメージセンサは制御回路、信号処理回路、アナログ／デジタル変換回路などをＣＭＯＳイメージセンサチップに集積させることができ、製品の小型化が容易である。
このような長所のため、ＣＭＯＳイメージセンサは現在、デジタルスチルカメラ、デジタルビデオカメラなどの多様な応用分野で広く用いられている。
一般的なＣＭＯＳイメージセンサを図１と図２を参照して具体的に説明する。図１は、４つのトランジスタを含む４Ｔ型ＣＭＯＳイメージセンサの単位画素のレイアウトを示す図で、図２は、図１に示したＣＭＯＳイメージセンサの単位画素に対する等価回路図である。
図１と図２に示したように、一般的な４Ｔ型ＣＭＯＳイメージセンサの単位画素は、アクティブ領域１０を有し、そのアクティブ領域１０のうち幅の広い部分に一つのフォトダイオード２０が形成され、アクティブ領域１０の残りの部分にいずれもオーバーラップするように、４つのトランジスタのゲート電極１１０、１２０、１３０、１４０が形成される。
即ち、ゲート電極１１０、１２０、１３０、１４０によってそれぞれトランスファトランジスタ(Ｔｘ)、リセットトランジスタ(Ｒｘ)、ドライブトランジスタ(Ｄｘ)と、 選択トランジスタ(Ｓｘ)が形成される。
ここで、各トランジスタのアクティブ領域１０には各ゲート電極１１０、１２０、１３０、１４０の下側部を除いた部分に不純物イオンが注入され、各トランジスタのソース／ドレイン領域が形成される。
リセットトランジスタ(Ｒｘ)とドライブトランジスタ(Ｄｘ)の間のソース／ドレイン領域には電源電圧(Ｖｄｄ)が印加され、選択トランジスタ(Ｓｘ)の一方側のソース／ドレイン領域には電源電圧(Ｖｓｓ)が印加される。
ここで、トランスファトランジスタ(Ｔｘ)は、フォトダイオードで生成された光電荷をフローティング拡散領域(Floationg Diffusion layer：ＦＤ)に運ぶ機能を果たし、リセットトランジスタ(Ｒｘ)は、フローティング拡散領域の電位調節とリセット機能を果たし、ドライブトランジスタ(Ｄｘ)はソースフォロワの機能を果たし、セレクトトランジスタ(Ｓｘ)は単位画素の信号を読むためにスイッチングする役割を果たす。
かかる構成を有する従来のＣＭＯＳイメージセンサの製造方法を図３Ａないし図３Ｇに基づいて具体的に説明する。ここで、図３Ａないし図３Ｇは、図１に示したＣＭＯＳイメージセンサの単位画素のＩ−Ｉ’線上の断面図である。
まず、図３Ａに示したように、Ｐ型半導体基板１に低濃度のＰ型(Ｐ−)エピタキシャル層２を形成した後、アクティブ領域と素子分離領域を決めるマスクを用いて露光し、現像して、素子分離領域のエピタキシャル層２を所定の深さでエッチングすることで、トレンチを形成する。
エピタキシャル層２上に酸化膜を形成し、化学機械研磨(ＣＭＰ)工程を行ってトレンチに酸化膜を埋め込んで、素子分離領域に素子分離膜３を形成する。
そして、アクティブ領域のエピタキシャル層２の表面に不純物イオンを注入して、Ｐ型不純物領域４を形成する。Ｐ型不純物領域４は、トランスファトランジスタ(Ｔｘ)のチャンネル領域ではしきい値電圧を調節するために用いられ、フォトダイオード領域では表面電圧を固定するために用いられる。
図３Ｂに示したように、基板の全面にゲート絶縁膜と導電層を順次形成し、ゲート絶縁膜と導電層を選択的にドライエッチングして、トランスファトランジスタを始めとした各種のトランジスタのゲート絶縁膜５とゲート電極６を形成する。
図３Ｃに示したように、ゲート絶縁膜５の角部のダメージを回復させ、後続するイオン注入工程でエピタキシャル層２の表面を保護するために、ゲート電極６を含む基板の全面に酸化膜などの絶縁膜７を形成する。
図３Ｄに示したように、全面に感光膜８を堆積させ、露光と現像工程でフォトダイオード領域が露出するように感光膜８パターンを形成する。即ち、感光膜８パターンは、素子分離膜３に隣接したアクティブ領域の一部をカバーし、ゲート電極６の一部を露出させるように形成する。そして、高エネルギーイオン注入工程で露出させたフォトダイオード領域のエピタキシャル層２にＮ型不純物イオンを注入して、フォトダイオードＮ型不純物領域９を形成する。
図３Ｅに示したように、感光膜８パターンを除去した後、フォトダイオード領域が露出するように新たな感光膜パターン１０を形成し、フォトダイオードＮ型不純物領域９の表面にＰ型不純物イオンを注入して、Ｐ型不純物領域１１を形成する。このとき、Ｐ型不純物領域１１のドーピング濃度は、Ｐ型不純物領域４の形成時におけるドーピングレベルを加えた値となる。
ここで、上記の図３Ｅの工程の代わりに、図３Ｆに示したように、全面に絶縁膜を堆積し、異方性エッチングして、ゲート電極６の側面にスペーサ１２を形成し、フォトダイオード領域が露出するように感光膜パターン１０を形成した後、フォトダイオードＮ型不純物領域９の表面にＰ型不純物イオンを注入して、Ｐ型不純物領域１１を形成することもできる。
図３Ｇに示したように、感光膜１０パターンを除去し、ゲート電極６の一方側のドレイン領域にフローティング拡散領域を形成するために、マスクとイオン注入工程でＮ型不純物イオンを高濃度で注入して、高濃度のＮ型不純物領域１３を形成する。
上述したような従来技術に係るＣＭＯＳイメージセンサでは、フォトダイオードが光の信号を電気的な信号に変換して光電荷を生成させ、生成された光電荷は、トランスファトランジスタ(Ｔｘ)がターンオンされたとき、フローティング拡散領域に移動して、ドライブトランジスタ(Ｄｘ)をゲーティングする。
しかしながら、図３Ｅで説明したように、スペーサの形成前にＰ型不純物イオンを注入する場合には、スペーサの下部のエピタキシャル層までピンニングさせるので、ＣＭＯＳイメージセンサの暗電流の特性は向上するが、Ｐ型不純物のドーピング濃度が増加する。このため、トランスファトランジスタのソース領域の電位障壁が増加して、光電荷の伝送効率が低下し、光が入射し始めてから一定時間の間、信号が発生しないデッドゾーンが現れるという問題があった。
また、図３Ｆで説明したように、ゲート電極の側壁にスペーサを形成した後、Ｐ型不純物イオンを注入する場合には、光電荷の伝送効率は向上するが、スペーサを形成するためのドライエッチング工程時にフォトダイオードの表面にダメージが生じ、暗電流が増加するという問題があった。
本発明は上記のような問題点を解決するためのもので、選択的なエピタキシャル成長工程を用いてデッドゾーンと暗電流の特性を同時に向上させることのできるＣＭＯＳイメージセンサの製造方法を提供することをその目的とする。
上記目的を達成するための本発明に係るＣＭＯＳイメージセンサは、フォトダイオード領域とトランジスタ領域とが区画された第１導電型半導体基板と、半導体基板のフォトダイオード領域に形成される第２導電型不純物領域と、トランジスタ形成領域の半導体基板上に形成されるゲート電極と、第２導電型不純物領域の上側を除いたゲート電極を含む半導体基板の全面に形成される絶縁膜と、第２導電型不純物領域の上側に形成され、第１導電型の不純物でドーピングされたシリコンエピタキシャル層と、を含むことを特徴とする。
好ましい実施態様において、シリコンエピタキシャル層は、第２導電型不純物領域の上側に選択的なエピタキシャル成長工程を通して形成され、ゲート電極とシリコンエピタキシャル層は、ゲート電極の側壁に形成されている絶縁膜を介して隔離されている。
また、ＣＭＯＳイメージセンサは、ゲート電極の側壁に形成されるスペーサを更に含み、ゲート電極とシリコンエピタキシャル層とが接する側に形成されるスペーサは、ゲート電極の側壁のシリコンエピタキシャル層上に形成されることが好ましい。
また、ＣＭＯＳイメージセンサは、フォトダイオード領域とトランジスタ領域の表面に形成される第１導電型不純物イオン領域を更に含む。
上記目的を達成するための本発明に係るＣＭＯＳイメージセンサの製造方法は、アクティブ領域とフィールド領域とが区画された半導体基板のアクティブ領域に第１導電型第１不純物領域を形成する段階と、アクティブ領域のトランジスタ領域上にゲート電極を形成する段階と、ゲート電極を含む基板の全面に絶縁膜を形成し、アクティブ領域のフォトダイオード領域に第２導電型不純物領域を形成する段階と、第２導電型不純物領域の上側の絶縁膜を選択的に除去する段階と、第２導電型不純物領域の表面にシリコンエピタキシャル層を成長させる段階と、シリコンエピタキシャル層に第１導電型の第２不純物領域を形成する段階と、を含むことを特徴とする。
好ましい実施態様では、シリコンエピタキシャル層は、第２導電型不純物領域の上側に選択的なエピタキシャル成長工程を通して形成する。
また、絶縁膜の除去段階において、少なくともゲート電極の側壁には絶縁膜を残留させるようにして、シリコンエピタキシャル層とゲート電極とを絶縁膜を介して隔離させるようにすることが好ましい。
一実施態様において、ＣＭＯＳイメージセンサの製造方法は、ゲート電極の側壁にスペーサを形成する段階と、ゲート電極の両側のアクティブ領域のエピタキシャル層に高濃度の第２導電型不純物領域を形成する段階を更に含むことを特徴とする。
このとき、ゲート電極とシリコンエピタキシャル層とが接する側に形成されるスペーサは、ゲート電極の側壁のシリコンエピタキシャル層上に形成することが好ましい。
本発明に係るＣＭＯＳイメージセンサの製造方法によって製造されたＣＭＯＳイメージセンサは、Ｐ型不純物領域がトランスファトランジスタのスペーサの下部領域まで拡張されるので、ＣＭＯＳイメージセンサの暗電流を向上させることができる。
また、本発明では選択的なエピタキシャル工程を用いてフォトダイオード領域の表面にシリコンエピタキシャル層を形成し、シリコンエピタキシャル層にフォトダイオードの表面の電圧を固定するためのＰ型不純物領域を形成するので、フォトダイオードＰ型不純物領域がトランスファトランジスタのチャンネル領域より更に高い位置に存在するので、トランスファトランジスタのソース領域の電位障壁が高くなりすぎず、さらに光電荷の搬送効率が向上するという効果がある。
以下、本発明の好適な実施の形態について、添付の図面に基づいて詳細に説明する。
図４Ａないし図４Ｈは、本発明の一実施形態によるＣＭＯＳイメージセンサの製造方法を示す工程断面図である。
図４Ａに示したように、Ｐ型半導体基板３１に低濃度のＰ型(Ｐ−)エピタキシャル層３２を形成する。アクティブ領域と素子分離領域とを決めるマスクを用いて露光し、現像して素子分離領域のエピタキシャル層３２を所定の深さでエッチングしてトレンチを形成する。
トレンチを埋め込むように基板に酸化膜を形成し、化学機械研磨(ＣＭＰ)工程でトレンチ領域にのみ残るようにパターニングして、素子分離領域に素子分離膜３３を形成する。
その後、アクティブ領域のエピタキシャル層３２の表面に不純物イオンを注入して、Ｐ型不純物領域３４を形成する。Ｐ型不純物領域３４は、トランスファトランジスタのチャンネル領域ではしきい値電圧を調節するために用いられ、フォトダイオード領域では表面電圧の固定のために用いられる。
図４Ｂに示したように、基板の全面にゲート絶縁膜と導電層を順次形成し、ゲート絶縁膜と導電層を選択的にドライエッチングして、トランスファトランジスタを始めとした各種のトランジスタのゲート絶縁膜３５とゲート電極３６を形成する。
図４Ｃに示したように、ゲート絶縁膜３５の角部のダメージを回復させ、後続するイオン注入工程でエピタキシャル層３２の表面を保護するために、ゲート電極３６を含む基板の全面に酸化膜などの絶縁膜３７を形成する。
図４Ｄに示したように、全面に感光膜３８を堆積し、露光と現像工程でフォトダイオード領域が露出するように感光膜３８のパターンを形成する。即ち、感光膜パターン３８は、素子分離膜３３に隣接したアクティブ領域の一部とゲート電極３６をカバーするように形成する。そして、感光膜３８から露出した絶縁膜３７をウェットエッチング工程を用いて選択的に除去する。
好ましい実施形態において、絶縁膜３７を除去する過程でゲート電極３６の側壁と上側の絶縁膜は除去されないようにする。このように一部残して絶縁膜３７を除去した後、高エネルギーイオン注入工程で露出させたフォトダイオード領域のエピタキシャル層３２にＮ型不純物イオンを注入して、フォトダイオードＮ型不純物領域３９を形成する。
図４Ｅに示したように、感光膜パターン３８を除去した後、選択的なエピタキシャル成長工程を用いて、絶縁膜３７が除去されたフォトダイオード領域の表面にシリコンエピタキシャル層４０を成長させる。この際、シリコンエピタキシャル層４０とゲート電極３６は絶縁膜３７によって互いに電気的に隔離される。
図４Ｆに示したように、全面に感光膜４２を堆積し、露光と現像工程でフォトダイオード領域が露出するように感光膜４２をパターニングする。そして、パターニングされた感光膜４２をマスクに用いてシリコンエピタキシャル層４０にＰ型不純物イオンを注入して、Ｐ型不純物領域４１を形成する。
図４Ｇに示したように、感光膜４２を除去し、全面に絶縁膜を堆積し異方性エッチングして、ゲート電極３６の側壁にスペーサ４３を形成する。
図４Ｈに示したように、ゲート電極３６の一方側のドレイン領域にフローティング拡散領域を形成するために、マスクとイオン注入工程でＮ型不純物イオンを高濃度で注入して、高濃度のＮ型不純物領域４４を形成する。
このような方法によって製造される本発明に係るＣＭＯＳイメージセンサの構造は、図４Ｈに示したように、フォトダイオード形成領域とトランジスタ形成領域とに区分されるＰ型エピタキシャル層３２を備え、Ｐ型エピタキシャル層３２のフォトダイオード領域にＮ型不純物領域３９が形成され、かつフォトダイオード領域のＰ型エピタキシャル層３２上にＰ型不純物イオンが注入されたシリコンエピタキシャル層４１が選択的に形成される。そして、トランジスタ形成領域のＰ型エピタキシャル層３２上にゲート絶縁膜３５とゲート電極３６が形成され、ゲート電極３６の下側のＰ型エピタキシャル層３２内にはＰ型不純物領域３４が形成された構造を有する。
そして、Ｐ型不純物イオンが注入されたシリコンエピタキシャル層４１は、絶縁膜３７によってゲート電極３６と隔離されており、ゲート電極３６の側壁のＰ型不純物イオン注入されたシリコンエピタキシャル層４１上にスペーサ４３が形成される。
以上で説明した内容を通じて当業者であれば本発明の技術思想を離脱しない範囲で多様な変更と修正が可能なことが分かるであろう。したがって、本発明の技術的な範囲は実施形態に記載された内容に限定されるものではなく、特許請求範囲によって定められなければならない。
一般的なＣＭＯＳイメージセンサの単位画素の等価回路図である。 図１に示したＣＭＯＳイメージセンサの単位画素のレイアウトを示す図面である。 従来技術に係るＣＭＯＳイメージセンサの製造方法を示す工程断面図である。 従来技術に係るＣＭＯＳイメージセンサの製造方法を示す工程断面図である。 従来技術に係るＣＭＯＳイメージセンサの製造方法を示す工程断面図である。 従来技術に係るＣＭＯＳイメージセンサの製造方法を示す工程断面図である。 従来技術に係るＣＭＯＳイメージセンサの製造方法を示す工程断面図である。 従来技術に係るＣＭＯＳイメージセンサの製造方法を示す工程断面図である。 従来技術に係るＣＭＯＳイメージセンサの製造方法を示す工程断面図である。 本発明の一実施形態によるＣＭＯＳイメージセンサの製造方法を示す工程断面図である。 本発明の一実施形態によるＣＭＯＳイメージセンサの製造方法を示す工程断面図である。 本発明の一実施形態によるＣＭＯＳイメージセンサの製造方法を示す工程断面図である。 本発明の一実施形態によるＣＭＯＳイメージセンサの製造方法を示す工程断面図である。 本発明の一実施形態によるＣＭＯＳイメージセンサの製造方法を示す工程断面図である。 本発明の一実施形態によるＣＭＯＳイメージセンサの製造方法を示す工程断面図である。 本発明の一実施形態によるＣＭＯＳイメージセンサの製造方法を示す工程断面図である。 本発明の一実施形態によるＣＭＯＳイメージセンサの製造方法を示す工程断面図である。

Claims (2)

  1. フォトダイオード領域とトランジスタ領域とが区画された第１導電型半導体基板と、
    前記半導体基板のフォトダイオード領域に形成される第２導電型不純物領域と、
    前記半導体基板のトランジスタ形成領域上に形成されるゲート電極と、
    前記第２導電型不純物領域の上側を除いた前記ゲート電極の側壁及び前記ゲート電極上を含む前記半導体基板の全面に形成される絶縁膜と、
    前記第２導電型不純物領域の上側に形成され、第１導電型の不純物でドーピングされたシリコンエピタキシャル層と、
    前記ゲート電極の側壁に前記絶縁膜を介して形成されるスペーサであって、前記シリコンエピタキシャル層側に形成される前記スペーサは、前記シリコンエピタキシャル層上に形成される、スペーサと、
    前記フォトダイオード領域の上側のシリコンエピタキシャル層に形成される第１導電型不純物イオン領域と、
    前記ゲート電極と前記スペーサの下側の前記半導体基板の表面に形成された第１導電型の不純物イオン領域と、
    を含み、前記シリコンエピタキシャル層は、前記ゲート電極の下側の半導体基板の表面より更に高く形成されることを特徴とするＣＭＯＳイメージセンサ。
  2. 前記ゲート電極と前記シリコンエピタキシャル層とは、前記ゲート電極の側壁に形成されている前記絶縁膜を介して隔離されていることを特徴とする請求項１に記載のＣＭＯＳイメージセンサ。
JP2005369235A 2004-12-29 2005-12-22 Ｃｍｏｓイメージセンサ Expired - Fee Related JP4384113B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040114784A KR100672701B1 (ko) 2004-12-29 2004-12-29 씨모스(ｃｍｏｓ) 이미지 센서 및 그의 제조 방법

Publications (2)

Publication Number Publication Date
JP2006191035A JP2006191035A (ja) 2006-07-20
JP4384113B2 true JP4384113B2 (ja) 2009-12-16

Family

ID=36610392

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005369235A Expired - Fee Related JP4384113B2 (ja) 2004-12-29 2005-12-22 Ｃｍｏｓイメージセンサ

Country Status (5)

Country Link
US (2) US7294522B2 (ja)
JP (1) JP4384113B2 (ja)
KR (1) KR100672701B1 (ja)
CN (1) CN100466279C (ja)
DE (1) DE102005062952B4 (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100649012B1 (ko) * 2004-12-30 2006-11-27 동부일렉트로닉스 주식회사 색재현성 향상을 위한 씨모스 이미지 센서 및 그 제조방법
KR100721661B1 (ko) * 2005-08-26 2007-05-23 매그나칩 반도체 유한회사 이미지 센서 및 그 제조 방법
KR100748342B1 (ko) 2005-09-14 2007-08-09 매그나칩 반도체 유한회사 씨모스 이미지 센서의 제조방법
KR100741877B1 (ko) * 2005-12-29 2007-07-23 동부일렉트로닉스 주식회사 씨모스 이미지 센서 및 이의 제조 방법
KR100832721B1 (ko) * 2006-12-27 2008-05-28 동부일렉트로닉스 주식회사 씨모스 이미지 센서의 제조방법
TWI436474B (zh) * 2007-05-07 2014-05-01 Sony Corp A solid-state image pickup apparatus, a manufacturing method thereof, and an image pickup apparatus
US20080299700A1 (en) * 2007-05-28 2008-12-04 Bang-Chiang Lan Method for fabricating photodiode
KR100871792B1 (ko) * 2007-06-26 2008-12-05 주식회사 동부하이텍 이미지센서 및 그 제조방법
CN101399223B (zh) * 2007-09-26 2010-09-29 中芯国际集成电路制造(上海)有限公司 Cmos图像传感器及其形成方法
US8257997B2 (en) * 2007-10-17 2012-09-04 Sifotonics Technologies (Usa) Inc. Semiconductor photodetectors
KR20100079066A (ko) * 2008-12-30 2010-07-08 주식회사 동부하이텍 이미지센서 및 그 제조방법
JP5446280B2 (ja) * 2009-01-16 2014-03-19 ソニー株式会社 固体撮像素子とその製造方法、及び撮像装置
EP2327958A1 (en) * 2009-11-26 2011-06-01 Leica Geosystems AG Rotating construction laser with a dual grade mechanism
KR101045084B1 (ko) * 2010-07-12 2011-06-29 주식회사 디알텍 엑스선 검출기 및 검출방법
JP2013110250A (ja) * 2011-11-21 2013-06-06 Toshiba Corp 固体撮像装置及びその製造方法
CN102683373B (zh) * 2012-05-10 2013-06-19 天津大学 大感光面积cmos图像传感器像素结构及生成方法
CN102881703B (zh) * 2012-09-29 2016-04-06 中国科学院上海高等研究院 图像传感器及其制备方法
US9287319B2 (en) * 2012-11-16 2016-03-15 Sri International CMOS multi-pinned (MP) pixel
CN109461750A (zh) * 2018-11-13 2019-03-12 德淮半导体有限公司 图像传感器及制造图像传感器的方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05198787A (ja) * 1991-11-08 1993-08-06 Canon Inc 固体撮像装置及びその製造方法
US6690423B1 (en) * 1998-03-19 2004-02-10 Kabushiki Kaisha Toshiba Solid-state image pickup apparatus
KR100399951B1 (ko) * 1998-12-30 2003-12-18 주식회사 하이닉스반도체 칼라이미지센서제조방법
WO2002033755A2 (en) * 2000-10-19 2002-04-25 Augusto Carlos J R P Method of fabricating heterojunction photodiodes integrated with cmos
KR100790210B1 (ko) 2001-06-30 2008-01-02 매그나칩 반도체 유한회사 이미지센서 및 그 제조방법
KR100494030B1 (ko) * 2002-01-10 2005-06-10 매그나칩 반도체 유한회사 이미지센서 및 그 제조 방법
JP2004014911A (ja) * 2002-06-10 2004-01-15 Renesas Technology Corp 半導体装置およびその製造方法
US6847051B2 (en) * 2003-05-23 2005-01-25 Micron Technology, Inc. Elevated photodiode in an image sensor
KR100672713B1 (ko) * 2004-06-09 2007-01-22 동부일렉트로닉스 주식회사 씨모스 이미지 센서의 제조방법
KR100634444B1 (ko) * 2004-12-20 2006-10-16 삼성전자주식회사 수광 소자 및 그 형성 방법
KR100672668B1 (ko) * 2004-12-29 2007-01-24 동부일렉트로닉스 주식회사 Ｃｍｏｓ 이미지 센서 및 그의 제조 방법
JP2006191054A (ja) * 2004-12-29 2006-07-20 Dongbuanam Semiconductor Inc Ｃｍｏｓイメージセンサの製造方法
KR100672669B1 (ko) * 2004-12-29 2007-01-24 동부일렉트로닉스 주식회사 Ｃｍｏｓ 이미지 센서 및 그의 제조 방법
US20070018269A1 (en) * 2005-07-21 2007-01-25 Omnivision Technologies, Inc. Raised silicon photodiode

Also Published As

Publication number Publication date
CN1819242A (zh) 2006-08-16
KR20060076389A (ko) 2006-07-04
DE102005062952B4 (de) 2010-05-12
CN100466279C (zh) 2009-03-04
JP2006191035A (ja) 2006-07-20
US20060138471A1 (en) 2006-06-29
US7294522B2 (en) 2007-11-13
KR100672701B1 (ko) 2007-01-22
US20080029792A1 (en) 2008-02-07
DE102005062952A1 (de) 2006-08-10

Similar Documents

Publication Publication Date Title
JP4384113B2 (ja) Ｃｍｏｓイメージセンサ
JP2006191095A (ja) Ｃｍｏｓイメージセンサとその製造方法
JP4051059B2 (ja) Ｃｍｏｓイメージセンサ及びその製造方法
JP4423257B2 (ja) Ｃｍｏｓイメージセンサとその製造方法
JP2006041538A (ja) 電荷伝送効率を向上させたイメージセンサ及びその製造方法
CN109411490B (zh) 用于减少暗电流的凸起电极
JP2007110133A (ja) Ｃｍｏｓイメージセンサ及びその製造方法
JP2006191054A (ja) Ｃｍｏｓイメージセンサの製造方法
JP4575913B2 (ja) Ｃｍｏｓイメージセンサの製造方法
JP2007180540A (ja) Ｃｍｏｓイメージセンサ及びその製造方法
JP4115446B2 (ja) Ｃｍｏｓイメージセンサの製造方法
KR100672668B1 (ko) Ｃｍｏｓ 이미지 센서 및 그의 제조 방법
KR100390836B1 (ko) 포토다이오드의 용량을 증가시키면서 전하운송을 향상시킬수 있는 이미지 센서 제조 방법
KR100790287B1 (ko) 이미지센서 제조 방법
KR100606908B1 (ko) 씨모스 이미지 센서의 제조방법
KR100672665B1 (ko) 씨모스 이미지 센서의 제조 방법
KR100788483B1 (ko) 이미지 센서의 픽셀 구조 및 그 제조 방법
JP2007180536A (ja) Ｃｍｏｓイメージセンサ及びその製造方法
KR100672700B1 (ko) Ｃｍｏｓ 이미지 센서의 제조 방법
KR20060059553A (ko) 부유 확산층을 갖는 이미지 센서 및 그 형성 방법
JP2007180537A (ja) Ｃｍｏｓイメージセンサ及びその製造方法
KR100606920B1 (ko) 반도체 소자의 제조 방법
KR20020058876A (ko) 포토다이오드의 용량을 증가시키면서 전하운송을 향상시킬수 있는 이미지 센서 제조 방법
KR20100059296A (ko) 씨모스 이미지 센서의 제조 방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080529

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080603

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080903

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081021

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090121

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090512

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090519

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090714

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090717

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090825

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090924

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121002

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131002

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees