JP2006189608A - 表示装置およびその検査方法、ならびにその表示装置の検査システム - Google Patents
表示装置およびその検査方法、ならびにその表示装置の検査システム Download PDFInfo
- Publication number
- JP2006189608A JP2006189608A JP2005001345A JP2005001345A JP2006189608A JP 2006189608 A JP2006189608 A JP 2006189608A JP 2005001345 A JP2005001345 A JP 2005001345A JP 2005001345 A JP2005001345 A JP 2005001345A JP 2006189608 A JP2006189608 A JP 2006189608A
- Authority
- JP
- Japan
- Prior art keywords
- pixel
- video signal
- signal line
- voltage
- amplified
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Testing Electric Properties And Detecting Electric Faults (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
【解決手段】ソースドライバ300内に、画素形成部に含まれる画素容量を充電するためにアナログバッファBFから出力される駆動用映像信号の電圧と画素容量に蓄積された電荷の読み出しによって検出される電圧との差異電圧を出力する差異電圧出力バッファCMPを備える。また、切替スイッチSA1〜SAnによって、駆動用映像信号の伝達先を映像信号線SL1〜SLnと差異電圧出力バッファCMPとの間で切り替える。画素欠陥検査の際には、まず、表示部内のすべての画素形成部に含まれる画素容量を順次に充電する。充電終了後、表示部内のすべての画素形成部に含まれる画素容量に蓄積された電荷を順次に読み出し、上述の差異電圧に基づいて、画素欠陥の有無を判別する。
【選択図】図2
Description
前記欠陥検出手段は、各画素形成部内の画素容量に保持されている電圧を検出し、当該検出された電圧である検出電荷電圧と前記増幅手段によって増幅された信号の電圧とを比較することを特徴とする。
前記増幅手段は、1個のみ設けられ、
前記表示部は、
前記増幅手段によって増幅された信号を前記複数の画素形成部に伝達するための複数の映像信号線と、
前記複数の映像信号線と交差し、選択的に駆動される複数の走査信号線とを含み、
前記複数の画素形成部は、前記複数の映像信号線と前記複数の走査信号線との交差点にそれぞれ対応してマトリクス状に配置され、
各画素形成部は、対応する交差点を通過する走査信号線が選択されているときに、対応する交差点を通過する映像信号線と当該画素形成部内の画素容量とを電気的に接続するスイッチング素子を含み、
前記欠陥検出手段は、
第1および第2の入力端子を有し、当該第1の入力端子に与えられる電圧と当該第2の入力端子に与えられる電圧とを比較する1個の比較器と、
各画素形成部内の画素容量に保持された電圧を検出するときには、当該画素形成部に含まれる前記スイッチング素子によって当該画素形成部内の画素容量と電気的に接続されている映像信号線を前記第1の入力端子に接続すると共に、前記増幅手段によって増幅された信号が前記第2の入力端子に与えられるように前記増幅手段を前記第2の入力端子に接続する接続回路と
を含むことを特徴とする。
前記接続回路は、前記増幅手段によって増幅された信号の伝達先を切り替える、前記複数の映像信号線と1対1で対応する複数の切替手段を含み、
各切替手段は、前記増幅手段によって増幅された信号の電圧を各画素形成部内の画素容量に保持させるときには、当該増幅された信号が対応する映像信号線に与えられ、各画素形成部内の画素容量に保持された電圧を検出するときには、当該増幅された信号が前記第2の入力端子に与えられるように、前記増幅手段によって増幅された信号の伝達先を当該対応する映像信号線と前記第2の入力端子との間で切り替えることを特徴とする。
前記増幅手段は、1個のみ設けられ、
前記表示部は、
前記増幅手段によって増幅された信号を前記複数の画素形成部に伝達するための複数の映像信号線と、
前記複数の映像信号線と交差し、選択的に駆動される複数の走査信号線とを含み、
前記複数の画素形成部は、前記複数の映像信号線と前記複数の走査信号線との交差点にそれぞれ対応してマトリクス状に配置され、
各画素形成部は、対応する交差点を通過する走査信号線が選択されているときに、対応する交差点を通過する映像信号線と当該画素形成部内の画素容量とを電気的に接続するスイッチング素子を含み、
前記欠陥検出手段は、
第1および第2の入力端子を有し、当該第1の入力端子に与えられる電圧と当該第2の入力端子に与えられる電圧とを比較する、前記複数の映像信号線と1対1で対応する複数の比較器と、
各画素形成部内の画素容量に保持された電圧を検出するときには、当該画素形成部に含まれる前記スイッチング素子によって当該画素形成部内の画素容量と電気的に接続されている映像信号線を当該映像信号線に対応する比較器の前記第1の入力端子に接続すると共に、前記増幅手段によって増幅された信号が当該映像信号線に対応する比較器の前記第2の入力端子に与えられるように前記増幅手段を当該映像信号線に対応する比較器の前記第2の入力端子に接続する接続回路と
を含むことを特徴とする。
前記接続回路は、前記増幅手段によって増幅された信号の伝達先を切り替える、前記複数の映像信号線と1対1で対応する複数の切替手段を含み、
各切替手段は、前記増幅手段によって増幅された信号の電圧を各画素形成部内の画素容量に保持させるときには、当該増幅された信号が対応する映像信号線に与えられ、各画素形成部内の画素容量に保持された電圧を検出するときには、当該増幅された信号が当該対応する映像信号線に対応する比較器の前記第2の入力端子に与えられるように、前記増幅手段によって増幅された信号の伝達先を当該対応する映像信号線と当該対応する映像信号線に対応する比較器の前記第2の入力端子との間で切り替えることを特徴とする。
前記表示部は、
前記増幅手段によって増幅された信号を前記複数の画素形成部に伝達するための複数の映像信号線と、
前記複数の映像信号線と交差し、選択的に駆動される複数の走査信号線とを含み、
前記複数の画素形成部は、前記複数の映像信号線と前記複数の走査信号線との交差点にそれぞれ対応してマトリクス状に配置され、
各画素形成部は、対応する交差点を通過する走査信号線が選択されているときに、対応する交差点を通過する映像信号線と当該画素形成部内の画素容量とを電気的に接続するスイッチング素子を含み、
前記増幅手段は、前記複数の映像信号線と1対1で対応するように複数個設けられ、
前記欠陥検出手段は、
第1および第2の入力端子を有し、当該第1の入力端子に与えられる電圧と当該第2の入力端子に与えられる電圧とを比較する、前記複数の映像信号線と1対1で対応する複数の比較器と、
各画素形成部内の画素容量に保持された電圧を検出するときには、当該画素形成部に含まれる前記スイッチング素子によって当該画素形成部内の画素容量と電気的に接続されている映像信号線を当該映像信号線に対応する比較器の前記第1の入力端子に接続すると共に、当該映像信号線に対応する増幅手段によって増幅された信号が当該映像信号線に対応する比較器の前記第2の入力端子に与えられるように当該映像信号線に対応する増幅手段を当該映像信号線に対応する比較器の前記第2の入力端子に接続する接続回路と
を含むことを特徴とする。
前記接続回路は、前記複数の映像信号線と1対1で対応し、対応する映像信号線に対応する増幅手段によって増幅された信号の伝達先を切り替える、複数の切替手段を含み、
各切替手段は、対応する映像信号線に対応する増幅手段によって増幅された信号の電圧を各画素形成部内の画素容量に保持させるときには、当該増幅された信号が当該対応する映像信号線に与えられ、各画素形成部内の画素容量に保持された電圧を検出するときには、当該増幅された信号が当該対応する映像信号線に対応する比較器の前記第2の入力端子に与えられるように、当該対応する映像信号線に対応する増幅手段によって増幅された信号の伝達先を当該対応する映像信号線と当該対応する映像信号線に対応する比較器の前記第2の入力端子との間で切り替えることを特徴とする。
前記欠陥検出手段は、前記検出電荷電圧と前記増幅手段によって増幅された信号の電圧との差を示す差異電圧を出力することを特徴とする。
外部の欠陥判別手段により所定の判別処理が行われるように、前記差異電圧を外部に出力することを特徴とする。
前記差異電圧に基づく画像を表示する差異表示部を更に備えることを特徴とする。
前記表示部にドライバモノリシック型液晶パネルが採用されていることを特徴とする。
前記欠陥検出手段は、各画素形成部内の画素容量に保持されている電圧を検出し、当該検出された電圧である検出電荷電圧と前記増幅手段によって増幅された信号の電圧とを比較することを特徴とする。
前記増幅手段は、1個のみ設けられ、
前記表示部は、
前記増幅手段によって増幅された信号を前記複数の画素形成部に伝達するための複数の映像信号線と、
前記複数の映像信号線と交差し、選択的に駆動される複数の走査信号線とを含み、
前記複数の画素形成部は、前記複数の映像信号線と前記複数の走査信号線との交差点にそれぞれ対応してマトリクス状に配置され、
各画素形成部は、対応する交差点を通過する走査信号線が選択されているときに、対応する交差点を通過する映像信号線と当該画素形成部内の画素容量とを電気的に接続するスイッチング素子を含み、
前記欠陥検出手段は、
第1および第2の入力端子を有し、当該第1の入力端子に与えられる電圧と当該第2の入力端子に与えられる電圧とを比較する1個の比較器と、
各画素形成部内の画素容量に保持された電圧を検出するときには、当該画素形成部に含まれる前記スイッチング素子によって当該画素形成部内の画素容量と電気的に接続されている映像信号線を前記第1の入力端子に接続すると共に、前記増幅手段によって増幅された信号が前記第2の入力端子に与えられるように前記増幅手段を前記第2の入力端子に接続する接続回路と
を含むことを特徴とする。
前記接続回路は、前記増幅手段によって増幅された信号の伝達先を切り替える、前記複数の映像信号線と1対1で対応する複数の切替手段を含み、
各切替手段は、前記増幅手段によって増幅された信号の電圧を各画素形成部内の画素容量に保持させるときには、当該増幅された信号が対応する映像信号線に与えられ、各画素形成部内の画素容量に保持された電圧を検出するときには、当該増幅された信号が前記第2の入力端子に与えられるように、前記増幅手段によって増幅された信号の伝達先を当該対応する映像信号線と前記第2の入力端子との間で切り替えることを特徴とする。
前記増幅手段は、1個のみ設けられ、
前記表示部は、
前記増幅手段によって増幅された信号を前記複数の画素形成部に伝達するための複数の映像信号線と、
前記複数の映像信号線と交差し、選択的に駆動される複数の走査信号線とを含み、
前記複数の画素形成部は、前記複数の映像信号線と前記複数の走査信号線との交差点にそれぞれ対応してマトリクス状に配置され、
各画素形成部は、対応する交差点を通過する走査信号線が選択されているときに、対応する交差点を通過する映像信号線と当該画素形成部内の画素容量とを電気的に接続するスイッチング素子を含み、
前記欠陥検出手段は、
第1および第2の入力端子を有し、当該第1の入力端子に与えられる電圧と当該第2の入力端子に与えられる電圧とを比較する、前記複数の映像信号線と1対1で対応する複数の比較器と、
各画素形成部内の画素容量に保持された電圧を検出するときには、当該画素形成部に含まれる前記スイッチング素子によって当該画素形成部内の画素容量と電気的に接続されている映像信号線を当該映像信号線に対応する比較器の前記第1の入力端子に接続すると共に、前記増幅手段によって増幅された信号が当該映像信号線に対応する比較器の前記第2の入力端子に与えられるように前記増幅手段を当該映像信号線に対応する比較器の前記第2の入力端子に接続する接続回路と
を含むことを特徴とする。
前記接続回路は、前記増幅手段によって増幅された信号の伝達先を切り替える、前記複数の映像信号線と1対1で対応する複数の切替手段を含み、
各切替手段は、前記増幅手段によって増幅された信号の電圧を各画素形成部内の画素容量に保持させるときには、当該増幅された信号が対応する映像信号線に与えられ、各画素形成部内の画素容量に保持された電圧を検出するときには、当該増幅された信号が当該対応する映像信号線に対応する比較器の前記第2の入力端子に与えられるように、前記増幅手段によって増幅された信号の伝達先を当該対応する映像信号線と当該対応する映像信号線に対応する比較器の前記第2の入力端子との間で切り替えることを特徴とする。
前記表示部は、
前記増幅手段によって増幅された信号を前記複数の画素形成部に伝達するための複数の映像信号線と、
前記複数の映像信号線と交差し、選択的に駆動される複数の走査信号線とを含み、
前記複数の画素形成部は、前記複数の映像信号線と前記複数の走査信号線との交差点にそれぞれ対応してマトリクス状に配置され、
各画素形成部は、対応する交差点を通過する走査信号線が選択されているときに、対応する交差点を通過する映像信号線と当該画素形成部内の画素容量とを電気的に接続するスイッチング素子を含み、
前記増幅手段は、前記複数の映像信号線と1対1で対応するように複数個設けられ、
前記欠陥検出手段は、
第1および第2の入力端子を有し、当該第1の入力端子に与えられる電圧と当該第2の入力端子に与えられる電圧とを比較する、前記複数の映像信号線と1対1で対応する複数の比較器と、
各画素形成部内の画素容量に保持された電圧を検出するときには、当該画素形成部に含まれる前記スイッチング素子によって当該画素形成部内の画素容量と電気的に接続されている映像信号線を当該映像信号線に対応する比較器の前記第1の入力端子に接続すると共に、当該映像信号線に対応する増幅手段によって増幅された信号が当該映像信号線に対応する比較器の前記第2の入力端子に与えられるように当該映像信号線に対応する増幅手段を当該映像信号線に対応する比較器の前記第2の入力端子に接続する接続回路と
を含むことを特徴とする。
前記接続回路は、前記複数の映像信号線と1対1で対応し、対応する映像信号線に対応する増幅手段によって増幅された信号の伝達先を切り替える、複数の切替手段を含み、
各切替手段は、対応する映像信号線に対応する増幅手段によって増幅された信号の電圧を各画素形成部内の画素容量に保持させるときには、当該増幅された信号が当該対応する映像信号線に与えられ、各画素形成部内の画素容量に保持された電圧を検出するときには、当該増幅された信号が当該対応する映像信号線に対応する比較器の前記第2の入力端子に与えられるように、当該対応する映像信号線に対応する増幅手段によって増幅された信号の伝達先を当該対応する映像信号線と当該対応する映像信号線に対応する比較器の前記第2の入力端子との間で切り替えることを特徴とする。
前記表示部にドライバモノリシック型液晶パネルが採用されていることを特徴とする。
各画素形成部内の画素容量に保持されている電圧を検出し、当該検出された電圧である検出電荷電圧と前記増幅手段によって増幅された信号の電圧とを比較する欠陥検出ステップを含むことを特徴とする。
前記欠陥検出ステップでは、前記検出電荷電圧と前記増幅手段によって増幅された信号の電圧との差を示す差異電圧が出力されることを特徴とする。
<1.1 全体の構成および動作>
図1は、本発明の第1の実施形態に係るCGシリコン液晶パネルの全体構成を示すブロック図である。この液晶パネルは、表示部200と、ソースドライバ(映像信号線駆動回路)300と、ゲートドライバ(走査信号線駆動回路)400とを備えている。表示部200を構成する基板100上にソースドライバ300とゲートドライバ400とが形成されており、モノリシック型と呼ばれる構成となっている。表示部200の内部には、複数の走査信号線GL1〜GLmと複数の映像信号線SL1〜SLnとが互いに格子状に設けられており、その複数の走査信号線と映像信号線との交差点にそれぞれ対応して画素形成部が設けられている。走査信号線GL1〜GLmはゲートドライバ400と接続され、映像信号線SL1〜SLnはソースドライバ300と接続されている。各画素形成部は、スイッチ素子としてのTFT51と、TFT51と接続された画素電極52と、各画素形成部に共通的に設けられた共通電極53と、画素電極52と共通電極53との間に挟持された液晶層と、画素電極52と共通電極53とによって形成される液晶容量54と、液晶容量54に並列に形成される電荷保持容量(不図示)とからなる。液晶容量54と電荷保持容量とによって画素容量が構成され、画素容量には画素値を示す電圧が保持される。ソースドライバ300には、画素欠陥検査回路(欠陥検出手段)30と、シフトレジスタ31と、外部から入力されるテスト用アナログビデオ信号(外部入力信号)AVを増幅するためのアナログバッファ(増幅手段)BFと、テスト用アナログビデオ信号AVの増幅後の信号(以下、「駆動用映像信号」という)の各映像信号線SL1〜SLnへの印加を制御するための駆動用映像信号制御スイッチSW1〜SWnとが含まれている。なお、画素欠陥検査回路30の詳細な構成については後述する。
図2は、本実施形態において、ソースドライバ300内の画素欠陥検査回路30の詳細な構成を示す回路図である。なお、図2には、1列目および2列目の映像信号線SL1、SL2に対応する部分のみを示している。画素欠陥検査回路30は、差異電圧出力バッファ(比較器)CMPと、映像信号線SL1〜SLnそれぞれに対応する、論理積ゲートAND1〜ANDnと、第1の切替スイッチ(切替手段)SA1〜SAnと、第2の切替スイッチSB1〜SBnとを備えている。なお、論理積ゲートAND1〜ANDnと、第1の切替スイッチSA1〜SAnと、第2の切替スイッチSB1〜SBnとによって、接続回路が実現されている。
次に、図4から図9を参照しつつ、この液晶パネルの画素欠陥検査の際の動作について説明する。画素欠陥検査の際には、まず、液晶パネルの表示部200内の全ての画素形成部の画素容量の充電が順次に行われる。全ての画素容量の充電が終了すると、各画素容量に蓄積された電荷の読み出しが順次に行われる。そして、それら電荷の読み出しによって検出される検出電荷電圧に基づいて画素欠陥の有無の判別が行われる。このように、本実施形態において画素欠陥検査が行われている期間中には、表示部200内の各画素形成部の画素容量を順次に充電する充電期間とそれら各画素形成部の画素容量に蓄積された電荷を順次に読み出す電荷読み出し期間とがある。
以上説明したように、本実施形態によると、表示部200内の画素形成部に含まれる画素容量を充電するための駆動用映像信号の電圧と画素容量に蓄積された電荷の読み出しによって検出される検出電荷電圧との差を示す差異電圧VSが生成され、その差異電圧VSに基づいて、各画素形成部についての画素欠陥の有無が液晶パネル外部に設けられた画素欠陥判定部600において判別される。また、各画素形成部について、画素容量の充電に供された駆動用映像信号と検出電荷電圧の比較対象となった駆動用映像信号とは、同一のアナログバッファによって増幅されている。このため、アナログバッファの特性のばらつきの影響を受けることなく、各画素形成部について、画素容量の充電に供された電圧と検出電荷電圧との差異電圧VSが検出される。また、画素欠陥判定部600においては、画素欠陥の有無について差異電圧VSに基づく定量的な判別が行われる。これにより、目視による確認に比して大幅に検査精度が高くなり、検査結果に対する信頼性が大幅に向上する。また、CGシリコン液晶パネルを採用することにより、画素欠陥の検査のための回路(上述の画素欠陥検査回路)をパネル内に作製することができるので、検査装置作製のためのコスト上昇を大幅に抑制することができる。
<2.1 全体の構成>
次に、本発明の第2の実施形態について説明する。図10は、本発明の第2の実施形態に係る液晶パネルの全体構成を示すブロック図である。本実施形態においては、図1に示す上記第1の実施形態の構成とは異なり、映像信号線SL1〜SLnそれぞれに対応してアナログバッファ(増幅手段)BF1〜BFnが設けられている。また、駆動用映像信号制御スイッチSW1〜SWnは、それぞれアナログバッファBF1〜BFnと画素欠陥検査回路30との間に設けられている。さらに、各画素形成部についての画素欠陥の有無を判別するための処理は液晶パネル内部で行われる。それ以外の構成については、図1に示す上記第1の実施形態と同様であるので、同一の構成要素については同一の参照符号を付し、詳しい説明は省略する。
図11は、本実施形態において、ソースドライバ300内の画素欠陥検査回路30の詳細な構成を示す回路図である。なお、図11には、1列目および2列目の映像信号線SL1、SL2に対応する部分のみを示している。画素欠陥検査回路(欠陥検出手段)30は、映像信号線SL1〜SLnそれぞれに対応して、差異電圧出力バッファ(比較器)CMP1〜CMPnと、論理積ゲートAND1〜ANDnと、第1の切替スイッチ(切替手段)SA1〜SAnと、第2の切替スイッチSB1〜SBnと、画素欠陥検査の結果を表示するための画素形成部(以下、「検査結果表示用画素形成部」という。)GA1〜GAnとを備えている。検査結果表示用画素形成部GA1〜GAnには、TFTと画素容量とが含まれている。なお、論理積ゲートAND1〜ANDnと、第1の切替スイッチSA1〜SAnと、第2の切替スイッチSB1〜SBnとによって、接続回路が実現されている。
次に、図13から図17を参照しつつ、この液晶パネルの画素欠陥検査の際の動作について説明する。図13は、本実施形態において、画素欠陥検査が行われている期間中の液晶パネルの動作を説明するための信号波形図である。本実施形態においても、第1の実施形態と同様、表示部200内の各画素形成部の画素容量を順次に充電する充電期間とそれら各画素形成部の画素容量に蓄積された電荷を順次に読み出す電荷読み出し期間とがある。なお、V(GA1)は、1列目の映像信号線SL1に対応して設けられた検査結果表示用画素形成部GA1の画素容量に保持される電圧の波形を示している。V(GA2)は、2列目の映像信号線SL2に対応して設けられた検査結果表示用画素形成部GA2の画素容量に保持される電圧の波形を示している。
以上説明したように、本実施形態によると、表示部200内の画素形成部に含まれる画素容量を充電するための駆動用映像信号の電圧と画素容量に蓄積された電荷の読み出しによって検出される検出電荷電圧との差を示す差異電圧が生成され、その差異電圧に基づいて検査結果表示用画素形成部GA1〜GAnの画素容量が充電される。また、各画素形成部について、画素容量の充電に供された駆動用映像信号と検出電荷電圧の比較対象となった駆動用映像信号とは、同一のアナログバッファによって増幅されている。このため、アナログバッファの特性のばらつきの影響を受けることなく、各画素形成部について、画素容量の充電に供された電圧と検出電荷電圧との差異電圧が検出される。これにより、画素欠陥検査の検査精度が高くなり、検査結果に対する信頼性が向上する。また、検査結果が液晶パネル内の検査結果表示部500の表示に反映されるので、精度良く行われた各画素形成部についての画素欠陥の検査についての結果を容易に確認することができる。
上記第1の実施形態においては、画素欠陥判定部600はA/D変換器61とデジタル処理装置62とによって構成されていたが、本発明はこれに限定されない。例えば、図19(a)に示すように、画素欠陥判定部600を電圧測定器63と判定部64とからなる構成とし、電圧測定器63によって測定された差異電圧VSに基づいて、判定部64で画素欠陥の有無を判別するようにしても良い。また、図19(b)に示すように、画素欠陥判定部600を波形測定器65と判定部64とからなる構成とし、波形測定器65によって測定された差異電圧VSに基づいて、判定部64で画素欠陥の有無を判別するようにしても良い。
200…表示部
300…ソースドライバ
400…ゲートドライバ
AV…テスト用アナログビデオ信号
BF、BF1〜BFn…アナログバッファ(増幅手段)
CMP、CMP1〜CMPn…差異電圧出力バッファ(比較器)
GL1〜GLn…走査信号線
SG…画素欠陥検査回路制御信号
SA1〜SAn…第1の切替スイッチ(切替手段)
SB1〜SBn…第2の切替スイッチ
SL1〜SLn…映像信号線
SW1〜SWn…駆動用映像信号制御スイッチ
Claims (21)
- 増幅手段によって増幅された信号の電圧を画素値として保持するための画素容量をそれぞれ含む複数の画素形成部からなる表示部を備え、当該表示部における画素欠陥を検出するための欠陥検出手段を有する表示装置であって、
前記欠陥検出手段は、各画素形成部内の画素容量に保持されている電圧を検出し、当該検出された電圧である検出電荷電圧と前記増幅手段によって増幅された信号の電圧とを比較することを特徴とする表示装置。 - 前記増幅手段は、1個のみ設けられ、
前記表示部は、
前記増幅手段によって増幅された信号を前記複数の画素形成部に伝達するための複数の映像信号線と、
前記複数の映像信号線と交差し、選択的に駆動される複数の走査信号線とを含み、
前記複数の画素形成部は、前記複数の映像信号線と前記複数の走査信号線との交差点にそれぞれ対応してマトリクス状に配置され、
各画素形成部は、対応する交差点を通過する走査信号線が選択されているときに、対応する交差点を通過する映像信号線と当該画素形成部内の画素容量とを電気的に接続するスイッチング素子を含み、
前記欠陥検出手段は、
第1および第2の入力端子を有し、当該第1の入力端子に与えられる電圧と当該第2の入力端子に与えられる電圧とを比較する1個の比較器と、
各画素形成部内の画素容量に保持された電圧を検出するときには、当該画素形成部に含まれる前記スイッチング素子によって当該画素形成部内の画素容量と電気的に接続されている映像信号線を前記第1の入力端子に接続すると共に、前記増幅手段によって増幅された信号が前記第2の入力端子に与えられるように前記増幅手段を前記第2の入力端子に接続する接続回路と
を含むことを特徴とする、請求項1に記載の表示装置。 - 前記接続回路は、前記増幅手段によって増幅された信号の伝達先を切り替える、前記複数の映像信号線と1対1で対応する複数の切替手段を含み、
各切替手段は、前記増幅手段によって増幅された信号の電圧を各画素形成部内の画素容量に保持させるときには、当該増幅された信号が対応する映像信号線に与えられ、各画素形成部内の画素容量に保持された電圧を検出するときには、当該増幅された信号が前記第2の入力端子に与えられるように、前記増幅手段によって増幅された信号の伝達先を当該対応する映像信号線と前記第2の入力端子との間で切り替えることを特徴とする、請求項2に記載の表示装置。 - 前記増幅手段は、1個のみ設けられ、
前記表示部は、
前記増幅手段によって増幅された信号を前記複数の画素形成部に伝達するための複数の映像信号線と、
前記複数の映像信号線と交差し、選択的に駆動される複数の走査信号線とを含み、
前記複数の画素形成部は、前記複数の映像信号線と前記複数の走査信号線との交差点にそれぞれ対応してマトリクス状に配置され、
各画素形成部は、対応する交差点を通過する走査信号線が選択されているときに、対応する交差点を通過する映像信号線と当該画素形成部内の画素容量とを電気的に接続するスイッチング素子を含み、
前記欠陥検出手段は、
第1および第2の入力端子を有し、当該第1の入力端子に与えられる電圧と当該第2の入力端子に与えられる電圧とを比較する、前記複数の映像信号線と1対1で対応する複数の比較器と、
各画素形成部内の画素容量に保持された電圧を検出するときには、当該画素形成部に含まれる前記スイッチング素子によって当該画素形成部内の画素容量と電気的に接続されている映像信号線を当該映像信号線に対応する比較器の前記第1の入力端子に接続すると共に、前記増幅手段によって増幅された信号が当該映像信号線に対応する比較器の前記第2の入力端子に与えられるように前記増幅手段を当該映像信号線に対応する比較器の前記第2の入力端子に接続する接続回路と
を含むことを特徴とする、請求項1に記載の表示装置。 - 前記接続回路は、前記増幅手段によって増幅された信号の伝達先を切り替える、前記複数の映像信号線と1対1で対応する複数の切替手段を含み、
各切替手段は、前記増幅手段によって増幅された信号の電圧を各画素形成部内の画素容量に保持させるときには、当該増幅された信号が対応する映像信号線に与えられ、各画素形成部内の画素容量に保持された電圧を検出するときには、当該増幅された信号が当該対応する映像信号線に対応する比較器の前記第2の入力端子に与えられるように、前記増幅手段によって増幅された信号の伝達先を当該対応する映像信号線と当該対応する映像信号線に対応する比較器の前記第2の入力端子との間で切り替えることを特徴とする、請求項4に記載の表示装置。 - 前記表示部は、
前記増幅手段によって増幅された信号を前記複数の画素形成部に伝達するための複数の映像信号線と、
前記複数の映像信号線と交差し、選択的に駆動される複数の走査信号線とを含み、
前記複数の画素形成部は、前記複数の映像信号線と前記複数の走査信号線との交差点にそれぞれ対応してマトリクス状に配置され、
各画素形成部は、対応する交差点を通過する走査信号線が選択されているときに、対応する交差点を通過する映像信号線と当該画素形成部内の画素容量とを電気的に接続するスイッチング素子を含み、
前記増幅手段は、前記複数の映像信号線と1対1で対応するように複数個設けられ、
前記欠陥検出手段は、
第1および第2の入力端子を有し、当該第1の入力端子に与えられる電圧と当該第2の入力端子に与えられる電圧とを比較する、前記複数の映像信号線と1対1で対応する複数の比較器と、
各画素形成部内の画素容量に保持された電圧を検出するときには、当該画素形成部に含まれる前記スイッチング素子によって当該画素形成部内の画素容量と電気的に接続されている映像信号線を当該映像信号線に対応する比較器の前記第1の入力端子に接続すると共に、当該映像信号線に対応する増幅手段によって増幅された信号が当該映像信号線に対応する比較器の前記第2の入力端子に与えられるように当該映像信号線に対応する増幅手段を当該映像信号線に対応する比較器の前記第2の入力端子に接続する接続回路と
を含むことを特徴とする、請求項1に記載の表示装置。 - 前記接続回路は、前記複数の映像信号線と1対1で対応し、対応する映像信号線に対応する増幅手段によって増幅された信号の伝達先を切り替える、複数の切替手段を含み、
各切替手段は、対応する映像信号線に対応する増幅手段によって増幅された信号の電圧を各画素形成部内の画素容量に保持させるときには、当該増幅された信号が当該対応する映像信号線に与えられ、各画素形成部内の画素容量に保持された電圧を検出するときには、当該増幅された信号が当該対応する映像信号線に対応する比較器の前記第2の入力端子に与えられるように、当該対応する映像信号線に対応する増幅手段によって増幅された信号の伝達先を当該対応する映像信号線と当該対応する映像信号線に対応する比較器の前記第2の入力端子との間で切り替えることを特徴とする、請求項6に記載の表示装置。 - 前記欠陥検出手段は、前記検出電荷電圧と前記増幅手段によって増幅された信号の電圧との差を示す差異電圧を出力することを特徴とする、請求項1から7までのいずれか1項に記載の表示装置。
- 外部の欠陥判別手段により所定の判別処理が行われるように、前記差異電圧を外部に出力することを特徴とする、請求項8に記載の表示装置。
- 前記差異電圧に基づく画像を表示する差異表示部を更に備えることを特徴とする、請求項8に記載の表示装置。
- 前記表示部にドライバモノリシック型液晶パネルが採用されていることを特徴とする、請求項1から10までのいずれか1項に記載の表示装置。
- 増幅手段によって増幅された信号の電圧を画素値として保持するための画素容量をそれぞれ含む複数の画素形成部からなる表示部を備え当該表示部における画素欠陥を検出するための欠陥検出手段を有する表示装置と、前記欠陥検出手段からの出力に基づいて前記表示部における画素欠陥の有無を判別する欠陥判別手段とからなる、表示装置の検査システムであって、
前記欠陥検出手段は、各画素形成部内の画素容量に保持されている電圧を検出し、当該検出された電圧である検出電荷電圧と前記増幅手段によって増幅された信号の電圧とを比較することを特徴とする検査システム。 - 前記増幅手段は、1個のみ設けられ、
前記表示部は、
前記増幅手段によって増幅された信号を前記複数の画素形成部に伝達するための複数の映像信号線と、
前記複数の映像信号線と交差し、選択的に駆動される複数の走査信号線とを含み、
前記複数の画素形成部は、前記複数の映像信号線と前記複数の走査信号線との交差点にそれぞれ対応してマトリクス状に配置され、
各画素形成部は、対応する交差点を通過する走査信号線が選択されているときに、対応する交差点を通過する映像信号線と当該画素形成部内の画素容量とを電気的に接続するスイッチング素子を含み、
前記欠陥検出手段は、
第1および第2の入力端子を有し、当該第1の入力端子に与えられる電圧と当該第2の入力端子に与えられる電圧とを比較する1個の比較器と、
各画素形成部内の画素容量に保持された電圧を検出するときには、当該画素形成部に含まれる前記スイッチング素子によって当該画素形成部内の画素容量と電気的に接続されている映像信号線を前記第1の入力端子に接続すると共に、前記増幅手段によって増幅された信号が前記第2の入力端子に与えられるように前記増幅手段を前記第2の入力端子に接続する接続回路と
を含むことを特徴とする、請求項12に記載の検査システム。 - 前記接続回路は、前記増幅手段によって増幅された信号の伝達先を切り替える、前記複数の映像信号線と1対1で対応する複数の切替手段を含み、
各切替手段は、前記増幅手段によって増幅された信号の電圧を各画素形成部内の画素容量に保持させるときには、当該増幅された信号が対応する映像信号線に与えられ、各画素形成部内の画素容量に保持された電圧を検出するときには、当該増幅された信号が前記第2の入力端子に与えられるように、前記増幅手段によって増幅された信号の伝達先を当該対応する映像信号線と前記第2の入力端子との間で切り替えることを特徴とする、請求項13に記載の検査システム。 - 前記増幅手段は、1個のみ設けられ、
前記表示部は、
前記増幅手段によって増幅された信号を前記複数の画素形成部に伝達するための複数の映像信号線と、
前記複数の映像信号線と交差し、選択的に駆動される複数の走査信号線とを含み、
前記複数の画素形成部は、前記複数の映像信号線と前記複数の走査信号線との交差点にそれぞれ対応してマトリクス状に配置され、
各画素形成部は、対応する交差点を通過する走査信号線が選択されているときに、対応する交差点を通過する映像信号線と当該画素形成部内の画素容量とを電気的に接続するスイッチング素子を含み、
前記欠陥検出手段は、
第1および第2の入力端子を有し、当該第1の入力端子に与えられる電圧と当該第2の入力端子に与えられる電圧とを比較する、前記複数の映像信号線と1対1で対応する複数の比較器と、
各画素形成部内の画素容量に保持された電圧を検出するときには、当該画素形成部に含まれる前記スイッチング素子によって当該画素形成部内の画素容量と電気的に接続されている映像信号線を当該映像信号線に対応する比較器の前記第1の入力端子に接続すると共に、前記増幅手段によって増幅された信号が当該映像信号線に対応する比較器の前記第2の入力端子に与えられるように前記増幅手段を当該映像信号線に対応する比較器の前記第2の入力端子に接続する接続回路と
を含むことを特徴とする、請求項12に記載の検査システム。 - 前記接続回路は、前記増幅手段によって増幅された信号の伝達先を切り替える、前記複数の映像信号線と1対1で対応する複数の切替手段を含み、
各切替手段は、前記増幅手段によって増幅された信号の電圧を各画素形成部内の画素容量に保持させるときには、当該増幅された信号が対応する映像信号線に与えられ、各画素形成部内の画素容量に保持された電圧を検出するときには、当該増幅された信号が当該対応する映像信号線に対応する比較器の前記第2の入力端子に与えられるように、前記増幅手段によって増幅された信号の伝達先を当該対応する映像信号線と当該対応する映像信号線に対応する比較器の前記第2の入力端子との間で切り替えることを特徴とする、請求項15に記載の検査システム。 - 前記表示部は、
前記増幅手段によって増幅された信号を前記複数の画素形成部に伝達するための複数の映像信号線と、
前記複数の映像信号線と交差し、選択的に駆動される複数の走査信号線とを含み、
前記複数の画素形成部は、前記複数の映像信号線と前記複数の走査信号線との交差点にそれぞれ対応してマトリクス状に配置され、
各画素形成部は、対応する交差点を通過する走査信号線が選択されているときに、対応する交差点を通過する映像信号線と当該画素形成部内の画素容量とを電気的に接続するスイッチング素子を含み、
前記増幅手段は、前記複数の映像信号線と1対1で対応するように複数個設けられ、
前記欠陥検出手段は、
第1および第2の入力端子を有し、当該第1の入力端子に与えられる電圧と当該第2の入力端子に与えられる電圧とを比較する、前記複数の映像信号線と1対1で対応する複数の比較器と、
各画素形成部内の画素容量に保持された電圧を検出するときには、当該画素形成部に含まれる前記スイッチング素子によって当該画素形成部内の画素容量と電気的に接続されている映像信号線を当該映像信号線に対応する比較器の前記第1の入力端子に接続すると共に、当該映像信号線に対応する増幅手段によって増幅された信号が当該映像信号線に対応する比較器の前記第2の入力端子に与えられるように当該映像信号線に対応する増幅手段を当該映像信号線に対応する比較器の前記第2の入力端子に接続する接続回路と
を含むことを特徴とする、請求項12に記載の検査システム。 - 前記接続回路は、前記複数の映像信号線と1対1で対応し、対応する映像信号線に対応する増幅手段によって増幅された信号の伝達先を切り替える、複数の切替手段を含み、
各切替手段は、対応する映像信号線に対応する増幅手段によって増幅された信号の電圧を各画素形成部内の画素容量に保持させるときには、当該増幅された信号が当該対応する映像信号線に与えられ、各画素形成部内の画素容量に保持された電圧を検出するときには、当該増幅された信号が当該対応する映像信号線に対応する比較器の前記第2の入力端子に与えられるように、当該対応する映像信号線に対応する増幅手段によって増幅された信号の伝達先を当該対応する映像信号線と当該対応する映像信号線に対応する比較器の前記第2の入力端子との間で切り替えることを特徴とする、請求項17に記載の検査システム。 - 前記表示部にドライバモノリシック型液晶パネルが採用されていることを特徴とする、請求項12から18までのいずれか1項に記載の検査システム。
- 増幅手段によって増幅された信号の電圧を画素値として保持するための画素容量をそれぞれ含む複数の画素形成部からなる表示部を備える表示装置の検査方法であって、
各画素形成部内の画素容量に保持されている電圧を検出し、当該検出された電圧である検出電荷電圧と前記増幅手段によって増幅された信号の電圧とを比較する欠陥検出ステップを含むことを特徴とする、検査方法。 - 前記欠陥検出ステップでは、前記検出電荷電圧と前記増幅手段によって増幅された信号の電圧との差を示す差異電圧が出力されることを特徴とする、請求項20に記載の検査方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005001345A JP4761773B2 (ja) | 2005-01-06 | 2005-01-06 | 表示装置およびその検査方法、ならびにその表示装置の検査システム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005001345A JP4761773B2 (ja) | 2005-01-06 | 2005-01-06 | 表示装置およびその検査方法、ならびにその表示装置の検査システム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006189608A true JP2006189608A (ja) | 2006-07-20 |
JP4761773B2 JP4761773B2 (ja) | 2011-08-31 |
Family
ID=36796889
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005001345A Expired - Fee Related JP4761773B2 (ja) | 2005-01-06 | 2005-01-06 | 表示装置およびその検査方法、ならびにその表示装置の検査システム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4761773B2 (ja) |
Citations (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5517190A (en) * | 1978-07-18 | 1980-02-06 | Mettler Instrumente Ag | Liquid crystal display and monitoring same |
JPS629393A (ja) * | 1985-07-05 | 1987-01-17 | シャープ株式会社 | ドツト・マトリクス方式表示装置 |
JPH01227193A (ja) * | 1988-03-07 | 1989-09-11 | Sharp Corp | ドットマトリックス表示装置 |
JPH055866A (ja) * | 1991-06-28 | 1993-01-14 | Sharp Corp | アクテイブマトリクス基板の検査方法 |
JPH0643490A (ja) * | 1992-03-30 | 1994-02-18 | Sony Corp | アクティブマトリックス基板の製造方法および検査方法と液晶表示装置の製造方法 |
JPH06148584A (ja) * | 1992-11-04 | 1994-05-27 | Seiko Instr Inc | 画像表示装置の検査装置と検査方法 |
JPH06250225A (ja) * | 1993-02-26 | 1994-09-09 | Canon Inc | 液晶表示装置及びその検査方法 |
JPH08122728A (ja) * | 1994-10-26 | 1996-05-17 | Sony Corp | 液晶パネルの検査方法 |
JPH0915645A (ja) * | 1995-06-26 | 1997-01-17 | Casio Comput Co Ltd | アクティブマトリクス液晶表示素子 |
JPH09203759A (ja) * | 1996-01-24 | 1997-08-05 | Sony Corp | 液晶表示装置検査方法、その装置および液晶表示装置 |
JPH09265063A (ja) * | 1996-03-27 | 1997-10-07 | Sony Corp | 液晶表示素子の検査装置および検査方法 |
JP2002174655A (ja) * | 2000-12-07 | 2002-06-21 | Seiko Epson Corp | 電気光学装置の検査方法、電気光学装置の検査用回路、電気光学装置および電子機器 |
JP2003043945A (ja) * | 2001-08-03 | 2003-02-14 | Sony Corp | 検査方法、半導体装置、及び表示装置 |
JP2003233055A (ja) * | 2002-02-13 | 2003-08-22 | Sharp Corp | アクティブマトリクス基板 |
JP2004246097A (ja) * | 2003-02-14 | 2004-09-02 | Wintest Corp | アクティブマトリクス基板の検査方法及び装置 |
-
2005
- 2005-01-06 JP JP2005001345A patent/JP4761773B2/ja not_active Expired - Fee Related
Patent Citations (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5517190A (en) * | 1978-07-18 | 1980-02-06 | Mettler Instrumente Ag | Liquid crystal display and monitoring same |
JPS629393A (ja) * | 1985-07-05 | 1987-01-17 | シャープ株式会社 | ドツト・マトリクス方式表示装置 |
JPH01227193A (ja) * | 1988-03-07 | 1989-09-11 | Sharp Corp | ドットマトリックス表示装置 |
JPH055866A (ja) * | 1991-06-28 | 1993-01-14 | Sharp Corp | アクテイブマトリクス基板の検査方法 |
JPH0643490A (ja) * | 1992-03-30 | 1994-02-18 | Sony Corp | アクティブマトリックス基板の製造方法および検査方法と液晶表示装置の製造方法 |
JPH06148584A (ja) * | 1992-11-04 | 1994-05-27 | Seiko Instr Inc | 画像表示装置の検査装置と検査方法 |
JPH06250225A (ja) * | 1993-02-26 | 1994-09-09 | Canon Inc | 液晶表示装置及びその検査方法 |
JPH08122728A (ja) * | 1994-10-26 | 1996-05-17 | Sony Corp | 液晶パネルの検査方法 |
JPH0915645A (ja) * | 1995-06-26 | 1997-01-17 | Casio Comput Co Ltd | アクティブマトリクス液晶表示素子 |
JPH09203759A (ja) * | 1996-01-24 | 1997-08-05 | Sony Corp | 液晶表示装置検査方法、その装置および液晶表示装置 |
JPH09265063A (ja) * | 1996-03-27 | 1997-10-07 | Sony Corp | 液晶表示素子の検査装置および検査方法 |
JP2002174655A (ja) * | 2000-12-07 | 2002-06-21 | Seiko Epson Corp | 電気光学装置の検査方法、電気光学装置の検査用回路、電気光学装置および電子機器 |
JP2003043945A (ja) * | 2001-08-03 | 2003-02-14 | Sony Corp | 検査方法、半導体装置、及び表示装置 |
JP2003233055A (ja) * | 2002-02-13 | 2003-08-22 | Sharp Corp | アクティブマトリクス基板 |
JP2004246097A (ja) * | 2003-02-14 | 2004-09-02 | Wintest Corp | アクティブマトリクス基板の検査方法及び装置 |
Also Published As
Publication number | Publication date |
---|---|
JP4761773B2 (ja) | 2011-08-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5994916A (en) | LCD panel test system and test method thereof | |
JP4241671B2 (ja) | 画素不良検査方法、画素不良検査プログラム及び記憶媒体 | |
KR100436197B1 (ko) | 어레이 기판의 검사 방법 | |
JP3879668B2 (ja) | 液晶表示装置とその検査方法 | |
US7518602B2 (en) | Test circuit and display device having the same | |
KR20020014985A (ko) | 어레이 기판의 검사 방법 | |
JPH055866A (ja) | アクテイブマトリクス基板の検査方法 | |
US7269051B2 (en) | Inspection method of array board and inspection equipment thereof | |
US11287710B2 (en) | Liquid crystal display device and method for inspecting pixels thereof | |
CN112445037A (zh) | 液晶设备、波长选择光开关装置以及像素检查方法 | |
JP3522662B2 (ja) | 半導体集積回路の検査装置及びその検査方法並びにその検査プログラムを記録した記憶媒体 | |
JP4044020B2 (ja) | 双方向シフトレジスタ、および、それを備えた表示装置 | |
JP4473427B2 (ja) | アレイ基板の検査方法及び該検査装置 | |
JP4761773B2 (ja) | 表示装置およびその検査方法、ならびにその表示装置の検査システム | |
JP2002318551A (ja) | アクティブマトリックス型ディスプレイの画素検査装置および画素検査方法 | |
JP2000275610A (ja) | 液晶表示装置及びその検査方法 | |
JP2021039294A (ja) | 液晶デバイス、波長選択光スイッチ装置、及び、液晶デバイスの画素検査方法 | |
JP2005242211A (ja) | アレイ基板の検査方法及び検査装置 | |
JP4432828B2 (ja) | 電気光学装置用基板及びその検査方法、並びに電気光学装置及び電子機器 | |
JP2008070702A (ja) | Tftアレイ検査方法、製造方法および検査装置 | |
JP4091537B2 (ja) | アクティブマトリクス基板の検査方法及び検査装置並びにそれに用いる検査用プログラム及び情報記録媒体 | |
JP4782956B2 (ja) | アレイ基板の検査方法 | |
JP2009025426A (ja) | 表示装置、表示パネルの検査装置および検査方法 | |
KR20050004080A (ko) | 기판 및 이를 결합한 디스플레이 디바이스 | |
JPH10104300A (ja) | Lcd基板検査装置及び方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070302 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100414 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100420 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100604 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110607 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110607 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140617 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4761773 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |