JPH10104300A

JPH10104300A - Ｌｃｄ基板検査装置及び方法

Info

Publication number: JPH10104300A
Application number: JP9136248A
Authority: JP
Inventors: Masaki Hayashi; 林　　正樹
Original assignee: Advantest Corp
Current assignee: Advantest Corp
Priority date: 1996-06-05
Filing date: 1997-05-27
Publication date: 1998-04-24

Abstract

(57)【要約】【課題】ＬＣＤ基板の各画素のオープン欠陥とショー
ト欠陥の検査におけるＳ／Ｎ比を従来に比し１０倍以上
に向上させた検査装置及び方法を提供する。【解決手段】ＬＣＤ基板１０の補助コンデンサ１５ij
の共通接地端子２２は接地し、ビデオ端子２３にドライ
バ４０からのＨ電圧を印加してＴＦＴijのゲートを開き
補助コンデンサ１５ijを最大限に充電する。次にゲート
を閉じビデオ端子に接地電位のＬ電圧を印加してデータ
線とビデオラインの浮遊容量の電荷を充分に放電させ、
続いて各画素を画像表示モードで順次選択的に駆動し各
画素の情報を読み出し、ＩＶ変換回路４３で電流電圧変
換し、サンプルホールド回路３４でサンプリングし、増
幅し、Ａ／Ｄ変換器３６でＡ／Ｄ変換し、画像処理部３
７で振幅値を比較して良否判定を行う構成とする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、プロジェクタや
リア透過型ＴＶ等に用いられる多結晶型ＴＦＴ（Thin F
ilm Transistor：薄膜トランジスタ）のＬＣＤ( Liquid
Crystal Display）基板、つまり液晶表示器における各
画素の画素欠陥を検出するＬＣＤ基板検査装置及び方法
に関する。

【０００２】

【従来の技術】初めに被測定ＤＵＴであるＬＣＤ基板に
ついて説明する。図３に多結晶型ＴＦＴのＬＣＤ基板１
０の構成図の例を示す。石英基板上に互いに平行した多
数のゲート線１９j （１９₁〜１９_m）が設けられ、こ
れらのゲート線１９と直交して多数のデータ線２０i
（２０₁〜２０_n）が平行に設けられている。これらの
ゲート線１９j とデータ線２０i との各交差点にＴＦＴ
１４ij（１４₁₁〜１４_nm）がそれぞれ設けられ、それぞ
れのＴＦＴ１４ijは、すぐ近くのゲート線１９j にゲー
トが、データ線２０i にソースが接続され、ドレインは
補助コンデンサ１５ij（１５₁₁〜１５_nm）に接続されて
いる。補助コンデンサ１５ijの他端はそれぞれ共通に接
続されて、共通接地端子２２に接続されている。つま
り、ＴＦＴ１４ijと補助コンデンサ１５ijから成る多数
の画素がマトリックス状に配置されている。この画素数
はＶＧＡ規格では 640×480＝307,200.ポイント、ＳＶ
ＧＡ規格で800×600＝480,000.ポイント、ＸＧＡ規格で
1,024×768＝786,432. ポイントであり、ＥＷＳ仕様で
は更に、1,280×1,024＝1,310,720.ポイントと非常に多
くの画素が配列されている。

【０００３】ゲート線１９₁〜１９_mは行選択シフトレ
ジスタ１１の各シフト段に順次接続され、データ線２０
₁〜２０_nは列選択スイッチ１３i （１３₁〜１３_n）
を通じてビデオライン２１に順次接続されている。薄膜
トランジスタの構成から成る列選択スイッチ１３₁〜１
３_nのゲートは、それぞれ列選択シフトレジスタ１２の
ｎ個のシフト段の対応するものに順次接続されている。
画素数が非常に多いときは、高速性を保つためにビデオ
ライン２１及び列選択シフトレジスタ１２が複数列を有
しているものもある。例えば、ビデオライン２１は２〜
６列、多いものでは２４列もあり、列選択シフトレジス
タ１２は２〜４列を有し交互に動作するようにしている
ものもある。

【０００４】行選択シフトレジスタ１１は、垂直起動信
号がＤＹ端子に与えられ、ＣＬＹ端子に垂直動作クロッ
クが与えられると水平周期毎に行選択シフトレジスタ１
１はそのシフト段に順次高レベルを出力する。つまり、
ゲート線１９₁〜１９_mに対して順次高レベルを出力す
る。同様にして列選択シフトレジスタ１２には、水平起
動信号がＤＹ端子に与えられ、水平動作クロックがＣＬ
Ｘ端子に与えられると画素周期毎に列選択シフトレジス
タ１２のシフト段が順次高レベルとなって列選択スイッ
チ１３₁〜１３_nのゲートに順次高レベルが与えられ
る。

【０００５】従って、例えばゲート線１９₁が高レベル
の間において列選択スイッチ１３₁のゲートが高レベル
になるとＴＦＴ１４₁₁がオンになり、ビデオライン２１
の映像信号が列選択スイッチ１３₁を通じ、更にＴＦＴ
１４₁₁を通じて補助コンデンサ１５₁₁にその映像入力の
レベルに応じた電荷が充電される。このゲート線１９ ₁
が高レベルの間に列選択スイッチ１３₁〜１３_nが順次
オンとなるため、ＴＦＴ１４₁₁〜１４_1nが順次オンとな
ってそれぞれビデオライン２１よりのその時の映像信号
レベルに応じて対応する補助コンデンサ１５₁₁〜１５_1n
に対する電荷の充電がなされる。その後ゲート線１９₂
が高レベルになり、そのゲート線の画素に対する走査が
行われる。以下、同様にした全体のＴＦＴのマトリック
ス、つまり各画素電極に対する走査が行われることにな
る。

【０００６】これらのＬＣＤ基板１０の不良には線欠陥
と画素欠陥とがある。線欠陥とは断線の有無であるか
ら、その検査は導通、非導通の検査であり容易である。
画素欠陥にはオープン不良とショート不良とがある。こ
の画素欠陥の検査について、従来からいくつかの提案が
なされている。例えば、本出願人が先に出願した特開平
５−１５８０５６によると、各画素の補助コンデンサ１
５ijが共通に接続されている共通接地端子２２に矩形波
信号を印加し、ＬＣＤ基板１０のビデオライン２１に出
力される信号の各画素に対応した振幅値を検出し、その
振幅値によって各画素の欠陥を検出し、良否判定を行う
ものである。

【０００７】図５に従来の検査装置の例を示す。ＬＣＤ
基板１０は図３のＬＣＤ基板１０であり、これの画素欠
陥を検査する装置である。走査タイミング発生部３０か
らの垂直起動信号をＤＹ端子に、垂直動作クロックをＣ
ＬＹ端子に、水平起動信号をＤＸ端子に、水平動作クロ
ックをＣＬＸ端子に与えて、いわゆる画像表示モードで
各画素を順次選択する。検査信号発生部３１からは各画
素の選択周期の中間部分において矩形波の検査信号をＬ
ＣＤ基板１０の補助コンデンサ１５ijの共通接地端子２
２に与える。

【０００８】選択された画素が正常であればこれと対応
した出力波形がビデオライン２１に現れるが、例えばそ
の選択された画素の補助コンデンサ１５ijがショートさ
れていると著しく高いレベルがビデオ端子２３に現れ、
逆にその画素のＴＦＴ１４ijがオープンであるとビデオ
端子２３のレベルが低いものとなる。ビデオ端子２３と
共通電位点との間に高速スイッチ３２が接続され、各画
素選択期間の初めと終わりとに高速スイッチ３２がオン
とされてビデオ端子２３に接続する部分の浮遊容量に蓄
積された電荷を放電させる。

【０００９】ビデオ端子２３の出力波形はインピーダン
ス変換器３３により高インピーダンス入力から低インピ
ーダンス出力に変換されてサンプルホールド回路３４に
供給され、各検査信号の終わり近くでサンプル保持され
る。その出力は増幅器３５で増幅された後、Ａ／Ｄ変換
器３６でデジタル信号に変換されて画像処理部３７に供
給される。画像処理部３７では隣接画素間におけるその
入力レベル、つまりビデオ端子２３から出力された信号
のレベルを相対的に比較してこれらレベルから画像欠陥
の有無を調べる。

【００１０】

【発明が解決しようとする課題】これら従来の検査手段
は、ショート不良については出力する信号が異常に大き
くなるので容易に判別できていたが、オープン不良の判
定についてはＳ／Ｎ比（信号対雑音比）が悪くて、判定
精度がよくなかった。その理由は、各画素の補助コンデ
ンサ１５ijの容量に比してデータ線２０i 及びビデオラ
イン２１での浮遊容量が大きく、浮遊容量の電荷による
影響が大きいことによる。

【００１１】図３において１画素がオン状態時の等価回
路を図４に示す。図３と対応する部分には同一符号を付
す。Ｒ８は列選択スイッチ１３i のオン抵抗でその値は
１０ＫΩ程度であり、Ｒ９はＴＦＴ１４ijのオン抵抗で
１ＭΩ程度である。そして補助コンデンサ１５の容量値
は０．１ｐＦ程度であるのに対して、浮遊容量はＬＣＤ
基板の大きさにもよるが一般的にデータ線の浮遊容量１
６は５ｐＦ程度で、ビデオラインの浮遊容量１７は１０
ｐＦ程度もある。つまり補助コンデンサ１５ijと浮遊容
量との容量比は、１／１００以下と補助コンデンサ１５
ijの容量は非常に小さい。従って、共通接地端子２２か
ら矩形波信号を印加して補助コンデンサ１５ijのオープ
ン不良を検出しようとしても、浮遊容量の影響でその正
常時と異常時の出力信号の振幅値の間は微少な差しか生
ぜず、良否判定を的確に行うことが困難であった。

【００１２】この発明はＬＣＤ基板１０の検査におい
て、それぞれの補助コンデンサ１５ijに最大規定値近く
の電圧を与えて最大電荷を充電させ、データ線の浮遊容
量１６およびビデオラインの浮遊容量１７の電荷を零近
くまで放電させ、Ｓ／Ｎ比を従来の装置より１０倍以上
に向上させて各画素のオープン、ショートの検査を行わ
せるものである。

【００１３】

【課題を解決するための手段】上記目的を達成するため
に、この発明は、液晶を封入する前の状態に於いて、Ｌ
ＣＤ基板１０の補助コンデンサ１５ijの共通接地端子２
２は接地し、初めにビデオ端子２３に規定値上限に近い
Ｈ電圧を与えてＴＦＴijのゲートを開き補助コンデンサ
１５ijを最大限に充電する。いわゆる書き込みを行う。
続いてＴＦＴijのゲートをオフにした状態で共通接地電
位のＬ電圧をビデオ端子２３に与え、列選択スイッチを
オンにしてデータ線２０i をオンにし、データ線２０i
の浮遊容量１６とビデオライン２１の浮遊容量１７の電
荷を充分に放電させる。その後に再度ゲートをオンさ
せ、各画素を順次選択的に駆動させ、補助コンデンサ１
５ijの電荷情報を読み出し、従来のようにサンプルホー
ルド回路３４等を経て画像処理装置で画像欠陥有無を調
べるものである。

【００１４】これを実現するために、走査タイミング発
生部３９からの信号で基準電圧であるＨ電圧もしくはＬ
電圧を出力するドライバと、このＨ電圧及びＬ電圧をリ
アルタイムにＬＣＤ基板１０のビデオ端子２３に供給し
た後、ビデオ端子２３からの出力信号を読みとりサンプ
ルホールド回路３４に出力するＩＶ変換回路とを設け
る。

【００１５】ドライバは入力信号を受けてリアルタイム
に設定したＨ電圧もしくは共通接地電位のＬ電圧を出力
できる物であればよい。つまり、Ｈ電圧とＬ電圧を高速
に切り換えるものでよい。

【００１６】ＩＶ変換回路の初段はオペアンプの差動増
幅器の特性を用いると実現できる。入力インピーダンス
は無限大であり、２つの入力端子間がイマジナルショー
ト（仮想短絡）だからである。従って、１の入力端子に
基準のＨ電圧またはＬ電圧を与えると他の端子電圧はリ
アルタイムにその電圧に追従する。その追従した電圧を
ビデオ端子に供給する。また、ビデオ端子からの出力信
号はその差動増幅器と次段の差動増幅器とでもって電流
電圧変換させるとよい。

【００１７】

【発明の実施の形態】第１の発明は基本発明の構成であ
る。従来の検査装置に加えて、走査タイミング発生器か
らの信号でＨ電圧とＬ電圧とをリアルタイムに出力する
ドライバと、ＬＣＤ基板のビデオ端子にドライバからの
上記Ｈ電圧やＬ電圧をリアルタイムに供給し、またビデ
オ端子からの映像信号を電流電圧変換してサンプルホー
ルド回路に出力するＩＶ変換回路とを設けた構成であ
る。ここで、走査タイミング発生器は、ＣＰＵを備えた
制御部も兼ねて、全ての測定タイミングを発生させるも
のとする。この制御部は別途設けてもよい。

【００１８】第２の発明は、第１の発明に用いるドライ
バの最も適切な構成である。ドライバはトランジスタス
イッチ回路や双安定回路などで構成することもできる
が、最も高速にリアルタイムに切り換えるには演算増幅
器を用いるものが最も適切である。

【００１９】第３の発明は、第１の発明に用いるＩＶ変
換回路の最も適切な構成である。少なくとも２つの差動
増幅器を用いてその特性を活用する。それぞれの差動増
幅器の正相入力端子にはドライバからの基準電圧が入力
される。初段の差動増幅器の逆相入力端子はＬＣＤ基板
のビデオ端子に接続され、基準電圧であるＨ電圧及びＬ
電圧を供給して補助コンデンサに電荷を充電した後に浮
遊容量の電荷を放電させる。その後にビデオ端子からの
出力信号を取り出して増幅し電流電圧変換してサンプル
ホールド回路に出力する。

【００２０】第４の発明は、ＬＣＤ基板がＥＷＳ規格の
ように画素数が非常に多いＬＣＤ基板でビデオ端子が複
数個ある場合の構成である。つまり、各ビデオ端子に対
応してそれぞれＩＶ変換回路を設け、各ＩＶ変換回路は
ドライバから基準電圧を受けて、それぞれの出力信号を
アナログマルチプレクサを介してサンプルホールド回路
に出力する構成である。以下実施例について説明する。

【００２１】

【実施例】図１に本発明の一実施例の構成図を、図２に
そのタイミングチャートの実施例を示す。図１は、ビデ
オ端子２３が１つの場合と複数の場合とを兼ね示してい
る。つまり、１つの場合にはＩＶ変換回路４３が１つで
よく、アナログマルチプレクサ４７が不要であるが、複
数の場合にはそれぞれのビデオ端子２３ｉ（ｉ＝１〜
ｐ）に対応してＩＶ変換回路４３が設けられ、アナログ
マルチプレクサ４７を介してサンプルホールド回路３４
に出力している。

【００２２】ＬＣＤ基板１０の共通接地端子２２は接地
されている。ドライバ４０は走査タイミング発生部３９
からの信号で、基準電圧であるＨ電圧とＬ電圧とを切り
換えている。Ｈ電圧は例えば１２Ｖとし、Ｌ電圧は共通
接地電位とする。リアルタイムで切り換えるために演算
増幅器４１を用いる。この出力電圧をそれぞれのＩＶ変
換回路４３に供給している。

【００２３】ＩＶ変換回路４３は２つの差動増幅器４４
及び４５で構成され、それぞれの正相入力端子には抵抗
Ｒ１もしくはＲ５を介してＨ電圧あるいはＬ電圧が供給
されている。初段の差動増幅器の逆相入力端子ａはビデ
オ端子２３と、並びに抵抗Ｒ２を介してその出力端子ｂ
に接続されている。図１に示しているように、ａ点とｂ
点間の帰還抵抗はＲ３に平行してＲ２をスイッチＳＷを
介して並列接続している。これは必要に応じて帰還抵抗
値を変え、差動増幅器４４系統の安定化の高速性と高増
幅度とに切り換えるためである。つまり、帰還抵抗値が
小さいほど安定化は速やかになり、帰還抵抗値が大きい
ほど増幅度は高くなる。

【００２４】そこで抵抗Ｒ２を１ＫΩ程度に、Ｒ３を４
０ＫΩ程度にし、Ｈ電圧及びＬ電圧をＬＣＤ基板１０に
供給するときにはスイッチＳＷをオンにして帰還抵抗を
１ＫΩと小さくし書き込みクロック速度を早くする。信
号を読み出すときはスイッチＳＷをオフにして４０ＫΩ
と大きくし、読み込みクロック速度を遅くし、高増幅度
を得ると共に後段の信号処理系のスピード、特にＡ／Ｄ
変換速度とマッチングをとる。２段目の差動増幅器４５
は初段からの信号を差動増幅するものであり、その出力
信号をサンプルホールド回路３４に供給する。

【００２５】この実施例では最適の構成例として差動増
幅器の入力特性を利用して実現したが、これ以外にも切
り換えスイッチを用いた構成法もある。つまり、Ｈ電圧
あるいはＬ電圧をＬＣＤ基板１０のビデオ端子２３に供
給するときにはドライバ４０に直接接続し、ビデオ端子
２３からの電荷情報を読み出しときにはスイッチで切り
換えてＩＶ変換回路に出力する構成である。

【００２６】図２は図１の実施例の動作のタイミングチ
ャートの実施例である。（Ａ）は１行選択している期間
の列選択の期間を示す。つまり、書き込み期間とビデオ
ライン２１及びデータ線２０i の浮遊容量の電荷消却期
間と読み出し期間とである。（Ｂ）はビデオ端子２３に
印加するＨ電圧及びＬ電圧であり、書き込み期間に例え
ば１２Ｖを、他の期間には共通接地電位の０Ｖを与えて
いる。（Ｃ）はゲート線１９j をオフにするゲート制御
であり、電荷消却期間、いわゆるクリア期間のみオフに
する。図３の回路図ではゲート制御端子からゲート１８
j を閉じる信号を与えるとよい。ゲート１８j が無い場
合には全てのゲート線１９j をオフにするとよい。

【００２７】（Ｄ）は列選択シフトレジスタ１２へのシ
フト開始信号ＤＸであり、各期間の当初にＤＸ端子に与
える。（Ｅ）は列選択シフトレジスタ１２へのシフトク
ロック信号ＣＬＸである。書き込み期間やクリア期間は
信号処理でのＡ／Ｄ変換は行わないので規定動作周波数
で駆動する。読み出し期間ではＡ／Ｄ変換を行い信号処
理速度が遅くなるのでクロック信号は規定動作周波数の
１／Ｎに遅くする。つまり周期をＮ倍にする。（Ｆ）は
初段差動増幅器４４の帰還抵抗のスイッチＳＷの切り換
え信号である。書き込み期間と電荷消却期間はオンにし
て帰還抵抗を１ＫΩとし、系の安定化時間を速くする。
読み出し期間はオフにして４０ＫΩとし、高増幅度を得
る。読み出し期間を１／Ｎ程度にする理由は画素の放電
を充分セットリングさせるためである。

【００２８】このタイミングチャート例では、１行選択
期間に３回列選択動作をさせるようにしたが、これに限
るものではない。数行単位で電荷の書き込み、浮遊容量
のクリア、電荷情報の読み出しを行ってもよい。

【００２９】図６は本発明によるＬＣＤ基板検査方法を
示すフローチャートである。先ず、ＬＣＤ基板の補助コ
ンデンサ１５ijの共通接地端子を接地する（ステップ１
００）。次に、ビデオ端子２３にドライバからＨ電圧を
印加する（ステップ１１０）。次に、ＴＦＴijのゲート
を開き補助コンデンサ１５ijを充電する（ステップ１２
０）。次に、ＴＦＴijのゲートを閉じる（ステップ１３
０）。次に、ビデオ端子２３に接地電位のＬ電圧を印加
してデータ線とビデオラインの浮遊容量の電荷を充分に
放電させる（ステップ１４０）。次に、各画素を画像表
示モードで順次選択的に駆動し各画素に対応した補助コ
ンデンサ１５ijの情報を読み出し、ＩＶ変換回路で電流
電圧変換して読み出す（ステップ１５０）。次に、この
ＩＶ変換回路の出力電圧をサンプリングホールド回路で
サンプリングする（ステップ１６０）。次に、このサン
プリングホールド回路した電圧をＡ／Ｄ変換器でＡ／Ｄ
変換する（ステップ１７０）。次に、画像処理部で振幅
値を比較して良否判定を行う（ステップ１８０）。この
ようにＬＣＤ基板検査方法を構成する。

【００３０】

【発明の効果】以上詳細に説明したように、この発明
は、ＬＣＤ基板１０の各画素の補助コンデンサ１５ijに
充分な電荷を充電し、データ線２０i の浮遊容量１６及
びビデオライン２１の浮遊容量１７をほぼ完全に放電し
た後に各画素の電荷情報を順次読み出し画像処理ができ
るようになった。従って、各画素のショート欠陥はも
とより、オープン欠陥も正確に判定することができるよ
うになった。つまり、Ｓ／Ｎ比が従来より１５倍も良く
なり誤判定が無くなった。

【００３１】タイミングの取り方が容易になった。従
来の共通接地端子２２から矩形波信号を与えてビデオ端
子２３からその信号を取り出す装置では、ビデオライン
２１の浮遊容量の電荷を放出させるのに微妙なタイミン
グ調整が必要であったが、この発明では各期間の時間を
決めるだけでよい。操作が容易になった。ＬＣＤ基板
１０の通常の使用方法で各画素に充分の電荷を充電させ
る検査方式であるので理解も容易である。

【００３２】以上のように、ＬＣＤ基板１０の検査が容
易に、正確に、高速に行えるようになったので、実用に
対してその技術的効果は大である。

【図面の簡単な説明】

【図１】本発明の一実施例の構成図である。

【図２】図１の実施例のタイミングチャートである。

【図３】ＬＣＤ基板の構成図である。

【図４】ＬＣＤ基板での１画素がオン状態時の等価回路
図である。

【図５】従来の検査装置の構成例図である。

【図６】本発明によるＬＣＤ基板検査方法を示すフロー
チャートである。

【符号の説明】

１０ＬＣＤ基板１１行選択シフトレジスタ１２列選択シフトレジスタ１３、１３i 列選択スイッチ１４、１４ij ＴＦＴ１５、１５ij 補助コンデンサ１６データ線の浮遊容量１７ビデオラインの浮遊容量１８ｊゲート１９、１９j ゲート線２０、２０i データ線２１ビデオライン２２共通接地端子２３ビデオ端子３０走査タイミング発生部３１検査信号発生部３２高速スイッチ３３インピーダンス変換器３４サンプルホールド回路３５増幅器３６Ａ／Ｄ変換器３７画像処理部３９走査タイミング発生部４０ドライバ４１演算増幅器４２Ｈ電圧入力端子４３ＩＶ変換回路４４、４５差動増幅器

Claims

【特許請求の範囲】

【請求項１】被測定ＬＣＤ基板（１０）の各画素のＴ
ＦＴ（１４_ij）を走査タイミング発生部（３９）からの
画像表示モードで選択的に駆動させ、上記ＬＣＤ基板
（１０）のビデオ端子（２３）からの出力信号をサンプ
ルホールド回路（３４）でサンプリングし、上記サンプ
ルホールド回路（３４）の出力信号を増幅器（３５）で
増幅し、Ａ／Ｄ変換器（３６）でＡ／Ｄ変換し、画像処
理部（３７）で画素欠陥を検出する検査装置において、上記走査タイミング発生器（３９）からの信号でＨ電圧
もしくはＬ電圧をＩＶ変換回路（４３）に出力するドラ
イバ（４０）と、上記ドライバ（４０）からのＨ電圧もしくはＬ電圧をＬ
ＣＤ基板（１０）のビデオ端子（２３）に供給し、ビデ
オ端子（２３）からの映像信号を電流電圧変換してその
出力信号をサンプルホールド回路（３４）に出力するＩ
Ｖ変換回路（４３）と、を具備することを特徴とするＬＣＤ基板検査装置。
【請求項２】請求項１記載のドライバ（４０）はＨ電
圧もしくはＬ電圧を切り換えて出力する演算増幅器（４
１）で構成されていることを特徴とするＬＣＤ基板検査
装置。
【請求項３】請求項１又は２記載のＩＶ変換回路（４
３）は少なくとも２つの差動増幅器が用いられ、共にド
ライバ（４０）からのＨ電圧もしくはＬ電圧を基準電圧
として抵抗を介して正相入力端子に入力され、初段の作
動増幅器（４４）の逆相入力端子はＬＣＤ基板（１０）
のビデオ端子（２３）と並びに抵抗を介して出力端子と
に接続された逆相増幅器であり、第２段の作動増幅器
（４５）の逆相入力端子は初段の作動増幅器（４４）の
出力端子と自己の出力端子とにそれぞれ抵抗を介して接
続された差動増幅器で構成されたことを特徴とするＬＣ
Ｄ基板検査装置。
【請求項４】ＬＣＤ基板（１０）のビデオ端子（２
３）が複数のときは、それぞれのビデオ端子（２３）に
個々のＩＶ変換回路（４３）が設けられ、個々のＩＶ変
換回路（４３）の出力信号をアナログマルチプレクサ
（４７）で選択してサンプルホールド回路（３４）に出
力する構成であることを特徴とする請求項１、２又は３
記載のＬＣＤ基板検査装置。
【請求項５】被測定ＬＣＤ基板（１０）の各画素のＴ
ＦＴ（１４_ij）を走査タイミング発生部からの画像表示
モードで選択的に駆動させ、上記ＬＣＤ基板（１０）の
ビデオ端子（２３）からの出力信号で画素欠陥を検出す
る検査方法において、上記ＬＣＤ基板の補助コンデンサ（１５ij）の共通接地
端子を接地し（ステップ１００）、上記ビデオ端子（２
３）にドライバから高電圧のＨ電圧を印加し（ステップ
１１０）、ＴＦＴ（１４ij）のゲートを開き上記補助コ
ンデンサ（１５ij）を充電し（ステップ１２０）、上記
ＴＦＴ（１４ij）のゲートを閉じ（ステップ１３０）、
上記ビデオ端子（２３）に接地電位のＬ電圧を印加して
浮遊容量の電荷を放電させ（ステップ１４０）、画像表
示モードにして上記補助コンデンサ（１５ij）の情報を
ＩＶ変換回路で電流電圧変換して読み出し（ステップ１
５０）、上記ＩＶ変換回路の出力電圧をサンプリングホ
ールド回路でサンプリングし（ステップ１６０）、上記
サンプリングホールドした電圧をＡ／Ｄ変換器でＡ／Ｄ
変換し（ステップ１７０）、画像処理部で振幅値を比較
して良否判定を行う（ステップ１８０）上記を特徴とするＬＣＤ基板検査方法。