JP2006148805A - 論理回路 - Google Patents
論理回路 Download PDFInfo
- Publication number
- JP2006148805A JP2006148805A JP2004339340A JP2004339340A JP2006148805A JP 2006148805 A JP2006148805 A JP 2006148805A JP 2004339340 A JP2004339340 A JP 2004339340A JP 2004339340 A JP2004339340 A JP 2004339340A JP 2006148805 A JP2006148805 A JP 2006148805A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- input
- common node
- transistors
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
- H03K19/21—EXCLUSIVE-OR circuits, i.e. giving output if input signal exists at only one input; COINCIDENCE circuits, i.e. giving output only if all input signals are identical
- H03K19/215—EXCLUSIVE-OR circuits, i.e. giving output if input signal exists at only one input; COINCIDENCE circuits, i.e. giving output only if all input signals are identical using field-effect transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/003—Modifications for increasing the reliability for protection
- H03K19/00323—Delay compensation
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
Abstract
伝播遅延時間の短縮を図り高速化に対応可能とした論理回路の提供。
【解決手段】
論理信号をそれぞれ入力とする第1及び第2の入力端子A、Bを有し、ソースがそれぞれに対応する第1及び第2の入力端子A、Bに接続され、ゲートが、第2及び第1の入力端子B、Aに交差接続された第1及び第2のMOSトランジスタNM1、NM2を備え、第1及び第2のMOSトランジスタNM1、NM2のドレインが共通接続され、第1の電源VDDと、第1及び第2のMOSトランジスタNM1、NM2のドレインの共通ノードN1との間に接続され、リセット信号/RESETをゲートに受けリセット時に導通するMOSトランジスタPM1を備え、さらに共通ノードN1を入力端に接続してなるインバータINVを備えている。
【選択図】
図2
Description
・2入力排他的論理和回路の一方の入力である信号φ1の変化、
・2入力排他的論理和回路の他方の入力RDの変化、
・2入力排他的論理和回路の両方の入力φ1とRDがともに変化、
のそれぞれの場合で、伝播遅延時間が異なり、このため、スキューが発生する。
NM1〜NM7、NM11、NM12 nMOSトランジスタ
INV インバータ
Claims (16)
- 論理信号をそれぞれ入力とする複数の入力端子を有し、第1の信号端子がそれぞれ対応する前記入力端子に接続され、制御端子が、前記第1の信号端子が接続されている前記入力端子とは別の前記入力端子に接続された複数のトランジスタを備えている、ことを特徴とする論理回路。
- 前記複数のトランジスタの各トランジスタの第2の信号端子は、直接に又は別のトランジスタを介して一のノード(「共通ノード」という)に接続され、
前記共通ノードは、制御端子に入力される信号に基づきオン・オフ制御されるスイッチを介して第1の電源に接続され、
入力端が前記共通ノードに接続され、出力端が出力端子に接続されてなる、正転又は反転回路を備えている、ことを特徴とする請求項1記載の論理回路。 - 前記複数のトランジスタの第2の信号端子が、直接に又は別のトランジスタを介して一のノード(「共通ノード」という)に接続され、
前記第1の電源と前記共通ノード間に直列形態に接続され、前記複数の入力端子からの信号をそれぞれ制御端子に入力し、オン・オフ制御される第1群のスイッチを含む、ことを特徴とする請求項1記載の論理回路。 - 前記出力端子と第2の電源間に直列形態に接続され、前記複数の入力端子からの信号をそれぞれ制御端子に入力し、前記第1群のスイッチとは相補にオン・オフ制御される第2群のスイッチを含む、ことを特徴とする請求項3記載の論理回路。
- 前記正転又は反転回路の電源側と、前記第1の電源間に、並列に接続され、前記複数の入力端子からの信号をそれぞれ制御端子に入力し、オン・オフ制御される第3群のスイッチを含む、ことを特徴とする請求項3又は4記載の論理回路。
- 前記複数のトランジスタの第2の信号端子が一のノード(「共通ノード」という)に接続され、
前記共通ノードは、制御端子に入力されるリセット信号が活性状態のときオンとされ、非活性状態のときオフに制御されるスイッチを介して第1の電源に接続され、
入力端が前記共通ノードに接続され、出力端が出力端子に接続されてなる、正転又は反転回路を備えている、ことを特徴とする請求項1記載の論理回路。 - 前記複数のトランジスタの各トランジスタの第2の信号端子は、別のトランジスタを介して一のノード(「共通ノード」という)に接続され、前記別のトランジスタの制御端子は、前記別のトランジスタに対応する前記各トランジスタの第1の信号端子が接続されている入力端子とは異なる入力端子に接続され、
前記第1の電源と前記共通ノード間に直列形態に接続され、リセット信号を制御端子に入力とし、オン・オフ制御されるスイッチを含み、
第1の電源と第2の電源間に直列に接続された2つの相補トランジスタの制御端子には、それぞれ、前記共通ノードと前記リセット信号の相補を入力する端子に接続され、
前記2つの相補トランジスタの接続点と第1電源間に直列形態に接続され、前記複数の入力端子からの信号を制御端子に入力としオン・オフ制御される複数のスイッチを含む、、ことを特徴とする請求項1記載の論理回路。 - ドレインが共通接続されてなる第1及び第2のMOSトランジスタを有し、
前記第1及び第2のMOSトランジスタの各MOSトランジスタのソースはそれぞれ対応する入力端子に接続され、ゲートは、前記各MOSトランジスタのソースが接続される入力端子とは別の入力端子に接続されてなる、ことを特徴とする論理回路。 - 論理信号をそれぞれ入力とする第1及び第2の入力端子と、
ソースがそれぞれに対応する前記第1及び第2の入力端子に接続され、ゲートが、前記第2及び第1の入力端子に交差接続され、ドレインが一のノード(「共通ノード」という)に共通接続された第1及び第2のMOSトランジスタと、
第1の電源と前記共通ノードとの間に直列形態に接続され、ゲートが前記第1及び第2の入力端子にそれぞれ接続された第3及び第4のMOSトランジスタと、
前記共通ノードに入力端が接続されたインバータと、
前記インバータの電源と前記第1電源間に並列に接続され、ゲートが前記第1及び第2の入力端子にそれぞれ接続された第5及び第6のMOSトランジスタと、
を備えている、ことを特徴とする論理回路。 - 前記第3及び第4のMOSトランジスタと前記第5及び第6のMOSトランジスタは、前記第1及び第2のMOSトランジスタと逆導電型である、ことを特徴とする請求項9記載の論理回路。
- 前記インバータの出力端と第2の電源間に直列形態に接続され、ゲートが前記第1及び第2の入力端子にそれぞれ接続された第7及び第8のMOSトランジスタをさらに備え、前記第1及び第2の入力端子の信号がともに予め定められた論理値のとき、前記第7及び第8のMOSトランジスタがオンし前記出力端子を前記第2の電源に対応する論理レベルとする、ことを特徴とする請求項9記載の論理回路。
- 論理信号をそれぞれ入力とする第1及び第2の入力端子と、
ソースがそれぞれに対応する前記第1及び第2の入力端子に接続され、ゲートが前記第2及び第1の入力端子に交差接続され、ドレインが一のノード(「共通ノード」という)に共通接続された第1及び第2のMOSトランジスタと、
第1の電源と前記共通ノードとの間に接続され、活性状態のリセット信号を制御端子に受けて導通する第3のMOSトランジスタと、
前記共通ノードを入力端に接続してなる反転回路と、
を備えている、ことを特徴とする論理回路。 - 前記第3のMOSトランジスタは、前記第1及び第2のMOSトランジスタと逆導電型である、ことを特徴とする請求項12記載の論理回路。
- 論理信号をそれぞれ入力とする第1乃至第3の入力端子と、
ソースがそれぞれに対応する前記第1乃至第3の入力端子に接続され、ゲートが、それぞれ前記第3、第3、第2の入力端子にそれぞれ接続された第1乃至第3のMOSトランジスタと、
ソースがそれぞれ前記第1乃至第3のMOSトランジスタのドレインに接続され、ゲートがそれぞれ前記第2、第1、第1の入力端子に接続され、ドレインが一のノード(「共通ノード」という)に共通接続された第4乃至第6のMOSトランジスタと、
第1の電源と前記共通ノードとの間に接続され、リセット端子にゲートが接続された第7のMOSトランジスタと、
前記共通ノードにゲートが接続され、ソースが前記第1の電源に接続された第8のMOSトランジスタと、
ソースが第2の電源に接続され、ドレインが前記第8のMOSトランジスタのドレインに接続され、ゲートに、前記リセット端子に印加される信号の相補信号を入力する第9のMOSトランジスタと、
前記第8及び第9のMOSトランジスタのドレインの接続点と前記第1の電源間に直列に接続され、ゲートが第1乃至第3の入力端子にそれぞれ接続された第10乃至第12のMOSトランジスタと、
前記第8及び第9のMOSトランジスタのドレインの接続点に入力端が接続されたインバータと、
を備えている、ことを特徴とする論理回路。 - 前記第7、第8、第10乃至第12のMOSトランジスタは、前記第1乃至第6、第9のMOSトランジスタと逆導電型である、ことを特徴とする請求項14記載の論理回路。
- 請求項1乃至6、請求項9乃至13のいずれか一に記載の論理回路を、排他的論理和回路として備えている、ことを特徴とするECC回路。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004339340A JP4587788B2 (ja) | 2004-11-24 | 2004-11-24 | 論理回路 |
US11/285,285 US7560955B2 (en) | 2004-11-24 | 2005-11-23 | Logic circuit |
CN200510125200.0A CN1783718A (zh) | 2004-11-24 | 2005-11-24 | 逻辑电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004339340A JP4587788B2 (ja) | 2004-11-24 | 2004-11-24 | 論理回路 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010184242A Division JP2010259121A (ja) | 2010-08-19 | 2010-08-19 | 論理回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006148805A true JP2006148805A (ja) | 2006-06-08 |
JP4587788B2 JP4587788B2 (ja) | 2010-11-24 |
Family
ID=36460376
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004339340A Expired - Fee Related JP4587788B2 (ja) | 2004-11-24 | 2004-11-24 | 論理回路 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7560955B2 (ja) |
JP (1) | JP4587788B2 (ja) |
CN (1) | CN1783718A (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010259121A (ja) * | 2010-08-19 | 2010-11-11 | Renesas Electronics Corp | 論理回路 |
US9104214B2 (en) | 2012-08-06 | 2015-08-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Voltage providing circuit |
CN112910458B (zh) * | 2019-12-03 | 2024-05-17 | 华润微集成电路(无锡)有限公司 | 一种计数电路及其迟滞电压产生方法 |
CN112269332B (zh) * | 2020-09-29 | 2021-10-22 | 宇龙计算机通信科技(深圳)有限公司 | 微控制器***电路和电子设备 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5746536A (en) * | 1980-09-04 | 1982-03-17 | Matsushita Electric Ind Co Ltd | Gate circuit |
JPS5838033A (ja) * | 1981-08-28 | 1983-03-05 | Toshiba Corp | 排他的論理和回路 |
JPS58215827A (ja) * | 1982-06-09 | 1983-12-15 | Toshiba Corp | 論理回路 |
JPH06224745A (ja) * | 1993-01-22 | 1994-08-12 | Oki Electric Ind Co Ltd | 排他的論理和回路及び排他的否定論理和回路 |
JPH09135163A (ja) * | 1995-11-08 | 1997-05-20 | Nippon Telegr & Teleph Corp <Ntt> | 論理回路 |
JPH10303737A (ja) * | 1997-04-23 | 1998-11-13 | Mitsubishi Electric Corp | 3入力排他的否定論理和回路 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60206222A (ja) | 1984-03-29 | 1985-10-17 | Toshiba Corp | 排他的論理和回路 |
JPH023144A (ja) | 1988-06-15 | 1990-01-08 | Nec Ic Microcomput Syst Ltd | 半導体メモリ |
KR950006352B1 (ko) | 1992-12-31 | 1995-06-14 | 삼성전자주식회사 | 정류성 전송 게이트와 그 응용회로 |
US5523707A (en) | 1995-06-30 | 1996-06-04 | International Business Machines Corporation | Fast, low power exclusive or circuit |
JP2001168707A (ja) | 1999-12-03 | 2001-06-22 | Sony Corp | 論理回路およびそれを用いた全加算器 |
US6724225B2 (en) * | 2001-06-07 | 2004-04-20 | Ibm Corporation | Logic circuit for true and complement signal generator |
US7176746B1 (en) * | 2001-09-27 | 2007-02-13 | Piconetics, Inc. | Low power charge pump method and apparatus |
JP3928937B2 (ja) * | 2002-05-24 | 2007-06-13 | シャープ株式会社 | 半導体集積回路 |
-
2004
- 2004-11-24 JP JP2004339340A patent/JP4587788B2/ja not_active Expired - Fee Related
-
2005
- 2005-11-23 US US11/285,285 patent/US7560955B2/en not_active Expired - Fee Related
- 2005-11-24 CN CN200510125200.0A patent/CN1783718A/zh active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5746536A (en) * | 1980-09-04 | 1982-03-17 | Matsushita Electric Ind Co Ltd | Gate circuit |
JPS5838033A (ja) * | 1981-08-28 | 1983-03-05 | Toshiba Corp | 排他的論理和回路 |
JPS58215827A (ja) * | 1982-06-09 | 1983-12-15 | Toshiba Corp | 論理回路 |
JPH06224745A (ja) * | 1993-01-22 | 1994-08-12 | Oki Electric Ind Co Ltd | 排他的論理和回路及び排他的否定論理和回路 |
JPH09135163A (ja) * | 1995-11-08 | 1997-05-20 | Nippon Telegr & Teleph Corp <Ntt> | 論理回路 |
JPH10303737A (ja) * | 1997-04-23 | 1998-11-13 | Mitsubishi Electric Corp | 3入力排他的否定論理和回路 |
Also Published As
Publication number | Publication date |
---|---|
US7560955B2 (en) | 2009-07-14 |
JP4587788B2 (ja) | 2010-11-24 |
CN1783718A (zh) | 2006-06-07 |
US20060109029A1 (en) | 2006-05-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8193849B2 (en) | Generating a full rail signal | |
KR20080007270A (ko) | 전압 레벨 시프터 | |
WO2012151177A1 (en) | System and method for level-shifting voltage signals using a dynamic level-shifting architecture | |
JP2009033329A (ja) | レベルシフト回路 | |
US7915914B1 (en) | 2×VDD-tolerant logic circuits and a related 2×VDD-tolerant I/O buffer with PVT compensation | |
JP2007124343A (ja) | データ保持回路 | |
KR100991386B1 (ko) | 배타적 논리합 회로 | |
JP4587788B2 (ja) | 論理回路 | |
US9240785B2 (en) | Analog signal compatible CMOS switch as an integrated peripheral to a standard microcontroller | |
JP4117275B2 (ja) | 半導体集積回路 | |
JP2010259121A (ja) | 論理回路 | |
KR20130096495A (ko) | 반도체 장치의 버퍼 회로 | |
JP6306846B2 (ja) | 再構成可能な論理デバイス | |
US20070052466A1 (en) | Flip-flop with improved operating speed | |
US8072251B2 (en) | Latch circuit and electronic device | |
CN111224644A (zh) | 一种低功耗的d触发器 | |
JP2007060582A (ja) | 論理回路、半導体集積回路および携帯端末装置 | |
CN117856767B (zh) | 一种施密特触发器 | |
JP4145222B2 (ja) | Cmosラッチ回路およびcmos・dff回路 | |
JP4664774B2 (ja) | 2値/3値変換回路 | |
JP4946798B2 (ja) | 半導体装置 | |
WO2020079951A1 (ja) | データ保持回路 | |
JP2599689B2 (ja) | キャリ伝達装置 | |
JP4044019B2 (ja) | Cmos論理回路 | |
JP4370229B2 (ja) | Cmos論理回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070810 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090814 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090818 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091019 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100622 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100819 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100907 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100907 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4587788 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130917 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |