JP2006156482A - 回路モジュール体及びその製造方法 - Google Patents
回路モジュール体及びその製造方法 Download PDFInfo
- Publication number
- JP2006156482A JP2006156482A JP2004340928A JP2004340928A JP2006156482A JP 2006156482 A JP2006156482 A JP 2006156482A JP 2004340928 A JP2004340928 A JP 2004340928A JP 2004340928 A JP2004340928 A JP 2004340928A JP 2006156482 A JP2006156482 A JP 2006156482A
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- functional element
- element body
- pattern
- prepreg
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
Abstract
【課題】多層化により実装効率を向上して小型化を図り、機能素子体が安定動作を行って信頼性の向上を図る。
【解決手段】プリプレグ3を介して積層されたモジュール基板2と配線基板4との層内に凹陥部6に可動部5bを設けた機能面5aを臨ませて機能素子体5を封装する。プリプレグ3を貫通して形成したアースビア19によって層間接続されるモジュール基板2の第1シールドパターン12と配線基板4の第2シールドパターン18との間に機能素子体5を内蔵してシールドする。
【選択図】 図1
【解決手段】プリプレグ3を介して積層されたモジュール基板2と配線基板4との層内に凹陥部6に可動部5bを設けた機能面5aを臨ませて機能素子体5を封装する。プリプレグ3を貫通して形成したアースビア19によって層間接続されるモジュール基板2の第1シールドパターン12と配線基板4の第2シールドパターン18との間に機能素子体5を内蔵してシールドする。
【選択図】 図1
Description
本発明は、実装基板の内層に形成した機能素子体収納空間部内に機能面に可動部が設けられた機能素子体を封装してなる回路モジュール体及びその製造方法に関する。
パーソナルコンピュータ、携帯電話機、ビデオ機器、オーディオ機器等の各種モバイル電子機器においては、近年小型軽量化や多機能化、高機能化或いは高速処理化等が図られている。モバイル電子機器等においては、このために微細な配線パターンを有する配線層を多層に形成して高密度配線化を図った実装用基板を用い、この実装用基板に小型で多機能化等が図られた集積回路部品や電子部品或いは各種の半導体ディバイス部品をフリップチップ実装法等の表面実装法によって実装した回路モジュール体が備えられている。
例えば携帯電話機等においては、さらなる小型化や低コスト化或いは多機能化の対応を図るために、例えば高周波アナログ回路に適したSiGeバイポーラCMOS技術或いは低IF方式やダイレクトコンバージョン方式や等の検討等が進められている。低IF方式は、IF周波数(中間周波数)を従来の100M〜200MHzよりも低い100kHz〜150kHzに設定し、IFフィルタを帯域通過フィルタとして集積化して外付けの表面弾性波フィルタ素子(SAW:Surface Acoustic Wave Device)フィルタを不要として1チップ化の実現を目指している。
低IF方式は、例えば図10に受信系のみを示すRF回路モジュール100が備えられる。RF回路モジュール100は、アンテナ101で受信した所定周波数帯域のRF信号を通過させるRFフィルタ102、LNA(低雑音アンプ)103、RFミキサ104、90°位相シフタ105、VCO(局所発信器)106、IFフィルタ107、IFミキサ108、VGA(利得変換アンプ)109、アンチエイリアス・フィルタ110、A−D変換器111或いは復調信号処理回路112等を主たる構成部品とする。RF回路モジュール100は、IFフィルタ106が主にSAWフィルタにより構成される。
また、ダイレクトコンバージョン方式は、RF信号をIF周波数に変換することを省略して直接ベースバンド信号に変換することで、チャンネル選択のIFフィルタやIFミキサ等の部品を削減可能とする。ダイレクトコンバージョン方式は、図11に受信系のみを示すRF回路モジュール120のように、アンテナ121で受信したRF信号を直接LNA122に供給し、90°位相シフタ124やVCO(局所発信器)125で制御されるRFミキサ123を通過したRF信号を低域通過フィルタ126、VGA127、アンチエイリアス・フィルタ128、A−D変換器129を介して復調信号処理回路130に供給する。
ところで、回路モジュール体としては、例えば半導体ディバイスが、樹脂モールドやセラミックパッケージから突出された端子片を介する実装方法から、非パッケージ状態のいわゆるベアチップを実装用基板に対して直接実装することによってチップサイズ化を図った実装法も採用されている。回路モジュール体は、実装用基板に形成した多数個の素子実装用電極上に予め半田バンプ等の接続子を設け、この実装用基板に対して位置決めして組み合わされたベアチップを実装する。
回路モジュール体は、実装用基板が素子実装領域をチップサイズとほぼ同等にして実装面積の狭域化や多ピン化の対応を図ることによって電子部品や半導体ディバイス等の高密度実装を可能とする。また、回路モジュール体は、ロスの発生が小さい配線長の短縮化によって、信号伝達の高速化や高周波化等も実現している。回路モジュール体においては、実装用基板に実装したベアチップを絶縁樹脂により封止することによって、他の実装部品との絶縁や機械的保護が図られるようにする。
上述した低IF方式やダイレクトコンバージョン方式の回路モジュールを含む各種の高周波回路モジュール体には、各種の受動素子を作り込むとともに電子部品や半導体回路部品或いは各種の機能素子体がモジュール基板に実装される。例えば上述したSAWフィルタ素子やバルク弾性波フィルタ素子(BAW:Bulk Acoustic Wave Device)等のフィルタ素子或いは微小電子機械部品(MEMS:Micro Electro Mechanical Systems)や圧電薄膜共振素子(FBAR:Film Bulk Acoustic Resonator)は、機能面に振動子や可動子が設けられている。
かかる機能素子は、モジュール基板にベアチップ状態で実装して樹脂で封装した場合に振動子等が固定されて動作不能となる。また、かかる機能素子は、微細な振動子等がパッケージ化工程や回路モジュール体の製造工程時に負荷される温度変化やエッチング液等の影響を受けて特性変化が生じる虞がある。さらに、かかる機能素子は、振動子等が外部環境の影響を受けたり静電気による帯電等によって電気的特性や機能特性が変化し、酸化による寿命の劣化といった問題がある。したがって、かかる機能素子においては、中空構造のパッケージにチップ素子を封装するとともに、中空部を真空或いは不活性ガス雰囲気に保持する特殊な構成が採用される。かかる機能素子は、樹脂パッケージを介して実装基板に実装されることで、実装効率を低下させる。
出願人は、先に特許文献1によって樹脂パッケージを有しないベアチップ状態のフィルタチップをキャリア基板に実装した半導体装置を提供した。先願半導体装置は、キャリア基板の主面に形成した凹陥部を跨ぐようにしてフィルタチップを実装するとともに、フィルタチップの外周部を封止する配線層を形成し、これらフィルタチップと配線層とを金属プレートによって封止する。
また、特許文献2には、チップのアクティブ面を囲んで接着層を構成する絶縁樹脂枠と接続用バンプとを設け、アクティブ面を対向面としてチップを実装用基板に対してフェースダウン実装(表面実装)するマイクロパッケージ構造が開示されている。かかるマイクロパッケージ構造においては、チップのアクティブ面と実装用基板の主面との間に絶縁樹脂枠によって囲まれた中空部が構成される。かかるマイクロパッケージ構造によれば、実装用基板に対してアクティブ面を有するチップを、他の電子部品やベアチップ等と同様にフェースダウン実装することが可能である。したがって、かかるマイクロパッケージ構造によれば、モジュールの薄型化や実装工程の効率が向上されるようになる。
ところで、上述した特許文献1に開示された半導体装置は、もっぱらキャリア基板に実装したフィルタチップの寄生インダクタを低減して放熱及びアースが容易に行われて特性や信頼性の向上を図ることを主たる目的とする。半導体装置は、機能素子体を内層に封装して上述したRF回路モジュール等を多層化によって1モジュール化を図ることまでを目的としたものでは無い。
また、特許文献2に開示されるマイクロパッケージにおいては、薄型化では有効であるが、チップに接続バンプを形成する領域と枠状の絶縁樹脂層を形成する領域とを設けることからチップ自体が大型化する。マイクロパッケージにおいては、実装用基板に対して、外形寸法とほぼ同等の領域にチップを実装することが可能ではあるが、このチップの大型化により、モジュール全体の小型化にさほど貢献度し得ない。また、マイクロパッケージにおいては、チップが開放状態で実装されることで、水分や酸化の影響により信頼性が低下するといった問題もある。
一方、上述したRF回路モジュールにおいては、比較的大型部品であるVCOやアンテナ回り部品としてLNAやミキサを1チップ化した部品或いはその他のチップ部品や電子部品を搭載するとともにレジスタやキャパシタ等の受動素子を配線層内に作り込むことから、多層化を図るとともに表面の実装部品を少なくする対応が必須となる。さらに、RF回路モジュールにおいては、配線層内に搭載したチップ部品等に対して、大型化せずかつ簡易な構成によって内部線路や回路部等への影響を回避するとともに外部ノイズを遮断するシールド構造も必須となる。
したがって、本発明は、多層化による実装効率を向上して小型化を図り、機能素子体が安定動作することで信頼性の向上を図る回路モジュール体及びその製造方法を提供することを目的とする。
上述した目的を達成する本発明にかかる回路モジュール体は、多層配線基板と、機能素子体と、プリプレグと、配線基板とから構成される。多層配線基板は、絶縁層を介して配線パターンが多層に形成されるとともに、第1主面に、底部において内層に形成された第1シールドパターンを露出させる凹陥部と、この凹陥部を囲む領域に配列された多数個の素子実装用電極を有する配線パターンが形成されてなる。機能素子体は、例えばSAWフィルタ素子やBAWフィルタ素子或いはMEMS素子やFBAR素子であり、機能面に可動部や入出力電極が設けられ、機能面を実装面として多層配線基板の第1主面上に凹陥部を被冠するようにして組み合わされ、入出力電極が相対する素子実装用電極に接続されて実装される。プリプレグは、機能素子体の厚みとほぼ等しい厚みを有するとともに機能素子体の外形と略等しい開口部が形成され、開口部内に機能素子体を収納するようにして多層配線基板の第1主面に接合される。配線基板は、機能素子体と対向する部位に第2シールドパターンが形成されており、開口部を閉塞してプリプレグ上に組み合わされることによって機能素子体を封装するとともにプリプレグを介して多層配線基板と一体化される。回路モジュール体は、プリプレグを貫通して形成されたアースビアによって多層配線基板の第1シールドパターンと配線基板の第2シールドパターンとが層間接続され、機能素子体がこれら第1シールドパターンと第2シールドパターンとに挟まれた内層に封装されてシールドされる。
回路モジュール体においては、内蔵された機能素子体が、多層配線基板に形成した凹陥部に臨ませられる機能面に設けられた可動部の動作が可能とされるとともに、気密状態を保持されることで外部環境の影響を排除して安定した動作を行う。回路モジュール体においては、アースビアを介して層間接続された第1シールドパターンと第2シールドパターンとの間に挟まれて内蔵された機能素子体が、内部線路や回路部等への影響を回避するとともに外部ノイズからも遮断される。回路モジュール体においては、機能素子体を内蔵したことから、多層配線基板や配線基板の主面に実装スペースが確保され、電子部品やチップ部品等が実装される。
また、上述した目的を達成する本発明にかかる回路モジュール体の製造方法は、多層配線基板製作工程と、機能素子体実装工程と、プリプレグ積層工程と、配線基板製作工程と、配線基板接合工程と、アースビア形成工程とを有して回路モジュール体を製造する。多層配線基板製作工程は、多層配線基板技術によって、有機絶縁基板を基材として絶縁層を介して配線パターンを多層に形成するとともに、第1主面に、底部において内層に形成された第1シールドパターンを露出させる凹陥部と、この凹陥部を囲む領域に配列された多数個の素子実装用電極を有する配線パターンとを形成した多層配線基板を製作する。機能素子体実装工程は、多層配線基板の第1主面上に、機能面を実装面として凹陥部を被冠するようにして組み合わせ、入出力電極を相対する素子実装用電極に接続して機能素子体を実装する。プリプレグ積層工程は、機能素子体の外形と略等しい開口部が形成されたプリプレグを、開口部内に機能素子体を収納するようにして多層配線基板の第1主面上に積層する。配線基板製作工程は、配線基板技術によって、有機絶縁基板を基材として第1主面に第2シールドパターンを有する第1配線パターンを形成するとともに、第2主面に第2配線パターンを形成した配線基板を製作する。配線基板接合工程は、配線基板を、第2シールドパターンが開口部内に収納された機能素子体と対向するようにプリプレグ上に開口部を閉塞して組み合わせた後に、加熱押圧処理を施すことにより硬化するプリプレグを介して多層配線基板と一体化させる。アースビア形成工程は、多層配線基板の第1シールドパターンと配線基板の第2シールドパターンとを層間接続するアースビアを形成する。
回路モジュール体の製造方法においては、プリプレグを貫通して形成したアースビアによって層間接続された第1シールドパターンと配線基板の第2シールドパターンとの間において機能素子体を内層に封装した回路モジュール体を製造する。回路モジュール体の製造方法においては、内蔵された機能素子体が、多層配線基板に形成した凹陥部に臨ませられる機能面に設けられた可動部の動作が可能とされるとともに、気密状態を保持されることで外部環境の影響を排除して安定した動作を行う回路モジュール体を製造する。回路モジュール体の製造方法においては、第1シールドパターンと第2シールドパターンとの間に挟まれて内蔵された機能素子体が、内部線路や回路部等への影響を回避するとともに外部ノイズからも遮断され、信頼性の向上が図られた回路モジュール体を製造する。回路モジュール体の製造方法においては、機能素子体を内蔵することにより実装スペースを確保された配線基板の主面上に電子部品やチップ部品を実装することで小型化や多機能化が図られる回路モジュール体を製造する。
本発明によれば、プリプレグを介して多層配線基板と配線基板とを積層し、プリプレグを貫通して形成したアースビアによって層間接続された第1シールドパターンと配線基板の第2シールドパターンとの間において多層配線基板に形成され気密状態を保持された凹陥部に可動部を設けた機能面を臨ませて機能素子体をベアチップ状態で層内に封装した回路モジュール体を構成する。したがって、本発明によれば、機能素子体が外部環境の影響を排除されるとともに内部線路や回路部等への影響も回避されかつ外部ノイズからも遮断されて安定した動作を行い信頼性の向上や長寿命化が図られるようになる。本発明によれば、機能素子体を省スペース化して内層に実装し、多層配線基板や配線基板の主面に部品実装スペースを確保することから小型化や多機能化が図られるようになる。
以下、本発明の実施の形態として示す回路モジュール体1及びその製造方法について図面を参照して詳細に説明する。回路モジュール体1は、例えば携帯電話機やパーソナルコンピュータ等に備えられる実装ボード上に搭載される高周波回路モジュール体であり、図1に示すようにモジュール基板2と、このモジュール基板2にプリプレグ3を介して積層される配線基板4とによって多層配線基板体を構成し、この多層配線基板体の層内に絶縁樹脂材によって封装されていないいわゆるベアチップの機能素子体5が封装される。
回路モジュール体1は、モジュール基板2が、耐熱性や耐薬品性或いは加工性に優れた基板材、例えば液晶ポリマー、ガラスエポキシ、ポリイミド、ポリフェニレンエーテル、ビスマレイトトリアジン、ポリテトラフルオロエチレン或いは高周波対応を図るブタジエン樹脂等の有機絶縁基板を基材として、従来周知の多層配線基板技術によって絶縁層を介して配線パターンを多層に形成した多層配線基板によって構成される。モジュール基板2には、詳細を省略するが内層に高周波送受信回路部や電源回路部或いは機能素子体5の整合回路部等を構成する適宜の配線層が多層に形成されている。
モジュール基板2には、図1及び図2に示すように第1主面2aに、機能素子体5の外形寸法よりも小さな開口寸法と所定の深さとを有する凹陥部6が形成されている。モジュール基板2には、第1主面2aに、凹陥部6を囲んで配列された多数個の機能素子体実装用電極7を有する第1配線パターン8が形成されている。モジュール基板2は、第1配線パターン8が、機能素子体実装用電極7とともにアースパターン8aや配線基板4側との接続が行われるランド8b等を有している。モジュール基板2は、第1主面2aの凹陥部6を囲む領域が機能素子体実装領域9として構成され、この機能素子体実装領域9上に後述するように機能素子体5を機能素子体実装用電極7と接続して実装する。
凹陥部6は、詳細を後述する機能素子体実装工程やプリプレグ接合工程或いは配線基板積層工程が真空或いは不活性ガス雰囲気で実施されることにより、内部空間が真空或いは不活性ガスで充填される。凹陥部6は、機能素子体実装領域9上に実装される機能素子体5がその機能面5aを内部空間に臨ませることにより、所定の動作を可能とさせるとともに外部環境の影響や酸化が抑制されて安定した動作や長寿命化が図られるようにする。
モジュール基板2には、第2主面2b側に、回路モジュール体1が搭載される図示しない実装ボード側の電極と電気的接続が行われて電気信号が入出力される多数個の外部接続電極10aやアースパターン10bを有する第2配線パターン10が形成されている。モジュール基板2には、内層に第1シールドパターン12が形成されている。第1シールドパターン12は、機能素子体実装領域9の全域に対向して形成され、図2に示すようにその一部が凹陥部6の底部に露出して外方に臨ませられている。モジュール基板2は、第1シールドパターン12が、外層の第1配線パターン8のアースパターン8a及び第2配線パターン10のアースパターン10bとビア11を介して層間接続される。
モジュール基板2は、第1シールドパターン12やアースパターン8a或いはアースパターン10bを形成することによって、これらの形成部位と絶縁層を介して対向する部位に形成された線路パターンをマイクロストリップ線路として構成する。モジュール基板2は、詳細を省略するが、図示しないビアによって第1配線パターン8や第2配線パターン10或いは内層パターンが適宜層間接続されている。
回路モジュール体1は、機能素子体5として、図3に示すように機能面5aに微細な振動子5bを有するSAW素子(表面弾性波素子)を備える。回路モジュール体1は、SAW素子ばかりでなく必要に応じて例えばBAW素子(バルク弾性波素子)或いはMEMSチップ(微小電子機械部品チップ)やFBAR素子(圧電薄膜共振素子)等の機能面に可動部を有する機能素子体を内蔵するようにしてもよい。また、回路モジュール体1は、同様の構成によって複数個の機能素子体5を層内に封装するようにしてもよい。
機能素子体5は、上述したようにモジュール基板2側に形成した凹陥部6の開口寸法よりも大きな外形寸法を有しており、凹陥部6の開口縁上に跨る外周縁に沿って機能面5aに各機能素子体実装用電極7とそれぞれ相対するように配列されて多数個の入出力電極13が設けられている。機能素子体5には、各入出力電極13上に例えば金ワイヤを用いるボールバンプ形成法やめっき法或いは印刷法等のアディティブ法等によって形成される金バンプ14がそれぞれ設けられている。
機能素子体5は、後述する機能素子体実装工程によって、モジュール基板2の機能素子体実装領域9上に凹陥部6を被冠するようにして実装される。機能素子体5は、図1に示すように機能面5aを凹陥部6と対向させて組み合わされ、加熱押圧処理が施されることによって各入出力電極13が相対する各機能素子体実装用電極7と金バンプ14によって接続されるフリップチップ実装法により実装される。機能素子体5は、図1に示すように機能面5aに設けた振動子5bが凹陥部6に臨ませられることによって所定の振動動作を行うことが可能とされる。機能素子体5は、モジュール基板2の第1主面2a上に実装されることによって、振動子5bと凹陥部6の底部に露出された第1シールドパターン12とが所定の間隔を保持され、寄生容量が低減されて安定した動作が行われるようになる。
なお、機能素子体5は、入出力電極13と機能素子体実装用電極7との各接合部位にアンダフィル材を充填して固定することにより機械的強度を向上させるようにしてもよい。また、機能素子体5は、例えば各入出力電極13に半田ボールを接合してリフロー半田工程によってモジュール基板2に実装するようにしてもよい。
プリプレグ3は、周知のように多層配線基板技術において、複数の配線基板を一体に積層したり配線層上に絶縁層を形成する場合に用いられている絶縁接着シートである。プリプレグ3は、例えば補強材のガラス布に熱硬化性樹脂を含浸させた半硬化性のシート材からなり、機能素子体5の厚みとほぼ同等の厚みを有するとともに図4に示すように開口部15が形成されている。開口部15は、機能素子体5の外形寸法とほぼ等しい開口寸法を以ってプリプレグ3に厚み方向に貫通して形成される。
なお、プリプレグ3には、モジュール基板2と接合された状態において、ビア形成工程が施されてモジュール基板2側のランド8bと接続されるビアが適宜形成される。プリプレグ3は、各ビアを介して積層される配線基板4とモジュール基板2との電気的接続が行われるようにする。
配線基板4は、図5に示すように第1主面4aと第2主面4bとに第1配線パターン16と第2配線パターン17とが形成されている。配線基板4は、これら第1配線パターン16と第2配線パターン17とが、適宜の位置において図示しないビアを介して適宜に接続される。配線基板4は、後述する配線基板積層工程においてプリプレグ3を介してモジュール基板2と一体化されることから、モジュール基板2と熱膨張率が同一基材の有機絶縁基板が用いられる。
配線基板4は、モジュール基板2に対する積層面を構成する第1主面4aに形成された第1配線パターン16が、第2シールドパターン18やモジュール基板2側の第1配線パターン8と接続される端子部を有する。第2シールドパターン18は、機能素子体実装領域9の全域に対向する領域に、全面に亘って形成される。第2シールドパターン18は、機能素子体5の機能面5aと対向する底面5cに圧接される。
配線基板4は、第2主面4bが、図示しないアンプやミキサ等の電子部品或いはチップ部品等を実装する実装面を構成する。配線基板4は、第2主面4bに形成された第2配線パターン17が、実装部品用を接続する実装ランド17aやアースパターン17b或いは各パターンを接続する線路パターンを有する。配線基板4は、機能素子体5が層内に実装されることにより、第2主面4bにおける部品等の実装スペースが確保されて実装効率の向上が図られるようになる。なお、配線基板4は、両面基板として示したが、上述したモジュール基板2と同様に多層配線基板技術によって内層にも配線層を多層に形成した多層配線基板によって構成するようにしてもよいことは勿論である。
回路モジュール体1は、モジュール基板2に機能素子体5を実装し、このモジュール基板2に対してプリプレグ3を介して配線基板4を積層してなる積層配線基板体20に対して後述するアースビア形成工程が施され、モジュール基板2側の第1シールドパターン12と第2シールドパターン18とがアースビア19によって層間接続される。アースビア19は、図1に示すように配線基板4の第2配線パターン17に形成されたアースパターン17bとモジュール基板2の第1配線パターン8に形成されたアースパターン8aとを接続する。
回路モジュール体1においては、モジュール基板2の機能素子体実装領域9に実装した機能素子体5が、モジュール基板2側に形成した第1シールドパターン12と配線基板4側に形成した第2シールドパターン18との間において内層に封装する。回路モジュール体1は、かかる構成によって機能素子体5が、内部線路や回路部等との相互の電磁的影響を回避され、外部からの電磁的ノイズ(EMI)からの遮断或いは静電気の帯電で生じる振動子5bの貼り付き等の発生が防止されて安定した動作を行うことで、信頼性の向上が図られる。なお、回路モジュール体1は、機能素子体5を覆う第1シールドパターン12と第2シールドパターン18とが凹陥部6の防湿作用も奏する。
上述した回路モジュール体1は、モジュール基板製作工程と機能素子体実装工程とプリプレグ接合工程と配線基板接合工程とアースビア形成工程とを経て製造される。モジュール基板製作工程は、上述した有機絶縁基材の両面に銅箔が貼り付けられた両面基板が用いられ、銅箔上にレジスト層を形成するとともに所定のパターンを開口したマスクを重ね合わせてレジスト層の感光処理を行い、不要なレジストを除去した状態で銅箔にエッチング処理を施して配線パターンを形成する。モジュール基板製作工程においては、両面基板の表面にプリプレグを接合したり絶縁層を形成した後に、スパッタリング等によって金属薄膜層を形成し、この金属薄膜層に上述したパターニング処理を施す。
モジュール基板製作工程においては、各層の配線パターンを接続するビアの形成も行われ、第1主面2aに形成された第1配線パターン8や第2主面2bに形成された第2配線パターン10或いは内層に形成された第1シールドパターン12等を有する多層配線基板からなるモジュール基板2を製作する。モジュール基板製作工程においては、モジュール基板2の第1主面2aに、レーザ加工やルータ加工を施して所定の開口寸法と深さを有する凹陥部6を形成する。モジュール基板製作工程においては、凹陥部6の底部に内層に形成された第1シールドパターン12の一部を露出させる。モジュール基板製作工程においては、各層の配線パターンを適宜層間接続するビア形成が行われる。
モジュール基板製作工程においては、比較的廉価な材料と簡易な設備を用いる多層配線基板技術によって、廉価なモジュール基板2を効率よく製作する。なお、モジュール基板製作工程は、上述した工程に限定されるものではなく、従来実施されている適宜の多層配線基板技術によってモジュール基板2を製作するようにしてもよい。モジュール基板製作工程においては、例えば第1シールドパターン12の形成層上に最上層となるプリプレグを接合するが、このプリプレグに予め凹陥部6を構成する開口部をレーザ加工や金型によって形成するようにしてもよい。
機能素子体実装工程は、機能素子体5がモジュール基板2の第1主面2aに対して、機能面5aを実装面と第1主面2aの機能素子体実装領域9上に実装される。機能素子体実装工程においては、機能素子体5が、図6に示すように各入出力電極13上にそれぞれバンプ14を形成した後に、各入出力電極13を相対する機能素子体実装用電極7に位置合わせして機能素子体実装領域9上に組み合わす。機能素子体実装工程においては、機能素子体5が凹陥部6を被冠し、振動子5bが内部空間に臨ませられるとともに第1シールドパターン12と所定の対向間隔に保持されるようにする。
機能素子体実装工程においては、例えば加熱押圧装置によってモジュール基板2に対する機能素子体5の加熱・押圧操作を施すことで、各入出力電極13と相対する機能素子体実装用電極7とをバンプ14によって電気的かつ機械的に接続する。なお、機能素子体実装工程は、例えば接合部位に超音波を印加する操作を併用することによって、低温で強固な接合を行うことが可能である。機能素子体実装工程は、必要に応じて接合部位に、例えばフィラー入り液状エポキシ系樹脂材をディスペンサ等によって充填するアンダフィル充填工程を施すようにしてもよい。
機能素子体実装工程においては、上述した金圧着法により入出力電極13と機能素子体実装用電極7とを接合する方法に限定されるものでは無い。機能素子体実装工程においては、例えば各入出力電極13上に印刷法等により半田バンプを形成し、モジュール基板2上に機能素子体5を載置した状態でリフロー半田処理を施すことによって機能素子体5をフリップチップ実装するようにしてもよい。
プリプレグ接合工程は、図7に示すように、機能素子体5に対応する開口部15が形成された半硬化状態のプリプレグ3を開口部15内に機能素子体5を嵌合させてモジュール基板2の第1主面2a上に積層する。プリプレグ接合工程においては、機能素子体5の厚みとほぼ等しい厚みを有するプリプレグ3を用いることによって、機能素子体5が底面5cを開口部15の開口面とほぼ同一面を構成して収納させる。
配線基板製作工程は、例えば有機絶縁基板を基材として両面に銅箔が貼り付けられた両面基板が用いられ、一般的な配線基板技術によって配線基板4を製作する。配線基板製作工程においては、両面基板の銅箔上にレジスト層を形成するとともに所定のパターンを開口したマスクを重ね合わせてレジスト層の感光処理を行い、不要なレジストを除去した状態で銅箔にエッチング処理を施すことによって第1主面4aに第2シールドパターン18を有する第1配線パターン16を形成するとともに、第2主面4bに第2配線パターン17を形成した配線基板4を製作する。
配線基板製作工程においては、第1主面4aに第2シールドパターン18やモジュール基板2側の第1配線パターン8と接続される端子部を有する第1配線パターン16を形成する。配線基板製作工程においては、第2主面4bに実装部品用を接続する実装ランド17aやアースパターン17b或いは各パターンを接続する線路パターンを有する第2配線パターン17を形成する。配線基板製作工程においては、第1配線パターン16と第2配線パターン17とを適宜接続するビアが形成される。
なお、配線基板製作工程においては、上述したようにモジュール基板2と同一熱膨張率の有機絶縁基板を基材とするが、かかる有機絶縁基板に限定されるものでは無い。配線基板製作工程においては、モジュール基板2と熱膨張率にさほど大きな差の無い基材を用いて配線基板4を製作することが好ましい。また、配線基板製作工程においては、上述したモジュール基板2と同様に多層配線基板によって配線基板4を製作してもよいことは勿論である。
配線基板接合工程は、図8に示すようにプリプレグ3上に配線基板4を積層して開口部15を閉塞して組み合わせ、加熱押圧処理を施すことによってプリプレグ3を硬化させて配線基板4をモジュール基板2と一体化させる。配線基板接合工程においては、配線基板4を第1主面4aを実装面としてプリプレグ3上に積層する。配線基板接合工程においては、配線基板4を介して押圧されたプリプレグ3が、モジュール基板2の第1主面2a上において第1配線パターン8の非形成部位に入り込むとともに、配線基板4側の第1主面4a上においても第1配線パターン16の非形成部位に入り込む。配線基板接合工程においては、配線基板4の第1主面4aに形成された第2シールドパターン18が機能素子体5の底面5cに密着される。
配線基板接合工程においては、加熱されたプリプレグ3が、含浸された熱硬化型接着樹脂が硬化することによってモジュール基板2と配線基板4とに接合することにより、これらモジュール基板2と配線基板4とを一体化して図9に示す積層配線基板体20を構成させる。積層配線基板体20は、プリプレグ3が機能素子体5の機能面5aを除く外周部に密着することにより、この機能素子体5を層内においてしっかりと保持させる。積層配線基板体20は、層内において機能素子体5が機能面5aに設けた振動子5bを凹陥部6に臨ませることで振動動作を可能な状態にして封装する。積層配線基板体20は、機能素子体5が、機能面5aをモジュール基板2の第1シールドパターン12によってシールドされるとともに底面5cを配線基板4の第2シールドパターン18によってシールドする。
アースビア形成工程は、積層配線基板体20に、第1シールドパターン12と第2シールドパターン18とを接続するアースビア19を形成する。アースビア形成工程は、図9に示すように配線基板4の第2主面4bに形成された第2配線パターン17のアースパターン17bから、プリプレグ3を貫通してモジュール基板2の第1配線層8に形成されたアースパターン8aに達するビアホール21を形成する。アースビア形成工程は、例えばレーザ照射やプラズマ照射或いはこれらを同時に照射するいわゆるドライエッチング加工やドリル加工によってビアホール21を形成する。
アースビア形成工程においては、ビアホール21に対して例えば銅めっきによるスルーホールめっき処理を施し、アースパターン8aとアースパターン17bとを導通するアースビア19を形成する。アースビア形成工程においては、上述したようにモジュール基板2が層内において第1配線パターン8のアースパターン8aと第1シールドパターン12とがビア11を介して接続されるとともに、配線基板4においてアースパターン17bがビアを介して第2シールドパターン18と接続されていることで、第1シールドパターン12と第2シールドパターン18とを接続するアース19を形成する。
なお、アースビア形成工程においては、例えばビアホール21内に金属めっき層を形成した後に樹脂材を充填し、この樹脂層の表面に金属めっきによる蓋閉めを行うようにしてもよく、配線基板技術や多層配線基板技術に実施されている適宜のビア形成方法によってアースビア19を形成すればよい。アースビア形成工程においては、配線基板4を接合した後にビア形成を行うようにしたが、例えばプリプレグ3の積層工程後に、このプリプレグ3に施される配線パターン接続用のビア形成と同時に行うようにしてもよいことは勿論である。
1 回路モジュール体、2 モジュール基板、3 プリプレグ、4 配線基板、5 機能素子体、6 凹陥部、7 機能素子体実装用電極、8 第1配線パターン、9 機能素子体実装領域、10 第2配線パターン、11 ビア、12 第1シールドパターン、13 入出力電極、14 バンプ、15 開口部、16 第1配線パターン、17 第2配線パターン、18 第2シールドパターン、19 アースビア、20 積層配線基板体、21 ビアホール
Claims (4)
- 絶縁層を介して配線パターンが多層に形成されるとともに、第1主面に、底部において内層に形成された第1シールドパターンを露出させる凹陥部と、この凹陥部を囲む領域に配列された多数個の素子実装用電極を有する配線パターンが形成された多層配線基板と、
上記多層配線基板の第1主面上に、機能面を実装面として上記凹陥部を被冠するようにして組み合わされ、入出力電極を相対する上記素子実装用電極に接続して上記多層配線基板に実装される機能素子体と、
上記機能素子体の厚みとほぼ等しい厚みを有し、かつ上記機能素子体の外形と略等しい開口部が形成されて、この開口部内に上記機能素子体を収納するようにして上記多層配線基板の第1主面に接合されるプリプレグと、
上記機能素子体と対向する部位に第2シールドパターンが形成され、上記開口部を閉塞して上記プリプレグ上に組み合わされることによって上記機能素子体を封装し、上記プリプレグを介して上記多層配線基板と一体化される配線基板とから構成され、
上記プリプレグを貫通して形成されたアースビアによって層間接続される上記多層配線基板の第1シールドパターンと上記配線基板の第2シールドパターンとの間において上記機能素子体を内層に封装することを特徴とする回路モジュール体。 - 上記機能素子体が、機能面に振動子を有する表面弾性波フィルタ素子やバルク弾性波フィルタ素子であることを特徴とする請求項1に記載の回路モジュール体。
- 上記第1配線基板及び上記第2配線基板が、有機絶縁基板を基材にして形成されることを特徴とする請求項1に記載の回路モジュール体。
- 有機絶縁基板を基材として絶縁層を介して配線パターンを多層に形成してなり、第1主面に、底部において内層に形成された第1シールドパターンを露出させる凹陥部と、この凹陥部を囲む領域に配列された多数個の素子実装用電極を有する配線パターンが形成された多層配線基板を製作する多層配線基板製作工程と、
上記多層配線基板の第1主面上に、機能面を実装面として上記凹陥部を被冠するようにして組み合わせ、入出力電極を相対する上記素子実装用電極に接続して機能素子体を実装する機能素子体実装工程と、
上記機能素子体の外形と略等しい開口部が形成されたプリプレグを、上記開口部内に上記機能素子体を収納するようにして上記多層配線基板の第1主面に積層するプリプレグ積層工程と、
有機絶縁基板を基材として第1主面に第2シールドパターンを有する第1配線パターンを形成するとともに、第2主面に第2配線パターンを形成した配線基板を製作する配線基板製作工程と、
上記配線基板を、上記第1主面を実装面として、上記第2シールドパターンを上記開口部内に収納された上記機能素子体と対向させて上記プリプレグ上に上記開口部を閉塞して組み合わせ、加熱押圧処理が施されることによって硬化する上記プリプレグを介して上記多層配線基板と一体化させる配線基板接合工程と、
上記多層配線基板の第1シールドパターンと上記配線基板の第2シールドパターンとを層間接続するアースビアを形成するアースビア形成工程とを有し、
上記第1シールドパターンと上記第2シールドパターンとの間において上記機能素子体を内層に封装した回路モジュール体を製造することを特徴とする回路モジュール体の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004340928A JP2006156482A (ja) | 2004-11-25 | 2004-11-25 | 回路モジュール体及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004340928A JP2006156482A (ja) | 2004-11-25 | 2004-11-25 | 回路モジュール体及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006156482A true JP2006156482A (ja) | 2006-06-15 |
Family
ID=36634407
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004340928A Withdrawn JP2006156482A (ja) | 2004-11-25 | 2004-11-25 | 回路モジュール体及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006156482A (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7889510B2 (en) | 2006-05-09 | 2011-02-15 | Denso Corporation | Component-embedded board device and faulty wiring detecting method for the same |
JP2013026280A (ja) * | 2011-07-15 | 2013-02-04 | Dainippon Printing Co Ltd | 素子内蔵配線基板、及びその製造方法 |
JP2013131538A (ja) * | 2011-12-20 | 2013-07-04 | Dainippon Printing Co Ltd | 配線板、配線板の製造方法 |
JP2013179144A (ja) * | 2012-02-28 | 2013-09-09 | Murata Mfg Co Ltd | 部品内蔵樹脂多層基板およびその製造方法 |
JP2015130601A (ja) * | 2014-01-07 | 2015-07-16 | 太陽誘電株式会社 | モジュール |
JP2016208367A (ja) * | 2015-04-24 | 2016-12-08 | 太陽誘電株式会社 | モジュールおよびモジュールの製造方法 |
WO2021215108A1 (ja) * | 2020-04-24 | 2021-10-28 | 株式会社村田製作所 | 高周波モジュール及び通信装置 |
WO2022014337A1 (ja) * | 2020-07-15 | 2022-01-20 | 株式会社村田製作所 | 高周波モジュール及び通信装置 |
-
2004
- 2004-11-25 JP JP2004340928A patent/JP2006156482A/ja not_active Withdrawn
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7889510B2 (en) | 2006-05-09 | 2011-02-15 | Denso Corporation | Component-embedded board device and faulty wiring detecting method for the same |
JP2013026280A (ja) * | 2011-07-15 | 2013-02-04 | Dainippon Printing Co Ltd | 素子内蔵配線基板、及びその製造方法 |
JP2013131538A (ja) * | 2011-12-20 | 2013-07-04 | Dainippon Printing Co Ltd | 配線板、配線板の製造方法 |
JP2013179144A (ja) * | 2012-02-28 | 2013-09-09 | Murata Mfg Co Ltd | 部品内蔵樹脂多層基板およびその製造方法 |
JP2015130601A (ja) * | 2014-01-07 | 2015-07-16 | 太陽誘電株式会社 | モジュール |
JP2016208367A (ja) * | 2015-04-24 | 2016-12-08 | 太陽誘電株式会社 | モジュールおよびモジュールの製造方法 |
WO2021215108A1 (ja) * | 2020-04-24 | 2021-10-28 | 株式会社村田製作所 | 高周波モジュール及び通信装置 |
CN115485980A (zh) * | 2020-04-24 | 2022-12-16 | 株式会社村田制作所 | 高频模块以及通信装置 |
WO2022014337A1 (ja) * | 2020-07-15 | 2022-01-20 | 株式会社村田製作所 | 高周波モジュール及び通信装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102436686B1 (ko) | 내장형 rf 필터 패키지 구조 및 그 제조 방법 | |
US9743519B2 (en) | High-frequency component and high-frequency module including the same | |
JP4650244B2 (ja) | 回路モジュールおよびその製造方法 | |
US7161371B2 (en) | Module part | |
WO2015098793A1 (ja) | 電子部品モジュール | |
US7002282B2 (en) | Surface acoustic wave device and method of fabricating the same | |
JP6106404B2 (ja) | 電子部品モジュール | |
JP3949695B2 (ja) | 受信装置 | |
JP5729186B2 (ja) | 半導体装置及びその製造方法 | |
JPWO2006132312A1 (ja) | 通信モジュールとその製造方法 | |
KR20060095092A (ko) | 고주파 모듈 부품 및 그 제조 방법 | |
JP4403977B2 (ja) | 機能素子体及びその製造方法並びに回路モジュール | |
US20210082876A1 (en) | Electric device with two or more chip components | |
JP2006156482A (ja) | 回路モジュール体及びその製造方法 | |
JP4858985B2 (ja) | 弾性表面波フィルタパッケージ | |
JP2017092291A (ja) | 電子装置、電子装置の製造方法及び電子機器 | |
JP4556637B2 (ja) | 機能素子体 | |
JP2008066655A (ja) | 半導体装置、半導体装置の製造方法、及び電気機器システム | |
JP3948925B2 (ja) | 高周波モジュール部品 | |
JP2010010480A (ja) | 半導体モジュールおよびその製造方法、ならびに携帯機器 | |
JP2002261581A (ja) | 高周波モジュール部品 | |
JP2006147726A (ja) | 回路モジュール体及びその製造方法 | |
JP2017162989A (ja) | 電子部品内蔵基板およびその製造方法 | |
JP2002084070A (ja) | 電子部品内蔵型多層配線板 | |
JP2006102845A (ja) | 機能素子パッケージ及びその製造方法、機能素子パッケージを有する回路モジュール及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20080205 |