JP2006129482A - 高効率増幅器 - Google Patents

Abstract

【課題】高いピーク対平均信号比に関わるＲＦアプリケーションのために増幅方式を改善する。
【解決手段】増幅器は、入力および出力を有する主増幅器回路を備えている。少なくとも１つの補助増幅器回路は、入力および出力を有していて、主増幅器回路と共同で動作するために、選択的に動作可能である。信号結合ネットワークは、主増幅器回路および補助増幅器回路の出力と接続されていて、出力ポートで増幅器回路出力信号を結合するように動作可能である。主および補助増幅器回路は、動作周波数帯内で動作し、遅延素子が、補助増幅器の入力に接続され、その入力に遅延を導入し、それは、動作周波数帯内の周波数において、波長の整数倍の遅延を導入するように構成される。
【選択図】図３

Description

本発明は、概して、ＲＦ増幅器、例えば無線通信のために用いられるものに関し、特に、著しいピーク対平均比の電力の適用に対処するためのＲＦ増幅器に関する。

ＲＦ増幅器は、無線通信システムにおける様々な応用、例えば基地局でダウンリンク信号を増幅または送信するために用いられる。その結果、この増幅器は、このような無線通信システムに関する電力要求に対処できなければならない。特に、高いピーク対平均信号比を有する応用のために用いられる増幅器は、それらの通常または平均負荷より上の著しいピーク電力レベルに対処または出力することができなければならない。例えば、１０ｄＢのピーク対平均比を有する信号を増幅し、一方で非線形歪みの量を最小にするためには、増幅器は、２０ワットの平均電力を有する出力信号を生成するために、約２００ワットの電力を出力することができなければならない。

一般に、ＲＦ増幅器内で増幅のために用いられるトランジスタは、それらが、ほぼそれらの最大電力の能力を出力しているか、または飽和状態で動作しているときに、実際に最も能率的に動作する。しかし、増幅器の動作が飽和に近づくほど、その出力の非線形歪みの量も大きくなる。それゆえに、非線形歪みが許容可能なレベルになるまで増幅器の出力電力を減少または「バックオフ」することは、標準的な習慣になっていた。結果として、増幅器において高いピーク対平均信号比の適用に対処するためには、通常、いくつかの増幅装置が一緒に作動され、複数の増幅装置は、それらの出力を結合させられる。このような増幅器において、装置または副増幅器は、信号の中の高いピークが増幅されるべきときに、比較的短い時間の間、いくぶん能率的に最大電力を出力することができるように、ほとんどの時間、低い電力で非効率的に作動される。

装置および技術は、ある種の無線通信への適用のために、より能率的に所望の要求電力を出力する目的で、低レベルおよび高レベルの両方の入力信号の動作に対する線形性を改善するように発達させられた。１つの具体的な装置は、ドハティ(Doherty)増幅器であり、これは、信号レベルが低いときは、増幅器の飽和電力レベルを実際に減少させるが、信号のピークが最大電力可能出力を必要とするときには、そこまで素早く増加させることによって、増幅器の効率を改善するものである。基本的なドハティ増幅器の設計を図１に示すが、これは、入力分配器２４、キャリア増幅器２０、ピーク増幅器２２および出力結合器／インピーダンス変換ネットワーク２６から成る。

低入力信号レベルでは、ピーク増幅器は、基本的にオフとされ、出力に寄与しない。ドハティ増幅器は、低入力信号レベルに対処するために動的に調整される。より詳しくは、低入力信号レベルでは、出力結合器／インピーダンス変換ネットワーク２６の動作によって、負荷が、キャリア増幅器２０の出力に存在する状態になり、これにより、キャリア増幅器２０が、低信号レベルで、より能率的に動作するようになる。しかし、キャリア増幅器の出力での変更された負荷は、通常動作からのキャリア増幅器２０を通して、信号遅延の増加という結果をもたらす。

入力信号レベルが増加すると、ピーク増幅器２２が、さらに、全出力信号に寄与するようになる。同時に、出力結合器／インピーダンス変換ネットワーク２６によって、キャリア増幅器の負荷が、キャリア増幅器が最大電力を出力可能なレベルまで徐々に変化させられる。キャリア増幅器を通しての遅延もまた影響を受ける。より詳しくは、最大電力では、キャリア増幅器の遅延は、その通常レベルまで減少する。このように、総合的なドハティ増幅器の遅延は、入力信号の増加と共に減少する。

しかし、キャリア増幅器２０を通しての遅延の変化は、ドハティ増幅器の設計における動作の中に、いくつかの望ましくない特性を引き起こす。特に、入力信号レベルの変動から生じるドハティ増幅器の遅延の変動は、動作周波数が変わるとき、増幅器のＡＭ対ＰＭ（ＡＭ／ＰＭ）特性の変化という結果をもたらす。増幅器のＡＭ／ＰＭ特性とは、増幅器への入力電力が変わるときの増幅器の位相シフトの変化である。普通のクラスＡＢ動作を利用する増幅器が、所定の周波数範囲にわたるＡＭ／ＰＭにおいて、比較的小さな変化しか有していない一方で、ドハティ増幅器は、ＡＭ／ＰＭにおいて、かなり大きな変化を有している。典型的なドハティ増幅器は、通常、図２に示すような特性を有している。

ＡＭ／ＰＭの変動は、歪みの問題を引き起こす。特に、ＡＭ／ＰＭ特性におけるこれらの変化は、動作周波数が次第に動作帯域の中心周波数から外れるとき、最適化されたドハティ増幅器の相互変調（ＩＭ）歪みを劣化させる。これにより、増幅器が帯域の端で仕様から外れるかもしれないし、ドハティ増幅器のための仕様に対する余裕が減少する結果となるかもしれない。

ＩＭ歪みにおけるこのような変動は、他の問題も引き起こす。いくつかの応用において、予歪(pre-distortion)の使用を通して増幅器の線形性を改善することは望ましい。増幅器内での予歪発生器(pre-distorter)の実施は、変化するＡＭ／ＰＭ歪みの存在によって、より複雑にされ、それはメモリの形(form of memory)となる。このメモリの形を補正するために予歪発生器を実施することができる一方で、メモリの量を最小にすることは、通常、より効果的なシステムという結果をもたらすので、望ましい解決策である。

従って、高いピーク対平均信号比に関わるＲＦアプリケーションのために増幅方式を改善することは望ましい。低電力および高電力ピークの両方の要求の間、最小の歪みでの効率的かつ線形の増幅を提供することによって、従来技術の欠点に対処することは、更に望ましい。高いピーク対平均信号比に対するＲＦ増幅方式における周波数変動の影響を最小にすることは、更に望ましい。これらおよび他の目的は、ここで説明され、かつ請求される本発明によって対処される。

この明細書に組み込まれて、この明細書の一部を構成する添付の図面は、本発明の実施形態を図示していて、上述した本発明の概略説明および以下で述べる実施形態の詳細説明と共に、本発明の原理を説明するのに役立つ。

上記の目的は、他の目的と同じく、本発明によって対処され、本発明は、望ましいＡＭ／ＰＭ特性を維持している一方で、高いピーク対平均信号比の応用に効率的に対処するための高効率増幅器の構成を提供する。この増幅器は、複雑かつ高価な電子機器なしで、そうする。さらに、この増幅器は、デジタル、アナログ、およびハイブリッド予歪、フィードフォワード、およびクロスキャンセレイション(Cross Cancellation)を含む線形化方式と共に実現可能である。さらに、それは、ドレインバイアス変調方式と互換性がある。

本発明は、ドハティ増幅器の設計に適用可能な信号遅延方式を用いる高効率電力増幅器のための、新しくて、簡単で、比較的安価な装置および方法を提供する。本発明は、入力信号周波数が変わるときの、ＡＭ／ＰＭ特性中の変化または変動を減少させる。ＡＭ／ＰＭの変化を完全に除去することはないが、それは適度の改善を提供し、ドハティ増幅が以前は排除されていた状況の中で用いられることを可能にする。古典的なドハティ回路の動作の簡単な説明は、当業者には知られているが、本発明の動作を理解するのに役立つ。

一般に、図１に示すような、単純なドハティ回路１０は、主増幅器２０、例えばキャリア増幅器と、補助増幅器２２、例えばピーク増幅器との出力を結合する。増幅器２０、２２への入力信号２１は、適切な信号分配回路２４、例えばハイブリッドカプラ回路によって分配される。ハイブリッドカプラのもう一方の入力ポートは、適切なインピーダンス２３で終端されている。分配された入力信号は、キャリア増幅器２０およびピーク増幅器２２に導かれる。キャリア増幅器２０の出力は、信号結合ネットワーク、例えば結合器／インピーダンス変換ネットワーク２６によって、ピーク増幅器２２の出力と結合され、結合された出力は、ネットワーク２６の出力３０から出てくる。低入力信号レベルの駆動条件下では、ピーク増幅器２２はオフとされ、その高出力インピーダンスは、出力回路に著しく負荷をかけることはないものと見なされる。キャリア増幅器２０が飽和するところまで入力信号２１の駆動レベルが増加すると、ピーク増幅器２２は、オンすることが可能となるので、出力ネットワーク２６への電流に寄与する。追加の電流は、ネットワーク２６の出力を増加させ、これは、キャリア増幅器の出力３１での負荷インピーダンスを減少させるという結果ももたらす。入力信号レベルが上がり続けると、キャリア増幅器２０は、電圧が飽和した状態を保ち続けるが、その飽和した状態での電力レベルは、負荷インピーダンスが減少するので、増加する。同時に、ピーク増幅器が、この増幅器の出力への電力に寄与する。最高入力駆動レベルで、キャリアおよびピーク増幅器は、それらのそれぞれの出力で、それらの指定された名目上の負荷インピーダンスを持ち、そして出力３０に接続された負荷に対して、それらの最大定格電力を出力する。

図２は、典型的なドハティ増幅器のＡＭ／ＰＭ特性を示している。この特性は、線４０に示すように、入力信号レベルが増加しても、比較的一定の位相を示しているが、特定の転移点４２で、ＡＭ／ＰＭ特性は、この位相からそれる。特に、このＡＭ／ＰＭ特性は、増幅器の動作帯域の中心周波数からの、増幅器の動作周波数の偏りに依存する。例えば、増幅器は、一般に、動作周波数帯域内で動作する。すなわち、図１に示したドハティ増幅器の設計については、主増幅器２０および補助増幅器２２の各々は、特定の動作周波数帯域で動作する。このような周波数帯域は、大体周波数の中心と考えられる点を有している。本発明においては、動作周波数帯域に対する参照がなされるが、それはいかなる特定の帯域にも限られない。さらに、中心周波数が参照されるときには、それは、特定の、または正確な中心周波数に限られず、大体、定義された動作周波数帯域のほぼ中心の周波数を示している。

図２のグラフの説明に戻り、転移点４２を過ぎると、ＡＭ／ＰＭ特性は、中心周波数からの信号周波数の偏りという点で、増幅器の動作周波数による影響を受ける。すなわち、それは、動作周波数帯域の中心周波数からそれるとき、入力信号の周波数による影響を受ける。一般に、参照番号４４によって示した、図２のグラフの一部分によって図示したような、帯域の中心近くの周波数（ｆ_ＭＩＤ）については、信号の位相は、入力信号レベルが更に増加しても、大体不変のままである。しかし、動作周波数が中心周波数からそれるとき、ＡＭ／ＰＭ特性は変化する。特に、参照番号４６によって示したグラフの一部分は、帯域の中心ｆ_ＭＩＤからそれた高い周波数ｆ_ＨＩＧＨに対するＡＭ／ＰＭ特性を示している。同様に、参照番号４８によって示したグラフの一部分によって図示したように、ＡＭ／ＰＭ特性は、周波数がそれて、動作周波数帯域の中心の範囲の周波数ｆ_ＭＩＤより下の周波数ｆ_ＬＯＷになるときにも変化する。

ＡＭ／ＰＭ特性の変動または変化は、最適化されたドハティ増幅器内でＩＭ歪みを引き起こす。このようなＩＭ歪みは、動作周波数が次第に動作周波数帯域の中心周波数からそれるとき、品位を劣化させる。図２に示したように、ＡＭ／ＰＭ特性の著しい変化は、著しいＩＭ歪みを引き起こす可能性がある。これにより、中心周波数から遠く離れた帯域の端で、増幅器が仕様から外れる可能性もある。さらに、ＡＭ／ＰＭ特性の変化から来るこのようなＩＭ歪みのために、増幅器のための動作仕様に関する余裕が減少する可能性もある。

図３に示すような、本発明の一実施形態によると、ドハティ増幅器の入力周波数の関数としてのＡＭ／ＰＭの変動は、補助増幅器またはピーク増幅器の経路中に遅延を追加することによって減少する。図３を参照すると、図１と同じ参照番号が用いられているが、遅延素子５０が、補助増幅器の経路中に接続されている。図３に示した実施形態においては、遅延素子５０は、補助増幅器２２の入力に接続されていて、その入力に遅延を導入し、最終的には結合器／インピーダンス変換ネットワーク２６の前の補助増幅器の経路に遅延を導入する。遅延素子５０によって導入される遅延は、本発明の原理に従ういくつかの基準に基づいていて、以下で述べるような値を持つ。

上述したような、入力信号２１の信号レベルが増加するときに、主増幅器２０すなわちキャリア増幅器によって起こる遅延の増加は、遅延素子５０によって補償される。より詳しくは、主増幅器２０による遅延は、選択された特定の遅延素子５０によって遅延された、補助増幅器からの信号の、出力３０での追加によって、ある程度、補償されて減少する。この正味の効果は、入力信号２１のレベルが増加するときの、増幅器の遅延の変動量内での低減である。入力信号のレベルが増加するときの、増幅器の遅延の変化量内での低減の正味の効果は、増幅器の入力周波数の変化の関数としての、ＡＭ／ＰＭ特性における変動より少ないという結果になる。これは、増幅器の動作周波数が、増幅器のための動作周波数帯の中心周波数からそれるときの、ＩＭ歪み内での低減という結果にもなる。すなわち、動作周波数帯域に関する、さまざまな低周波数および高周波数の極値での、ゼロからの信号位相の偏位より少ない。図４は、本発明を用いたドハティ増幅器システムのＡＭ／ＰＭ特性を示している。図４は、周波数が中心周波数からそれるときの、入力信号レベルの増加に伴うＡＭ／ＰＭ特性の偏りが減少することを示している（例えば図２参照）。

補助増幅器の経路中への遅延の追加は、いくつかの方法で実現することができる。例えば、遅延素子５０は、同軸ケーブル素子を含んでいてもよいし、マイクロストリップまたはストリップライン伝送線路素子を含んでいてもよいし、ＲＦ遅延素子の他の適切な物理的実現であってもよい。代わりに、市販の表面実装の遅延線路が、補助増幅器の経路中で用いられてもよい。いくつかの点で、対象となる帯域幅および補償された遅延の量しだいでは、補助増幅器の経路の遅延を更に増加させると、増幅器の帯域の端での電力性能が劣化するという結果をもたらす。システム要求を考慮し、かつ本発明の原理に従って、最適の遅延が選択される。遅延素子５０が示す遅延は、ちょうどぴったりの遅延にすることはできず、むしろ増幅器の所望の動作および望ましいＡＭ／ＰＭ特性における低減の量しだいである。例えば、本発明の原理に従って遅延を増加させると、ＡＭ／ＰＭ特性は大体は改善されるが、あまりに大きい遅延は、帯域幅を狭くする。一般に、帯域幅を狭くすると、効率が改善されるが、これはドハティトポロジー(topology)によって普通に提供されることであり、帯域の端での劣化を来す。それゆえに、ＡＭ／ＰＭの改善および帯域幅の性能に対する要求を決定しなければならない。

本発明の一態様によれば、特定のドハティ増幅器の設計のための適切な遅延を決定するために、いくつかの基準が遅延素子に対して用いられる。性能を向上させるために追加すべき遅延の量は、特定のドハティ増幅器の設計の特性による。より詳しくは、本発明においては、本発明の遅延素子によって導入される遅延は、その出力における負荷の追加が変化するときに、主増幅器の出力整合ネットワークによる遅延がどれくらい変化するかによる。

本発明によれば、この遅延の変化は、２つの条件下で、ドハティ増幅器全体を通しての遅延を測定することによって決定される。第１の条件は、出力がドハティ増幅器の定格ＰＥＰまで駆動されるときである。第２の条件は、出力がドハティ増幅器の定格ピーク電力またはＰＥＰより著しく下のレベル（少なくとも１０ｄＢ）まで駆動されるところである。一般に、第１の条件下で測定される遅延は、ピーク電力より下の第２の条件下で測定される遅延より小さい。この遅延の差をΔＴで表す。一態様においては、Ｔ_Ａで表される、遅延素子５０によって補助増幅器の経路に追加されるべき遅延は、ほとんどの場合、以下の範囲内である。
式１
Ｔ_Ａ＝約２ΔＴ〜約４ΔＴ
ただし、大体Ｔ_Ａ＝約１ΔＴ〜約６ΔＴの範囲内の遅延でもよい。

本発明の遅延素子５０によって提供される遅延に対するもう一つの基準によれば、Ｔ_Ａは、更なる制限を有している。すなわち、Ｔ_Ａは、一般に、動作周波数帯域内の周波数で、ほぼ波長の整数倍でなければならない。より好ましくは、この遅延は、一般に、増幅器のための動作帯域内の中心周波数で、波長の整数倍でなければならない。当業者であれば容易に理解するであろうが、波長の整数倍である遅延とは、１波長伝送線路による遅延の整数倍である遅延を意味する。このような遅延は、時間を単位として表される。これは、以下の式と等しい。
式２
Ｔ_Ａ（ｎｓｅｃ）＝ｎ／ｆ（ＧＨｚ），ｎ＝１，２，３．．．

最良の例は、遅延素子５０からの望ましい遅延を示している。例えば、遅延の測定された差と仮定すると、上述した様々な出力条件に対するΔＴは、約２ＧＨｚの中心周波数で、ほぼ０．８ｎｓｅｃであった。上記式１から、我々は、式１に記載された範囲内である式２の値のうちの１つを選ぶことができる。式１から、Ｔ_Ａ＝１．６〜３．２ｎｓｅｃ（または、ことによると、０．８〜４．８ｎｓｅｃ）。式２から、Ｔ_Ａ＝０．５，１．０，１．５，２．０，２．５，３．０，３．５，４．０．．．ｎｓｅｃ。従って、これらの基準の両方に合う追加の遅延は、２．０，２．５または３．０ｎｓｅｃのＴ_Ａである。これらの選択肢の中から、最良の選択は、実験的に決定される。例えば、どのＴ_Ａ値が、動作周波数の関数としてのＡＭ／ＰＭの変動における最も大きい低減を生むかを見て、図４に示したような様々なＡＭ／ＰＭ特性が決定されるかもしれない。一般に、遅延を増加させると、ＡＭ／ＰＭ特性は改善される。しかし、上述したように、もし遅延があまりに大きければ、望ましくないことに帯域幅は狭くなり、かつ利得および効率は、帯域の端で劣化する可能性がある。どの基準、すなわち、ＡＭ／ＰＭの改善または帯域幅の考慮のうちどちらがより望ましいかに従って、決定が下される。

図３に示した実施形態は、補助増幅器２２への入力に配置された遅延素子５０を示しているが、この遅延は、本発明の基準によれば、補助増幅器の経路内の他の場所に配置されてもよい。図５は、別の実施形態を示している。遅延素子６０を、補助増幅器への入力に組み込むことができる一方で、もう一つの遅延素子６２を、出力に組み込むことができる。素子６０と６２との間の補助増幅器の経路において提供される合計の遅延は、上述した基準に従って決定される。

更に別の実施形態においては、図６に示すように、全ての遅延を、例えば遅延素子６６を用いることによって、補助増幅器の出力に配置することができる。

Ｔ_ＡまたはＴ_Ａの一部を補助増幅器の出力に配置することはできるが、そうすることが、全てのＴ_Ａを補助増幅器の入力に配置する場合と比べて、帯域幅を減少させるという結果になるかもしれないことに留意する必要がある。従って、図５および６に示した別の実施形態を用いることはできるが、図４の実施形態は、望ましい帯域幅特性に関して、最も好ましいものである。

本発明の別の態様によれば、例えば遅延素子５０による、ドハティ増幅器に追加されるＴ_Ａは、既に補助増幅器の入力に現れている、いかなる固有の遅延にも追加される。例えば、特定のドハティ増幅器のために選ばれた分配結合方式によっては、適切な位相関係の出力を提供して、最適な電力結合を達成するために、補助またはピーク増幅器の入力に、固有の短い遅延（例えば、四分の一波長）があるかもしれない。このような状況で、かつ本発明の原理に従えば、Ｔ_Ａは、補助増幅器への入力で、この既に存在している遅延に追加されなければならない。

本発明を様々な実施形態によって説明し、かつこれらの実施形態を相当に詳細に説明してきたが、どんな形であれ、添付の請求項の範囲を、このような細部まで限定することは、出願人の意図ではない。更なる利点および変更は、当業者には直ちに明らかである。幅広い態様における本発明は、それゆえに、特定の細部、代表的な装置および方法、および図示されかつ記載された実例に限定されない。従って、出願人の総合的な発明の概念の精神または範囲から逸脱することなく、このような詳細から新発展をなすことができる。

ドハティ増幅器の設計のブロック図である。 ドハティ増幅器の設計のための典型的なＡＭ／ＰＭ特性である。 本発明の一態様に係る増幅器システムのブロック図である。 本発明のためのＡＭ／ＰＭ特性である。 別の増幅器システムのブロック図である。 別の増幅器システムのブロック図である。

符号の説明

２０ 主増幅器（キャリア増幅器）
２１ 入力信号
２２ 補助増幅器（ピーク増幅器）
２３ インピーダンス
２４ 信号分配回路
２６ 結合器／インピーダンス変換ネットワーク
３０ 出力
５０ 遅延素子

Claims (25)

1. 入力および出力を有する主増幅器回路と、
   この主増幅器回路と共同で動作するために選択的に動作可能な、入力および出力を有する少なくとも１つの補助増幅器回路と、
   主増幅器回路および補助増幅器回路の出力に接続されていて、出力ポートで増幅器回路出力信号を結合するように動作可能な信号結合ネットワークと、
   補助増幅器の入力に接続されていて、その入力に遅延を導入する遅延素子とを備えていて、
   前記主および補助増幅器回路は、動作周波数帯内で動作し、
   前記遅延素子は、動作周波数帯内の周波数において、波長の整数倍の遅延を導入するように構成されていることを特徴とする増幅器。
2. 前記動作周波数帯は、中心周波数を有していて、前記遅延素子は、動作周波数帯内の中心周波数において、波長のほぼ整数倍の遅延を導入するように構成されていることを特徴とする請求項１に記載の増幅器。
3. 前記遅延は、増幅器の出力がピーク電力まで駆動されるときの増幅器による遅延と、増幅器の出力がピーク電力より下のレベルまで駆動されるときの増幅器による遅延との間の遅延の差として測定されるΔＴを反映していることを特徴とする請求項１に記載の増幅器。
4. 前記遅延は、約１ΔＴから約６ΔＴの範囲内であることを特徴とする請求項３に記載の増幅器。
5. 前記補助増幅器は、その入力において固有の遅延を有していて、この固有の遅延に、遅延素子の遅延が追加されることを特徴とする請求項１に記載の増幅器。
6. 前記遅延素子は、所望の帯域幅を維持するように構成されていることを特徴とする請求項１に記載の増幅器。
7. 前記遅延素子は、同軸ケーブル、マイクロストリップ伝送線路、ストリップライン伝送線路または表面実装素子のうちの少なくとも１つを組み込んでいる素子を含んでいることを特徴とする請求項１に記載の増幅器。
8. 入力および出力を有する主増幅器回路と、
   この主増幅器回路と共同で動作するために選択的に動作可能な、入力および出力を有する少なくとも１つの補助増幅器回路と、
   主増幅器回路および補助増幅器回路の出力に接続されていて、出力ポートで増幅器回路出力信号を結合するように動作可能な信号結合ネットワークと、
   前記補助増幅器と接続されていて、その増幅器に遅延を導入する遅延素子とを備えていて、
   前記主および補助増幅器回路は、動作周波数帯内で動作し、
   前記遅延素子は、動作周波数帯内の周波数において、波長の整数倍の遅延を導入するように構成されていることを特徴とする増幅器。
9. 前記遅延素子は、補助増幅器の出力に接続されていることを特徴とする請求項８に記載の増幅器。
10. 前記遅延素子は、補助増幅器の入力に接続される構成要素と、補助増幅器の出力に接続される構成要素とを含んでいることを特徴とする請求項８に記載の増幅器。
11. 前記動作周波数帯は、中心周波数を有していて、前記遅延素子は、動作周波数帯内の中心周波数において、波長のほぼ整数倍の遅延を導入するように構成されていることを特徴とする請求項８に記載の増幅器。
12. 前記遅延は、増幅器の出力がピーク電力まで駆動されるときの増幅器による遅延と、増幅器の出力がピーク電力より下のレベルまで駆動されるときの増幅器による遅延との間の遅延の差として測定されるΔＴを反映していることを特徴とする請求項８に記載の増幅器。
13. 前記遅延は、約１ΔＴから約６ΔＴの範囲内であることを特徴とする請求項１２に記載の増幅器。
14. 前記補助増幅器は、その入力において固有の遅延を有していて、この固有の遅延に、遅延素子の遅延が追加されることを特徴とする請求項８に記載の増幅器。
15. 前記遅延素子は、所望の帯域幅を維持するように構成されていることを特徴とする請求項８に記載の増幅器。
16. 前記遅延素子は、同軸ケーブル、マイクロストリップ伝送線路、ストリップライン伝送線路または表面実装素子のうちの少なくとも１つを組み込んでいる素子を含んでいることを特徴とする請求項８に記載の増幅器。
17. 信号を増幅する方法において、
    入力信号を主増幅器回路および主増幅器回路と共同で動作するために選択的に動作可能な少なくとも１つの補助増幅器回路に導いて、増幅器回路からのそれぞれの出力を生成するステップと、
    出力ポートで主増幅器回路と補助増幅器回路との出力を結合するステップと、
    動作周波数帯内で主および補助増幅器回路を動作させるステップと、
    補助増幅器回路の出力を遅延させるために補助増幅器に遅延を導入するステップとを有していて、前記遅延は、動作周波数帯内の周波数において、ほぼ波長の整数倍であることを特徴とする方法。
18. 前記補助増幅器の入力において遅延を導入するステップを更に有していることを特徴とする請求項１７に記載の方法。
19. 前記補助増幅器の出力において遅延を導入するステップを更に有していることを特徴とする請求項１７に記載の方法。
20. 前記補助増幅器の入力において遅延の一部を導入し、補助増幅器の出力において遅延の一部を導入するステップを更に有していることを特徴とする請求項１７に記載の方法。
21. 前記動作周波数帯は、中心周波数を有していて、動作周波数帯内の中心周波数において、ほぼ波長の整数倍の遅延を導入するステップを更に有していることを特徴とする請求項１７に記載の方法。
22. 増幅器の出力がピーク電力まで駆動されるときの増幅器による遅延と、増幅器の出力がピーク電力より下のレベルまで駆動されるときの増幅器による遅延との間の遅延の差として測定されるΔＴを反映する遅延を導入するステップを更に有していることを特徴とする請求項１７に記載の方法。
23. 前記遅延は、約１ΔＴから約６ΔＴの範囲内であることを特徴とする請求項２２に記載の方法。
24. 前記補助増幅器は、固有の遅延を有していて、この固有の遅延に加えて、遅延を導入するステップを更に有していることを特徴とする請求項１７に記載の方法。
25. 前記遅延素子は、所望の帯域幅を維持するように構成されていることを特徴とする請求項１７に記載の方法。

Images