JP2006115145A - 復号装置及び復号方法 - Google Patents

復号装置及び復号方法 Download PDF

Info

Publication number
JP2006115145A
JP2006115145A JP2004299670A JP2004299670A JP2006115145A JP 2006115145 A JP2006115145 A JP 2006115145A JP 2004299670 A JP2004299670 A JP 2004299670A JP 2004299670 A JP2004299670 A JP 2004299670A JP 2006115145 A JP2006115145 A JP 2006115145A
Authority
JP
Japan
Prior art keywords
decoding
data
decoder
soft output
output data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004299670A
Other languages
English (en)
Inventor
Masao Orio
正雄 織尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp filed Critical NEC Electronics Corp
Priority to JP2004299670A priority Critical patent/JP2006115145A/ja
Priority to CNB2005101084310A priority patent/CN100542051C/zh
Priority to EP05022239A priority patent/EP1648092A1/en
Priority to US11/248,182 priority patent/US7526711B2/en
Priority to KR1020050096899A priority patent/KR100761306B1/ko
Publication of JP2006115145A publication Critical patent/JP2006115145A/ja
Priority to US11/485,310 priority patent/US7584409B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2957Turbo codes and decoding
    • H03M13/2975Judging correct decoding, e.g. iteration stopping criteria
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/41Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2957Turbo codes and decoding
    • H03M13/2978Particular arrangement of the component decoders
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35

Landscapes

  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Correction Of Errors (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Abstract

【課題】
復号処理の時間を短縮できる復号装置及び復号方法を提供すること。
【解決手段】
本発明にかかる復号装置は、第1の要素符号Eと外部情報LE2とに基づいて第1の復号を行なうことにより外部情報LE1を生成する第1の復号化器11と、第2の要素符号E’と外部情報LE1’とに基づいて第2の復号を行なうことにより外部情報LE2’を生成する第2の復号化器12と、対数尤度比Lを硬判定することにより復号系列Dを出力する硬判定部15と、を備えるものである。
【選択図】 図1

Description

本発明は、復号装置及び復号方法に関し、特に、第1の符号データと第2の符号データを繰り返し復号する復号装置及び復号方法に関する。
デジタル通信システムでは、伝送路において生じる符号誤りを訂正する誤り訂正符号が用いられている。特に、移動通信システムでは、フェージングの影響により、電波の強度が激しく変動するため符号誤りが生じ易いため、誤り訂正符号は、高い訂正能力が要求される。誤り訂正符号の一例であるターボ符号は、シャノン限界に近い誤り訂正能力を有する符号として注目されており、例えば、第3世代の移動通信方式であるW−CDMA(Wideband Code Division Multiple Access)やCDMA−2000で使用されている。
図8のブロック図は、ターボ符号を生成するための一般的な符号化装置の構成を示している。この符号化装置80は、例えば、通信システムの送信側に設けられ、符号化前データである情報系列Uを、並列連接畳込み符号(PCCCs: Parallel Concatenated Convolutional Codes)のターボ符号に符号化し、伝送路等の外部へ出力する。
符号化装置80は、図に示されるように、組織的畳み込み符号化器である第1の符号化器81及び第2の符号化器82と、データをインタリーブする(並び替える)インタリーバ83とを備えている。
第1の符号化器81は、入力された情報系列(組織部)Uを符号化して冗長ビットPを生成し、この冗長ビットPを外部へ出力する。インタリーバ83は、入力された組織部Uの各ビットを所定のインタリーブパターンに並べ替えて組織部U’を生成し、この組織部U’を第2の符号化器82へ出力する。第2の符号化器82は、組織部U’を符号化して冗長ビットP’を生成し、この冗長ビットP’を外部へ出力する。
したがって、符号化装置80からは、組織部U、冗長ビットP、組織部U’、冗長ビットP’が外部へ出力される。組織部Uと冗長ビットPの組(U,P)を第1の要素符号(符号データ)Eといい、組織部U’と冗長ビットP’の組(U’,P’)を第2の要素符号E’という。尚、本明細書において、「'」が付されていないデータは、第1の要素符号もしくはインタリーブされていないデータに関するデータを示し、「'」が付されているデータは、第2の要素符号もしくはインタリーブされているデータに関するデータを示している。
このように符号化されたターボ符号を復号することをターボ復号という。ターボ復号では、第1の要素符号Eを復号する復号器と第2の要素符号E’を復号する復号器との間で外部情報を交換しながら繰り返し復号が行われる。例えば、ターボ復号に用いられる従来の復号器として特許文献1のものが知られている。
図9のブロック図は、ターボ復号を行う従来の復号装置の構成を示している。この従来の復号装置90は、図8の符号化装置80から出力された第1の要素符号E及び第2の要素符号E’を復号する。従来の復号装置90は、図に示されるように、第1の要素符号Eを復号する第1の復号化器91と、第2の要素符号を復号する第2の復号化器92と、データをインタリーブするインタリーバ93と、データをデインタリーブする(インタリーブパターンを元のパターンに並び替える)デインタリーバ94,95、軟出力データを硬判定する硬判定部96を備えている。
第1の復号化器91及び第2の復号化器92は、軟入力軟出力復号法により復号を行う。軟入力軟出力復号法には、SOVA(Soft−Output Viterbi Algorithm)や、MAP(Maximum A Posteriori)が知られている。例えば、第1の復号化器91及び第2の復号化器92は、MAPの一例であるMax−Log−MAPアルゴリズムにより復号を行う。
Max−Log−MAPアルゴリズムでは、トレリス線図と呼ばれる状態遷移図に基づいてビタビ復号を行う。トレリス線図で各時点の各状態を結ぶパスが復号すべき符号系列に対応しており、とりうるパスに対する尤度(パスメトリック)を計算し、最も尤度の高いパスを生き残りパスとして復号する。
図10は、Max−Log−MAPアルゴリズムで用いられるトレリス線図の一例を示している。Max−Log−MAPアルゴリズムでは、A時点のデータを復号する場合、A時点より前の第2の位置(図の始点)からのパスメトリックと、A時点より後の第1の位置(図の終点)からのパスメトリックを求める。トレリス線図上の始点から終点へ向かう方向(後方向)にビタビ復号を行ってパスメトリックを算出する処理をフォワード処理といい、フォワード処理で算出されるパスメトリックをαパスメトリックという。また、フォワード処理とは逆方向(終点から始点へ向かう方向:前方向)にビタビ復号を行ってパスメトリックを算出する処理をバックワード処理といい、バックワード処理で算出されるパスメトリックをβパスメトリックという。
さらに、Max−Log−MAPアルゴリズムでは、フォワード処理とバックワード処理の後、αパスメトリックとβパスメトリックを結ぶ枝の尤度(ブランチメトリック)を求め、αパスメトリック、βパスメトリック及びブランチメトリックから対数尤度比(Log Likelihood Ratio:LLR)を算出し、さらに外部情報(Extrinsic Information)を算出する。尚、対数尤度比や外部情報は、軟入力軟出力復号の復号結果である軟出力データ(信頼度)であり、その算出式が特許文献1に記載されている。
図11は、ターボ復号を行う従来の復号方法を示す模式図である。この従来の復号方法は、図9の従来の復号装置において行われる方法である。この従来の復号方法では、まず、第1の要素符号Eの復号(1101)の後、第2の要素符号E’の復号(1102)を行う。例えば、第1の復号化器91は、入力される第1の要素符号Eと、デインタリーバ94によってデインタリーブされた外部情報LE2とを用いて復号を行い、外部情報LE1をインタリーバ93へ出力する。次いで、第2の復号化器92は、入力される第2の要素符号E’と、インタリーバ93によってインタリーブされた外部情報LE1’を用いて復号を行い、外部情報LE2’をデインタリーバ94へ出力する。
また、第1の要素符号Eの復号では、フォワード処理(1103)を行った後、バックワード処理(1104)が行われる。同様に、第2の要素符号Eの復号でも、フォワード処理(1105)を行った後、バックワード処理(1106)が行われる。そして、第1の要素符号Eの復号と第2の要素符号E’の復号を1回として、この復号をN回繰り返す(1107)。
N回繰り返した後、デインタリーブ処理(1108)し、硬判定を行って復号系列Dを出力する(1109)。例えば、デインタリーバ95は、第2の復号化器92が算出した対数尤度比L’をデインタリーブし、硬判定部96は、デインタリーブされた対数尤度比Lを硬判定して、復号系列Dを出力する。
しかしながら、従来の復号装置90では、N回繰り返し復号を行った後、第2の復号化器92がインタリーブされた対数尤度比L’を出力するため、これをデインタリーブし、硬判定を行わなければならないという問題がある。また、第2の復号化器92では、フォワード処理の後にバックワード処理が行われているため、対数尤度比L’は、データの最後から先頭へ順に出力されてしまい、これを先頭から逆順に並び替えなければならない。
一方、ターボ復号では、第1の要素符号Eの復号と第2の要素符号E’の復号の繰り返し回数を制御(繰り返し制御)する方法が知られている。図12のブロック図は、繰り返し制御を行う従来の復号装置の構成を示している。この従来の復号装置120は、図に示されるように、図9の従来の復号装置90の構成に加えて、繰り返し制御のためのCRC(Cyclic Redundancy Check)判定部97を有している。
図13は、繰り返し制御を行う従来の復号方法を示す模式図である。この従来の復号方法は、図12の従来の復号装置120において行われる方法である。この従来の復号方法は、図11の復号方法に加えて、CRC判定処理をさらに行う。
図に示されるように、第1の要素符号Eの復号におけるフォワード処理(1103)と同様のタイミングでCRC判定を行う(1110)。例えば、硬判定部96は、デインタリーバ94によってデインタリーブされた外部情報LE2を硬判定し、CRC判定部97は、硬判定の結果である復号系列DをCRC判定する。CRC判定の結果、誤りが検出された場合は、さらに復号の繰り返しが行われる。そして、N回繰り返しが行われた場合は、図11と同様に、対数尤度比L’をデインタリーブし、対数尤度比Lを硬判定した後、再度CRC判定が行われる(1111)。
復号の繰り返しの途中で、CRC判定の結果に誤りが検出されなければ、復号の繰り返しを終了する。そして、そのCRC判定に用いた外部情報LE2について、デインタリーブし、硬判定した復号系列Dを出力する。
しかしながら、従来の復号装置120では、CRC判定により繰り返し制御を行う場合、デインタリーバ94によってデインタリーブされた外部情報LE2を硬判定した結果についてCRC判定している。一般に、外部情報は、硬判定し復号系列を得るためのデータではないため、繰り返し制御の精度が低いという問題がある。外部情報LE2のかわりに対数尤度比Lを用いると、対数尤度比Lを一時的に格納するためのメモリが必要になり、メモリ量が増大してしまう。
また、CRC判定に用いた外部情報LE2は、実際には前回の繰返し復号における第2の要素符号E’の復号の出力であるが、この外部情報LE2をCRC判定する為には、外部情報LE2のデインタリーブが必要となり、このデインタリーブ処理の分(復号の繰り返し1回に対して0.5回分)、無駄に時間がかかってしまう。
特開2004−80508号公報
このように、従来の復号装置90では、N回繰り返し復号を行った後、インタリーブされた対数尤度比L’をデインタリーブしたり逆順に並び替えて、硬判定を行わなければならない。このため、デインタリーブ処理や並び替えに時間がかかり、復号処理の時間が長いという問題がある。
本発明にかかる復号装置は、符号化前データを符号化した第1の符号データと第2の軟出力データとに基づいて第1の復号を行なうことにより第1の軟出力データを生成する第1の復号器と、前記符号化前データをインタリーブして符号化した第2の符号データと前記第1の軟出力データとに基づいて第2の復号を行なうことにより前記第2の軟出力データを生成する第2の復号器と、前記第1の軟出力データを硬判定することにより復号データを出力する硬判定部と、を備えるものである。これにより、デインタリーブや並び替えの処理が不要になり、復号処理の時間を短縮することができる。
本発明にかかる復号装置は、符号化前データを符号化した第1の符号データに基づいて復号を行なうことにより第1の軟出力データを生成する第1の復号器と、前記符号化前データをインタリーブして符号化した第2の符号データに基づいて復号を行なうことにより前記第2の軟出力データを生成する第2の復号器と、前記第1の軟出力データを硬判定することにより復号データを出力する硬判定部と、を備えるものである。これにより、デインタリーブや並び替えの処理が不要になり、復号処理の時間を短縮することができる。
本発明にかかる復号方法は、符号化前データを符号化した第1の符号データと第2の軟出力データとに基づいて第1の復号を行なうことにより第1の軟出力データを生成し、前記符号化前データをインタリーブして符号化した第2の符号データと前記第1の軟出力データとに基づいて第2の復号を行なうことにより前記第2の軟出力データを生成し、前記第1の軟出力データを硬判定することにより復号データを出力するものである。これにより、デインタリーブや並び替えの処理が不要になり復号処理の時間を短縮することができる。
本発明によれば、復号処理の時間を短縮できる復号装置及び復号方法を提供することができる。
発明の実施の形態1.
まず、図1乃至図3を用いて、本発明の実施の形態1にかかる復号装置及び復号方法について説明する。本実施形態にかかる復号装置及び復号方法は、第2の要素符号E’の復号、第1の要素符号Eの復号の順に復号処理を繰り返し、第1の要素符号Eの復号におけるフォワード処理で復号の繰り返しを終了することを特徴としている。
ここで、図1を用いて、本実施形態にかかる復号装置の構成について説明する。この復号装置1は、ターボ復号を行う復号器であり、例えば、図8に示した符号化装置80から出力される第1の要素符号E及び第2の要素符合E’を復号する。すなわち、復号装置1には、情報系列U(符号化前データ)を符号化した第1の要素符号E(第1の符号データ)と、情報系列Uをインタリーブして符号化した第2の要素符号E’(第2の符号データ)とが入力される。第1の要素符号E及び第2の要素符号E’は、伝送路を介して復号装置1へ入力され、この伝送路においてノイズがのるため、符号誤りが発生している。復号装置1は、第1の要素符号E及び第2の要素符号E’をターボ復号し、高い訂正能力によって、この符号誤りを訂正する。
図に示されるように、復号装置1は、第1の復号化器11、第2の復号化器12、インタリーバ13、デインタリーバ14、硬判定部15を備えている。
第1の復号化器11は、符号化装置80の第1の符号化器81に対応して設けられており、第1の要素符号Eを復号する。第1の復号化器11は、軟入力軟出力復号器であり、SOVAやMAP等による復号が可能である。第1の復号化器11は、例えば、Max−Log−MAPアルゴリズムを用いて復号を行う。この復号では、軟出力データが生成される。軟出力データは、信頼度を示すデータであり、「0」もしくは「1」の確からしさを示す。例えば、軟出力データが正に大きい値であれば、より「0」らしく、軟出力データが負に大きい値であれば、より「1」らしい。Max−Log−MAPアルゴリズムでは、軟出力データとして、外部情報や対数尤度比を生成する。外部情報は、繰り返し復号において、第1の復号化器11と第2の復号化器12との間で交換されるデータである。対数尤度比は、硬判定されて復号系列を生成するためのデータである。
また、第1の復号化器11は、入力される第1の要素符号Eと、デインタリーバ14によってデインタリーブされた外部情報LE2とを用いて復号を行い、復号により算出された外部情報LE1を出力する。さらに、第1の復号化器11は、第2の復号化器12とともに復号を所定の回数繰り返した後、復号により算出された対数尤度比Lを硬判定部15へ出力する。この復号の繰り返しは、第2の復号化器12の復号の後に、第1の復号化器11の復号を行い、これをN回繰り返す。
第2の復号化器12は、符号化装置80の第2の符号化器82に対応して設けられており、第2の要素符号E’を復号する。第2の復号化器12は、第1の復号化器11と同様の軟入力軟出力復号器である。また、第2の復号化器12は、入力される第2の要素符号E’と、インタリーバ13によってインタリーブされた外部情報LE1’とを用いて復号を行い、復号により算出された外部情報LE2’を出力する。
インタリーバ13は、データを所定のインタリーブパターンにインタリーブする。例えば、インタリーバ13は、メモリを有しており、このメモリに対する書き込み処理や読み出し処理によって、インタリーブを行うことができる。メモリに書き込む際に、インタリーブパターンに従ってデータを並び替えて書き込み、メモリを読み出す際に、データを先頭から順に読み出してもよい。また、メモリに書き込む際に、データを先頭から順に書き込み、メモリを読み出す際に、インタリーブパターンに従ってデータを読み出してもよい。また、インタリーバ13は、第1の復号化器11から出力される外部情報LE1をインタリーブして、外部情報LE1’を第2の復号化器12へ出力する。
デインタリーバ14は、インタリーブされているデータを元の並びのデータにデインタリーブする。デインタリーバ14は、インタリーバ13と同様に、メモリに対する書き込み処理や読み出し処理によって、デインタリーブを行うことができる。メモリに書き込む際に、インタリーブパターンと逆のデインタリーブパターンに従ってデータを並び替えて書き込み、メモリを読み出す際に、データを先頭から順に読み出してもよい。また、メモリに書き込む際に、データを先頭から順に書き込み、メモリを読み出す際に、デインタリーブパターンに従ってデータを読み出してもよい。また、デインタリーバ14は、第2の復号化器12から出力される外部情報LE2’をデインタリーブして、外部情報LE2を第1の復号化器11へ出力する。
硬判定部15は、軟出力データを硬判定し復号系列を生成する。硬判定では、軟出力データのように任意の値をとるデータにもとづいて、「0」や「1」等の所定のデータを選択する。例えば、軟出力データが少しでも「0」らしければ「0」と決定し、少しでも「1」らしければ「1」と決定する。
また、硬判定部15は、繰り返し復号が行われた後、第1の復号化器11から出力される対数尤度比Lを硬判定し、硬判定した結果を復号系列Dとして出力する。本実施形態では、第2の復号化器12ではなく第1の復号化器11が出力する対数尤度比Lをそのまま硬判定するため、デインタリーブにより対数尤度比Lを並び替える必要がない。
次に、図2を用いて、本実施形態にかかる復号化器の構成について説明する。図2(a)は第1の復号化器11の構成を示し、図2(b)は第2の復号化器12の構成を示している。
図2(a)に示されるように、第1の復号化器11は、フォワード処理部21、バックワード処理部22、メモリ23、外部情報算出部24を備えている。メモリ23は、フォワード処理部21、バックワード処理部22、外部情報算出部24の処理に必要な情報を記憶する。
バックワード処理部22は、入力された第1の要素符号Eと、デインタリーバ14によってデインタリーブされた外部情報LE2とを用いてバックワード処理を行う。バックワード処理部22は、外部情報LE2と第1の要素符号Eを復号する位置よりも後の位置(終点)から前方向へ参照していき、トレリス線図における終点からのβパスメトリックを求める。そして、バックワード処理部22は、バックワード処理に用いた第1の要素符号E及び外部情報LE2と、バックワード処理により算出されたβパスメトリックとをメモリ23へ格納する。
フォワード処理部21は、バックワード処理部22によってメモリ23に格納された第1の要素符号E及び外部情報LE2を用いてフォワード処理を行う。フォワード処理部21は、外部情報LE2と第1の要素符号Eを復号する位置よりも前の位置(始点)から後方向へ参照していき、トレリス線図における始点からのαパスメトリックを求める。そして、フォワード処理部21は、フォワード処理により算出されたαパスメトリックをメモリ23へ格納する。
外部情報算出部24は、バックワード処理部22及びフォワード処理部21によってメモリ23に格納されたαパスメトリック及びβパスメトリックを用いて対数尤度比Lを算出するとともに外部情報LE1を算出する。例えば、外部情報算出部24は、αパスメトリックとβパスメトリックを結ぶブランチメトリックを求め、αパスメトリック、βパスメトリック及びブランチメトリックから対数尤度比Lを算出し、この対数尤度比Lから外部情報LE1を算出する。そして、外部情報算出部24は、算出した対数尤度比Lもしくは外部情報LE1を出力する。
例えば、外部情報算出部24は、αパスメトリックとβパスメトリックの両方が生成される順に、対数尤度比L及び外部情報LE1を求め、この生成順に対数尤度比Lもしくは外部情報LE1を出力する。第1の復号化器11は、バックワード処理部22のバックワード処理の後、フォワード処理部21のフォワード処理を行うため、全てのβパスメトリックが生成された後、αパスメトリックがトレリス線図の始点から後方向の順に生成される。そうすると、この始点から後方向の順に、対数尤度比L及び外部情報LE1が求められ、この順に対数尤度比Lもしくは外部情報LE1が出力される。したがって、対数尤度比Lがデータの先頭から順に出力されるため、データを並び替えることなく、そのままの順に硬判定することができる。
図2(b)に示されるように、第2の復号化器12は、フォワード処理部21’、バックワード処理部22’、メモリ23’、外部情報算出部24’を備えている。尚、第2の復号化器12の各構成要素は、第1の復号化器11の各構成要素と同様のものである。ただし、第2の復号化器12は、フォワード処理部21とバックワード処理部22におけるデータの入出力関係、すなわち、フォワード処理とバックワード処理の順序が異なる。
フォワード処理部21’は、入力される第2の要素符号E’と外部情報LE1’を始点から後方向へ参照して、αパスメトリックを求め、第2の要素符号E’、外部情報LE1’及びαパスメトリックをメモリ23’へ格納する。バックワード処理部22’は、フォワード処理部21’によってメモリ23’に格納された外部情報LE1’と第2の要素符号E’を終点から前方向へ参照して、βパスメトリックを求め、メモリ23’にβパスメトリックを格納する。外部情報算出部24’は、外部情報算出部24と同様に外部情報LE2’を算出する。
第2の復号化器12は、フォワード処理部21’のフォワード処理の後、バックワード処理部22’のバックワード処理を行うため、全てのαパスメトリックが生成された後、βパスメトリックがトレリス線図の終点から前方向の順に生成される。したがって、この終点から前方向の順に、外部情報LE2’が求められ、この順に外部情報LE2’が出力される。
次に、図3を用いて、本実施形態にかかる復号方法について説明する。この復号方法は、図1の復号装置1によって行われる方法である。すなわち、この復号方法は、ターボ符号化された第1の要素符号E及び第2の要素符号E’を繰り返し復号する方法である。
この復号方法では、まず、第2の要素符号E’の復号を行う(301)。この復号では、フォワード処理(303)の後、バックワード処理(304)を行う。例えば、第2の復号化器12に、第2の要素符号E’と外部情報LE1’が入力されると、フォワード処理部21’によってフォワード処理を行った後、バックワード処理部22’によってバックワード処理を行う。そして、外部情報算出部24’によって、フォワード処理とバックワード処理で求めたパスメトリックに基づいて、対数尤度比L及び外部情報LE2’を算出する尚、第2の要素符号E’の復号の処理の順番は、これに限らず、バックワード処理の後にフォワード処理を行ってもよい。
また、第2の要素符号E’の復号が1回目の復号の場合、外部情報LE1’は算出されていないため、初期値が用いられ、2回目以降の復号の場合、第1の復号化器11によって算出された外部情報LE1’が用いられる。
次いで、第1の要素符号Eの復号を行う(302)。この復号では、バックワード処理(305)の後、フォワード処理(306)を行う。例えば、第1の復号化器11に、第1の要素符号Eと外部情報LE2が入力されると、バックワード処理部22によってバックワード処理を行った後、フォワード処理部21によってフォワード処理を行う。そして、外部情報算出部24によって、バックワード処理とフォワード処理で求めたパスメトリックに基づいて、対数尤度比L及び外部情報LE1を算出する。
次いで、第2の要素符号E’の復号と第1の要素符号Eの復号を1回として、この復号をN回繰り返す(307)。この復号を繰り返す度に符号訂正能力が向上するが、繰り返す回数は、例えば、8回〜10回である。
次いで、復号をN回繰り返した後、硬判定を行う(308)。例えば、第1の復号化器11は、第1の要素符号Eの復号回数をカウントし、このカウント値がNに達した場合、そのときの対数尤度比Lを硬判定部15へ出力する。硬判定部15は、第1の復号化器11から出力される対数尤度比Lを硬判定し、復号系列Dを出力する。
このように、本実施形態では、復号の繰り返し処理の後、第1の復号化器から対数尤度比を出力するため、対数尤度比を並び替えずにそのまま硬判定することができる。すなわち、第2の復号化器から出力される対数尤度比と異なり、デインタリーブ処理が必要ない。また、第1の復号化器では、バックワード処理の後にフォワード処理を行って対数尤度比を出力するため、対数尤度比を逆順に並び替える必要もない。したがって、デインタリーブや並び替え処理が不要なため、復号処理の時間を短縮することができ、さらに、消費電力を低減することができる。特に、携帯電話等の低消費電力化が望まれる電子機器では、より有効である。
例えば、デインタリーブ処理には、復号の繰り返し1回に対して0.5回分の処理時間が必要であるが、本実施形態では、この処理が不要である。復号処理の繰り返し回数を8回とすると、従来例(図9)では、繰り返し回数8.5回分の処理時間が必要であったが、本実施形態(図1)では繰り返し回数8回分の処理時間となり、繰り返し0.5回分(約6%)の処理時間を削減することができる。
発明の実施の形態2.
次に、図4乃至図7を用いて、本発明の実施の形態2にかかる復号装置及び復号方法について説明する。本実施形態にかかる復号装置及び復号方法は、第1の要素符号Eの復号結果を硬判定したものをCRC判定し、繰り返し制御することを特徴としている。
ここで、図4を用いて、本実施形態にかかる復号装置の構成について説明する。尚、図4において、図1と同一の符号を付されたものは同様の要素であり、それらの説明を省略する。
図に示されるように、この復号装置1は、図1の構成に加えて、CRC判定部16を備えている。CRC判定部16は、復号系列DをCRC判定し誤り検出を行う。
次に、図5を用いて、本実施形態にかかる復号方法について説明する。この復号方法は、図4の復号装置1によって行われる方法である。また、この復号方法は、図3の復号方法に加えて、CRC判定処理をさらに行う。CRC判定処理以外については、図3と同様のため、簡単に説明する。
この復号方法では、図3と同様に、第2の要素符号E’の復号(301)、第1の要素符号Eの復号(302)を行い、この復号をN回繰り返す(307)。そして、本実施形態では、復号の繰り返し毎に、第1の要素符号Eの復号結果に基づいてCRC判定を行う(309)。例えば、第1の復号化器11は、復号の度に、バックワード処理(305)及びフォワード処理(306)を行い、外部情報LE1をインタリーバ13へ出力するとともに、対数尤度比Lを硬判定部15へ出力する。硬判定部15が対数尤度比Lを硬判定し、復号系列DをCRC判定部16へ出力する。そして、CRC判定部16は、復号系列DについてCRC演算し誤り検出を行う。
CRC判定の結果、誤りが検出されない場合は、復号の繰り返しを行わずに復号系列Dを出力し、CRC判定の結果、誤りが検出された場合は、さらに復号の繰り返しを続ける。例えば、CRC判定部16は、CRC演算値と復号系列Dに含まれるCRC値とが一致する場合は、誤り無しとして、復号系列Dを出力する。CRC演算値とCRC値が不一致の場合は、誤り検出したことを第1の復号化器11へ出力する。そうすると、第1の復号化器11と第2の復号化器12は、誤りが検出されている間、さらに復号を繰り返す。
次いで、復号をN回繰り返した後は、図3と同様に、第1の復号化器11が出力する対数尤度比Lについて硬判定を行い、復号系列DをCRC判定して、復号系列Dを出力する。
このように、本実施形態では、第1の復号化器における第1の要素符号Eの復号により出力される対数尤度比Lを硬判定しCRC判定することにより、従来のように外部情報を硬判定しCRC判定する場合と比べて、繰り返し制御の精度が向上する。すなわち、実際に復号系列を得るための対数尤度比Lに基づいてCRC判定するため、CRC判定による誤り検出の信頼性が高くなり、より正確に復号の繰り返し回数を低減できる。したがって、復号処理の時間を短縮でき、消費電力を低減することができる。
また、第1の復号化器が出力する対数尤度比Lをそのまま硬判定しCRC判定することから、デインタリーブ処理が不要であり、復号処理の時間をさらに短縮できる。特に、繰り返し制御におけるCRC判定は、繰り返す度に行われるため、繰り返し回数が多いほど、時間短縮の効果も大きい。
ここで、図6及び図7を用いて、本実施形態にかかる復号装置及び復号方法のシミュレーション結果について説明する。
図6は、復号装置の符号誤り率特性を示している。図6の横軸はEb/N0を示している。Eb/N0は、信号対雑音比(SNR:Signal to Noise Ratio)であり、1ビット当たりの信号エネルギーEbと帯域当たりの白色雑音電力密度N0の比である。Eb/N0が小さい値のとき、ノイズ成分がより大きく、Eb/N0が大きい値のとき、ノイズ成分がより小さい。図6の縦軸は、ビット単位の誤り率である(Bit Error Rate:ビット誤り率)と複数のビットを含むブロック単位の誤り率であるBLER(BLock Error Rate)を示している。
図6において、(a−1)は、従来例1(図9及び図11)のBER特性、つまり、繰り返し回数を固定した場合のBER特性である。(b−1)は、従来例2(図12及び図13)のBER特性、(c−1)は、本実施形態(図4及び図5)のBER特性である。また、(a−2)は従来例1のBLER特性、(b−2)は従来例2のBLER特性、(c−2)は本実施形態のBLER特性である。
図に示されるように、従来例1、従来例2及び本実施形態では、BER特性及びBLER特性は、ほぼ同様の特性を示している。これは、復号を繰り返す度に誤り率特性が向上するため、ある程度復号を繰り返すと、どの例も同様の特性を示すこととなる。
図7は、図6の符号誤り率特性における復号処理の繰り返し回数を示している。つまり、各Eb/N0における繰り返し回数である。図7において、(a)は従来例1の繰り返し回数、(b)は従来例2の繰り返し回数、(c)は本実施形態の繰り返し回数を示している。
図6では、どの例も同様の特性を示していたが、図7に示すように、各例で復号の繰り返し回数が異なる。図7に示されるように、従来例1は、どのEb/N0でも繰り返し回数が8回固定である。従来例2は、従来例1より繰り返し回数が少なく、Eb/N0が大きくなるに従って、繰り返し8回程度から4.5回程度に減少する。本実施形態は、最も繰り返し回数が少なく、Eb/N0が大きくなるに従って、繰り返し7.5回程度から3.5回程度に減少する。例えば、BLER=10−2を基準とすると、図6より、このときのEb/N0は0.8である。図7より、Eb/N0=0.8dBの繰り返し回数は、従来例2が約5.5回であるのに対し、本実施形態は約4回である。すなわち、平均1.5回分(約27%)の復号処理を削減できることがわかる。
その他の発明の実施の形態.
尚、上述の例では、第2の要素符号E’の復号と第1の要素符号Eの復号を繰り返す例について説明したが、これに限らず、第1の復号化器から出力される対数尤度比を硬判定する構成であればよい。
また、上述の例では、2つの復号化器で繰り返し復号する例について説明したが、これに限らず、任意の数の復号化器で繰り返し復号してもよい。
このほか、本発明の要旨を逸脱しない範囲で種々の変形、実施が可能である。
本発明にかかる復号装置の構成を示すブロック図である。 本発明にかかる復号化器の構成を示すブロック図である。 本発明にかかる復号方法を説明するための図である。 本発明にかかる復号装置の構成を示すブロック図である。 本発明にかかる復号方法を説明するための図である。 本発明にかかる復号装置のシミュレーション結果を示すグラフである。 本発明にかかる復号装置のシミュレーション結果を示すグラフである。 一般的な符号化装置の構成を示すブロック図である。 従来の復号装置の構成を示すブロック図である。 一般的な復号化器で用いられるトレリス線図の一例を示す図である。 従来の復号方法を説明するための図である。 従来の復号装置の構成を示すブロック図である。 従来の復号方法を説明するための図である。
符号の説明
1 復号装置
11 第1の復号化器
12 第2の復号化器
13 インタリーバ
14 デインタリーバ
15 硬判定部
16 CRC判定部
21,21’ フォワード処理部
22,22’ バックワード処理部
23,23’ メモリ
24,24’ 外部情報算出部

Claims (11)

  1. 符号化前データを符号化した第1の符号データと第2の軟出力データとに基づいて第1の復号を行なうことにより第1の軟出力データを生成する第1の復号器と、
    前記符号化前データをインタリーブして符号化した第2の符号データと前記第1の軟出力データとに基づいて第2の復号を行なうことにより前記第2の軟出力データを生成する第2の復号器と、
    前記第1の軟出力データを硬判定することにより復号データを出力する硬判定部と、
    を備える復号装置。
  2. 前記第1の復号器に入力される第2の軟出力データは、前記第2の復号器が生成する第2の軟出力データをデインタリーブしたデータであり、
    前記第2の復号器に入力される第1の軟出力データは、前記第1の復号器が生成する第1の軟出力データをインタリーブしたデータである、
    請求項1に記載の復号装置。
  3. 前記第1の復号器及び前記第2の復号器は、前記第2の復号と前記第2の復号の後に行なわれる前記第1の復号とを所定の回数繰り返す、
    請求項1又は2に記載の復号装置。
  4. 前記第1の復号器は、
    復号するデータの第1の位置から前方向に復号するバックワード処理部と、
    前記バックワード処理部の復号の後に、復号するデータの第2の位置から後方向に復号するフォワード処理部とを備える、
    請求項1乃至3のいずれか一つに記載の復号装置。
  5. 前記硬判定部が出力する復号データについて誤り検出を行う誤り検出部をさらに備え、
    前記誤り検出部の誤り検出の結果、前記復号データの誤りを検出した場合、前記第1の復号器及び前記第2の復号器は、前記第2の復号と前記第1の復号を繰り返し、
    前記誤り検出部の誤り検出の結果、前記復号データの誤りを検出しない場合、前記第1の復号器及び前記第2の復号器は、前記第2の復号と前記第1の復号の繰り返しを行わない、
    請求項1乃至4のいずれか一つに記載の復号装置。
  6. 符号化前データを符号化した第1の符号データに基づいて復号を行なうことにより第1の軟出力データを生成する第1の復号器と、
    前記符号化前データをインタリーブして符号化した第2の符号データに基づいて復号を行なうことにより前記第2の軟出力データを生成する第2の復号器と、
    前記第1の軟出力データを硬判定することにより復号データを出力する硬判定部と、
    を備える復号装置。
  7. 符号化前データを符号化した第1の符号データと第2の軟出力データとに基づいて第1の復号を行なうことにより第1の軟出力データを生成し、
    前記符号化前データをインタリーブして符号化した第2の符号データと前記第1の軟出力データとに基づいて第2の復号を行なうことにより前記第2の軟出力データを生成し、
    前記第1の軟出力データを硬判定することにより復号データを出力する、
    復号方法。
  8. 前記第1の復号で用いられる第2の軟出力データは、前記第2の復号によって生成される第2の軟出力データをデインタリーブしたデータであり、
    前記第2の復号で用いられる第1の軟出力データは、前記第1の復号によって生成される第1の軟出力データをインタリーブしたデータである、
    請求項7に記載の復号方法。
  9. 前記第2の復号と前記第2の復号の後に行なわれる前記第1の復号とを所定の回数繰り返す、
    請求項7又は8に記載の復号方法。
  10. 前記第1の復号では、
    復号するデータの第1の位置から前方向に復号するバックワード処理を行ない、
    前記バックワード処理の後に、復号するデータの第2の位置から後方向に復号するフォワード処理を行なう、
    請求項7乃至9のいずれか一つに記載の復号方法。
  11. 前記出力される復号データについて誤り検出を行い、
    前記誤り検出の結果、前記復号データの誤りを検出した場合、前記第2の復号と前記第1の復号を繰り返し、
    前記誤り検出の結果、前記復号データの誤りを検出しない場合、前記第2の復号と前記第1の復号の繰り返しを行わない、
    請求項7乃至10のいずれか一つに記載の復号方法。
JP2004299670A 2004-10-14 2004-10-14 復号装置及び復号方法 Pending JP2006115145A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2004299670A JP2006115145A (ja) 2004-10-14 2004-10-14 復号装置及び復号方法
CNB2005101084310A CN100542051C (zh) 2004-10-14 2005-10-09 解码方法和设备
EP05022239A EP1648092A1 (en) 2004-10-14 2005-10-12 Decoding method and device
US11/248,182 US7526711B2 (en) 2004-10-14 2005-10-13 Decoding method and device for repeatedly decoding first and second encoded data
KR1020050096899A KR100761306B1 (ko) 2004-10-14 2005-10-14 디코딩 방법 및 장치
US11/485,310 US7584409B2 (en) 2004-10-14 2006-07-13 Method and device for alternately decoding data in forward and reverse directions

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004299670A JP2006115145A (ja) 2004-10-14 2004-10-14 復号装置及び復号方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2006192785A Division JP2006280010A (ja) 2006-07-13 2006-07-13 復号装置及び復号方法

Publications (1)

Publication Number Publication Date
JP2006115145A true JP2006115145A (ja) 2006-04-27

Family

ID=35788476

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004299670A Pending JP2006115145A (ja) 2004-10-14 2004-10-14 復号装置及び復号方法

Country Status (5)

Country Link
US (2) US7526711B2 (ja)
EP (1) EP1648092A1 (ja)
JP (1) JP2006115145A (ja)
KR (1) KR100761306B1 (ja)
CN (1) CN100542051C (ja)

Families Citing this family (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070213010A1 (en) * 2006-03-13 2007-09-13 Alon Konchitsky System, device, database and method for increasing the capacity and call volume of a communications network
CN103258572B (zh) 2006-05-12 2016-12-07 苹果公司 存储设备中的失真估计和消除
KR101202537B1 (ko) 2006-05-12 2012-11-19 애플 인크. 메모리 디바이스를 위한 결합된 왜곡 추정 및 에러 보정 코딩
US8239735B2 (en) 2006-05-12 2012-08-07 Apple Inc. Memory Device with adaptive capacity
US7743287B2 (en) * 2006-10-18 2010-06-22 Trellisware Technologies, Inc. Using SAM in error correcting code encoder and decoder implementations
WO2008053472A2 (en) 2006-10-30 2008-05-08 Anobit Technologies Ltd. Reading memory cells using multiple thresholds
US8151163B2 (en) 2006-12-03 2012-04-03 Anobit Technologies Ltd. Automatic defect management in memory devices
US8151166B2 (en) 2007-01-24 2012-04-03 Anobit Technologies Ltd. Reduction of back pattern dependency effects in memory devices
WO2008111058A2 (en) 2007-03-12 2008-09-18 Anobit Technologies Ltd. Adaptive estimation of memory cell read thresholds
US8234545B2 (en) * 2007-05-12 2012-07-31 Apple Inc. Data storage with incremental redundancy
US8429493B2 (en) 2007-05-12 2013-04-23 Apple Inc. Memory device with internal signap processing unit
US8259497B2 (en) 2007-08-06 2012-09-04 Apple Inc. Programming schemes for multi-level analog memory cells
US8174905B2 (en) 2007-09-19 2012-05-08 Anobit Technologies Ltd. Programming orders for reducing distortion in arrays of multi-level analog memory cells
WO2009050703A2 (en) 2007-10-19 2009-04-23 Anobit Technologies Data storage in analog memory cell arrays having erase failures
KR101509836B1 (ko) 2007-11-13 2015-04-06 애플 인크. 멀티 유닛 메모리 디바이스에서의 메모리 유닛의 최적화된 선택
US8225181B2 (en) 2007-11-30 2012-07-17 Apple Inc. Efficient re-read operations from memory devices
US8209588B2 (en) 2007-12-12 2012-06-26 Anobit Technologies Ltd. Efficient interference cancellation in analog memory cell arrays
US8156398B2 (en) 2008-02-05 2012-04-10 Anobit Technologies Ltd. Parameter estimation based on error correction code parity check equations
US8230300B2 (en) 2008-03-07 2012-07-24 Apple Inc. Efficient readout from analog memory cells using data compression
US8400858B2 (en) 2008-03-18 2013-03-19 Apple Inc. Memory device with reduced sense time readout
US8493783B2 (en) 2008-03-18 2013-07-23 Apple Inc. Memory device readout using multiple sense times
US8498151B1 (en) 2008-08-05 2013-07-30 Apple Inc. Data storage in analog memory cells using modified pass voltages
US8949684B1 (en) 2008-09-02 2015-02-03 Apple Inc. Segmented data storage
US8169825B1 (en) 2008-09-02 2012-05-01 Anobit Technologies Ltd. Reliable data storage in analog memory cells subjected to long retention periods
US8482978B1 (en) 2008-09-14 2013-07-09 Apple Inc. Estimation of memory cell read thresholds by sampling inside programming level distribution intervals
US8239734B1 (en) 2008-10-15 2012-08-07 Apple Inc. Efficient data storage in storage device arrays
US8261159B1 (en) 2008-10-30 2012-09-04 Apple, Inc. Data scrambling schemes for memory devices
US8208304B2 (en) 2008-11-16 2012-06-26 Anobit Technologies Ltd. Storage at M bits/cell density in N bits/cell analog memory cell devices, M>N
US8397131B1 (en) 2008-12-31 2013-03-12 Apple Inc. Efficient readout schemes for analog memory cell devices
US8248831B2 (en) 2008-12-31 2012-08-21 Apple Inc. Rejuvenation of analog memory cells
US8924661B1 (en) 2009-01-18 2014-12-30 Apple Inc. Memory system including a controller and processors associated with memory devices
US8228701B2 (en) 2009-03-01 2012-07-24 Apple Inc. Selective activation of programming schemes in analog memory cell arrays
US8259506B1 (en) 2009-03-25 2012-09-04 Apple Inc. Database of memory read thresholds
US8832354B2 (en) 2009-03-25 2014-09-09 Apple Inc. Use of host system resources by memory controller
US8238157B1 (en) 2009-04-12 2012-08-07 Apple Inc. Selective re-programming of analog memory cells
TWI508089B (zh) * 2009-06-29 2015-11-11 A Data Technology Co Ltd 電子儲存裝置及其資料修復方法
US8479080B1 (en) 2009-07-12 2013-07-02 Apple Inc. Adaptive over-provisioning in memory systems
US8495465B1 (en) 2009-10-15 2013-07-23 Apple Inc. Error correction coding over multiple memory pages
US8677054B1 (en) 2009-12-16 2014-03-18 Apple Inc. Memory management schemes for non-volatile memory devices
US8694814B1 (en) 2010-01-10 2014-04-08 Apple Inc. Reuse of host hibernation storage space by memory controller
US8677203B1 (en) 2010-01-11 2014-03-18 Apple Inc. Redundant data storage schemes for multi-die memory systems
US8694853B1 (en) 2010-05-04 2014-04-08 Apple Inc. Read commands for reading interfering memory cells
US8572423B1 (en) 2010-06-22 2013-10-29 Apple Inc. Reducing peak current in memory systems
US8595591B1 (en) 2010-07-11 2013-11-26 Apple Inc. Interference-aware assignment of programming levels in analog memory cells
US9104580B1 (en) 2010-07-27 2015-08-11 Apple Inc. Cache memory for hybrid disk drives
US8645794B1 (en) 2010-07-31 2014-02-04 Apple Inc. Data storage in analog memory cells using a non-integer number of bits per cell
US8856475B1 (en) 2010-08-01 2014-10-07 Apple Inc. Efficient selection of memory blocks for compaction
US8493781B1 (en) 2010-08-12 2013-07-23 Apple Inc. Interference mitigation using individual word line erasure operations
US8694854B1 (en) 2010-08-17 2014-04-08 Apple Inc. Read threshold setting based on soft readout statistics
US9021181B1 (en) 2010-09-27 2015-04-28 Apple Inc. Memory management for unifying memory cell conditions by using maximum time intervals
US8495479B1 (en) * 2010-11-22 2013-07-23 Marvell International Ltd. Defect detection and correction via monitoring of syndromes and bit flips in decoder
US8910029B2 (en) 2011-02-08 2014-12-09 Intel Mobile Communications GmbH Iterative decoder
US8736998B2 (en) * 2012-05-17 2014-05-27 Lsi Corporation Systems and methods for symbol re-grouping decoding processing
CN102684841B (zh) * 2012-05-31 2015-08-26 无锡众志和达数据计算股份有限公司 一种编码计算单元及解码数据校验方法
KR20150061253A (ko) * 2013-11-27 2015-06-04 한국전자통신연구원 하프 파이프라인 방식의 터보 디코더 및 그의 제어 방법
US10644837B2 (en) * 2018-08-01 2020-05-05 Nxp B.V. Signal processing with error correction
US11556416B2 (en) 2021-05-05 2023-01-17 Apple Inc. Controlling memory readout reliability and throughput by adjusting distance between read thresholds
US11847342B2 (en) 2021-07-28 2023-12-19 Apple Inc. Efficient transfer of hard data and confidence levels in reading a nonvolatile memory

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6292918B1 (en) * 1998-11-05 2001-09-18 Qualcomm Incorporated Efficient iterative decoding
EP1009098A1 (en) * 1998-12-10 2000-06-14 Sony International (Europe) GmbH Error correction using a turbo code and a CRC
KR100321978B1 (ko) 1998-12-31 2002-07-02 윤종용 통신시스템에서반복복호장치및방법
US6304995B1 (en) * 1999-01-26 2001-10-16 Trw Inc. Pipelined architecture to decode parallel and serial concatenated codes
DE19959409A1 (de) * 1999-12-09 2001-06-21 Infineon Technologies Ag Turbo-Code-Decoder und Turbo-Code-Decodierverfahren mit iterativer Kanalparameterschätzung
US6980605B2 (en) 2000-01-31 2005-12-27 Alan Gatherer MAP decoding with parallelized sliding window processing
GB0004765D0 (en) * 2000-03-01 2000-04-19 Mitel Corp Soft-decision decoding of convolutionally encoded codeword
US6732327B1 (en) 2000-05-05 2004-05-04 Nokia Networks Oy Scaled-feedback turbo decoder
KR100628201B1 (ko) * 2000-10-16 2006-09-26 엘지전자 주식회사 터보 디코딩 방법
US6950975B2 (en) * 2001-08-03 2005-09-27 Combasis Technology, Inc. Acceleration of convergence rate with verified bits in turbo decoding
US6961921B2 (en) * 2001-09-06 2005-11-01 Interdigital Technology Corporation Pipeline architecture for maximum a posteriori (MAP) decoders
JP3549519B2 (ja) * 2002-04-26 2004-08-04 沖電気工業株式会社 軟出力復号器
JP2004080508A (ja) 2002-08-20 2004-03-11 Nec Electronics Corp 誤り訂正符号の復号方法、そのプログラム及びその装置
JP4131680B2 (ja) * 2003-06-09 2008-08-13 松下電器産業株式会社 ターボ復号装置

Also Published As

Publication number Publication date
US20060253769A1 (en) 2006-11-09
EP1648092A1 (en) 2006-04-19
CN100542051C (zh) 2009-09-16
US7584409B2 (en) 2009-09-01
US7526711B2 (en) 2009-04-28
KR20060053998A (ko) 2006-05-22
US20060085719A1 (en) 2006-04-20
KR100761306B1 (ko) 2007-09-27
CN1761160A (zh) 2006-04-19

Similar Documents

Publication Publication Date Title
KR100761306B1 (ko) 디코딩 방법 및 장치
JP3730238B2 (ja) 適用形チャネル符号化方法及び装置
JP4432781B2 (ja) 誤り訂正復号器
US7810014B2 (en) Apparatus and method for stopping iterative decoding in a mobile communication system
KR20080067987A (ko) 큐피피 인터리브를 갖는 병렬 터보 디코딩을 위한 공식적플렉서블 충돌 방지 메모리 억세싱
JP2004015285A (ja) ターボ復号方法及びターボ復号装置
JP4229948B2 (ja) 復号装置、復号方法、及び受信装置
AU2001236110B2 (en) Turbo decoder and turbo decoding method and storage medium where the method is stored
KR19990081470A (ko) 터보복호기의 반복복호 종료 방법 및 그 복호기
US9374109B2 (en) QPP interleaver/DE-interleaver for turbo codes
US7584407B2 (en) Decoder and method for performing decoding operation using map algorithm in mobile communication system
CN110798283A (zh) 用错误校正进行的信号处理
JP2002076921A (ja) 誤り訂正符号復号方法及び装置
JP3823731B2 (ja) 誤り訂正復号器
KR20050079986A (ko) Llr의 부호 비교를 이용한 터보 복호기의 반복복호제어장치 및 방법
US7565594B2 (en) Method and apparatus for detecting a packet error in a wireless communications system with minimum overhead using embedded error detection capability of turbo code
US10116337B2 (en) Decoding method for convolutionally coded signal
JP2006280010A (ja) 復号装置及び復号方法
JP2005167513A (ja) 復号装置及び復号方法
Shah et al. Performance analysis of turbo code for CDMA 2000 with convolutional coded IS-95 system in wireless communication system
JP2005102274A (ja) 誤り訂正復号器
KR20020058757A (ko) 최대사후복호(map) 알고리즘을 이용한 복호 알고리즘
KR20030082699A (ko) 골든 시퀀스를 이용한 터보 내부 인터리빙 방법 및 그 장치
JP2001326577A (ja) 直接連接畳込み符号器、及び、直接連接畳込み符号化方法
KR20110096222A (ko) 터보 코드 복호기 및 이를 위한 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070713

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090928

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091027

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100302