KR100321978B1 - 통신시스템에서반복복호장치및방법 - Google Patents

통신시스템에서반복복호장치및방법 Download PDF

Info

Publication number
KR100321978B1
KR100321978B1 KR1019980062709A KR19980062709A KR100321978B1 KR 100321978 B1 KR100321978 B1 KR 100321978B1 KR 1019980062709 A KR1019980062709 A KR 1019980062709A KR 19980062709 A KR19980062709 A KR 19980062709A KR 100321978 B1 KR100321978 B1 KR 100321978B1
Authority
KR
South Korea
Prior art keywords
decoding
error
decoder
frame data
decoded frame
Prior art date
Application number
KR1019980062709A
Other languages
English (en)
Other versions
KR20000046034A (ko
Inventor
김민구
김병조
이영환
최순재
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to KR1019980062709A priority Critical patent/KR100321978B1/ko
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to US09/475,684 priority patent/US6615385B1/en
Priority to CN200410002967XA priority patent/CN1536767B/zh
Priority to CA 2354580 priority patent/CA2354580C/en
Priority to JP2000592947A priority patent/JP3449987B2/ja
Priority to EP20080005874 priority patent/EP1942579A1/en
Priority to RU2001117856A priority patent/RU2216851C2/ru
Priority to PCT/KR1999/000844 priority patent/WO2000041312A1/en
Priority to AU18958/00A priority patent/AU761792B2/en
Priority to EP99962545.2A priority patent/EP1147610B1/en
Priority to CNB998151963A priority patent/CN1138346C/zh
Priority to BR9916593A priority patent/BR9916593A/pt
Publication of KR20000046034A publication Critical patent/KR20000046034A/ko
Application granted granted Critical
Publication of KR100321978B1 publication Critical patent/KR100321978B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2957—Turbo codes and decoding
    • H03M13/2975—Judging correct decoding, e.g. iteration stopping criteria
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/09—Error detection only, e.g. using cyclic redundancy check [CRC] codes or single parity bit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Detection And Correction Of Errors (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

본 발명은 미리 설정한 최대 반복 회수를 가지는 반복 복호 장치에 있어서,수신되는 입력 프레임 신호들을 반복적으로 복호하고, 상기 최대 반복 복호 회수 이전에 복호된 프레임 데이터를 출력하는 반복 복호기와, 상기 반복 복호기에서 최대 반복 복호 회수 이전에 출력하는 복호 프레임 데이터의 에러 여부를 검사하는 에러 검출기를 포함하며, 상기 복호 프레임 데이터의 에러 여부를 검사하여 에러가 없으면 복호를 중지하고 상기 프레임 데이터를 출력함을 특징으로 한다.

Description

통신 시스템에서 반복 복호 장치 및 방법 {APPARATUS AND METHOD FOR ETERATIVE DECODING IN TELECOMMUNICATION SYSTEM}
본 발명은 통신시스템의 수신단에 관한 것으로, 특히 수신신호에 대한 복호 장치 및 방법에 관한 것이다.
무선통신시스템(위성시스템, WCDMA, CDMA2000 등)에서 송신단(Transmitter)은 신뢰할 수 있는(Reliable) 데이터 전송을 하기 위하여 오류정정부호(Forward Error Correction)를 사용할 수가 있다. 그리고 수신단에 구비되는 복호화기(Decoder)는 수신된 데이터에 대해 오류정정부호를 이용한 에러 검사를 포함한 복호화를 수행한다. 상기 복호화기에서의 복호화 방식은 다양하게 구현될 수있으나 대표적으로 반복 복호 방식을 들 수 있다. 즉, 반복 복호화기가 수신된 데이터에 대하여 반복 복호방식에 따른 반복 복호 (Iterative Decodig)를 수행할 수가 있다. 상기 반복 복호는 반복 복호화기(Component Decoder)의 최종 출력을 상기 반복 복호화기의 초기 입력으로 사용함에 그 특징이 있다. 그리고 반복 복호화기는 직렬로 연결된 적어도 두 개의 복호화기를 구비할 수가 있어 소정 복호화기에 의해복호되는 시퀀스는 다음 번 복호화기에 입력된다. 한편, 상기 복호화기의 출력은 하이(High), 로우(Low)와 같은 하드-디시젼(Hard-Decision)된 신호가 아니라 소프트(Soft)한 신호값을 가져야 한다. 상기 소프트(soft)한 신호 값이라 함은 0.7684, -0.6432 등과 같이 정확히 하이(High) 또는 로우(Low)로 구분될 수 없는 신호 값을 의미한다.
그리고 각 복호화기 사이의 인터리버는 한 프레임의 복호화기 출력의 각 비트에 대하여 위치 바꿈(Permutation)동작을 수행한다. 그리고 반복 복호를 위해 복호된 신호가 입력단으로 피드백될 시, 상기 인터리빙되어 복호된 신호의 각 비트에 대하여 다시 원래의 위치로 바꾸기 위해 디인터리버는 디인터리빙 동작을 수행한다.
일반적으로 종래의 터보 복호기(Turbo Decoder)등과 같은 반복 복호를 이용하는 채널(Channel) 복호기는 반복 복호 및 소프트 입력/소프트 출력 처리에 의해 그 에러 정정의 성능이 향상되게 된다. 상기 터보 복호화기는 반복 복호를 이용하는 대표적인 채널 복호기라고 할 수가 있다.
한편, 종래의 반복 복호 방식은 에러 없이 복호가 수행되었는지를 반복 복호도중에 검사하지 않고 일정한 횟수만큼 반복 복호동작을 수행하는 것이었다. 그리고 종래의 방식은 고정된 횟수의 반복 복호 동작을 수행한 뒤 디인터리버의 출력을 하드 디시젼하여 에러를 검사하는 것이었다.
실제로 반복 복호화기를 구현하는 경우 프레임 모드 디코딩 방식과 연속 모드 디코딩 방식이 고려될 수가 있다. 상기 프레임 모드 디코딩 방식은 모든 입력 시퀀스 또는 수신 프레임(Received Frame)을 수신(Receives)하여, 전체 프레임에 대하여 처리를 하는 것이다. 따라서 복호화기는 복호할 프레임과 복호가 이루어진 프레임을 위해 내부 신호들을 유지해야 할 필요가 있다. 그리고 복호화 동작이 완료된 후 복호화기는 복호 프레임을 일시에 출력하게 된다. 따라서, 상기 프레임 모드 디코딩 방식은 수신된 전체 복호 프레임의 모든 정보를 이용한다는 관점에서 선택될 수가 있다. 그러나 상기 방식은 전체 프레임의 복호 완료가 끝난 후에서야 복호 출력이 유효하게 되어, 복호화기는 더 많은 양의 메모리를 필요로 하게 되며 복호 지연이 발생하게 된다.
이에 반면에, 상기 연속 모드 디코딩 방식은 "수신 프레임의 일부분이 심볼을 복호하기에 충분한 정보를 가진다" 라는 아이디어를 기반으로 하고 있다. 따라서 복호 깊이(흔히, "윈도우"라고 표현한다.)가 정의되며, 복호하는 범위(Span)를 위해 사용된다. 윈도우 크기 D가 수신된 심볼들의 크기가 되면 복호화기는 복호된 심볼들을 출력하기 시작한다. 즉, 연속 모드 디코딩 방식을 사용하는 복호화기는 윈도우 크기 D 만큼의 심볼이 복호되면 복호된 심볼들을 출력한다. 이로 인해, 첫번째 복호 심볼은 디코딩 클릭D(윈도추 크기 D)에서 출력되게 된다. 다시 말하면,각 디코딩에서 초기의 소정 딜레이 후에, 이미 복호된 또는 복호되는 심볼들은 복호화기로부터 연속적으로 출력되기 시작한다. 따라서 D+FL의 시점(여기서 FL은 프 레임의 길이가 된다.)에서 복호된 모든 심볼들이 부호화기 출력단에서 유효하게 된다.
그러나, 일반적으로 반복 복호의 경우, 복호 이득(Gain)은 채널환경에 따라 틀려지기도 한다. 하지만, 대부분의 부호 이득은 처음 또는 두, 세 번의 반복 복호 시에 얻어지게 된다. 사실, 어느 정도의 복호 과정을 거치면 반복 복호에 의해 얻어지는 에러 정정의 성능 이득은 현저하게 떨어지게 될 수가 있다. 또한 반복 복호의 횟수가 일정하게 되면, 이미 에러정정된 수신 데이터에 대한 약간의 성능 개선(Marginal Performance Gain)을 위해 불필요한 전력소모(Power Consumption)와 처리 지연(Processing Delay)등과 같은 시스템 자원을 낭비하게 될 수가 있다. 특히, 상기한 일정 횟수의 반복 복호 방법은 피드백(Feed-Back)되는 출력신호에 따른 반복 복호기의 특성에 의해, 오실레이션(Oscillation)의 요인이 될 수가 있다. 즉, 완전히 오류 정정된 데이터가 오히려 반복 복호 회수가 반복 될수록 다음 번의 반복 복호 시에는 에러패턴의 요인이 될 수가 있다.
상기한 일정횟수의 반복 복호의 문제점을 해결하기 위한 방법은 수신 데이터의 복호시, 반복 복호의 횟수를 가변하는 것이다. 전송채널 상에서 발생할 수 있는 에러를 모두 정정했다는 사실이 확률적으로 1에 가깝다는 것을 알 수 있다면, 반복 복호화기는 더 이상 입력신호에 대한 복호를 수행 할 필요가 없다. 이 때, 복호가 완벽하게 되었다는 정보를 알 수 있는 방법은 여러 가지 예가 있을 수 있다. 그 중한 예가 복호기의 출력 데이터에 대한 CRC(Cyclic Redundancy Codes) 를 이용하여 에러를 검사하는 방법이다. 일반적으로 CRC가 잘못된 정보를 가져다 줄 확률이 0에 가깝기 때문에 CRC의 오류에 의해 잘못 복호된 데이터가 발생할 확률은 거의 없다고 할 수 있다. 그런데 전술한 바에 의해 시스템을 구현할 시 유의해야 할 점은 반복 복호화 방식에서 사용되는 에러검사에 따른 추가적인 처리 지연이 없어야 한다.
따라서, 본 발명의 목적은 수신 데이터의 복호시 반복 복호의 횟수를 가변하는 반복 복호 장치 및 방법을 제공함에 있다.
본 발명의 다른 목적은 각 복호화기가 복호동작을 수행하는 동시에 에러여부를 검사하는 반복 복호 장치 및 방법을 제공함에 있다.
본 발명의 또 다른 목적은 각 복호화기가 복호동작을 수행하는 동시에 에러여부를 검사하고, 겸사결과가 정상이면 반복 복호 동작을 즉시 중단하는 반복 복호 장치 및 방법을 제공함에 있다.
본 발명의 또 다른 목적은 각 복호화기가 복호 동작을 수행할 시 에러검사에 따른 처리 지연을 생략하는 반복 복호 장치 및 방법을 제공함에 있다.
본 발명의 또 다른 목적은 각 복호화기가 연속모드로 동작하는 경우 각 복호화기가 복호 동작을 수행하는 동시에 에러 여부를 검사하고, 검사결과가 정상이면 반복 복호 동작을 즉시 중단하는 반복 복호 장치 및 제공함에 있다.
본 발명의 또 다른 목적은 각 복호화기가 연속모드로 동작하는 경우 각 복호화기의 출력 데이터의 순서가 원래의 순서와 동일한 시점에서 에러 여부를 검사하고 검사결과가 정상이면 반복 복호 동작을 즉시 중단하는 반복 복호 장치 및 방법 을 제공함에 있다.
본 발명의 또 다른 목적은 각 복호화기가 연속모드로 동작하는 경우 제1복호화기의 한 프레임에 대한 복호 동작 완료와 동시에, 상기 한 프레임에 대한 에러검사를 수행하고 상기 검사결과가 정상이면 반복 복호 동작을 즉시 중단하는 반복 복호 장치 및 방법을 제공함에 있다.
상기한 목적들을 달성하기 위한 본 발명은 미리 설정한 최대 반복 회수를 가지는 반복 복호 장치가, 입력 프레임 신호들을 반복적으로 복호하고, 상기 최대 반복 복호 회수 이전에 복호된 프레임 데이타를 출력하는 반복 복호기와, 상기 반복 복호기로부터 상기 최대 반복 복호 회수 이전에 출력하는 복호 프레임 데이터의 에러 여부를 검사하는 에러 검출기를 포함하며, 상기 복호 프레임 데이터의 에러 여부를 검사하여 에러가 없으면 복호를 중지하고 상기 프레임 데이터를 출력함을 특 징으로 한다.
그리고 본 발명은 미리 설정한 최대 반복 복호 회수를 가지는 반복 복호기의 복호방법이, 입력 프레임 신호들을 반복 복호하는 과정과, 상기 미리 설정한 최대 반복 복호 회수 이전에 상기 반복 복호 과정 중 복호된 프레임 데이터의 에러 여부를 판정하는 과정과, 상기 에러 판정과정에서 에러가 없으면 상기 복호된 프레임을출력하는 과정으로 이루어짐을 특징으로 한다.
도 1은 본 발명의 실시예에 따른 부호율이 1/3인 반복 복호화기의 구조를 도시한 도면.
도 2는 본 발명의 실시예에 따른 에러검사기의 동작 진행의 과정을 도시한 도면.
도 3은 본 발명의 실시예에 따른 반복복호 방법을 도시한 흐름도.
이하 본 발명의 바람직한 실시예를 첨부된 도면들을 참조하여 상세히 설명한다. 우선 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한한 동일한 부호를 가지도록 하고 있음에 유의해야 한다. 또한, 하기에서 본 발명을 설명함에 있어, 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략한다.
도 1은 본 발명의 실시예에 따른 부호율이 1/3인 반복 복호화기의 구조를 도시한 도면이다.
제1입력신호(Xk), 제2입력신호(Y1k) 및 제3입력신호(Y2k)는 수신단 (도시하지 않음)의 복조부(도시하지 않음)로부터 복조 및 양자화 (Quantization)등의 처리된 신호가 될 수가 있다. 그리고 제 1 입력신호 (Xk)는 원래 데이터 값의 순서를 가지는 시스터메틱(Systematic) 신호가 될 수 있다. 또한 상기 제 2 입력신호(Y1k) 및 상기 제3입력신호(Y2k)는 패리티(Parity) 신호가 될 수 있다. 즉, 상기 제2입력신호(Y1k) 및 상기 제3입력신호(Y2k)는 송신단에서 에러정정을 위해 원래의 데이터 값에 부가된 리던던트(Redudant)한 값들로서 시스터메틱(Systemtic) 신호(Xk)에 대한 터보 부호화 동작에 의해 생성된다.
제1복호화기(120) 및 제2복호화기(150)는 연속모드(Continuous Mode)로 동작할 수가 있다. 그리고, 제1복호화기(120) 및 제2복호화기(150)는 Register Excahange SOVA(Soft Output Viterbe Algorithm : RESOVA)방식의 복호화기가 사용될 수가 있다. 그리고 제1복호화기(120) 및 제2복호화기(150)는 프레임 (Frame) 등과 같은 복수 개의 비트들 (Bits)로 이루어지는 비트군으로 입력하며, 상기 비트들 각각에 대응하여 복호화된 소프트 신호 값들을 연속적으로 출력하게 된다. 연속모드로 동작하게 될 때, 제1복호화기(120) 및 제2복호화기(150)는 초기의 윈도우 크기(Window size) 또는 복호 깊이(Decoding Depth(D))만큼의 지연을 제외하면, 하나의 비트가 입력되면 하나의 복호화된 소프트 신호 값을 지연 없이 출력하게 된다. 이때, 제1복호화기(120)로부터 출려되는 각 복호화된 소프트 신호 값은 하드 디시젼(Hard Decision)을 수행하는 레벨 판별기(185)에 의해 하이 또는 로우의 값으로 변환되어 딜레이 없이 에러검사기(190)로 입력된다. 에러검사기(190)는 CRC 검사기가 될 수가 있다. 즉, 상기 레벨 판별기(86)로 입력되는 소프트 신호 값은 0.7684, -0.6432 등과 같이 1 또는 -1의 신호가 아닌 그 중간에 해당하는 값이다. 따라서, 상기 레벨 판정기(185)는 전술한 바와 같은 소프트 신호 값에 대해 하드 디시젼을 수행함으로서 이진(Binary) 정보 비트 형태인 1 또는 -1의 값을 출력한다. 상기 레벨 판정기(185)에서 하드 디시젼을 수행하는 것은 이후 단에 수행하는 에러 검사를 보다 효율적으로 수행할 수 있도록 하기 위함이다. 한편, 상기 에러 검사기(190)는 상기 레벨 판정기(185)에 의해 하드 디시전된 하이 또는 로우 값들을 입력으로 하고, 상기 입력되는 하이 또는 로우 값에 대해 에러 검사를 수행한다. 상기 에러 검사는 앞에서도 밝히고 있듯이 CRC 검사에 의해 이루어질 수 있다. 통상적으로 CRC 검사를 위해서는 수신되는 프레임이 CRC 비트들을 포함하고 있어야 한다. 상기 CRC 비트에 의한 에러 검사는 무선 통신시스템에서는 통상적인 기술임에 따라 상세한설명은 생략하도록 한다.
한편, 상기 지연 없는 신호 값의 흐름으로 인해, 상기 제 1 복호화기(120)가 한 프레임에 대한 복호 동작을 완료함고 동시에 상기 에러 검사기(190) 또한 상기 한 프레임의 하드-디시젼 신호 값에 대한 에러검사를 완료하게 된다. 즉, 상기 제1복호화기(120)로부터 출력되는 복호화된 각 소프트 신호 값들은 에러 검사를 위해 상기 레벨 판별기(185) 즉, 경판정기에 의해 하이 또는 로우의 값으로 변환되며, 상기 변화된 값들은 에러 검사기(190)로 한 비트씩 입력된다. 또한 상기 경판정기의 출력은 출력버퍼(195)에 저장된다. 하드웨어적으로 볼 때, 매 클럭마다 상기 제1복호화기(120)로부터 하나의 복호화된 소프트 신호 값이 출력되고, 지연 없이 상기 에러 검사기(190)의 각 레지스터 등에 입력되어, 상기 제1복호화기(120)의 한 프레임에 대한 복호 동작이 완료됨과 동시에 상기 에러 검사기(190)의 상기 한 프레임에 대한 에러 검사가 완료된다.
상기 한 프레임의 입력 값들에 대한 에러 검사 결과가 정상이면, 상기 에러 검사기(190)는 반복 복호 동작을 중지하고, 출력버퍼(195)에 저장된 상기 한 프레임의 복호화된 신호를 외부로 출력한다. 그러나 상기 에러 검사 결과가 정상이 아니면, 상기 에러검사기(190)는 다음 번의 복호 시에, 다시 에러 검사를 수행하게 된다. 본 발명의 다른 실시예에서는 에러 검사기(190)는 디인터리버(160)의 출력 프레임에 대하여 에러 검사를 수행할 수가 있다. 그리고 상기한 반복 복호는 기 설정된 횟수만큼만 수행될 수가 있다.
한편, 제1가산기(110)는 상기 제1입력신호(Xk)와 제2감산기(170)로부터 피드-백 되는 신호인 EXT2를 입력으로 하고, 상기 두 입력을 더하는 동작을 수행한다. 이때 초기 복호시에는 상기 EXT2신호가 존재하지 않는다. 상기 EXT2는 상기 제2복호화기(150)의 복호화 동작에 의하여 발생되는 신호성분이다. 그리고 상기 제1복호화기(120)는 상기 제1가산기(110)의 출력(Xk+EXT2)과 상기 제2입력신호(Y1k)를 입력하고, 상기 두 신호에 의해 복호화 동작을 수행한다. 이때 상기 제1복호화기(120)로부터 출력되는 신호는 Xk,EXT1 및 EXT2의 신호성분이 포함된 것이 된다. 그리고 제1감산기(130)는 상기 제1복호화기(120)의 출력에서 상기 제2가산기(170)로부터 피드-백되는 상기 EXT2를 감산하는 동작을 수행한다. 즉, 노드 NA에서의 신호는 XK, EXT1의 성분을 가지는 신호가 된다. 또한 제1복호화기(120)로부터 출력되는 원래 데이터 값의 순서를 가지는 신호(XK, EXT1 및 EXT2성분을 포함)는 하드 디시젼(Hard Decision)을 수행하는 상기 레벨 판별기(185)에 의해 하이 또는 로우의 값으로 변환되어 딜레이 없이 상기 에러검사기(190)로 입력된다.
그리고 인터리버(140)는 상기 감산기(130)로부터 입력되는 신호(Xk+EKT1)를 인터리빙하여 상기 제2복호화기(150)로 출력한다. 상기 제2복호화기(150)는 상기 제3입력신호(Y2k)를 사용하여 상기 인터리버(140)로부터의 신호를 복호화하는 동작 을 수행한다. 이때 상기 제2복호화기(150)로부터 출력되는 신호는 XK, EXT1 및 EXT2신호 성분을 포함하는 값이 된다. 그리고 디인터리버(160)는 상기제2복호화기(150)의 출력을 디인터리빙하여 상기 제 1 입력신호 데이터 순서로 재배치한다. 상기 디인터리버(160)의 상기 인터리버(140)와 대응되는 기능을 수행한다고 할 것이다. 상기 디인터리버(160)로부터 복호화되어 출력되는 신호(XK, EXT1, EXT2 성분 포함)는 상기 제2감산기(170)에서 노드 NA의 신호(Xk+EXT1)에 의해 감산되고, 상기 제2감사기(170)로부터 출력되는 신호(EXT2)는 상기 제1복호화기(120)로 피드-백된다.
본 발명의 두 번째 실시 예에서, 에러 검사 동작은 상기 디인터리버(160)의 출력에 대해서도 수행될 수가 있다. 상기 디인터리버(160)로부터의 복호된 소프트 신호 값들은 레벨 판별기(180)에 의해 하이 또는 로우의 값으로 하드 디시젼된다. 한편, 상기 하드 디시젼에 의한 비트 값들은 딜레이 없이 비트 바이 비트 별(Bit by bit)로 상기 에러 검사기(190)에 제공된다. 상기 에러 검사기(190)는 상기한 레벨 판별기(180)를 통해 수신되는 디인터리버(160)의 출력에 대해서도 에러 검사 동작을 수행할 수가 있다. 상기 레벨 판별기(180)의 출력은 출력 버퍼(195)에 저장되게 된다. 한편, 전술한 동작에서는 서로 다른 실시 예로서 개시하고 있으나 본 발명의 제1실시 예와 제2실시 예가 동시에 수행될 수가 있다.
상기한 반복복호화기의 반복 복호동작이 진행됨에 따라 제1복호화기는 일반적으로 개선된 에러 정정의 성능을 가지게 된다. 상기 에러 검사기(190)는 각 복호화기의 복호화된 출력 값에 대하여 에러 검사를 수행하여, 상기 복호화기의 출력에 대한 에러 정정이 완료되는 어느 시점에서 반복 복호 동작을 중지한다. 또한, 상기에러 검사기(190)는 선택신호를 상기 출력버퍼(195)로 제공함으로서 상기 출력버퍼(195)에 저장되어 있던 복호된 신호를 출력하게 된다. 즉, 미리 설정된 반복 횟수 이전에도 오류가 없는 데이터로 복호가 이루어지면, 수행하던 반복 복호를 중단하고 그 때까지 복호된 데이터를 출력하고 다음 프레임의 데이터를 복호한다.
상기 도 1의 설명에서, 연속 모드로 동작하는 복호화기의 경우 그 출력에 대한 에러검사는 하드웨어적으로 추가적인 처리 지연 없이 복호 동작과 동시에 수행될 수가 있다. 이로 인해 검사 결과가 에러 없음으로 판정되면 즉시 수행 중이던 반복 복호가 중단될 수 있어, 과잉 반복 동작을 방지된다. 상기 과잉 반복 동작을 방지함으로써 시스테 자원의 절약과 과잉 반복으로 인해 야기될 수 있던 에러를 없앨 수가 있다.
다른 한편, 상기 에러 검사기(190)가 상기 제2복호화기(150)의 출력에 대하여 에러검사를 하기 위해서는 상기 제2복호화기(150)의 출ㄺ을 디인터리빙하여 인터리빙되기 전의 순서로 신호를 재배치하여야 한다. 따라서 상기 에러 검사기(190)는 한 프레임의 딜레이 후에 상기 제2복호화기(150)의 출력에 대하여 원 신호와 동일한 시점에서 에러검사를 하게 될 수가 있다.
도 2는 본 발명의 실시 예에 따른 에러검사기의 도악 진행의 과정을 도시한 도면이다. 이하 상기 도 2에 따른 동작을 상기 도 1을 참조하여 설명한다.
상기 도 2는 사이 도 1에서 도시하고 있는 에러검사기(190)를 CRC 에러검사기로 가정하였다.
CRC 에러검사기는 쉬프트 레지스터(Shift Register)(232) 내지 쉬프터 레지스터(238)가 직렬로 연결되어 있다. 그리고 CRC 폴리노미얼 계수(Polynomial Cofficient)인 G1(222) 내지 G15(226)은 '0' 또는 '1'의 값을 가지며 미리 설정된다. 그리고 XOR(212) 내지 XOR(218)는 상기 계수 값과 쉬프트 레지스터의 출력 값을 연산하여 출력한다. 클럭이 0일때에는 제1복호화기(120)의 출력이 없는 상태로서 CRC 에러검사기는 아무런 동작을 하지 않는다. 그리고 클럭이 D 즉, 상기 제1복호화기(120)의 복호 깊이만큼의 클럭이 지나면, 도시된 바와 같이 CRC 에러검사기는 하드 디시젼된 상기 제1복호화기(120)의 출력을 한 비트씩 쉬프트 시키며 CRC를 검사하게 된다. 즉, 매 클럭마다 복호화기로부터 각 신호 값이 출력되어 딜레이 없이 각 쉬프트 레지스터로 입력되며, CRC 에러 검사기에 의한 신드롬(Syndrome) 계산이 동시에 이루어진다. 따라서 복호화기가 한 프레임의 복호를 완료하는 순간 동시에 CRC 에러 검사기는 상기 한 프레임의 에러를 검사할 수가 있다.
상기 CRC 에러검사기 자체적인 동작의 상세한 설명은 SHU LIN과 DANIEL J. COSTELLO Jr.가 저술하고 PRENTICE HALL에 의해 출판된 "ERROR CONTROL CODING FUNDAMENTAL AND APPLICATION" 의 페이지 99에 잘 나타나 있다.
한편 상기 도 2를 참조하여 전술한 동작 설명에서는 제 1 복호화기(120)만을 그 대상으로 하고 있으나 다른 예로서 제2복호화기(160)를 그 대상으로 구현할 수 있음은 자명할 것이다.
도 3은 본 발명의 실시 예에 따른 반복 복호 방법을 도시한 흐름도이다. 이 하 상기 도 1 내지 도 2를 참조하여 설명한다.
310단계에서 제어부의 제어에 의해 에러검사기(190)가 초기화 된다. 상기 제어부는 도 1 에서는 도시되고 있지 않으나 이동통신시스템의 수신단에서의 동작을 관장하는 장치를 통칭한다. 따라서, 상기 도 1에서 도시하고 있는 구성들은 도시하고 있지는 않으나 상기 제어부의 제어를 받아 동작함은 자명하다. 이때 상기 에러검사기(90)의 초기화 동작은 쉬프트 레지스터의 값을 초기화하는 동작이 될 수가 있다. 그리고 320단계에서 상기 제어부는 반복 횟수를 1로 셋트한다. 상기 반복횟 수는 반복 복호 횟수를 최대 반복 횟수로 제한하기 위함이다. 그리고 330단계에서 상기 제어부의 제어에 의해 상기 제1복호화기(120)는 입력되는 신호들에 대하여 복호 동작을 수행하여 복호화된 소프트 신호 값들을 순차적으로 출력한다. 상기 소프트 신호 값들은 레벨 판별기(185)로 제공되고, 상기 제어부의 제어에 의해 상기 레벨 판별기(185)는 상기 소프트 신호 값에 대한 하드 디시젼을 수행하여 하이 또는 로우 값을 출력한다. 이때 에러 검사기(190)는 상기 제어부의 제어에 의하여 하드 디시젼된 상기 제 1복호화기(120)의 출력을 딜레이 없이 입력하며, 상기 하드 디시젼된 값들에 대한 에러 검사를 수행한다. 이로 인해, 상기 제 1 복호화기(20)의 한 프레임에 대한 복호 동작 완료와 동시에, 상기 에러 검사기(190)의 상기 한 프레임에 대한 에러 검사 동작이 완료된다.
그리고 340단계에서 상기 제어부는 상기 에러 검사부(190)에 의해 수행된 에러 검사 결과를 판단한다. 만약, 상기 에러 검사기(190)에 의해 상기 에러 검사 결과로 에러가 발생하지 않았다고 판단하면, 상기 제어부는 390단계에서 상기 에러 검사기(190)의 반복 복호 동작을 중지시킴으로서 출력 버퍼(195)에 저장되어 있던 복호된 신호가 외부로 출력되도록 한다.
하지만, 상기 에러 검사기(190)에 의해 상기 에러 검사 결과로 에러가 발생하였다고 판단하면, 상기 제어부는 350단계에서 제2복호화기(150)에 의한 복호 동작과 상기 에러 검사기(190)를 통한 에러 검사를 수행한다. 즉, 상기 제어부는 상기 제2복호화기(150)를 제어하여 상기 한 프레임의 신호에 대하여 복호 동작을 수행하도록 하여 상기 복호 동작에 따른 복호화된 소프트 신호 값들이 순차적으로 출력되도록 한다. 그리고 상기 제어부의 제어에 의해, 상기 에러 검사기(190)는 하드 디시젼된 디인터리버(16)의 출력 즉, 상기 제 2 복호화기(50)의 출력이 디인터리빙된 신호를 입력하여 에러 검사를 수행한다. 360단계에서 상기 제어부는 상기 에러 검사 결과에 의해 에러 발생 여부를 판단하고, 에러가 발생하였다고 판단하면 370단계로 진행하며, 에러가 발생하지 않았다고 판단하면 상기 390단계로 진행한다.
상기 제어부는 에러가 발생하지 않았다고 판단하여 상기 390단계로 진행하면 현재 수행되고 있는 반복 복호 동작을 중지시킴으로서 상기 출력 버퍼(195)에 저장되어 있던 복호화된 신호가 출력되도록 한다. 한편, 상기 제어부는 에러가 발생하였다고 판단하여 상기 370단계로 진행하면 현재까지 수행된 반복횟수를 최대 반복 횟수와 비교하여 최대 반복 횟수만큼의 반복 복호를 수행하였는지 판단한다. 즉, 상기 370단계에서는 현재까지 카우트된 반복횟수가 미리 설정된 최대 반복 횟수보다 작거나 같은지를 판단하여 이를 만족할 시에는 최대 반복 횟수만큼의 반복 복호를 수행하지 않았다고 판단한다. 한편, 상기 제어부는 전술한 판단 동작에 의해 최대 반복 횟수만큼의 반복 복호 동작을 수행하였다고 판단하면 상기 390단계로 진행한다. 그렇지 않고 최대 반복 횟수만큼의 반복 복호를 수행하지 않았다고 판단하면380단계로 진행한다. 상기 390단계로 진행한 경우 상기 제어부는 상기 출력버퍼(195)에 저장되어 있는 복호화된 신호들을 폐기한다. 하지만 상기 370단계에서 최대 반복 복호 횟수 만큼의 반복 복호가 이루어지지 않았다고 판단하면 상기 제어부는 상기 380단계에서 상기 반복 횟수를 하나 증가시키고 전술한 상기 330단계부터의 제어동작을 다시 수행한다.
한편 본 발명의 상세한 설명에서는 구체적인 실시 예에 관하여 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 안되며 후술하는 특허 청구의 범위뿐 만 아니라 이 발명의 특허청구 범위와 균등한 것들에 의해 정해져야 한다.
상술한 바와 같이 본 발명의 실시예에 따른 반복 복호 장치 및 방법은 복수개의 입력신호에 대하여 복호 결과가 정상이면 즉시 반복 복호 동작을 중단하며, 에러검사에 따른 처리 지연을 생략하여 시스템 자원의 낭비를 막을 수 있는 이점이 있다. 또한, 과잉 반복 동작으로 인한 복호화기 자체의 특성으로 인한 에러 발생을 방지할 수 있고, 프레임 단위의 복호화 및 에러 검사를 수행함으로서 처리 지연 발생되지 않도록 하는 효과를 가진다.

Claims (22)

  1. 직렬로 연결된 복수 개의 복호화기들을 구비하고, 소정 정보비트들이 1/3 코드에 의해 부호화된 시스티메틱 심볼들과 제1 및 제2 페리티 심볼들을 송신기로부터 수신하여 상기 복수 개의 복호화기들에 의해 반복 복호를 수행하는 수신기의 반복 복호화기에 있어서,
    상기 복수 개의 복호화기들 중 어느 하나의 복호화기로부터의 소프트 신호 값을 가지는 정보 비트들에 대해 하드 디시젼을 수행하여 상기 정보 비트를 각각에대응한 이진 정보 비트들을 출력하는 레벨 판별기와,
    상기 레벨 판별기로부터의 이진 정보 비트들을 입력으로 하고, 상기 이전 정보 비트들에 대해 프레임 단윌의 에러 검사를 수행하는 에러 검출기와,
    상기 레벨 판별기로부터의 이전 정보 비트들을 임시로 저장하고, 상기 에러 검출기로부터 에러가 검출되지 않을 시 상기 임시 저장한 상기 이진 정보 비트들을 출력하는 출력버퍼를 포함함을 특징으로 하는 상기 장치.
  2. 제 1항에 있어서, 상기 두 개 이상의 복호화기들이,
    연속모드로 동작함을 특징으로 하는 상기 장치.
  3. 제 1 항에 있어서, 상기 에러 검출기가,
    시알시(CRC) 검사기임을 특징으로 하는 상기 장치.
  4. 미리 설정한 최대 반복 횟수를 가진는 반복 복호 장치에 있어서,
    입력 프레임 신호들을 반복적으로 복호하고, 상기 최대 반복 복호 횟수 이전에 복호된 프레임 데이터를 출력하는 반복 복호화기와,
    상기 반복 복호화기로부터 상기 최대 반복 복호 횟수 이전에 출력하는 복호 프레임 데이터의 에러 여부를 검사하는 에러 검출기를 포함하며,
    상기 복호 프레임 데이터의 에러 여부를 검사하여 에러가 없으면 복호를 중지하고 상기 복호 프레임 데이터를 출력함을 특징으로 하는 반복 복호 장치.
  5. 제 4항에 있어서, 상기 반복 복호화기가 두 개의 복호화기를 포함하고 상기 복호된 프레임 데이터가 상기 복호화기들 중에서 적어도 어느 하나에 의해 출력되는 것임을 특징으로 하는 반복 복호 장치.
  6. 제 4 항에 있어서, 상기 에러 검출기의 에러 여부 검사가,
    송신단에서 전송한 원래의 순서와 동일한 데이터 순서를 가지는 상기 복호된 프레임에 대하여 행하여짐을 특징으로 하는 반복 복호 장치.
  7. 제 5 항에 있어서, 상기 에러 검출기의 에러 여부 검사가,
    상기 반복 복호기에 구비되는 첫 번째 복호기로부터 출력되는 복호 프레임 데이터에 대하여 행하여짐을 특징으로 하는 반복 복호 장치.
  8. 제 4 항에 있어서, 상기 반복 복호기가,
    상기 입력 프레임 신호들을 구성하는 시스티메틱 심볼들과 반복 복호를 위해 피드-백되는 신호를 가산하는 제1가산기와,
    상기 제1가산기로부터의 출력신호와 상기 입력 프레임 신호들을 구성하는 제1패리티 심볼들을 입력으로 한 복호를 수행하여 제1복호 프레임 데이터를 출력하는 제1복호화기와,
    상기 제1복호화기로부터의 상기 제1복호 프레임 데이터에서 상기 피드-백 신호를 감산하는 제1감산기와,
    상기 제1감산기에 의해 상기 피드-백 신호가 감산된 상기 제1복호 프레임 데이터를 소정 인터리빙 패턴에 의해 인터리빙하는 인터리버와,
    상기 인터리버에 의해 인터리빙된 상기 제1복호 프레임 데이터와 상기 입력 프레임 신호를 구성하는 제2패리티 심볼들을 입력으로 한 복호를 수행하여 제2복호 프레임 데이터를 복호하는 제2복호화기와,
    상기 제2복호화기로부터의 상기 제2복호 프레임 데이터를 상기 인터리빙 패턴에 대응하는 디인터리빙 패턴에 의해 디인터리빙하는 디인터리버와,
    상기 디인터리버로부터 디인터리빙된 사이 제2복호 프레임 데이터에서 상기 제1감산기에 의해 상기 피드-백 신호가 감산된 상기 제1복호 프레임 데이터를 감산하여 상기 피드-백 신호를 출력하는 제2감산기를 포함함을 특징으로 하는 반복 복호 장치.
  9. 제 8 항에 있어서,상기 에러 검출기가,
    상기 제1복호화기로부터의 상기 제1복호 프레임 데이터에 대하여 상기 에러 여부 검사를 수행함을 특징으로 하는 반복 복호 장치.
  10. 제 8 항에 있어서, 상기 제1복호화기 및 제2복호화기가,
    연속모드로 동작함을 특징으로 하는 반복 복호 장치.
  11. 제 8항에 있어서, 상기 에러 검출기가,
    시-알-시(CRC) 에러 검출기임을 특징으로 하는 반복 복호 장치.
  12. 제 8항에 있어서, 상기 에러 검출기가,
    상기 디인터리버의 출력에 대하여 상기 에러 여부 검사를 수행함을 특징으로 하는 반복 복호 장치.
  13. 제 8항에 있어서, 상기 에러 검출기가,
    상기 제1복호화기의 출력 또는 상기 디인터리버로부터의 출력 중 어느 하나 를 입력하여 상기 에러 여부 검사를 수행함을 특징으로 하는 반복 복호 장치.
  14. 미리 설정한 최대 반복 복호 횟수를 가지는 반복 복호기의 복호방법에 있어서,
    입력 프레임 신호들을 반복 복호하는 과정과,
    상기 미리 설정한 최대 반복 복호 횟수 이전에 상기 반복 복호 과정 중 복호된 프레임 데이터의 에러 여부를 판정하는 과정과,
    상기 에러 판정과정에서 에러가 없으면 상기 복호된 프레임을 출력하는 과정으로 이루어짐을 특징으로 하는 반복 복호 방법.
  15. 제 14항에 있어서, 상기 복호된 프레임 데이터가,
    상기 반복 복호기에 구비되는 적어도 하나의 복호화기로부터 출력된 복호된 프레임 데이터임을 특징으로 하는 반복 복호 방법.
  16. 제 15항에 있어서, 상기 에러 여부 판정은,
    송신단에서 전송한 원래의 순서와 동일한 데이터 순서를 가지는 상기 복호된 프레임에 대하여 행하여짐을 특징으로 하는 반복 복호 방법.
  17. 제 15항에 있어서, 상기 에러 여부 판정은,
    상기 반복 복호기에 구비되는 첫 번째 복호화기로부터의 복호된 프레임 데이터에 대하여 수행됨을 특징으로 하는 반복 복호 방법.
  18. 제 14항에 있어서, 상기 반복 복호 방법이,
    상기 입력 프레임 신호들을 구성하는 시스티메틱 심볼들과 반복 복호를 위해 피드-백되는 신호를 가산하는 과정과,
    상기 가산하는 과정에 따른 출력신호와 상기 입력 프레임 신호들을 구성하는 제 1패리티 심복들을 입력으로 한 복호를 수행하여 제1복호 프레임 데이터를 출력하는 제 1 복호와 과정과,
    상기 제 1복호화 과정에 따른 상기 제 1복호 프레임 데이터에서 상기 피드-백 신호를 감산하는 과정과,
    상기 피드-백 신호가 감산된 상기 제1 복호 프레임 데이터를 소정 인터리빙 패턴에 의해 인터리빙하는 과정과,
    상기 인터리버에 의해 인터리빙된 상기 제1복호 프레임 데이터와 상기 입력 프레임 신호를 구성하는 제 2패리티 심볼들을 입력으로 한 복호를 수행하여 제2복호 프레임 데이터를 복호하는 제 2복호화 과정과,
    상기 제 2복호화 과정에 따른 상기 제 2복호 프레임 데이터를 상기 인터리빙 패턴에 대응하는 디인터리빙 패턴에 의해 디인터리빙하는 과정과,
    상기 인터리빙된 상기 제 2복호 프레임 데이터에서 상기 피드-백 신호가 감산된 상기 제 복호 프레임 데이터를 감산하여 상기 피드-백 신호로 출력하는 과정을 포함함을 특징으로 하는 반복 복호 방법.
  19. 제 18항에 있어서, 상기 에러 여부 판정은,
    상기 제1복호화 과정에 따른 상기 제 1복호 프레임 데이터에 대하여 수행하는 것임을 특징으로 하는 반복 복호 방법.
  20. 제 18항에 있어서, 상기 제1복호화 과정 및 제 2 복호화 과정이,
    연속모드로 수행됨을 특징으로 하는 반복 복호 방법.
  21. 제 18항에 있어서, 상기 에러 여부 판정은,
    시-알-시(CRC) 에러 검사 방식을 사용함을 특징으로 하는 반복 복호 방법.
  22. 제 18항에 있어서, 상기 에러 여부 판정은,
    상기 디인터리빙된 상기 제2복호 프레임 데이터에 대하여 수행하는 것임을 특징으로 하는 반복 복호 방법.
KR1019980062709A 1998-12-31 1998-12-31 통신시스템에서반복복호장치및방법 KR100321978B1 (ko)

Priority Applications (12)

Application Number Priority Date Filing Date Title
KR1019980062709A KR100321978B1 (ko) 1998-12-31 1998-12-31 통신시스템에서반복복호장치및방법
AU18958/00A AU761792B2 (en) 1998-12-31 1999-12-30 An iterative decoder and an iterative decoding method for a communication system
CA 2354580 CA2354580C (en) 1998-12-31 1999-12-30 An iterative decoder and an iterative decoding method for a communication system
JP2000592947A JP3449987B2 (ja) 1998-12-31 1999-12-30 通信システムにおける反復復号装置及び方法
EP20080005874 EP1942579A1 (en) 1998-12-31 1999-12-30 An iterative decoder and an iterative decoding method for a communication system
RU2001117856A RU2216851C2 (ru) 1998-12-31 1999-12-30 Итеративный декодер и способ итеративного декодирования для коммуникационной системы
US09/475,684 US6615385B1 (en) 1998-12-31 1999-12-30 Iterative decoder and an iterative decoding method for a communication system
CN200410002967XA CN1536767B (zh) 1998-12-31 1999-12-30 通信***中的迭代解码装置和迭代解码方法
EP99962545.2A EP1147610B1 (en) 1998-12-31 1999-12-30 An iterative decoder and an iterative decoding method for a communication system
CNB998151963A CN1138346C (zh) 1998-12-31 1999-12-30 通信***中的迭代解码器与迭代解码方法
BR9916593A BR9916593A (pt) 1998-12-31 1999-12-30 Decodificador iterativo e método de decodificação iterativa para um sistema de comunicações
PCT/KR1999/000844 WO2000041312A1 (en) 1998-12-31 1999-12-30 An iterative decoder and an iterative decoding method for a communication system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980062709A KR100321978B1 (ko) 1998-12-31 1998-12-31 통신시스템에서반복복호장치및방법

Publications (2)

Publication Number Publication Date
KR20000046034A KR20000046034A (ko) 2000-07-25
KR100321978B1 true KR100321978B1 (ko) 2002-07-02

Family

ID=19569326

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980062709A KR100321978B1 (ko) 1998-12-31 1998-12-31 통신시스템에서반복복호장치및방법

Country Status (10)

Country Link
US (1) US6615385B1 (ko)
EP (2) EP1147610B1 (ko)
JP (1) JP3449987B2 (ko)
KR (1) KR100321978B1 (ko)
CN (2) CN1536767B (ko)
AU (1) AU761792B2 (ko)
BR (1) BR9916593A (ko)
CA (1) CA2354580C (ko)
RU (1) RU2216851C2 (ko)
WO (1) WO2000041312A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100761306B1 (ko) 2004-10-14 2007-09-27 엔이씨 일렉트로닉스 가부시키가이샤 디코딩 방법 및 장치
KR100897954B1 (ko) * 2001-07-06 2009-05-18 가부시키가이샤 히타치세이사쿠쇼 오류 정정 터보 부호의 복호기 및 그를 이용한 이동 통신 시스템의 휴대 단말 및 기지국

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1919087A1 (en) * 1999-03-01 2008-05-07 Fujitsu Limited Turbo decoder
US6810502B2 (en) * 2000-01-28 2004-10-26 Conexant Systems, Inc. Iteractive decoder employing multiple external code error checks to lower the error floor
FR2805106A1 (fr) * 2000-02-14 2001-08-17 Mitsubishi Electric Inf Tech Procede de transmission numerique de type a codage correcteur d'erreurs
US7184486B1 (en) 2000-04-27 2007-02-27 Marvell International Ltd. LDPC encoder and decoder and method thereof
US6888897B1 (en) * 2000-04-27 2005-05-03 Marvell International Ltd. Multi-mode iterative detector
JP2002111512A (ja) * 2000-09-29 2002-04-12 Sony Corp 復号装置及び方法、並びにデータ受信装置及び方法
KR100369561B1 (ko) * 2000-11-08 2003-01-29 학교법인 한국정보통신학원 터보 코드용 인코더 및 디코더
JP3540224B2 (ja) 2001-03-06 2004-07-07 シャープ株式会社 ターボ復号器とターボ復号方法及びその方法を記憶した記憶媒体
KR100464360B1 (ko) * 2001-03-30 2005-01-03 삼성전자주식회사 고속 패킷 데이터 전송 이동통신시스템에서 패킷 데이터채널에 대한 효율적인 에너지 분배 장치 및 방법
US6691263B2 (en) * 2001-05-03 2004-02-10 Agere Systems Inc. Interative decoding based on dominant error events
US7190749B2 (en) 2001-06-06 2007-03-13 Qualcomm Incorporated Method and apparatus for canceling pilot interference in a wireless communication system
US8611311B2 (en) 2001-06-06 2013-12-17 Qualcomm Incorporated Method and apparatus for canceling pilot interference in a wireless communication system
JP4198904B2 (ja) * 2001-06-11 2008-12-17 富士通株式会社 記録再生装置、信号復号回路、エラー訂正方法、及び反復型復号器
US7023936B2 (en) * 2001-10-29 2006-04-04 Intel Corporation Method and apparatus for decoding lattice codes and multilevel coset codes
JP3889286B2 (ja) * 2002-01-31 2007-03-07 三菱電機株式会社 復号方法、復号装置及びディジタル伝送システム
KR100516586B1 (ko) * 2002-12-10 2005-09-22 삼성전자주식회사 부호 분할 다중 접속 이동 통신 시스템의 오류 정정 장치및 방법
AU2003211904A1 (en) * 2003-01-30 2004-08-23 Fujitsu Limited Data recording/reproducing system and method
US6995693B1 (en) * 2003-12-04 2006-02-07 Rockwell Collins, Inc. Method and apparatus for multiple input diversity decoding
WO2005096509A1 (en) 2004-03-31 2005-10-13 Intel Corporation Multi-threshold message passing decoding of low-density parity check codes
JP4321394B2 (ja) * 2004-07-21 2009-08-26 富士通株式会社 符号化装置、復号装置
US7747923B2 (en) * 2004-08-26 2010-06-29 Teranetics, Inc. Low-power receiver decoding
US8099123B2 (en) 2004-12-23 2012-01-17 Qualcomm Incorporated Adaptation of transmit subchannel gains in a system with interference cancellation
US8406695B2 (en) 2004-12-23 2013-03-26 Qualcomm Incorporated Joint interference cancellation of pilot, overhead and traffic channels
US8422955B2 (en) 2004-12-23 2013-04-16 Qualcomm Incorporated Channel estimation for interference cancellation
US8442441B2 (en) 2004-12-23 2013-05-14 Qualcomm Incorporated Traffic interference cancellation
US7712013B2 (en) * 2005-03-18 2010-05-04 Intel Corporation Block decoding methods and apparatus
US8472877B2 (en) 2005-10-24 2013-06-25 Qualcomm Incorporated Iterative interference cancellation system and method
US8385388B2 (en) 2005-12-06 2013-02-26 Qualcomm Incorporated Method and system for signal reconstruction from spatially and temporally correlated received samples
CN1988431B (zh) * 2005-12-21 2010-12-08 美国博通公司 信号处理的方法及***
US7752523B1 (en) * 2006-02-13 2010-07-06 Marvell International Ltd. Reduced-complexity decoding of parity check codes
US20080013559A1 (en) * 2006-07-14 2008-01-17 Smith Donald L Systems and methods for applying back-pressure for sequencing in quality of service
JP2008085939A (ja) * 2006-09-29 2008-04-10 Oki Electric Ind Co Ltd 通信装置
US8122314B1 (en) 2006-11-08 2012-02-21 Marvell International Ltd. Defect recovery for iteratively-decoded data channel
US8024644B2 (en) * 2006-11-14 2011-09-20 Via Telecom Co., Ltd. Communication signal decoding
EP2187525B1 (en) * 2007-08-07 2014-03-12 Fujitsu Limited Error detection device, and error correction/error detection decoding device and method
US20090135951A1 (en) * 2007-11-28 2009-05-28 Legend Silicon Corp Method and apparatus for power control techniques in an ofdm based receiver
KR20090126829A (ko) 2008-06-05 2009-12-09 삼성전자주식회사 반복 복호 방법과 반복 복호 장치
US8311161B2 (en) 2009-06-19 2012-11-13 Xilinx, Inc. Sphere detector performing depth-first search until terminated
US8826105B2 (en) * 2012-04-12 2014-09-02 Lsi Corporation Data processing system with out of order transfer
CN105103480B (zh) * 2014-02-11 2019-04-12 华为技术有限公司 信道译码的方法、装置和分布式译码器
US9287900B2 (en) 2014-07-10 2016-03-15 International Business Machines Corporation Decoding of product codes
US10067861B2 (en) 2016-02-19 2018-09-04 International Business Machines Corporation Efficient software testing
CN111970008B (zh) * 2020-08-28 2022-05-24 苏州浪潮智能科技有限公司 一种涡轮码解码器及软输入软输出方法、设备和存储介质

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4271520A (en) * 1979-06-25 1981-06-02 Motorola, Inc. Synchronizing technique for an error correcting digital transmission system
CA2020899C (en) * 1989-08-18 1995-09-05 Nambirajan Seshadri Generalized viterbi decoding algorithms
US5204416A (en) * 1990-04-17 1993-04-20 Raychem Corporation Crosslinked fluorinated poly(arylene ether)
US5392299A (en) * 1992-01-15 1995-02-21 E-Systems, Inc. Triple orthogonally interleaed error correction system
US5734962A (en) 1996-07-17 1998-03-31 General Electric Company Satellite communications system utilizing parallel concatenated coding
KR19990012821A (ko) * 1997-07-31 1999-02-25 홍성용 전자기파 흡수체 조성물과 이의 제조 방법, 전자기파 흡수용도료 조성물과 이의 제조 방법 및 이의 도포 방법
KR100557177B1 (ko) 1998-04-04 2006-07-21 삼성전자주식회사 적응 채널 부호/복호화 방법 및 그 부호/복호 장치
US6292918B1 (en) * 1998-11-05 2001-09-18 Qualcomm Incorporated Efficient iterative decoding
US6233709B1 (en) * 1998-12-07 2001-05-15 Nokia Mobile Phones Ltd. Dynamic iterative decoding for balancing quality of service parameters

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100897954B1 (ko) * 2001-07-06 2009-05-18 가부시키가이샤 히타치세이사쿠쇼 오류 정정 터보 부호의 복호기 및 그를 이용한 이동 통신 시스템의 휴대 단말 및 기지국
KR100761306B1 (ko) 2004-10-14 2007-09-27 엔이씨 일렉트로닉스 가부시키가이샤 디코딩 방법 및 장치

Also Published As

Publication number Publication date
JP2002534892A (ja) 2002-10-15
CN1536767A (zh) 2004-10-13
EP1147610B1 (en) 2020-02-26
KR20000046034A (ko) 2000-07-25
CA2354580C (en) 2005-07-05
AU1895800A (en) 2000-07-24
CN1138346C (zh) 2004-02-11
AU761792B2 (en) 2003-06-12
RU2216851C2 (ru) 2003-11-20
CN1536767B (zh) 2010-04-28
JP3449987B2 (ja) 2003-09-22
EP1147610A4 (en) 2005-10-19
US6615385B1 (en) 2003-09-02
CN1332905A (zh) 2002-01-23
EP1942579A1 (en) 2008-07-09
EP1147610A1 (en) 2001-10-24
BR9916593A (pt) 2001-09-25
WO2000041312A1 (en) 2000-07-13
CA2354580A1 (en) 2000-07-13

Similar Documents

Publication Publication Date Title
KR100321978B1 (ko) 통신시스템에서반복복호장치및방법
US6557139B2 (en) Encoding apparatus and encoding method for multidimensionally coding and encoding method and decoding apparatus for iterative decoding of multidimensionally coded information
KR100704524B1 (ko) 효율적인 반복 디코딩
JP4282192B2 (ja) 反復式ターボ符号復号装置及び該装置の性能を最適化する方法
KR100876735B1 (ko) 이동통신 시스템에서 반복 복호 정지 장치 및 방법
US7461324B2 (en) Parallel processing for decoding and cyclic redundancy checking for the reception of mobile radio signals
US7657819B2 (en) Method and apparatus for termination of iterative turbo decoding
US20020023246A1 (en) Combination reed-solomon and turbo coding
US6950977B2 (en) Mechanism for turbo decoding when CRC for partial blocks is provided
JP4386588B2 (ja) 効率的な反復復号処理
US6606724B1 (en) Method and apparatus for decoding of a serially concatenated block and convolutional code
WO1999009697A1 (en) Communications systems and methods employing parallel coding without interleaving
JP2006033720A (ja) 符号化装置、復号装置
US8019020B1 (en) Binary decoding for correlated input information
US20050185740A1 (en) Turbo decoder
KR100738250B1 (ko) Ｌｌｒ의 부호 비교를 이용한 터보 복호기의 반복복호제어장치 및 방법
US7584407B2 (en) Decoder and method for performing decoding operation using map algorithm in mobile communication system
KR102197751B1 (ko) 블록 터보 부호의 저 복잡도 오류정정을 위한 신드롬 기반의 혼합 복호 장치 및 그 방법
JP2002353821A (ja) 誤り訂正復号方法および復号装置
US6889353B2 (en) Method and arrangement for decoding convolutionally encoded code word
JP2001326577A (ja) 直接連接畳込み符号器、及び、直接連接畳込み符号化方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121228

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20131230

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20141223

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20151229

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20161228

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20171228

Year of fee payment: 17

EXPY Expiration of term