JP2006100814A - 圧電/電歪体素子構造体及び圧電/電歪体素子構造体の製造方法、並びに液体噴射ヘッドの製造方法 - Google Patents
圧電/電歪体素子構造体及び圧電/電歪体素子構造体の製造方法、並びに液体噴射ヘッドの製造方法 Download PDFInfo
- Publication number
- JP2006100814A JP2006100814A JP2005252375A JP2005252375A JP2006100814A JP 2006100814 A JP2006100814 A JP 2006100814A JP 2005252375 A JP2005252375 A JP 2005252375A JP 2005252375 A JP2005252375 A JP 2005252375A JP 2006100814 A JP2006100814 A JP 2006100814A
- Authority
- JP
- Japan
- Prior art keywords
- piezoelectric
- electrostrictive
- layer
- manufacturing
- element structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Particle Formation And Scattering Control In Inkjet Printers (AREA)
- General Electrical Machinery Utilizing Piezoelectricity, Electrostriction Or Magnetostriction (AREA)
Abstract
【課題】半導体プロセスで一般に用いられている微細加工や大面積化が可能で耐久性や強誘電特性に優れた素子ならびにそれらの製造方法を提供することを目的とする。更に耐久性や強誘電特性のひとつである圧電特性にも優れた圧電素子構造体および長尺でかつ高密度に形成された液吐出口を有し、安定した信頼性が高い液体噴射ヘッドならびにそれらの製造方法を提供することを目的とする。
【解決手段】 単結晶基板上に配向成長させて形成されたバッファー層と該バッファー層上に配向成長させて形成された下電極層と該下電極層上に配向成長させて形成された圧電/電歪体層と該圧電/電歪体層上に形成された上電極層を有する圧電/電歪体素子構造体であって、該バッファー層がパターニング形成され、このパターニングに倣って該圧電/電歪体膜がパターニングされる。
【選択図】 図2
【解決手段】 単結晶基板上に配向成長させて形成されたバッファー層と該バッファー層上に配向成長させて形成された下電極層と該下電極層上に配向成長させて形成された圧電/電歪体層と該圧電/電歪体層上に形成された上電極層を有する圧電/電歪体素子構造体であって、該バッファー層がパターニング形成され、このパターニングに倣って該圧電/電歪体膜がパターニングされる。
【選択図】 図2
Description
本発明は、圧電性、焦電性、強誘電性等の材料特性を有する薄膜を用いた不揮発性メモリー等の半導体記憶装置、圧電素子、超音波応用素子、電気光学素子、焦電素子、強誘電体素子等に適用可能な圧電/電歪体素子構造体及びその製造方法に関し、更に詳細には圧電/電歪材料を用いた液体噴射ヘッドの製造方法に関するものである。
不揮発性メモリー等の半導体記憶装置、表面弾性波素子、バルク超音波素子、加速度センサ、圧電アクチュエータあるいは焦電型赤外線感知素子などの圧電性、焦電性、強誘電性材料を用いた圧電/電歪体素子構造体は、機械加工した単結晶基体または多結晶焼結体を基材に貼り付けるなどして従来製造されていた。近年、装置の小型化、高密度化、軽量化、高機能化のために単結晶材料を用いることが試みられているが、これらを機械加工する素子製造には限界がみられるため単結晶基板上にこれらの単結晶材料を成膜し、これをデバイス化する研究・開発が多くなされている。例えば、情報通信機器、テレビ等のキーコンポーネントとして使用される薄膜振動子や圧電アクチュエータ等の薄膜圧電体素子は、圧電体及び圧電体に設けられた複数の電極によって構成され、これら電極間に電圧印加することによって、この電気エネルギーを機械エネルギーに変換する装置である。また、移動体通信市場ではRF用ならびにIF用フィルタとして弾性表面波(Surface Acoustic Wave:SAW)デバイス、薄膜バルク波共振子(Film Bulk Acoustic Resonator:FBAR)等が用いられる。
また、近年、パソコンなどの出力装置として液体噴射記録装置を用いたプリンタは、印字性能がよく取り扱いが簡単でかつ低コストである等の理由から広く普及している。この液体噴射記録装置には、熱エネルギーによってインク等の液体中に気泡を発生させ、その気泡による圧力波により液滴を吐出させるもの、静電力により液滴を吸引吐出させるもの、圧電/電歪素子のような振動子による圧力波を利用したもの等、種々の方式がある。
一般に、圧電/電歪素子を用いた液体噴射装置(以下液体噴射ヘッドと記載)は、例えば液体供給室に連通した圧力室とその圧力室に連通した液吐出口とを備え、その圧力室に圧電/電歪素子が接合された振動板が設けられて構成される。この圧電/電歪素子に所定の電圧を印加して圧電/電歪素子を伸縮させることにより、振動板にたわみ振動を起こさせて圧力室内の液体を圧縮して液吐出口から液滴を吐出させる。
近年、その印字性能の向上、特に高解像度化および高速印字、さらには液体噴射ヘッドの長尺化が求められ、液体噴射ヘッドを微細化したマルチノズルヘッド構造を用いて高解像度および高速印字を実現することが試みられている。この液体噴射ヘッドを微細化するためには、液体を吐出させるための圧電/電歪素子を小型化、高密度化、高性能化する必要があり、例えば長尺化するためには液体噴射ヘッドを作製する基板を大面積化する必要がある。
上記したような圧電/電歪体素子構造体であるアクチュエーター及び液体噴射ヘッドにおいて、素子を小型化、高密度化するためには、小型化しても実効的な駆動能力が低下しないような高い圧電/電歪特性を持つ必要がある。この方法のひとつとして、圧電/電歪体薄膜の結晶性を高めることが考えられ、これらには同一方向に配向した単一配向薄膜や面内の配向までしっかりと揃った単結晶薄膜などがある。このような単一配向あるいは単結晶の圧電/電歪体薄膜を作製するためには、圧電/電歪体薄膜作製時の直下の層が単結晶で、かつ圧電/電歪体薄膜と直下の層との格子マッチングがよい必要がある。
このような単一配向膜の定義としては、特開2000−332569号公報でも述べられているように、基板表面と平行に目的とする結晶面がそろっている結晶化膜を意味する。例えば(001)単一配向膜は、膜面とほぼ平行に(001)面が存在する膜を意味し、具体的には、X線回折による測定を行ったとき、目的とする面以外のものの反射ピーク強度が目的とする面の最大ピーク強度の10%以下、好ましくは5%以下である膜である。
また、本明細書において単結晶膜には、単一配向のエピタキシャル膜があり、これは単一配向膜であって、かつ、膜面内をX−Y面とし、膜厚方向をZ軸としたとき、結晶がX軸、Y軸およびZ軸方向にともにそろって配向している膜である。具体的には、X線回折による測定を行ったとき、目的とする面以外のものの反射のピーク強度が目的とする面の最大ピーク強度の10%以下、好ましくは5%以下である必要がある。本発明において、配向性が高い結晶というのは、X線回折で特定の結晶構造の特定の方位が50%以上あるものをさし、さらには、80%以上、より好ましくは99%以上のものである。
例えば、PZT圧電体薄膜と直下の層との格子マッチングがよい材料として、上述した特開2000−332569号公報のZrO2、安定化ジルコニア薄膜、希土類元素酸化物薄膜(YSZ)等を含むバッファー層の提案や、特開平6−280023号公報に記載されているように、電極材料としても使用できるSROをバッファー層として用いた提案がある。
特開2000−332569号公報
特開平6−280023号公報
6インチウエハー等の大面積なSi単結晶基板上にバッファー層としてYSZ、下電極としてPt、この上の圧電/電歪体層としてPZT膜を配向させて積層形成した場合、基板を含めた各層の界面において多大な応力が加わり、積層膜を含めた基板の反り、更には積層された膜のいずれかの界面等から剥離するという問題が発生する場合がある。このような積層された膜界面の応力は、PZT配向膜の結晶性が良くなるほど増大する傾向があり、大面積化と結晶性向上による膜性能の向上とは二律背反性を有するともいえ、量産化にも支障をきたす。
更にこのようにして成膜された配向した圧電/電歪体膜や単結晶圧電/電歪体膜をデバイス化のためにエッチングにより構造化する際に、上記の積層構造では、多結晶性の圧電/電歪体膜に比較してエッチングレートが低く加工性が悪い場合があるという問題がある。この問題はデバイス加工する上での形状変化、膜性能の劣化といった二次的弊害も引き起こし微細加工に対してさらなる問題を残す。更に、このような高結晶性の圧電/電歪体膜を液体噴射ヘッドのようなアクチュエーターとして加工し駆動させると、圧電/電歪体膜、電極、バッファー材料、基板のいずれかの界面から剥離し易く、吐出の安定性、装置としての耐久性に問題がある。これらは上述したように、積層されたそれぞれの膜形成時に蓄積された応力が基点となり発生していると考えられる。
本発明の目的は、半導体デバイス、圧電アクチュエータ等の圧電/電歪体素子構造体に応用される単結晶基板上の単結晶酸化物を含む積層体において、単結晶基板上の単結晶層が単結晶基板等との界面で応力等の影響を受けるために層構成を簡略化できない問題を解決し、単結晶基板上に簡単な構成でデバイス等の構造体を作製する方法を提供することにある。
本発明の更なる目的は、上述した未解決の課題に鑑みてなされたものであって、半導体プロセスで一般に用いられている微細加工や大面積化が可能で耐久性や圧電/電歪特性に優れた素子ならびにそれらの製造方法を提供することにある。
本発明の更なる目的は、耐久性や強誘電特性のひとつである圧電特性にも優れた圧電/電歪体素子構造体および長尺でかつ高密度に形成された液吐出口を有し、安定した信頼性が高い液体噴射ヘッドの製造方法を提供することにある。
本発明の圧電/電歪体素子構造体の製造方法の第1の態様は、圧電/電歪体膜と該圧電/電歪体膜を挟持する下電極及び上電極とを有する圧電/電歪体素子構造体の製造方法であって、
単結晶基板の上にパターン状に配向成長したバッファー層を形成する工程と、
前記バッファー層の上に前記下電極層を配向成長させる工程と、
前記バッファー層及び前記下電極層を覆う様に、前記圧電/電歪体膜を配向成長させる工程と、
前記圧電/電歪体膜の、前記バッファー層のパターンに倣って配向成長した部分以外の部分をエッチング処理により除去する工程と、
を有することを特徴とする圧電/電歪体素子構造体の製造方法である。
単結晶基板の上にパターン状に配向成長したバッファー層を形成する工程と、
前記バッファー層の上に前記下電極層を配向成長させる工程と、
前記バッファー層及び前記下電極層を覆う様に、前記圧電/電歪体膜を配向成長させる工程と、
前記圧電/電歪体膜の、前記バッファー層のパターンに倣って配向成長した部分以外の部分をエッチング処理により除去する工程と、
を有することを特徴とする圧電/電歪体素子構造体の製造方法である。
本発明の圧電/電歪体素子構造体の第1の態様は、上記の圧電/電歪体素子構造体の製造方法の第1の態様によって製造された圧電/電歪体素子構造体である。
本発明の圧電/電歪体素子構造体の製造方法の第2の態様は、圧電/電歪体膜と該圧電/電歪体膜を挟持する下電極及び上電極とを有する圧電/電歪体素子構造体の製造方法であって、
単結晶基板の上に配向成長したバッファー層を形成する工程と、
前記バッファー層の上にパターン状に配向成長した前記下電極層を形成する工程と、
前記バッファー層及び前記下電極層を覆う様に、前記圧電/電歪体膜を配向成長させる工程と、
前記圧電/電歪体膜の、前記下電極層のパターンに倣って配向成長した部分以外の部分をエッチング処理により除去する工程と、
を有することを特徴とする圧電/電歪体素子構造体の製造方法である。
単結晶基板の上に配向成長したバッファー層を形成する工程と、
前記バッファー層の上にパターン状に配向成長した前記下電極層を形成する工程と、
前記バッファー層及び前記下電極層を覆う様に、前記圧電/電歪体膜を配向成長させる工程と、
前記圧電/電歪体膜の、前記下電極層のパターンに倣って配向成長した部分以外の部分をエッチング処理により除去する工程と、
を有することを特徴とする圧電/電歪体素子構造体の製造方法である。
本発明の圧電/電歪体素子構造体の第2の態様は、上記の圧電/電歪体素子構造体の製造方法の第2の態様によって製造された圧電/電歪体素子構造体である。
本発明の液体噴射記録ヘッドの製造方法の第1の態様は、液体を吐出する吐出口に連通する液室と、該液室に対応して設けられ、圧電/電歪体膜と該圧電/電歪体膜を挟持する下電極及び上電極とを有する圧電/電歪体素子構造体と、を具備する液体噴射ヘッドの製造方法であって、
単結晶基板の上にパターン状に配向成長したバッファー層を形成する工程と、
前記バッファー層の上に前記下電極層を配向成長させる工程と、
前記バッファー層及び前記下電極層を覆う様に、前記圧電/電歪体膜を配向成長させる工程と、
前記圧電/電歪体膜の、前記バッファー層のパターンに倣って配向成長した部分以外の部分をエッチング処理により除去する工程と、
を有することを特徴とする液体噴射ヘッドの製造方法である。
単結晶基板の上にパターン状に配向成長したバッファー層を形成する工程と、
前記バッファー層の上に前記下電極層を配向成長させる工程と、
前記バッファー層及び前記下電極層を覆う様に、前記圧電/電歪体膜を配向成長させる工程と、
前記圧電/電歪体膜の、前記バッファー層のパターンに倣って配向成長した部分以外の部分をエッチング処理により除去する工程と、
を有することを特徴とする液体噴射ヘッドの製造方法である。
本発明の液体噴射記録ヘッドの第2の態様は、
液体を吐出する吐出口に連通する液室と、該液室に対応して設けられ、圧電/電歪体膜と該圧電/電歪体膜を挟持する下電極及び上電極とを有する圧電/電歪体素子構造体と、を具備する液体噴射ヘッドの製造方法であって、
単結晶基板の上に配向成長したバッファー層を形成する工程と、
前記バッファー層の上にパターン状に配向成長した前記下電極層を形成する工程と、
前記バッファー層及び前記下電極層を覆う様に、前記圧電/電歪体膜を配向成長させる工程と、
前記圧電/電歪体膜の、前記下電極層のパターンに倣って配向成長した部分以外の部分をエッチング処理により除去する工程と、
を有することを特徴とする液体噴射ヘッドの製造方法である。
液体を吐出する吐出口に連通する液室と、該液室に対応して設けられ、圧電/電歪体膜と該圧電/電歪体膜を挟持する下電極及び上電極とを有する圧電/電歪体素子構造体と、を具備する液体噴射ヘッドの製造方法であって、
単結晶基板の上に配向成長したバッファー層を形成する工程と、
前記バッファー層の上にパターン状に配向成長した前記下電極層を形成する工程と、
前記バッファー層及び前記下電極層を覆う様に、前記圧電/電歪体膜を配向成長させる工程と、
前記圧電/電歪体膜の、前記下電極層のパターンに倣って配向成長した部分以外の部分をエッチング処理により除去する工程と、
を有することを特徴とする液体噴射ヘッドの製造方法である。
本発明によれば、以下の効果を得ることができる。
(1)大面積の単結晶基板にバッファー層、下電極層及び圧電/電歪体層をエピタキシャル成膜若しくは配向成膜のみで形成したときよりも応力が分散できるため、基板の反りや膜剥がれを防止できる。
(2)圧電/電歪体薄膜のエッチングレートを上げることができるとともに、エッチング部分の加工形状等を均等化でき微細加工が可能となる。
(1)大面積の単結晶基板にバッファー層、下電極層及び圧電/電歪体層をエピタキシャル成膜若しくは配向成膜のみで形成したときよりも応力が分散できるため、基板の反りや膜剥がれを防止できる。
(2)圧電/電歪体薄膜のエッチングレートを上げることができるとともに、エッチング部分の加工形状等を均等化でき微細加工が可能となる。
本願明細書において、「エピタキシャル成長」とは、一軸方向に関する配向だけでなく面方向に関しても配向した結晶成長を意味するものである。
本発明者らは、大面積の例えば6inchのSi単結晶基板上に配向若しくはエピタキシャル成長した例えばPZTのような圧電/電歪体薄膜を形成するために、圧電/電歪体薄膜と直下の層との格子マッチングがよい材料として従来公知のバッファー材料、電極材料等の検討を重ねたが、上述したような問題に対して完全な解を見出すことができなかった。そこでまず、大面積化に伴う積層膜界面での剥がれの問題を解決すべく、スパッタ装置内で、(111)単結晶Si基板上に図5(a)に示すような100μm□のパターンを持つ金属マスクを当接後、基板温度を800℃として、(111)配向した100nm厚みのYSZをバッファー層として配向成膜した。続いて金属マスクを外した後、基板温度を600℃として、パターニングされたバッファー層上に(100)配向した100nm厚みのPt電極を連続成膜した。続いて、基板温度を650℃として、この上にPZTを3000nmの厚みで(100)配向成長させ成膜したところ、目論見どおり膜剥がれはなく大面積上への成膜ができた。これらの結晶性の評価をXRD(ATX-G:リガク株式会社製)のin-plane測定とout of plane測定によりおこなったところ、バッファー層がパターニング形成された部分上のPt電極、PZT膜はそれぞれ(100)、(001)配向度が90%の配向性が高い結晶となっており、バッファー層が形成されていないSi基板上へ直接成膜されたPt電極、PZT膜はそれぞれ(100)、(001)配向度が50%以下だった。これよりバッファー層が形成されていないSi基板上へ直接成膜されたPt電極、PZT膜は配向性が低いため、Si基板、Pt電極、PZT膜それぞれとの界面の応力が低くなり、基板全体でみると応力を分散させ、この結果大面積への成膜が可能になったと考えられる。このような大面積基板上への薄膜形成による応力の分散のためには、パターニングされるバッファー層部分が基板に対して一様に分散して配置されることがより好ましい。
次に成膜されたこのPZT膜上に上述した金属マスクを再度当接させ、パターニングされたバッファー層に対向するようにPt上電極を100nmの厚みで形成した。こうして出来上がった積層膜のバッファー層上に形成された配向性の高いPZT(X線回折で(001)配向度が90%)膜単体の評価をするためにPZTのエッチング液として、水:濃硝酸:濃塩酸=2:2:1(容量比)の混合液を用いて結晶性の低い部分をウエットエッチングしたところ、6〜7nm/minのエッチングレートでエッチングできていることがわかった。
本発明者らの検討の中で、バッファー層上に形成される配向性の高いPZTのエッチングレートは3〜4nm/minと低く、基板上に結晶性の異なるPZT膜を少なくともバッファー層をパターニングすることにより作り分けることにより、構造体化する際に必要のない部分のエッチングレートを格段に向上させ、エッチング時間を大幅に短縮できるばかりか、エッチング後の構造体の形状も基板面に対して直角に近いものとすることができた。
これより、配向したバッファー層等のパターニングによりこの上に配向して形成されるPZT等の圧電/電歪体の結晶性の異なるパターンを簡易に作ることにより、上述した積層膜界面での応力緩和効果とともに構造体化に対して大面積化、効率化を格段に高める有効な手段であることが判明した。
ここでバッファー層上に形成される結晶性の高い部分と構造体として利用されずにエッチングにより除去される結晶性の低い部分の配向度の差は、大きいほどエッチングに対して好ましい。同様に、大面積化に伴う積層膜界面での剥がれの問題を解決すべく、スパッタ装置内で、(111)単結晶Si基板上に図5(b)に示すような100μm□のパターンを持つマスクパターンを形成後、常温状態で、配向阻止層としてTi層を50nmの厚みで成膜した。続いてマスクを外した後、基板温度を800℃として、パターニングされたTi層を覆うようにバッファー層として100nm厚みのYSZを成膜する。このときTi層のないSi基板表面上には(111)配向したYSZ層が形成される。次に基板温度を600℃として、バッファー層上に(100)配向した100nm厚みのPt電極を連続成膜した。続いて、基板温度を650℃として、この上にPZTを3000nmの厚みで(001)配向成長させ成膜したところ、目論見どおり膜剥がれはなく大面積上への成膜ができた。これらの結晶性の評価を上述した手法でおこなったところ、配向阻止層としてパターニングされたTi層上ではPt電極、PZT膜はそれぞれ(100)、(001)の配向度が50%以下となり、それ以外の場所はバッファー層、Pt電極、PZT膜ともに高い配向性の結晶となっていた。これより配向阻止層が形成された部分上のバッファー層、Pt電極、PZT膜は結晶性が低いため、Si基板、バッファー層、Pt電極、PZT膜それぞれとの界面の応力が低くなり、基板全体でみると応力を分散させ、この結果大面積への成膜が可能になったと考えられる。このような大面積基板上への薄膜形成による応力の分散のためには、パターニングされる配向阻止層部分が基板に対して一様に分散して配置されることがより好ましい。
次に成膜されたこのPZT膜上に上述した金属マスクを当接させ、パターニングされた配向阻止層がない部分に対向するようにPt上電極を100nmの厚みで形成した。こうして出来上がった積層膜の配向性の良い高いPZT(X線回折で(001)配向度が90%)膜単体の評価をするためにPZTのエッチング液として、水:濃硝酸:濃塩酸=2:2:1(容量比)の混合液を用いてPZTの結晶性の低い部分をウエットエッチングしたところ、8〜9nm/minのエッチングレートでエッチングできていることがわかった。本発明者らの検討の中で、バッファー層上に形成される配向性の高いPZT(X線回折で(001)配向度が90%)のエッチングレートは3〜4nm/minと低く、基板上に結晶性の異なるPZT膜を少なくとも配向阻止層をパターニングすることにより作り分けることにより、構造体化する際に必要のない部分のエッチングレートを格段に向上させ、エッチング時間を大幅に短縮できるばかりか、エッチング後の構造体の形状も基板面に対して直角に近いものとすることができた。
これより、配向阻止層等のパターニングによりこの上に配向して形成されるPZT等の圧電/電歪体の結晶性の異なるパターンを簡易に作ることにより、上述した積層膜界面での応力緩和効果とともに構造体化に対して大面積化、効率化を格段に高める有効な手段であることが判明した。次に大面積化に伴う積層膜界面での剥がれの問題を解決すべく、スパッタ装置内で、(111)単結晶Si基板の基板温度を800℃として、(111)配向した100nm厚みのYSZをバッファー層として配向成膜した。続いて図5(a)に示すような100μm□のパターンを持つ金属マスクを当接後、基板温度を600℃として、(100)配向した100nm厚みのPtの電極パターンを成膜した。続いて、金属マスクを外した後、基板温度を650℃として、この上にPZTを3000nmの厚みで成膜したところ、膜剥がれが見られた。上述したような結晶性の評価をおこなったところ、パターニングされたPt電極層上のPZT膜は(001)配向度が90%でPt電極層が形成されていないバッファー層上に直接成膜されたPZT膜の(001)配向度92%よりも悪くなっていた。これはYSZバッファー層とPZT層の格子マッチングが、YSZバッファー層上に配向させたPt層とPZT層の格子マッチングよりも良いためと考えられる。このためバッファー層上に直接成膜されたPZT膜及びPt電極層上のPZT膜がともに結晶性が高く、それぞれの界面の応力が高くなり、基板全体でみても応力が分散せず膜剥がれが発生したと考えられる。また成膜されたこのPZT膜上に上述した金属マスクを再度当接させ、パターニングされたPt電極層に対向するようにPt上電極を100nmの厚みで形成した。こうして出来上がった積層膜のPt電極層上に形成された配向したPZT膜とバッファー層上直接配向したPZT膜の評価をするためにPZTのエッチング液として、水:濃硝酸:濃塩酸=2:2:1(容量比)の混合液を用いてバッファー層上に形成された部分のPZTをウエットエッチングしたところ、3〜4nm/minのエッチングレートでエッチングできることがわかった。
本発明者らの検討によれば、Pt電極層上に形成されたPZTのエッチングレートは3〜4nm/minであり、バッファー層上と同等であり、エッチングレートに差が見られなかった。そこで、スパッタ装置内で、(111)単結晶Si基板の基板温度を800℃として、(111)配向した100nm厚みのYSZをバッファー層として配向成膜した。続いて図5(a)に示すような100μm□のパターンを持つ金属マスクを当接後、基板温度を600℃として、(100)配向した100nm厚みのペロブスカイト型酸化物導電材料であるSROの電極パターンを成膜し、上記同様金属マスクを外した後、基板温度を650℃として、この上にPZTを3000nmの厚みで成膜したところ、膜剥がれが上述したようなPt電極を用いたときよりも少なくできた。これらの結晶性の評価をおこなったところ、SRO電極層がパターニング形成された部分上のPZT膜の配向性は(001)配向度が94%でSRO電極層が形成されていないバッファー層上に直接成膜されたPZT膜の(001)配向度92%よりも良くなっていた。これらはYSZバッファー層とPZT層の格子マッチングが、SRO層を介在させることにより更に良くなっているとともに、SRO層がPZT膜との界面の応力を緩和し基板全体でみると応力を分散させ、膜剥がれを減少させたためと考えられる。このような大面積基板上への薄膜形成による応力の分散のためには、パターニングされるSROのようなペロブスカイト型酸化物導電材料による電極層部分が基板に対して一様に広範囲に分散して配置されることがより好ましい。次に成膜されたこのPZT膜上に上述した金属マスクを再度当接させ、パターニングされたSRO電極層に対向するようにPt上電極を100nmの厚みで形成した。こうして出来上がった積層膜のSRO電極層上に形成されたPZT膜単体の評価をするためにPZTのエッチング液として、水:濃硝酸:濃塩酸=2:2:1(容量比)の混合液を用いて結晶性の低い部分をウエットエッチングしたところ、3〜4nm/minのエッチングレートでエッチングしており、SRO電極層上に形成されるPZTのエッチングレートとほぼ同等であった。ただし、基板上に結晶性の異なるPZT膜が作り分けられるため、エッチング後の構造体(SRO/PZT/Ptの積層構造体)の側面は基板面に対して直角に近いものとすることができた。
これより、配向したペロブスカイト型酸化物導電体であるSRO電極層等のパターニングによりこの上に配向して形成されるPZT等の圧電/電歪体の結晶性の異なるパターンを簡易に作ることにより、上述した積層膜界面での応力緩和効果とともに構造体化に対して大面積化、加工性を高める有効な手段であることが判明した。
本発明に用いられる単結晶基板としては、Si、MgO、サファイア、ダイアモンド、ガリウムヒ素等を挙げることができ、これらの基板に対しても、バッファー層、電極層の格子マッチングをすることにより本発明は有効であった。また、SOI(Si on Insulator)のような単結晶表面を有する積層基板においても、有効である。例えば量産品として高い実績のあるSi単結晶基板においては基板方位(100)、(111)、(110)等の全種類の基板方位を用いることもできる。ここでSi基板表面若しくはバッファー層とSi基板の界面にはSiO2が存在する可能性があるが、その厚みが20nm以下であれば問題ないが、10nm以下が好ましい。
また、本発明で使用するバッファー層の構成材料としては、前述したYSZのような安定化ジルコニア、蛍石型酸化物、ペロブスカイト型酸化物導電材料、金属材料等を挙げることができる。
蛍石型酸化物としては、例えば、AmO2、CeO2、CmO2、K2O、Li2O、Na2O、NpO2、PaO2、PuO2、RbO2、TbO2、ThO2、UO2、ZrO2であるが、好ましくはCeO2、ZrO2を挙げることができる。金属材料としては、例えば、Ni、Pt、Pb、Ir、Cu、Al、Ag、γ-Fe、Ir2O3、MgO、MgAl2O4等であり、好ましくは、Pt、Irである。ペロブスカイト型酸化物導電材料としては、(Srx,Cay,Baz)RuO3(但しx+y+z=1)系酸化物、La等をドープしたSTO(チタン酸ストロンチウム)、CNiO3系酸化物(CはLa、Pr、Nd、Sm及びEuから選ばれた少なくとも1種の元素)でLaMoO3、LaCoO3、LaCrO3、LaAlO3、LaSrCoO3、LaCuO3、LaSrMnO3、CaLaMnO3、LaCaRhO3、LaSrRhO3、LaBaRhO3などが挙げられる。これらの膜厚は5nm〜300nm、好ましくは20nm〜200nmである。これらのバッファー層は上述した基板方位や製法により(100)、(111)、(110)等の配向を適宜選択することができ、複数層を形成することにより基板、電極層、圧電/電歪体層それぞれとの格子マッチングをとることもでき、例えば上述したペロブスカイト型構造をとる単結晶酸化物導電体を用いることにより下電極との兼用を図れ、素子化の工程を短縮することが可能となる。このような単結晶酸化物導電体は、Loresta-GP(MCP-600)(三菱化学製)の4端針法によって測定したところ、1×10-1から1×10-5W・cmの導電性を示す酸化物であることが好ましかった。
本発明で使用する上下の電極材料は、Pt、Ir、Pd、Rh、Au、Ag、Ru、及び上記したペロブスカイト型構造をとる単結晶酸化物導電体の少なくとも1種を主成分とすることが好ましく、これらの金属の単体若しくはこれらを含む合金から構成されても良く、更に複数層用いることもできる。膜厚は5nm〜300nm、好ましくは20nm〜200nmである。本発明で使用する配向阻止層材料としては、Ti、Pd、Rh、Au、Ag、Ru、Si等の金属、若しくはこれらを含む金属酸化物、シリコン窒化膜等の金属窒化物があげられる。また、電子線描画、イオン打ち込み(注入)等により単結晶基板を表面改質して形成される層によるものでも良い。打ち込みに使用するイオン種としては、周期律表の元素の多くを用いることができ、使用する単結晶基板のイオン打ち込み部の結晶性を変化させるものが適宜選択できる。配向阻止層の膜厚若しくは層厚(注入深さ)は、配向阻止層としての機能を果たせばよいため、100nm以下、好ましくは30nm以下である。
単結晶基板上でのバッファー層、配向阻止層、電極のパターニング手段としては、
(1)所望のパターンを有する金属マスクを単結晶基板上へ当接させ、バッファー層をスパッタ法等の成膜手段で配向若しくはエピタキシャル成長させて形成する方法、
(2)単結晶基板のほぼ全面にバッファー層を配向若しくはエピタキシャル成膜後、所望のパターンを有するレジスト層をフォトリソグラフィー法により形成し、その後ICP、リーガプロセス、ボッシュプロセス、イオンミリング等のドライエッチング若しくは弗酸系溶液、もしくは水酸化カリウム溶液などの酸、アルカリによるウエットエッチングしてパターン形成し、最後にレジスト層を除去する方法、
(3)電子線描画、イオン打ち込み等による単結晶基板の表面改質
等がある。
(1)所望のパターンを有する金属マスクを単結晶基板上へ当接させ、バッファー層をスパッタ法等の成膜手段で配向若しくはエピタキシャル成長させて形成する方法、
(2)単結晶基板のほぼ全面にバッファー層を配向若しくはエピタキシャル成膜後、所望のパターンを有するレジスト層をフォトリソグラフィー法により形成し、その後ICP、リーガプロセス、ボッシュプロセス、イオンミリング等のドライエッチング若しくは弗酸系溶液、もしくは水酸化カリウム溶液などの酸、アルカリによるウエットエッチングしてパターン形成し、最後にレジスト層を除去する方法、
(3)電子線描画、イオン打ち込み等による単結晶基板の表面改質
等がある。
本発明の単結晶基板上へのバッファー層、配向阻止層、電極層は、これらの複数層をパターニングしても良い。
例えば、パターニングされたバッファー層上に、パターニングされた下電極を形成する場合、
(A)上記(1)と同様の方法、
(B)上記(2)と同様の方法、
(C)単結晶基板のほぼ全面にバッファー層を配向若しくはエピタキシャル成膜後、上記 (1)と同様の方法で下電極パターンを形成し、この下電極パターンをマスクとして ウエットまたはドライエッチング等の方法でバッファー層と下電極のパターンがほぼ 同形状のパターンとなるようパターニングする方法、
などを用いることができる。
(A)上記(1)と同様の方法、
(B)上記(2)と同様の方法、
(C)単結晶基板のほぼ全面にバッファー層を配向若しくはエピタキシャル成膜後、上記 (1)と同様の方法で下電極パターンを形成し、この下電極パターンをマスクとして ウエットまたはドライエッチング等の方法でバッファー層と下電極のパターンがほぼ 同形状のパターンとなるようパターニングする方法、
などを用いることができる。
ここで、バッファー層と下電極のパターンの関係は下電極のリード部等は除いた部分で少なくとも一方向の幅が、バッファー層≧下電極となることが望ましい。すなわち、バッファー層の端部よりも下電極の端部がオーバーハングしてはみ出さないようにこれらが積層されている状態を得ることが好ましい。これはバッファー層からはみ出して積層された下電極上に形成される圧電/電歪体層の結晶性は、バッファー層上に積層された下電極上に形成される圧電/電歪体層の結晶性に比べて劣るので、下電極層をマスクとして、バッファー層及び圧電/電歪体層をエッチングする場合には、エッチング方向においてバッファー層からはみ出して積層された下電極下に位置する圧電/電歪体層はオーバーエッチングされ易く、電極サイズより圧電/電歪体層が細り、電極がひさし状に張り出すため、電圧印加時短絡の原因となる(図8(b)参照)。更にオーバーエッチングする前にエッチングを終了した場合、電極のフリンジ部に結晶性が悪い圧電/電歪体層が残留するため、素子としての特性が低下する。
本発明で使用する圧電/電歪体材料としては例えば以下の物が選択出来る。
PZT [Pb(ZrxTi1-x)O3]、
PMN [Pb(MgxNb1-x)O3]、
PNN [Pb(NbxNi1-x)O3]、
PSN [Pb(ScxNb1-x)O3]、
PZN [Pb(ZnxNb1-x)O3]、
PMN-PT [(1-y)[Pb(MgxNb1-x)O3]-y[PbTiO3]]、
PSN-PT [(1-y)[Pb(ScxNb1-x)O3]-y[PbTiO3]]、及び
PZN-PT [(1-y)[Pb(ZnxNb1-x)O3]-y[PbTiO3]]
ここで、xおよびyは1以下、0以上の数である。例えば、PMNの場合xは0.2〜0.5で、PSNではxは0.4〜0.7が好ましく、PMN-PTのyは0.2〜0.4、PSN-PTのyは0.35〜0.5、PZN-PTのyは0.03〜0.35が好ましい。
PZT [Pb(ZrxTi1-x)O3]、
PMN [Pb(MgxNb1-x)O3]、
PNN [Pb(NbxNi1-x)O3]、
PSN [Pb(ScxNb1-x)O3]、
PZN [Pb(ZnxNb1-x)O3]、
PMN-PT [(1-y)[Pb(MgxNb1-x)O3]-y[PbTiO3]]、
PSN-PT [(1-y)[Pb(ScxNb1-x)O3]-y[PbTiO3]]、及び
PZN-PT [(1-y)[Pb(ZnxNb1-x)O3]-y[PbTiO3]]
ここで、xおよびyは1以下、0以上の数である。例えば、PMNの場合xは0.2〜0.5で、PSNではxは0.4〜0.7が好ましく、PMN-PTのyは0.2〜0.4、PSN-PTのyは0.35〜0.5、PZN-PTのyは0.03〜0.35が好ましい。
これらの圧電/電歪体層は単一組成であっても良いし、2種類以上の材料の組み合わせでも良い。又、上記主成分に微量の元素をドーピングした組成物であっても良い。本発明が適用できる圧電/電歪体材料としては上述したペロブスカイト型圧電/電歪体材料に限定されるものでなく従来公知の圧電/電歪体材料についても有効である。
次に、本発明を適用した液体噴射ヘッドにおけるアクチュエーター部の具体的な層構成の一例を列挙する。層構成の表示は、上部電極//(圧電/電歪体)薄膜//下部電極//バッファー層//基板(振動板)となっている。(//:エピタキシャル成長をしている関係、/:エピタキシャル成長をしていない関係)つまり、(圧電/電歪体)薄膜//下部電極はエピタキシャル成長である。
例1 Pt/Ti/PZT(001)//SrRuO3(100)//Si(110)
例2 Pt/Ti/PZT(001)//La-SrTiO3(100)//Si(110)
例3 Pt/Ti/PZT(001)//Nb-SrTiO3(100)//Si(110)
例4 Pt/Ti/PZT(001)//SrRuO3(100)//LaNiO3(100)//CeO2(100)//YSZ(100)//Si(100)
例5 Pt/Ti/PZT(001)//SrRuO3(100)/SiO2/Si(110)
例6 Pt/Ti/PZT(001)//La-SrTiO3(100)/SiO2/Si(110)
例7 Pt/Ti/PZT(001)//Nb-SrTiO3(100)/SiO2/Si(110)
例8 Pt/Ti/PMN(001)//SrRuO3(100)//Si(110)
例9 Pt/Ti/PMN(001)//La-SrTiO3(100)//Si(110)
例10 Pt/Ti/PMN(001)//Nb-SrTiO3(100)//Si(110)
例11 Pt/Ti/PMN(001)//SrRuO3(100)/SiO2/Si(110)
例12 Pt/Ti/PMN(001)//La-SrTiO3(100)/SiO2/Si(110)
例13 Pt/Ti/PMN(001)//Nb-SrTiO3(100)/SiO2/Si(110)
例14 Pt/Ti/PZT(001)/Pt(100)/YSZ(111)//Si(111)
上記具体例としては圧電/電歪体薄膜をPZT、PMNで例示したが、これらが前述のPZN,PSN,PNN、PMN-PT,PSN-PT,PZN-PTに適宜変更させた層構成でも良く、さらに上記主成分に例えばLaドープPZT:PLZT [(Pb,La)(Z,Ti,)O3]のように、Laなどの微量の元素をドーピングした組成物であっても良い。ここで用いられる圧電/電歪体薄膜の膜厚は、駆動可能な膜厚として300nm〜10000nmが好ましい、さらに好ましくは500nm〜5000nmである。
例1 Pt/Ti/PZT(001)//SrRuO3(100)//Si(110)
例2 Pt/Ti/PZT(001)//La-SrTiO3(100)//Si(110)
例3 Pt/Ti/PZT(001)//Nb-SrTiO3(100)//Si(110)
例4 Pt/Ti/PZT(001)//SrRuO3(100)//LaNiO3(100)//CeO2(100)//YSZ(100)//Si(100)
例5 Pt/Ti/PZT(001)//SrRuO3(100)/SiO2/Si(110)
例6 Pt/Ti/PZT(001)//La-SrTiO3(100)/SiO2/Si(110)
例7 Pt/Ti/PZT(001)//Nb-SrTiO3(100)/SiO2/Si(110)
例8 Pt/Ti/PMN(001)//SrRuO3(100)//Si(110)
例9 Pt/Ti/PMN(001)//La-SrTiO3(100)//Si(110)
例10 Pt/Ti/PMN(001)//Nb-SrTiO3(100)//Si(110)
例11 Pt/Ti/PMN(001)//SrRuO3(100)/SiO2/Si(110)
例12 Pt/Ti/PMN(001)//La-SrTiO3(100)/SiO2/Si(110)
例13 Pt/Ti/PMN(001)//Nb-SrTiO3(100)/SiO2/Si(110)
例14 Pt/Ti/PZT(001)/Pt(100)/YSZ(111)//Si(111)
上記具体例としては圧電/電歪体薄膜をPZT、PMNで例示したが、これらが前述のPZN,PSN,PNN、PMN-PT,PSN-PT,PZN-PTに適宜変更させた層構成でも良く、さらに上記主成分に例えばLaドープPZT:PLZT [(Pb,La)(Z,Ti,)O3]のように、Laなどの微量の元素をドーピングした組成物であっても良い。ここで用いられる圧電/電歪体薄膜の膜厚は、駆動可能な膜厚として300nm〜10000nmが好ましい、さらに好ましくは500nm〜5000nmである。
本発明において、単結晶基板上へのバッファー層の成膜、バッファー層上への下電極の成膜、圧電/電歪体の成膜、上電極の成膜には、スパッタ法、MOCVD法、Sol-Gel法、MBE法、水熱合成法、蒸着法等の方法で行われる。
必要に応じて行われる圧電/電歪体層上での上電極のパターニングは、上述した下電極と同様の方法により行なうことができるが、上電極層は必ずしも下電極のように配向若しくはエピタキシャル成長させる必要はない。但し、次に説明するように、圧電/電歪体層のパターニングにおけるマスクとして上電極を機能させる場合には、上電極は、圧電/電歪体層を介して下電極のパターンに対向した位置に下電極に対応した形状で配置されることが必要になる。
本発明の圧電/電歪体層のパターニング方法としては、上電極もしくは下電極のパターンをマスクとしてICP、リーガプロセス、ボッシュプロセス、イオンミリング等のドライエッチングによる方法、あるいは、従来公知のレジストパターンを形成後若しくは上電極もしくは下電極のパターンを直接マスクとして弗酸系溶液、水酸化カリウム溶液などの酸、アルカリによるウエットエッチングによる方法が利用できる。ここで本発明は上述してきたように同一バッファー層内のパターンを形成する部分と除去されるべき部分との結晶性の違いによるエッチングレートの差を利用しているため、ウエットエッチングにおいて特に効果的である。但し、上述した各層のパターニング法はこれに限定されるものではない。
以上説明してきたように本発明を用いることにより、半導体プロセスで一般に用いられている微細加工や大面積化が可能で耐久性や圧電/電歪特性に優れた素子ならびにそれらの製造方法を提供することができる。更に耐久性や圧電/電歪特性にも優れた圧電/電歪素子構造体および長尺でかつ高密度に形成された液吐出口を有し、安定した信頼性が高い液体噴射ヘッドならびにそれらの製造方法を提供することができる。
以下、本発明に係る圧電/電歪素子構造体を用いた液体噴射ヘッド(以下プリンタヘッドと記載)について、図面を参照して詳細に説明する。
(実施例1)
図1(a)は、本実施例の圧電/電歪素子構造体を用いたプリンタヘッドを振動板116の長手方向で、かつ振動板116に対して主直な面での断面拡大図であり、図1(b)は、プリンタヘッドを上部から見たときの一部拡大図である。本プリンタヘッドは、厚さ200μmのシリコン基板からなる基体101をその上下方向からドライエッチングして吐出口103の配列ピッチ200dpiで吐出口103を含む複数の凹部を設け、ここを後述する本発明の圧電/電歪素子構造体上に形成した振動板116で覆って基体101と振動板116を接合することにより個別液室102を形成した構成を有する。個別液室102は、幅65μm、長さ3000μm、深さ100μmで形成され、長手方向先後端は絞られ、後端側には共通液室104が連通する。また、個別液室102の振動板116で覆われた面の対向面には15μmφの吐出口103が形成されている。振動板116は個別液室102の少なくともひとつの面を形成し圧電/電歪素子の変形により撓みが発生する部分であり、基体101に直接接合される部分は振動板116とは呼ばない。
図1(a)は、本実施例の圧電/電歪素子構造体を用いたプリンタヘッドを振動板116の長手方向で、かつ振動板116に対して主直な面での断面拡大図であり、図1(b)は、プリンタヘッドを上部から見たときの一部拡大図である。本プリンタヘッドは、厚さ200μmのシリコン基板からなる基体101をその上下方向からドライエッチングして吐出口103の配列ピッチ200dpiで吐出口103を含む複数の凹部を設け、ここを後述する本発明の圧電/電歪素子構造体上に形成した振動板116で覆って基体101と振動板116を接合することにより個別液室102を形成した構成を有する。個別液室102は、幅65μm、長さ3000μm、深さ100μmで形成され、長手方向先後端は絞られ、後端側には共通液室104が連通する。また、個別液室102の振動板116で覆われた面の対向面には15μmφの吐出口103が形成されている。振動板116は個別液室102の少なくともひとつの面を形成し圧電/電歪素子の変形により撓みが発生する部分であり、基体101に直接接合される部分は振動板116とは呼ばない。
次に上述した本発明の圧電/電歪素子構造体の製造工程について図2〜図4を用いて詳細に説明する。図2〜図4はプリンタヘッド製造工程において本発明の圧電/電歪素子構造体の製造方法を中心に説明するための図であり、吐出口103の配列ピッチに対して垂直方向から見たときの断面図である。まず、図2(a)に示すように6inchサイズの(111)単結晶Si基板111上に図1(b)の複数の個別液室102に対応するようパターンを形成したバッファー層用金属マスクを当接させ、単結晶Si基板111を800℃に加熱しながらスパッタ法でバッファー層112として単結晶酸化物材料であるYSZをエピタキシャル成長させ、100nmの厚みを持つ(111)配向したYSZ薄膜をパターニングする。
次に、バッファー層用金属マスクを外した後、パターニングされたYSZバッファー層112上に、バッファー層のパターンとほぼ同サイズでこれに電極引出し用のパターン(図示せず)が加えられた下電極用金属マスクを当接させ、単結晶Si基板111は600℃に加熱しながら図2(b)に示すようなエピタキシャル成長したSRO下電極113をパターニング形成する。
次に、下電極用金属マスクを外した後、図2(c)に示すようにこの上に圧電/電歪体層であるPZTをスパッタ法により基板温度650℃で成膜した。バッファー層112及び下電極113がパターニングされた位置にはエピタキシャル成長がおき、3000nmの厚みの(001)PZT膜114が成膜できた。また、バッファー層112及び下電極113が設けられていない領域においては多結晶膜となっていた。次に、図3(a)に示すように、PZT膜114上にスパッタ法で下地層としてTi(4nm)を持つPt上電極115を150nmの厚みで成膜した。本実施例では上電極115を共通電極としたが、これは上電極115に後述するエッチングストップ層としての機能も持たせたためであり、個別電極とした場合はこのあとにエッチングストップ層として絶縁性を有する例えば、SiO2を形成する必要がある。
次に、図3(b)に示すように、振動板材料としてSiO2をスパッタ法により3000nmで成膜して振動板116を形成し、この上に基体101とのAu-Au接合のためのAu層117(100nm)を設ける。この振動板116の材料としては、圧電/電歪体膜114の電歪により弾性変形可能なセラミック材料、もしくは金属材料若しくは金属酸化物材料、窒素酸化物材料である例えば、ジルコニア、シリコン、クロム、ステンレス材、酸化シリコン、窒化シリコン等の1〜30μm好ましくは1〜15μmの薄層で構成されることが望ましい。こうして作製された圧電/電歪体素子構造体は図4(a)に示すように、個別液室102、吐出口103、共通液室(不図示)等が別途形成された基体101に位置合わせされ、Au-Au接合される。ここで、基体101と振動板116の接合は本実施例のAu-Au接合の他、陽極接合、共晶接合、接着剤接合等を用いてもよい。
次に、基体101等の残すべき部分を保護するためにレジストを所望の場所に形成した後、弗酸系溶液により、単結晶基板111及び圧電/電歪体層114の所定部をウエットエッチングして除去し、さらにレジストを剥離してプリンタヘッドを完成させた。本ウエットエッチング工程において圧電/電歪体層114のエッチングレートは120nm/minでエッチング後の圧電/電歪体層114の形状も基板面に対して直角に近いねらいどおりのものとなった。
次に、上記構成のプリンタヘッドの吐出実験を行った。このプリンタヘッドの吐出原理を図1(a)を用いて説明する。インクカートリッジ(不図示)からインクを共通液室104から、絞り105を通して個別液室102に充填し、任意の駆動電源Sから信号を上下電極113、115に印加すると振動板116が撓み、これが個別液室102の体積を変化させ、個別液室102内に充填されたインクを加圧し、この圧力によって吐出口103からインク液滴Dが吐出する。本実施例のプリンタヘッドにおいて20V、10kHzの正弦波印加で吐出量9pl、吐出速度9m/secを得ることができ、耐久性にも問題がなく、プリンタヘッドとして優れたものとなった。
(比較例1)
図6〜図8はプリンタヘッド製造工程において本発明の圧電/電歪素子構造体の作製方法を中心に説明するための図であり、吐出口103の配列ピッチに対して垂直方向から見たときの断面図である。ここでプリンタヘッドとしての構成は実施例1と同様である。
図6〜図8はプリンタヘッド製造工程において本発明の圧電/電歪素子構造体の作製方法を中心に説明するための図であり、吐出口103の配列ピッチに対して垂直方向から見たときの断面図である。ここでプリンタヘッドとしての構成は実施例1と同様である。
まず、図6(a)に示すように6inchサイズの(111)単結晶Si基板211を850℃に加熱しながらスパッタ法でバッファー層212として単結晶酸化物材料であるYSZをエピタキシャル成長させ、100nmの厚みを持つ(111)配向したYSZ薄膜を成膜する。次に、図6(b)に示すように、YSZバッファー層212上に、下電極用金属マスクを当接させ、600℃に加熱しながらスパッタ法により下電極213としてPtをエピタキシャル成長させ、100nmの厚みを持つ(100)配向したPt下電極213をパターニングする。次に、下電極用金属マスクを外した後、図6(c)に示すようにこの上に圧電/電歪体であるPZTをスパッタ法により基板温度650℃で成膜した。バッファー層212上にはエピタキシャル成長がおき、3000nmの厚みの(001)PZT膜214が成膜できたが、積層膜を含む基板211に反りが見られた。
次に、図7(a)に示すように、PZT膜214上にスパッタ法で下地層としてTi(4nm)を持つPt上電極215を150nmの厚みで成膜した。次に、図7(b)に示すように、振動板材料としてSiO2をスパッタ法により3000nmで成膜して振動板216を形成し、この上に基体201とのAu-Au接合のためのAu層217(層厚:100nm)を設ける。こうして作製された圧電/電歪体素子構造体は図8(a)に示すように、個別液室202、吐出口203、共通液室(不図示)等が形成された基体201に位置合わせされ、Au-Au接合したが、基板の反りのため接合ができなかった。そこで反りを矯正するために基板加熱をおこない、矯正した後接着剤により基体201への接合を行った。
次に、基体201等を保護するためにレジストを所望の場所に形成した後、弗酸系溶液により、単結晶基板211、バッファー層213及び圧電/電歪体層214をウエットエッチングして除去し、さらにレジストを剥離してプリンタヘッドを完成させた。本ウエットエッチング工程において圧電/電歪体層214のエッチングレートは70nm/minでエッチング後の圧電/電歪体層214の形状も一部オーバーエッチングのため変形し、ねらいどおりのものにならなかった。
次に、上記構成のプリンタヘッドの吐出実験を行った。実施例1と同様に20V、10kHzの正弦波印加で吐出量10pl、吐出速度9m/secを得る部分もあったが、まったく吐出が見られない部分があった。また、耐久試験を継続していくと、やはり吐出しなくなる部分がみられた。
(実施例2)
図9〜図10はプリンタヘッド製造工程において本発明第2の圧電/電歪素子構造体の製造方法を中心に説明するための図であり、吐出口103の配列ピッチに対して垂直方向から見たときの断面図である。ここでプリンタヘッドとしての構成等は実施例1とほぼ同様である。本プリンタヘッドは厚さが約500μmのSOI-Epiウエハー/ELTRAN(キヤノン社製)320を用いて作製した。このELTRANはSi層321上にSiO2層322及び単結晶Si層323が形成されており、Si層321が個別液室を形成する基体の役割、SiO2層322はエッチングストップ層兼振動板、単結晶Si層323が圧電/電歪体構造体製造の為の単結晶基板の役割を果たす。本実施例におけるELTRANは、Si層321が500μm、SiO2層322が3μm、(111)単結晶Si層323が0.3μmの3層構成とした。
図9〜図10はプリンタヘッド製造工程において本発明第2の圧電/電歪素子構造体の製造方法を中心に説明するための図であり、吐出口103の配列ピッチに対して垂直方向から見たときの断面図である。ここでプリンタヘッドとしての構成等は実施例1とほぼ同様である。本プリンタヘッドは厚さが約500μmのSOI-Epiウエハー/ELTRAN(キヤノン社製)320を用いて作製した。このELTRANはSi層321上にSiO2層322及び単結晶Si層323が形成されており、Si層321が個別液室を形成する基体の役割、SiO2層322はエッチングストップ層兼振動板、単結晶Si層323が圧電/電歪体構造体製造の為の単結晶基板の役割を果たす。本実施例におけるELTRANは、Si層321が500μm、SiO2層322が3μm、(111)単結晶Si層323が0.3μmの3層構成とした。
まず、図9(a)に示すように前述した6inchサイズのELTRAN基板320上に図1(b)の複数の個別液室102に対応するようパターンを形成したバッファー層用金属マスクを当接させ、基板を850℃に加熱しながらスパッタ法でバッファー層312として単結晶酸化物材料であるYSZをエピタキシャル成長させ、100nmの厚みを持つ(111)配向したYSZ薄膜をパターニングする。次に、バッファー層用金属マスクを外した後、図9(b)に示すように、パターニングされたYSZバッファー層312上に、基板を600℃に加熱しながらスパッタ法により下電極313としてPtをエピタキシャル成長させ、100nmの厚みを持つ(100)配向したPt下電極313を成膜する。次に、図9(c)に示すようにこの上に圧電/電歪体であるPZTを650℃に基板加熱しながらスパッタ法により成膜した。ここでバッファー層312上の位置ではPZT層はエピタキシャル成長しており、3000nmの厚みの(001)PZT膜314が成膜できた。また、バッファー層312が設けられていない領域においては多結晶膜となっていた。続いて、PZT膜314上の個別液室に対応した位置にスパッタ法で下地層としてTi(4nm)を持つPt上電極315を150nmの厚みでパターン成膜した。
次に、図10(a)に示すように、弗酸系溶液により、不要部分のPZT層314をウエットエッチングして除去する。このときPt下電極313がエッチングストップ層となる。続いて、図10(b)に示すように、弗酸系溶液により、ELTRANのSi層をウエットエッチングして個別液室や共通液室を形成する。この工程においてSiO2層322はエッチングストップ層の役割を果たし、更に振動板の役割を果たす。最後にSUS基板に複数の吐出口が形成されたノズルプレートを接着剤により接合し、本発明のプリンタヘッドを完成させた。
本ウエットエッチング工程においてエッチングレートは120nm/minでエッチング後のPZT層314の形状も基板面に対して直角に近いねらいどおりのものとなった。
次に上記構成のプリンタヘッドの吐出実験を行った。本実施例のプリンタヘッドにおいて20V、10kHzの正弦波印加で吐出量10pl、吐出速度9m/secを得ることができ、耐久性にも問題がなく、プリンタヘッドとして優れたものとなった。
(実施例3)
図11〜図12はプリンタヘッド製造工程において本発明第3の圧電/電歪素子構造体の製造方法を中心に説明するための図であり、吐出口の配列ピッチに対して垂直方向から見たときの断面図である。ここでプリンタヘッドとしての構成等は実施例1とほぼ同様である。本プリンタヘッドは厚さが約500μmのSOI-Epiウエハー/ELTRAN(キヤノン社製)420を用いて作製した。このELTRANはSi層421上にSiO2層422及び単結晶Si層423が形成されており、Si層421が個別液室を形成する基体の役割、SiO2層422はエッチングストップ層兼振動板、単結晶Si層423が圧電/電素子構造体製造の為の単結晶基板の役割を果たす。本実施例におけるELTRANは、Si層421が500μm、SiO2層422が3μm、(111)単結晶Si層423が0.3μmの3層構成とした。まず、図11(a)に示すように前述した6inchサイズのELTRAN基板420上に図1(b)の複数の個別液室102部分をほぼ隠す形で形成されたパターンを持つ金属マスクを当接させ配向阻止層416としてTiを50nmの厚みで成膜する。次に基板を850℃に加熱しながら図11(b)に示すように前述したパターニングされた配向阻止層416を覆うようにスパッタ法でバッファー層412として単結晶酸化物材料であるYSZを成膜し、続いてYSZバッファー層412上に、基板を600℃に加熱しながらスパッタ法により下電極413としてPtを100nmの厚みで成膜する。このときパターニングされた配向阻止層416以外の部分でYSZ、Ptはそれぞれ(111)、(100)にエピタキシャル成長し、配向阻止層416上に形成されるYSZ、Ptはエピタキシャル成長しない。次に、図11(c)に示すようにこの上に圧電/電歪体であるPZTを650℃に基板加熱しながらスパッタ法により成膜した。ここでエピタキシャル成長したPt上ではPZT層はエピタキシャル成長しており、3000nmの厚みの(001)PZT膜414が成膜できた。同様にPtがエピタキシャル成長していない領域においてはPZTもエピタキシャル成長していない。続いて、PZT膜414上の個別液室に対応した位置にスパッタ法で下地層としてTi(4nm)を持つPt上電極415を150nmの厚みでパターン成膜した。
図11〜図12はプリンタヘッド製造工程において本発明第3の圧電/電歪素子構造体の製造方法を中心に説明するための図であり、吐出口の配列ピッチに対して垂直方向から見たときの断面図である。ここでプリンタヘッドとしての構成等は実施例1とほぼ同様である。本プリンタヘッドは厚さが約500μmのSOI-Epiウエハー/ELTRAN(キヤノン社製)420を用いて作製した。このELTRANはSi層421上にSiO2層422及び単結晶Si層423が形成されており、Si層421が個別液室を形成する基体の役割、SiO2層422はエッチングストップ層兼振動板、単結晶Si層423が圧電/電素子構造体製造の為の単結晶基板の役割を果たす。本実施例におけるELTRANは、Si層421が500μm、SiO2層422が3μm、(111)単結晶Si層423が0.3μmの3層構成とした。まず、図11(a)に示すように前述した6inchサイズのELTRAN基板420上に図1(b)の複数の個別液室102部分をほぼ隠す形で形成されたパターンを持つ金属マスクを当接させ配向阻止層416としてTiを50nmの厚みで成膜する。次に基板を850℃に加熱しながら図11(b)に示すように前述したパターニングされた配向阻止層416を覆うようにスパッタ法でバッファー層412として単結晶酸化物材料であるYSZを成膜し、続いてYSZバッファー層412上に、基板を600℃に加熱しながらスパッタ法により下電極413としてPtを100nmの厚みで成膜する。このときパターニングされた配向阻止層416以外の部分でYSZ、Ptはそれぞれ(111)、(100)にエピタキシャル成長し、配向阻止層416上に形成されるYSZ、Ptはエピタキシャル成長しない。次に、図11(c)に示すようにこの上に圧電/電歪体であるPZTを650℃に基板加熱しながらスパッタ法により成膜した。ここでエピタキシャル成長したPt上ではPZT層はエピタキシャル成長しており、3000nmの厚みの(001)PZT膜414が成膜できた。同様にPtがエピタキシャル成長していない領域においてはPZTもエピタキシャル成長していない。続いて、PZT膜414上の個別液室に対応した位置にスパッタ法で下地層としてTi(4nm)を持つPt上電極415を150nmの厚みでパターン成膜した。
次に、図12(a)に示すように、弗酸系溶液により、不要なPZT層414をウエットエッチングして除去する。このとき下電極層413がエッチングストップ層となる。続いて、図12(b)に示すように、弗酸系溶液により、ELTRANのSi層をウエットエッチングして個別液室や共通液室を形成する。この工程においてSiO2層422はエッチングストップ層の役割を果たし、更に振動板の役割を果たす。最後にSUS基板に複数の吐出口が形成されたノズルプレート424を接着剤により接合し、本発明のプリンタヘッドを完成させた。
本ウエットエッチング工程においてエッチングレートは150nm/minでエッチング後のPZT層414の形状も基板面に対して直角に近いねらいどおりのものとなった。
次に上記構成のプリンタヘッドの吐出実験を行った。本実施例のプリンタヘッドにおいて20V、10kHzの正弦波印加で吐出量10pl、吐出速度9m/secを得ることができ、耐久性にも問題がなく、プリンタヘッドとして優れたものとなった。
(実施例4)
図13〜図14はプリンタヘッド製造工程において本発明第4の圧電/電歪素子構造体の製造方法を中心に説明するための図であり、吐出口の配列ピッチに対して垂直方向から見たときの断面図である。ここでプリンタヘッドとしての構成等は実施例1とほぼ同様である。本プリンタヘッドは厚さが約500μmのSOI-Epiウエハー/ELTRAN(キヤノン社製)520を用いて作製した。このELTRANはSi層521上にSiO2層522及び単結晶Si層523が形成されており、Si層521が個別液室を形成する基体の役割、SiO2層522はエッチングストップ層兼振動板、単結晶Si層523が圧電/電素子構造体製造の為の単結晶基板の役割を果たす。本実施例におけるELTRANは、Si層521が500μm、SiO2層522が3μm、(100)単結晶Si層523が0.3μmの3層構成とした。まず、図13(a)に示すように前述した6inchサイズのELTRAN基板520上に基板を850℃に加熱しながらスパッタ法でバッファー層として単結晶酸化物材料であるYSZとCeO2を連続してエピタキシャル成長させ、それぞれ100nm、5nmの厚みを持つ(100)配向したYSZ層531及びCeO2層532を成膜する。次に、図1(b)の複数の個別液室102に対応するようパターンを形成した下電極用金属マスクを当接させ、図13(b)に示すようにペロブスカイト型単結晶酸化物導電体であるLaNiO3とSrRuO3を下電極層として600℃基板加熱で連続して成膜し、パターニングされた(100)LaNiO3層533と(100)SrRuO3層534を形成する。次に、図13(c)に示すようにこの上に圧電/電歪体であるPZT膜535を650℃に基板加熱しながらスパッタ法により3000nmの厚みで成膜した。ここでパターニングされた(100)LaNiO3層533と(100)SrRuO3層534上ではPZT層535はエピタキシャル成長している。また、電極領域以外においては電極領域に比較して結晶性が低い。続いて、PZT層535上の個別液室に対応した位置にスパッタ法で下地層としてTi(4nm)を持つPt上電極536を150nmの厚みでパターン成膜した。
図13〜図14はプリンタヘッド製造工程において本発明第4の圧電/電歪素子構造体の製造方法を中心に説明するための図であり、吐出口の配列ピッチに対して垂直方向から見たときの断面図である。ここでプリンタヘッドとしての構成等は実施例1とほぼ同様である。本プリンタヘッドは厚さが約500μmのSOI-Epiウエハー/ELTRAN(キヤノン社製)520を用いて作製した。このELTRANはSi層521上にSiO2層522及び単結晶Si層523が形成されており、Si層521が個別液室を形成する基体の役割、SiO2層522はエッチングストップ層兼振動板、単結晶Si層523が圧電/電素子構造体製造の為の単結晶基板の役割を果たす。本実施例におけるELTRANは、Si層521が500μm、SiO2層522が3μm、(100)単結晶Si層523が0.3μmの3層構成とした。まず、図13(a)に示すように前述した6inchサイズのELTRAN基板520上に基板を850℃に加熱しながらスパッタ法でバッファー層として単結晶酸化物材料であるYSZとCeO2を連続してエピタキシャル成長させ、それぞれ100nm、5nmの厚みを持つ(100)配向したYSZ層531及びCeO2層532を成膜する。次に、図1(b)の複数の個別液室102に対応するようパターンを形成した下電極用金属マスクを当接させ、図13(b)に示すようにペロブスカイト型単結晶酸化物導電体であるLaNiO3とSrRuO3を下電極層として600℃基板加熱で連続して成膜し、パターニングされた(100)LaNiO3層533と(100)SrRuO3層534を形成する。次に、図13(c)に示すようにこの上に圧電/電歪体であるPZT膜535を650℃に基板加熱しながらスパッタ法により3000nmの厚みで成膜した。ここでパターニングされた(100)LaNiO3層533と(100)SrRuO3層534上ではPZT層535はエピタキシャル成長している。また、電極領域以外においては電極領域に比較して結晶性が低い。続いて、PZT層535上の個別液室に対応した位置にスパッタ法で下地層としてTi(4nm)を持つPt上電極536を150nmの厚みでパターン成膜した。
次に、図14(a)に示すように、弗酸系溶液により、PZT層535をウエットエッチングして除去する。このときバッファー層となるYSZ層531及びCeO2層532がエッチングストップ層となる。続いて、図14(b)に示すように、弗酸系溶液により、ELTRANのSi層をウエットエッチングして個別液室や共通液室を形成する。この工程においてSiO2層522はエッチングストップ層の役割を果たし、更に振動板の役割を果たす。最後に、図14(c)に示すように、SUS基板に複数の吐出口が形成されたノズルプレート524を接着剤により接合し、本発明のプリンタヘッドを完成させた。
本ウエットエッチング工程においてエッチングレートは90nm/minでエッチング後のPZT層535の形状も基板面に対して直角に近いねらいどおりのものとなった。
次に上記構成のプリンタヘッドの吐出実験を行った。本実施例のプリンタヘッドにおいて20V、10kHzの正弦波印加で吐出量10pl、吐出速度9m/secを得ることができ、耐久性にも問題がなく、プリンタヘッドとして優れたものとなった。
101 基体
102 個別液室
103 吐出口
111 単結晶基板
112 バッファー層
113 下電極
114 圧電/電歪体膜
115 上電極
116 振動板
117 Au膜
102 個別液室
103 吐出口
111 単結晶基板
112 バッファー層
113 下電極
114 圧電/電歪体膜
115 上電極
116 振動板
117 Au膜
Claims (18)
- 圧電/電歪体膜と該圧電/電歪体膜を挟持する下電極及び上電極とを有する圧電/電歪体素子構造体の製造方法であって、
単結晶基板の上にパターン状に配向成長したバッファー層を形成する工程と、
前記バッファー層の上に前記下電極層を配向成長させる工程と、
前記バッファー層及び前記下電極層を覆う様に、前記圧電/電歪体膜を配向成長させる工程と、
前記圧電/電歪体膜の、前記バッファー層のパターンに倣って配向成長した部分以外の部分をエッチング処理により除去する工程と、
を有することを特徴とする圧電/電歪体素子構造体の製造方法。 - 前記配向成長は、エピタキシャル成長であることを特徴とする請求項1に記載の圧電/電歪体素子構造体の製造方法。
- 前記圧電/電歪体膜を配向成長させる工程と前記エッチング処理により除去する工程との間に、前記圧電/電歪体膜の上に前記上電極層を形成する工程を更に有することを特徴とする請求項1または2に記載の圧電/電歪体素子構造体の製造方法。
- 前記エッチング処理がウェットエッチングであることを特徴とする請求項1〜3のいずれかに記載の圧電/電歪体素子構造体の製造方法。
- 前記エッチング処理がドライエッチングであることを特徴とする請求項1〜3のいずれかに記載の圧電/電歪体素子構造体の製造方法。
- 前記単結晶基板の上にパターン状の配向阻止層を形成し、前記単結晶基板の前記配向阻止層が形成された部分以外の部分の上で前記バッファー層を配向成長させることにより、前記パターン状に配向成長したバッファー層を形成することを特徴とする請求項1〜5のいずれかに記載の圧電/電歪体素子構造体の製造方法。
- 前記下電極がペロブスカイト型酸化物導電材料からなることを特徴とする請求項1〜6のいずれかに記載の圧電/電歪体素子構造体の製造方法。
- 前記下電極が、(Srx,Cay,Baz)RuO3(但しx+y+z=1)系酸化物からなることを特徴とする請求項7に記載の圧電/電歪体素子構造体の製造方法。
- 前記下電極が、CNiO3系酸化物からなり、CはLa、Pr、Nd、Sm及びEuから選ばれた少なくとも1種の元素であることを特徴とする請求項1に記載の圧電/電歪体素子構造体の製造方法。
- 請求項1〜9のいずれかに記載の圧電/電歪体素子構造体の製造方法によって製造された圧電/電歪体素子構造体。
- 圧電/電歪体膜と該圧電/電歪体膜を挟持する下電極及び上電極とを有する圧電/電歪体素子構造体の製造方法であって、
単結晶基板の上に配向成長したバッファー層を形成する工程と、
前記バッファー層の上にパターン状に配向成長した前記下電極層を形成する工程と、
前記バッファー層及び前記下電極層を覆う様に、前記圧電/電歪体膜を配向成長させる工程と、
前記圧電/電歪体膜の、前記下電極層のパターンに倣って配向成長した部分以外の部分をエッチング処理により除去する工程と、
を有することを特徴とする圧電/電歪体素子構造体の製造方法。 - 前記配向成長は、エピタキシャル成長であることを特徴とする請求項11に記載の圧電/電歪体素子構造体の製造方法。
- 前記圧電/電歪体膜を配向成長させる工程と前記エッチング処理により除去する工程との間に、前記圧電/電歪体膜の上に前記上電極層を形成する工程を更に有することを特徴とする請求項11または12に記載の圧電/電歪体素子構造体の製造方法。
- 前記エッチング処理がウエットエッチングであることを特徴とする請求項11〜13のいずれかに記載の圧電/電歪体素子構造体の製造方法。
- 前記エッチング処理がドライエッチングであることを特徴とする請求項11〜13のいずれかに記載の圧電/電歪体素子構造体の製造方法。
- 請求項11〜15のいずれかに記載の圧電/電歪体素子構造体の製造方法によって製造された圧電/電歪体素子構造体。
- 液体を吐出する吐出口に連通する液室と、該液室に対応して設けられ、圧電/電歪体膜と該圧電/電歪体膜を挟持する下電極及び上電極とを有する圧電/電歪体素子構造体と、を具備する液体噴射ヘッドの製造方法であって、
単結晶基板の上にパターン状に配向成長したバッファー層を形成する工程と、
前記バッファー層の上に前記下電極層を配向成長させる工程と、
前記バッファー層及び前記下電極層を覆う様に、前記圧電/電歪体膜を配向成長させる工程と、
前記圧電/電歪体膜の、前記バッファー層のパターンに倣って配向成長した部分以外の部分をエッチング処理により除去する工程と、
を有することを特徴とする液体噴射ヘッドの製造方法。 - 液体を吐出する吐出口に連通する液室と、該液室に対応して設けられ、圧電/電歪体膜と該圧電/電歪体膜を挟持する下電極及び上電極とを有する圧電/電歪体素子構造体と、を具備する液体噴射ヘッドの製造方法であって、
単結晶基板の上に配向成長したバッファー層を形成する工程と、
前記バッファー層の上にパターン状に配向成長した前記下電極層を形成する工程と、
前記バッファー層及び前記下電極層を覆う様に、前記圧電/電歪体膜を配向成長させる工程と、
前記圧電/電歪体膜の、前記下電極層のパターンに倣って配向成長した部分以外の部分をエッチング処理により除去する工程と、
を有することを特徴とする液体噴射ヘッドの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005252375A JP4290151B2 (ja) | 2004-08-31 | 2005-08-31 | 圧電/電歪体素子構造体及び圧電/電歪体素子構造体の製造方法、並びに液体噴射ヘッドの製造方法 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004253540 | 2004-08-31 | ||
JP2005252375A JP4290151B2 (ja) | 2004-08-31 | 2005-08-31 | 圧電/電歪体素子構造体及び圧電/電歪体素子構造体の製造方法、並びに液体噴射ヘッドの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006100814A true JP2006100814A (ja) | 2006-04-13 |
JP4290151B2 JP4290151B2 (ja) | 2009-07-01 |
Family
ID=36240277
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005252375A Expired - Fee Related JP4290151B2 (ja) | 2004-08-31 | 2005-08-31 | 圧電/電歪体素子構造体及び圧電/電歪体素子構造体の製造方法、並びに液体噴射ヘッドの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4290151B2 (ja) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010147088A (ja) * | 2008-12-16 | 2010-07-01 | Tdk Corp | 圧電素子の製造方法 |
WO2011086645A1 (ja) * | 2010-01-12 | 2011-07-21 | コニカミノルタホールディングス株式会社 | 圧電素子の製造方法及びその製造方法により製造された圧電素子 |
JP2011236121A (ja) * | 2010-04-30 | 2011-11-24 | Commissariat A L'energie Atomique & Aux Energies Alternatives | 実質的に垂直な側面を有するAlN層を得る方法 |
JP2011243632A (ja) * | 2010-05-14 | 2011-12-01 | National Institute Of Advanced Industrial & Technology | ペロブスカイト型の複合酸化物をチャンネル層とする電界効果トランジスタ及びその製造方法と、これを利用したメモリ素子 |
CN103072378A (zh) * | 2011-10-25 | 2013-05-01 | 珠海纳思达电子科技有限公司 | 一种液体喷头及其制造方法 |
JP2014067808A (ja) * | 2012-09-25 | 2014-04-17 | Fujifilm Corp | エッチング液、圧電素子の製造方法およびエッチング方法 |
JP2015032587A (ja) * | 2013-07-31 | 2015-02-16 | 株式会社デンソー | 圧電素子およびその製造方法 |
JP2018020510A (ja) * | 2016-08-04 | 2018-02-08 | ローム株式会社 | 圧電素子利用装置およびその製造方法 |
WO2022070524A1 (ja) * | 2020-09-30 | 2022-04-07 | 富士フイルム株式会社 | 圧電積層体及び圧電素子 |
-
2005
- 2005-08-31 JP JP2005252375A patent/JP4290151B2/ja not_active Expired - Fee Related
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4665025B2 (ja) * | 2008-12-16 | 2011-04-06 | Tdk株式会社 | 圧電素子の製造方法 |
JP2010147088A (ja) * | 2008-12-16 | 2010-07-01 | Tdk Corp | 圧電素子の製造方法 |
EP2525423A4 (en) * | 2010-01-12 | 2014-01-22 | Konica Minolta Holdings Inc | METHOD FOR MANUFACTURING PIEZOELECTRIC ELEMENT, AND PIEZOELECTRIC ELEMENT MANUFACTURED USING THE METHOD |
WO2011086645A1 (ja) * | 2010-01-12 | 2011-07-21 | コニカミノルタホールディングス株式会社 | 圧電素子の製造方法及びその製造方法により製造された圧電素子 |
US9157378B2 (en) | 2010-01-12 | 2015-10-13 | Konica Minolta Holdings, Inc. | Method for manufacturing piezoelectric element and piezoelectric element manufactured using same |
EP2525423A1 (en) * | 2010-01-12 | 2012-11-21 | Konica Minolta Holdings, Inc. | Method for manufacturing piezoelectric element, and piezoelectric element manufactured by the method |
JP5549680B2 (ja) * | 2010-01-12 | 2014-07-16 | コニカミノルタ株式会社 | 圧電素子の製造方法及びその製造方法により製造された圧電素子 |
JP2011236121A (ja) * | 2010-04-30 | 2011-11-24 | Commissariat A L'energie Atomique & Aux Energies Alternatives | 実質的に垂直な側面を有するAlN層を得る方法 |
JP2011243632A (ja) * | 2010-05-14 | 2011-12-01 | National Institute Of Advanced Industrial & Technology | ペロブスカイト型の複合酸化物をチャンネル層とする電界効果トランジスタ及びその製造方法と、これを利用したメモリ素子 |
CN103072378A (zh) * | 2011-10-25 | 2013-05-01 | 珠海纳思达电子科技有限公司 | 一种液体喷头及其制造方法 |
JP2014067808A (ja) * | 2012-09-25 | 2014-04-17 | Fujifilm Corp | エッチング液、圧電素子の製造方法およびエッチング方法 |
JP2015032587A (ja) * | 2013-07-31 | 2015-02-16 | 株式会社デンソー | 圧電素子およびその製造方法 |
JP2018020510A (ja) * | 2016-08-04 | 2018-02-08 | ローム株式会社 | 圧電素子利用装置およびその製造方法 |
WO2022070524A1 (ja) * | 2020-09-30 | 2022-04-07 | 富士フイルム株式会社 | 圧電積層体及び圧電素子 |
Also Published As
Publication number | Publication date |
---|---|
JP4290151B2 (ja) | 2009-07-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8082640B2 (en) | Method for manufacturing a ferroelectric member element structure | |
JP4290151B2 (ja) | 圧電/電歪体素子構造体及び圧電/電歪体素子構造体の製造方法、並びに液体噴射ヘッドの製造方法 | |
KR100978145B1 (ko) | 에피택셜 산화물막, 압전막, 압전막 소자, 압전막 소자를이용한 액체 토출 헤드 및 액체 토출 장치 | |
KR100777468B1 (ko) | 유전체, 압전 부재, 잉크 제트 헤드, 잉크 제트 기록 장치 및 유전체의 제조 방법 | |
JP5300184B2 (ja) | 圧電体、圧電体素子、圧電体素子を用いた液体吐出ヘッド及び液体吐出装置 | |
KR100581257B1 (ko) | 압전소자, 잉크젯헤드, 각속도센서 및 이들의 제조방법,그리고 잉크젯방식 기록장치 | |
CN100457458C (zh) | 介电体元件及其制造方法、使用该介电体元件的压电元件 | |
US7517063B2 (en) | Piezoelectric element | |
JP5164052B2 (ja) | 圧電体素子、液体吐出ヘッド及び液体吐出装置 | |
US7521845B2 (en) | Piezoelectric substance, piezoelectric element, liquid discharge head using piezoelectric element, and liquid discharge apparatus | |
JP5127268B2 (ja) | 圧電体、圧電体素子、圧電体素子を用いた液体吐出ヘッド及び液体吐出装置 | |
JP5241087B2 (ja) | 圧電体、圧電素子、圧電素子を用いた液体吐出ヘッド、液体吐出装置及び圧電素子の製造方法 | |
JP5241086B2 (ja) | 圧電体、圧電素子、圧電素子を用いた液体吐出ヘッドおよび液体吐出装置 | |
JP2003309299A (ja) | Si基板上に単結晶酸化物導電体を有する積層体及びそれを用いたアクチュエーター及びインクジェットヘッドとその製造方法 | |
JP4250593B2 (ja) | 誘電体素子、圧電体素子、インクジェットヘッド及びその製造方法 | |
JP2004249729A (ja) | 圧電体素子 | |
JP2005119166A (ja) | 圧電素子、インクジェットヘッド、及びこれらの製造方法、並びにインクジェット式記録装置 | |
JP3907628B2 (ja) | 圧電アクチュエーターおよびその製造方法ならびに液体吐出ヘッド | |
JP4282079B2 (ja) | 圧電体素子及び該素子を備えた液体吐出ヘッド | |
JP2007088441A (ja) | 圧電体、圧電素子、液体吐出ヘッド、液体吐出装置及び圧電体の製造方法 | |
JP4086864B2 (ja) | 液体吐出ヘッドの製造方法および液体吐出ヘッド用基板の製造方法 | |
JP4689482B2 (ja) | 圧電アクチュエーター、圧電アクチュエーターの製造方法、液体吐出ヘッド |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090325 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090331 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120410 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |