JP2006058814A - 表示装置 - Google Patents

Abstract

【課題】有機ＥＬ素子を用いたトップエミッション方式の表示装置において、有機ＥＬ素子よりも下層への光照射による回路素子の特性変動を防止し、画質の向上を図ることを目的とする。
【解決手段】基板２上に設けられた駆動回路と、この駆動回路を覆う状態で基板２上に設けられた層間絶縁膜５と、層間絶縁膜５上に配列形成された有機ＥＬ素子ＥＬとを有し、有機ＥＬ素子ＥＬにおける発光光ｈを基板２と反対側から取り出す構成の表示装置１において、有機ＥＬ素子ＥＬは、層間絶縁膜５に形成された接続孔５ａを介して駆動回路に接続されると共に遮光性材料からなる下部電極６と、下部電極６上に順次積層された有機層８および上部電極９を備えており、駆動回路を構成する薄膜トランジスタＴｒが、下部電極６および下部電極６と同一層で構成された補助配線６ａの下部のみに選択的に配置されていることを特徴としている。
【選択図】図１

Description

本発明は、有機ＥＬ素子を発光素子として用いた表示装置に関し、特には有機ＥＬ素子が配列形成された基板と反対側から発光光を取り出すトップエミッション方式の表示装置に関する。

有機材料のエレクトロルミネッセンス（Electroluminescence ：以下ＥＬと記す）を利用した有機ＥＬ素子は、下部電極と上部電極との間に、有機正孔輸送層や有機発光層を積層させてなる有機層を設けてなり、有機ＥＬ素子を流れる電流値をコントロールすることで発色の諧調を得ている。このような有機ＥＬ素子を用いた表示装置のうち、アクティブマトリックス型の表示装置においては、画素毎に薄膜トランジスタや容量素子を備えた画素回路が設けられ、この画素回路によって有機ＥＬ素子の駆動が行われている。

図１１は、以上のようなアクティブマトリックス型の表示装置の層構成を示す断面図である。この図に示すように、アクティブマトリックス型の表示装置１００は、基板１０１上の各画素１０１ａに対応する位置に、画素回路を構成する薄膜トランジスタＴｒや容量素子Ｃｓが設けられている。また、各素子を構成する導電層を用いた配線により画素回路が構成されている。そして、これらの画素回路を覆う層間絶縁膜１０３上に有機ＥＬ素子ＥＬが形成されている。各有機ＥＬ素子ＥＬは、下層側から順に積層された下部電極（例えばアノード電極）１０４、有機層１０５、および上部電極（例えばカソード電極）１０６で構成されている。このうち、下部電極１０４は、画素電極としてパターン形成されており、層間絶縁１０３に形成された接続孔１０３ａを介して駆動トランジスタＴｒに接続されている。また、上部電極１０６は全画素１０１ａ，１０１ａ，…を覆うベタ膜として形成されている。

以上のような層構成を有するアクティブマトリックス型の表示装置は基板１０１と反対側から光を取り出す、いわゆるトップエミッション方式として構成することが、有機ＥＬ素子１０１の開口率を確保する上で有効になる。また、このようなトップエミッション方式であれば、有機ＥＬ素子ＥＬの開口率が、画素回路を構成する薄膜トランジスタＴｒのレイアウトには依存しない。このため、さらに複数の薄膜トランジスタＴｒや容量素子Ｃｓを用いた画素回路を各画素１０１ａに対応させてレイアウトすることも可能となる。

このようなトップエミッション方式の表示装置の場合、発光光ｈが取り出される側の上部電極１０６には光透過率の高い導電性材料が用いられることになるが、このような材料は抵抗値が高い。これに対して、基板１０１側の下部電極１０４は反射率が高い金属等を用いて構成されている。このため、下部電極１０４と同一層に補助配線１０４ａを設け、この補助配線に上部電極１０６を接続させることにより、上部電極１０６の低抵抗化を図っている（例えば、下記特許文献１参照）。

特開２００２−３１８５５６号公報

しかしながら、上述した層構成を有するアクティブマトリックス型の表示装置においては、有機ＥＬ素子の下層に画素回路が配置されており、この画素回路を構成する回路素子が、有機ＥＬ素子を構成する下部電極および下部電極と同一層で構成された補助配線の下部からはみ出してレイアウトされる場合がある。この場合、トップエミッション方式の表示装置であれば、表示面側から入射した光が、表示領域の全面を覆う上部電極を透過し、下部電極と補助配線との隙間からさらに下層に漏れ込み、これらの下層に配置された画素回路の回路素子に照射されてしまう。

一般的に、回路素子の１つであるトランジスタは、光に曝されることで特性が変動する。例えば、図１２におけるトランジスタのＶ−Ｉ特性に示すように、図中実線で表された光照射無しのトランジスタと比較して、図中破線で表された光照射有りのトランジスタにおいてはオフ領域のリーク特性が悪化する。そして、このような光によるリーク特性の悪化により、画質の劣化が生じる。

そこで本発明は、有機ＥＬ素子を用いたトップエミッション方式の表示装置において、有機ＥＬ素子よりも下層への光照射による回路素子の特性変動を防止し、画質の向上を図ることを目的とする。

このような目的を達成するための本発明の表示装置は、基板上に設けられた駆動回路と、当該駆動回路を覆う状態で前記基板上に設けられた層間絶縁膜と、当該層間絶縁膜上に配列形成された有機ＥＬ素子とを有し、当該有機ＥＬ素子における発光光を前記基板と反対側から取り出す構成を有している。このうち、有機ＥＬ素子は、前記層間絶縁膜に形成された接続孔を介して前記駆動回路に接続されると共に遮光性材料からなる下部電極と、当該下部電極上に順次積層された有機層および上部電極を備えている。そして特には、駆動回路を構成する回路素子が、有機ＥＬ素子の下部電極、およびこれと同一層で構成された配線の下部のみに選択的に配置されている。

このような構成の表示装置では、表示装置の表示面側から入射した外光は、上部電極の層を透過して下部電極の層に達し、さらにこの下部電極の配置部を透過した外光が、駆動回路に照射されることになる。しかしながら、本発明の構成では、駆動回路を構成する薄膜トランジスタが、下部電極およびこれと同一層で構成された配線の下部のみに選択的に配置されているため、下部電極層を遮光性材料で構成することで、下部電極層が庇になり、薄膜トランジスタへの外光の照射が防止される。したがって、光照射による薄膜トランジスタの特性変動や誤動作が防止される。

以上説明したように本発明の表示装置によれば、有機ＥＬ素子の下層に配置された薄膜トランジスタの光照射による特性変動や誤動作を防止できるため、有機ＥＬ素子を用いたトップエミッション方式の表示装置における画質の向上を図ることが可能になる。

以下、本発明の実施の形態を、図面に基づいて詳細に説明する。図１は、実施形態の表示装置の主要構成を示す断面図であり、画素部が配列された表示領域の２画素分の断面図である。

この図に示す表示装置１は、有機ＥＬ素子を用いたトップエミッション方式の表示装置であり、基板２上に、画素回路を構成する薄膜トランジスタＴｒや容量素子Ｃｓ、さらにはここでの図示を省略して抵抗素子が配置されている。これらの薄膜トランジスタＴｒや容量素子Ｃｓは、基板２上の各画素２ａに対応して配置されている。これらの各素子Ｔｒ，Ｃｓを覆う層間絶縁膜３のさらに上部には、薄膜トランジスタＴｒに接続されたソース電極線４ｓおよびドレイン電極線４ｄが設けられている。また、各素子Ｔｒ，Ｃｓを構成する導電層、およびソース電極線４ｓおよびドレイン電極線４ｄを構成する導電層により、画素回路を構成する他の配線（図示省略）が形成されている。

そして、これらのソース電極線４ｓおよびドレイン電極線４ｄの層を覆う状態で、さらに上層の層間絶縁膜５が設けられ、この層間絶縁膜５上に有機ＥＬ素子ＥＬが設けられている。

各有機ＥＬ素子ＥＬは、層間絶縁膜５に設けた接続孔５ａを介して薄膜トランジスタＴｒのドレイン電極線４ｄに接続された下部電極６を備えている。この下部電極６は、例えばアノード電極（またはカソード電極）として用いられるものであり、画素電極としてパターニングされている。また各下部電極６は、その周囲が絶縁膜パターン７で覆われて中央部のみが広く露出した状態となっている。尚、下部電極６が絶縁膜パターン７から露出している部分が発光部となり、例えばここでの画素２ａに対応する部分となる。

また、各下部電極６の露出部上には、それぞれパターニングされた状態で、少なくとも発光層を備えた有機層８が積層されている。この有機層８に設けられる発光層は、当該発光層に注入された正孔と電子との再結合によって発光を生じる有機材料からなることとする。そして、このようにパターニングされた各有機層８と絶縁膜パターン７の上方に、下部電極６との間に絶縁性が保たれた状態で上部電極９が配置形成されている。この上部電極９は、カソード電極（またはアノード電極）として用いられるものであり、各有機ＥＬ素子ＥＬに共通の電極として形成されている。

また、上述した構成の有機ＥＬ素子ＥＬが設けられた層間絶縁膜５上には、下部電極６と同一層で、補助配線６ａがパターン形成されており、この補助配線６ａに接して上部電極９が設けられている。

図２は、下部電極６と補助配線６ａとのレイアウトの一例を示す平面図である。この図に示すように、下部電極６は、画素の配列に対応してマトリクス状に配置されている。そして、この下部電極６間に、下部電極６と同一層で構成された補助配線６ａが配線された構成となっている。

ここで、図に示したこの表示装置１は、基板２と反対側から発光光ｈを取り出すトプエミッション型であるため、下部電極６は遮光性が高く、かつ反射率の高い材料で構成されていることとする。一方、上部電極９は、光透過性の高い材料を用いて構成されていることとする。尚、これらの下部電極６および上部電極９は、少なくとも有機層８に接する層がアノード電極材料またはカソード電極材料の中からそれぞれ適切に選択された材料によって構成されれば良く、それぞれが上述した遮光性または光透過性を有するような積層構造で構成されている場合もある。

尚、基板２において、トランジスタＴｒや有機ＥＬ素子ＥＬが配置されている側と反対側の面には、光リークや温度拡散の為に遮光メタル層１０が設けられていることとする。

そして、特に本実施形態において特徴的な構成としては、画素回路を構成する薄膜トランジスタＴｒが、遮光性を有して構成される下部電極６および補助配線６ａの下方のみに配置されたレイアウトとなっているところにある。これにより、図２に示したように、平面視的に見た場合の下部電極６と補助配線６ａとの隙間には、薄膜トランジスタＴｒが配置されることはない。この隙間には、薄膜トランジスタＴｒを用いて構成される画素回路の配線部分等が配置されることになる。尚、薄膜トランジスタＴｒのチャネル部（ゲート電極ｇが積層されている部分）が、下部電極６および補助配線６ａの下方のみに配置されることが重要であり、薄膜トランジスタのソース／ドレインやこのソースドレインから延設された配線部分は、下部電極６と補助配線６ａとの隙間に配置されても良い。

以上のような構成の表示装置１では、表示装置１の表示面（上部電極９）側から入射した外光Ｈは、光透過性を有する上部電極９の層を透過して遮光性を備えた下部電極６の層に達する。そして、この下部電極６の層に達した外光Ｈは、下部電極６および補助配線６ａの隙間からさらに下層に漏れ込み、これらの下層に配置された画素回路に照射されることになる。しかしながら、画素回路を構成する薄膜トランジスタＴｒ（特に薄膜トランジスタのチャネル部）は、下部電極６およびこれと同一層で構成された補助配線６ａの下部のみに選択的に配置されているため、下部電極６及び補助配線６ａが庇になり、薄膜トランジスタＴｒへの外光Ｈの照射が防止される。

この結果、光照射による薄膜トランジスタＴｒの特性変動や誤動作が防止され、この表示装置１における画質の向上を図ることが可能になる。

尚、図１を用いて説明した実施形態においては、画素回路を構成する薄膜トランジスタＴｒを、下部電極６およびこれと同一層からなる補助配線６ａの下部に設けた構成を説明した。しかしながら本発明は、図３に示すように、下部電極６の下部のみに薄膜トランジスタＴｒを配置した構成であっても良く。またここでの図示は省略したが、下部電極６と同一層からなる補助配線６ａやその他の配線の下部のみに、薄膜トランジスタＴｒを配置した構成であっても良く、同様の効果を得ることができる。

またさらに、有機ＥＬ素子が配置された表示領域の周辺に設けられた周辺回路を構成する薄膜トランジスタも、遮光材料からなる下部電極と同一層で構成された配線の下部のみに選択的に配置することで、同様の効果を得ることができる。すなわち、周辺回路のスキャナーやセレクターを構成する薄膜トランジスタについても、遮光材料からなる下部電極と同一層で構成された配線の下部のみに選択的に配置することにより、薄膜トランジスタの特性劣化や周辺回路の誤動作を防止できる。これにより、表示装置の動作不良を防止できる。

図４は、上述した構成を適用した表示装置の概略を示すブロック図である。この表示装置は、有機ＥＬ素子を含む画素（画素回路）２１がマトリクス状にｍ列ｎ行配列されてなる画素アレイ部２２を有している。ここでは、図面の簡略化のために、画素アレイ部２２が３列２行の画素配列の場合を例に挙げて示している。

この画素アレイ部２２において、画素２１の各々に対して各行毎に走査線２３が配線され、各列毎にデータ線２５が配線されている。この画素アレイ部２２の周囲には、走査線２３を駆動する書き込み走査回路２６と、輝度情報に応じたデータ信号をデータ線２５に供給するデータ線駆動回路２８とが配置されている。

図５は、アクティブマトリクス型有機ＥＬ表示装置における画素回路（単位画素の回路）の一例を示す回路図である。この図に示すように、この表示装置における画素回路は、例えばカソード電極が接地電位ＧＮＤに接続された有機ＥＬ素子ＥＬと、ドレインが有機ＥＬ素子ＥＬのアノード電極に接続され、ソースが正電源電位Ｖｃｃに接続されたｐチャンネルの駆動トランジスタＴｒ１と、この駆動トランジスタＴｒ１のゲートと正電源電位Ｖｃｃとの間に接続された容量素子Ｃｓと、ソースが駆動トランジスタＴｒ１のゲートに、ゲートが走査線２３に、ドレインがデータ線２５にそれぞれ接続されたｎチャンネルの書込トランジスタＴｒ２とを有する構成となっている。尚、書込トランジスタＴｒ２は、電圧設定によりソースとドレインの接続状態が逆になる場合もある。

図６は、このような画素回路の動作を説明するタイミングチャートである。この図（タイミングチャート）に示すように、図５の画素回路では、選択された走査線２３に書き込み信号ＷＳを印加して書込トランジスタＴｒ２のゲート電位を制御することで、データ線２５に印加された信号電圧が駆動トランジスタＴｒ１のゲートに書込まれる。この際、駆動トランジスタＴｒ１のゲート電位は、次に走査線２３が選択されるまでの１フィールド（１ｆ）期間の間、容量素子Ｃｓによって安定的に保持される。この間、駆動トランジスタＴｒ１のゲート−ソース間電圧に応じた電流が有機ＥＬ素子ＥＬに流れ、この電流値に応じた輝度で有機ＥＬ素子ＥＬが発光し続ける。

このようにレイアウトされた表示装置においては、有機ＥＬ素子ＥＬのアノード電極を図１に示した下部電極として遮光性を有して構成し、このアノード電極と同一層でカソード電極の補助配線を構成する。そして、駆動トランジスタＴｒ１および書込トランジスタＴｒ２を、これらのアノード電極及び補助配線の下部のみに配置する。

これにより、発光側からの入射光に対しても、アノード電極および補助配線が庇となって、駆動トランジスタＴｒ１および書込トランジスタＴｒ２が遮光される。そして、各トランジスタＴｒ１，Ｔｒ２の光によるリーク特性の変化は生じなくなり、均質な表示を行うことが可能となり、安定したユニフォーミティを維持することが可能になる。

ここで、従来、図５に示す画素回路を備えた表示装置においては、例えば書込トランジスタＴｒ２に対する光照射によりリーク特性の劣化が生じると、いわゆる縦クロストークが発生していた。すなわち、図７の様に、ウィンドウＡの中央部を黒表示領域Ａ１とした場合、この黒表示領域Ａ１に沿ってグレーの表示領域Ａ２が発生するのである。

しかしながら、上述したように、駆動トランジスタＴｒ１および書込トランジスタＴｒ２を、アノード電極及び補助配線の下部のみに配置する構成としたことにより、このような劣化を生じることを防止できる。これにより、表示特性の向上を図ることが可能になる。

図８、実施形態の構成を適用した第２の表示装置の概略を示すブロック図である。この表示装置は、赤（Ｒ），緑（Ｇ），青（Ｂ）各色に発光する有機ＥＬ素子を含む画素（画素回路）３１がマトリクス状にｍ列ｎ行配列されてなる画素アレイ部３２を有している。ここでは、図面の簡略化のために、画素アレイ部３２が６列２行の画素配列の場合を例に挙げて示している。

この画素アレイ部３２において、画素３１の各々に対して各行毎に走査線３３および第１駆動線３４が配線され、各行の同一発光色の画素毎に第２駆動線３５が配線されている。また、画素３１の各々に対して各行毎にオートゼロ線３６が配線され、各列毎にデータ線３７が配線されている。この画素アレイ部３２の周囲には、走査線３３を駆動する書き込み走査回路３８と、第１駆動線３４を駆動する第１駆動走査回路３９と、第２駆動線３５を駆動する第２駆動走査回路４０と、オートゼロ線３６を駆動するオートゼロ回路４１と、輝度情報に応じたデータ信号をデータ線３７に供給するデータ線駆動回路４２とが配置されている。本例では、書き込み走査回路３８および第１駆動走査回路３９が画素アレイ部３２を挟んで一方側（図の右側）に配置され、その反対側に第２駆動走査回路４０およびオートゼロ回路４１が配置された構成となっている。

図９は、このアクティブマトリクス型有機ＥＬ表示装置における画素回路（単位画素の回路）の回路図である。この図に示すように、この表示装置における画素回路３１は、有機ＥＬ素子ＥＬに加えて、駆動トランジスタＴｒ１、キャパシタ（画素容量）Ｃｓ１，Ｃｓ２およびスイッチングトランジスタＴｒ２〜Ｔｒ６を回路素子として有する構成となっている。駆動トランジスタＴｒ１およびスイッチングトランジスタＴｒ２〜Ｔｒ６は、Ｎチャネル電界効果トランジスタ、例えばＮチャネルＴＦＴ（薄膜トランジスタ）である。

有機ＥＬ素子ＥＬは、カソード電極が第１の電源電位（本例では、接地電位ＧＮＤ）に接続されている。駆動トランジスタＴｒ１は、有機ＥＬ素子ＥＬを発光駆動する駆動トランジスタであり、ドレインが第２の電源電位（本例では、正側電源電位Ｖｃｃ）に、ソースが有機ＥＬ素子ＥＬのアノード電極にそれぞれ接続されてソースフォロア回路を形成している。容量素子Ｃｓ１は画素容量であり、一端が駆動トランジスタＴｒ１のゲートに、他端が駆動トランジスタＴｒ１のソースと有機ＥＬ素子ＥＬのアノード電極との接続ノードＮ１１にそれぞれ接続されている。

トランジスタＴｒ２は、ソースがデータ線３７に、ゲートが走査線３３にそれぞれ接続されている。容量素子Ｃｓ２は、一端がトランジスタＴｒ２のドレインに、他端が駆動トランジスタＴｒ１のゲートと容量素子Ｃｓ１の一端との接続ノードＮ１２にそれぞれ接続されている。トランジスタＴｒ３は、ドレインが接続ノードＮ１１に、ソースが第３の電源電位Ｖｓｓ（例えば、接地電位ＧＮＤ）に、ゲートが第１駆動線３４にそれぞれ接続されている。なお、第３の電源電位Ｖｓｓとして、負側電源電位を用いても良い。

トランジスタＴｒ４は、ドレインが電源電位Ｖｃｃに、ソースが駆動トランジスタＴｒ１のドレインに、ゲートが第２駆動線３５にそれぞれ接続されている。トランジスタＴｒ５は、ドレインが駆動トランジスタＴｒ１のドレインとトランジスタＴｒ４のソースとの接続ノードＮ１３に、ソースが接続ノードＮ１２に、ゲートがオートゼロ線３６にそれぞれ接続されている。トランジスタＴｒ６は、ドレインが所定電位Ｖｏｆｓに、ソースがトランジスタＴｒ２のドレインに、ゲートがオートゼロ線３６にそれぞれ接続されている。尚、以上のトランジスタうち、トランジスタＴｒ２，Ｔｒ５，Ｔｒ６は、電圧設定によりソースとドレインの接続状態が逆になる場合もある。

図１０は、このような画素回路の動作を説明するタイミングチャートである。図９の画素回路は、各回路３８〜４１の駆動により、各線３３〜３６をタイミングチャートに示すようにのように駆動する。これにより、駆動トランジスタＴｒ１のゲート・ソース間電位ＶｇｓがＶｇｓ＝Ｖｉｎｉ＋Ｖｔｈと一定値に保たれる。このため、有機ＥＬ素子ＥＬに流れる電流は変化しない。したがって、有機ＥＬ素子ＥＬのＩ−Ｖ特性が劣化しても、一定電流Ｉｄｓが常に流れ続けるため、有機ＥＬ素子ＥＬの輝度が変化することはない。また、閾値キャンセル期間におけるトランジスタＴｒ５の作用により、駆動トランジスタＴｒ１の閾値電圧Ｖｔｈをキャンセルし、当該閾値電圧Ｖｔｈのバラツキの影響を受けない一定電流Ｉｄｓを流すことができるため、高画質の画像を得ることができる。

そして、このようにレイアウトされた表示装置においては、有機ＥＬ素子ＥＬのアノード電極を図１に示した下部電極として遮光性を有して構成し、このアノード電極と同一層でカソード電極の補助配線を構成する。そして、トランジスタＴｒ１〜Ｔｒ６を、これらのアノード電極及び補助配線の下部のみに配置する。

これにより、発光側からの入射光に対しても、アノード電極および補助配線が庇となってトランジスタＴｒ１〜Ｔｒ６が遮光される。そして、各トランジスタＴｒ１〜Ｔｒ６の光によるリーク特性の変化は生じなくなり、均質な表示を行うことが可能となり、安定したユニフォーミティを維持することが可能になる。

ここで、従来、図９に示す画素回路を備えた表示装置においては、光リークによる縦クロストークの発生に加え、例えばトランジスタＴｒ５を介した表示ムラやコントラストの低下による黒浮きなども問題となる。しかしながら、上述したように、駆動トランジスタＴｒ１〜Ｔｒ６を、アノード電極及び補助配線の下部のみに配置する構成としたことにより、光リークが防止されるため、このような縦クロストークや表示ムラやコントラストの低下による黒浮きなどを抑える事が可能となる。

実施形態の表示装置の構成を示す断面図である。 実施形態の表示装置における有機ＥＬ素子の下部電極と補助配線のレイアウト図である。 実施形態の表示装置の他の構成を示す断面図である。 実施例１の表示装置の概略構成を示すブロック図である。 実施例１の表示装置の画素回路を説明する回路図である。 実施例１の表示装置における画素回路の動作を説明するタイミングチャートである。 実施例１と同等の画素回路を有する従来の表示装置における縦クロストークを説明する図である。 実施例２の表示装置の概略構成を示すブロック図である。 実施例２の表示装置の画素回路を説明する回路図である。 実施例２の表示装置における画素回路の動作を説明するタイミングチャートである。 従来の表示装置の構成を示す断面図である。 従来の表示装置における課題を説明するグラフである。

符号の説明

１…表示装置、２…基板、５…層間絶縁膜、５ａ…接続孔、６…下部電極、６ａ…補助配線、８…有機層、９…上部電極、ＥＬ…有機ＥＬ素子、ｈ…発光光、Ｔｒ…トランジスタ

Claims (5)

1. 基板上に設けられた駆動回路と、当該駆動回路を覆う状態で前記基板上に設けられた層間絶縁膜と、当該層間絶縁膜上に配列形成された有機ＥＬ素子とを有し、当該有機ＥＬ素子における発光光を前記基板と反対側から取り出す構成の表示装置において、
   前記有機ＥＬ素子は、前記層間絶縁膜に形成された接続孔を介して前記駆動回路に接続されると共に遮光性材料からなる下部電極と、当該下部電極上に順次積層された有機層および上部電極を備えており、
   前記駆動回路を構成する薄膜トランジスタが、前記下部電極および当該下部電極と同一層で構成された配線の下部のみに選択的に配置されている
   ことを特徴とする表示装置。
2. 請求項１記載の表示装置において、
   前記下部電極は、遮光性材料で構成されている
   ことを特徴とする表示装置。
3. 請求項１記載の表示装置において、
   前記駆動回路は、前記有機ＥＬ素子が配置された各画素に設けられた画素回路と、当該有機ＥＬ素子が配置された表示領域の周辺に設けられた周辺回路とからなり、
   前記画素回路を構成する薄膜トランジスタおよび、前記周辺回路を構成する薄膜トランジスタの両方が、前記下部電極および当該下部電極と同一層で構成された配線の下方のみに選択的に配置されている
   ことを特徴とする表示装置。
4. 請求項１記載の表示装置において、
   前記下部電極と同一層で構成された配線は、前記上部電極に接続された補助配線である
   ことを特徴とする表示装置。
5. 請求項１記載の表示装置において、
   前記下部電極はアノード電極として用いられ、
   前記上部電極はカソード電極として用いられている
   ことを特徴とする表示装置。

Images