WO2020152933A1 - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
WO2020152933A1
WO2020152933A1 PCT/JP2019/043038 JP2019043038W WO2020152933A1 WO 2020152933 A1 WO2020152933 A1 WO 2020152933A1 JP 2019043038 W JP2019043038 W JP 2019043038W WO 2020152933 A1 WO2020152933 A1 WO 2020152933A1
Authority
WO
WIPO (PCT)
Prior art keywords
electrode
layer
pixel
display device
wiring
Prior art date
Application number
PCT/JP2019/043038
Other languages
English (en)
French (fr)
Inventor
圭輔 原田
Original Assignee
株式会社ジャパンディスプレイ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社ジャパンディスプレイ filed Critical 株式会社ジャパンディスプレイ
Publication of WO2020152933A1 publication Critical patent/WO2020152933A1/ja
Priority to US17/378,836 priority Critical patent/US20210343826A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • H05B33/26—Light sources with substantially two-dimensional radiating surfaces characterised by the composition or arrangement of the conductive material used as an electrode
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/841—Self-supporting sealing arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8051—Anodes
    • H10K59/80515—Anodes characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8052—Cathodes
    • H10K59/80521—Cathodes characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H10K59/8731—Encapsulations multilayered coatings having a repetitive structure, e.g. having multiple organic-inorganic bilayers

Definitions

  • the present invention relates to a display device.
  • a display device such as an organic electroluminescence (EL) display device or a liquid crystal display device has an individual electrode formed for each pixel and a common electrode formed over a plurality of pixels, and the common electrode is The pixel is made to emit light by applying the potential of the individual electrode for each pixel to the applied potential.
  • EL organic electroluminescence
  • the electric resistance of the common electrode increases, which may cause a problem of shading in which the brightness of the central area is lower than that of the outer peripheral area of the screen.
  • Patent Document 1 a plurality of scanning signal lines arranged on the substrate, a plurality of video signal lines arranged substantially orthogonal to the scanning signal lines, and a switching element arranged near these intersections.
  • an active matrix type flat display device in which display elements, each of which is connected to the switching element and has a light modulating layer formed in an island shape between the first electrode and the second electrode, are arranged in a matrix.
  • the auxiliary wiring is formed in the same layer as the first electrode, electrically insulated from the first electrode, and electrically connected to the second electrode.
  • the auxiliary wiring and the second electrode are described. Is described to be electrically connected to a partition between pixels via a contact portion provided so as to expose the auxiliary wiring.
  • a display device comprising: a display unit in which pixels having a matrix are arranged in a matrix; and a power supply unit that supplies a power supply voltage to the pixel from a power supply line arranged in an outer peripheral region of the display unit, wherein the pixel is A first electrode formed on the drive circuit board on which the circuit element is formed, an auxiliary wiring formed on the drive circuit board at a distance from the first electrode, and formed above the first electrode.
  • the two electrodes extend from above the first electrode to above the auxiliary wiring, and set the pixel farthest from the power supply line as the first pixel arranged at the Mth pixel from the power supply line. If the resistance value of the second electrode of R 2p is R 2p and the resistance value of the auxiliary wiring per pixel is R bp , the resistance value R ip of the intermediate layer on the auxiliary wiring is R ip ⁇ (R 2p
  • a display device is described which is characterized by satisfying a relationship of ⁇ R bp ) ⁇ M ⁇ (M+1)/2.
  • Patent Document 3 for the purpose of preventing peeling of the upper electrode from the organic layer, a bank having two adjacent pixels and a bank partitioning the two adjacent pixels from each other.
  • An organic EL display device is described which is characterized by having a section.
  • JP 2002-318556 A Japanese Patent No. 6311902 JP, 2016-085796, A
  • the present invention has been made in view of the above problems, and an object thereof is to provide a display device in which generation of shading is suppressed without excessively increasing a pixel interval.
  • a display device includes a plurality of pixels each including a plurality of first electrodes, a second electrode formed on the plurality of first electrodes and common to the plurality of pixels, A display device including a routing wiring formed in the same layer as a first electrode, wherein the routing wiring is a line portion extending in a first direction between adjacent pixels, and the line portion is adjacent to the line portion.
  • An extending portion extending in a second direction toward at least one of the first electrodes included in one of the pixels, and the other first electrode of the one pixel is arranged in the first direction.
  • a part of the second electrode is in physical contact with the extended portion to be electrically connected to the lead wiring.
  • FIG. 4B is a schematic diagram schematically showing an example of a cross section of the display device taken along line IV-IV shown in FIG. It is a schematic diagram which shows schematically the positional relationship of the pixel circuit and the 1st electrode of the display apparatus which concerns on one Embodiment of this invention by planar view.
  • FIG. 4B is a schematic diagram schematically showing an example of a cross section of the display device taken along line IV-IV shown in FIG. It is a schematic diagram which shows schematically the positional relationship of the pixel circuit and the 1st electrode of the display apparatus which concerns on one Embodiment of this invention by planar view.
  • FIG. 5B is a schematic diagram schematically showing, in a plan view, some of the plurality of layers forming the pixel circuit shown in FIG. 5A.
  • FIG. 5B is a schematic diagram schematically showing another part of the plurality of layers forming the pixel circuit shown in FIG. 5A in a plan view. It is a schematic diagram which shows schematically the positional relationship of the layer shown in FIG. 5B and the layer shown in FIG. 5C by planar view.
  • FIG. 5B is a schematic diagram schematically showing still another layer in a plan view among a plurality of layers forming the pixel circuit shown in FIG. 5A. It is a schematic diagram which shows schematically the positional relationship of the layer shown in FIG. 5E and a 1st electrode by planar view.
  • FIG. 3B is a schematic diagram schematically showing a cross section of the display device taken along line VI-VI shown in FIG. 3A.
  • the drawings may schematically show the width, thickness, shape, etc. of each part as compared with the actual mode, but this is merely an example and limits the interpretation of the present invention. Not a thing.
  • the same elements as those described in regard to the already-existing drawings are designated by the same reference numerals, and detailed description thereof may be appropriately omitted.
  • the alphabet may be omitted and only the numeral may be shown.
  • the terms “above” and “below” refer to only when the constituent is directly above and below the certain constituent, respectively. However, unless otherwise specified, the case where another component is present between the certain component and the other component is included.
  • FIG. 1 is a diagram schematically showing an example of a display device 100 according to the present embodiment in a plan view.
  • the display device 100 is a top emission type organic EL display device.
  • the display device 100 includes a display area 102 and a frame area 104.
  • the display area 102 includes a plurality of pixels 200 (see FIG. 3A) arranged in a matrix.
  • Each pixel 200 includes an opening 230 (see FIG. 3A).
  • Each pixel 200 emits light from its opening 230.
  • Each pixel 200 includes a plurality of sub-pixels 210 (see FIG. 3A). That is, in this embodiment, each pixel 200 includes a plurality of sub-pixels 210 that emit light of different colors. Specifically, each pixel 200 includes a first subpixel 210R that emits red light, a second subpixel 210G that emits green light, and a third subpixel 210B that emits blue light (see FIG. 3A).
  • each sub-pixel 210 When each pixel 200 includes a plurality of sub-pixels 210, each sub-pixel 210 has an opening 230. Therefore, each pixel 200 includes a plurality of openings 230 corresponding to the plurality of sub-pixels 210. Then, each sub-pixel 210 emits light from the opening 230.
  • the frame area 104 is an area surrounding the display area 102.
  • a flexible printed circuit (FPC: Flexible Printed Circuit) 106 is connected to the frame area 104.
  • the FPC 106 is equipped with a drive integrated circuit (IC) 108 for driving an element for displaying an image.
  • IC drive integrated circuit
  • the drive IC 108 connects the source/drain to the scanning signal line 28 (see FIG. 2) of the pixel transistor arranged corresponding to each of the plurality of sub-pixels 210 forming one pixel 200, for example.
  • the current corresponding to the gradation value of the sub-pixel 210 is passed through the video signal line 30 (see FIG. 2) of each pixel transistor.
  • FIG. 2 is a circuit diagram of the display device 100.
  • the display device 100 includes a pixel array unit 4 that displays an image and a drive unit that drives the pixel array unit 4.
  • the pixel array unit 4 includes an organic light-emitting diode (OLED) 6 provided corresponding to each sub-pixel 210 and a pixel circuit 8.
  • OLED organic light-emitting diode
  • the pixel circuit 8 includes a lighting thin film transistor (TFT: thin film transistor) 10, a driving TFT 12, and a capacitor 14.
  • the drive unit includes a scanning line drive circuit 20, a video line drive circuit 22, a drive power supply circuit 24, and a control device 26. The drive unit drives the pixel circuit 8 and controls the light emission of the OLED 6.
  • the scanning line drive circuit 20 is electrically connected to the scanning signal line 28 provided for each horizontal arrangement (subpixel row) of the subpixels 210.
  • the scanning line drive circuit 20 sequentially selects the scanning signal lines 28 according to the timing signal input from the control device 26, and applies a potential for turning on the lighting TFT 10 to the selected scanning signal lines 28.
  • the video line drive circuit 22 is electrically connected to the video signal line 30 provided for each vertical arrangement (subpixel column) of the subpixels 210.
  • the video line driving circuit 22 receives a video signal from the control device 26, and in accordance with the selection of the scanning signal line 28 by the scanning line driving circuit 20, a potential corresponding to the video signal of the selected subpixel row is supplied to each video signal line. 30 is applied. This potential is written in the capacitor 14 via the lighting TFT 10 in the selected subpixel row.
  • the drive TFT 12 supplies the OLED 6 with a current according to the written potential, whereby the OLED 6 of the sub-pixel 210 corresponding to the selected scanning signal line 28 emits light.
  • the OLED 6 includes an anode 16, a cathode 18, and an organic EL layer 400 (see FIGS. 4 and 6) formed between the anode 16 and the cathode 18.
  • the anode 16 is formed as an individual electrode in each sub-pixel 210
  • the cathode 18 is formed as a common electrode extending over a plurality of pixels 200.
  • the anode 16 is electrically connected to the drive power supply line 32 arranged for each sub-pixel column via the drive TFT 12.
  • the drive power supply line 32 is electrically connected to the drive power supply circuit 24.
  • the drive power supply circuit 24 applies a high potential to the anode 16 via the drive power supply line 32. That is, a potential based on the potential of the cathode 18 is applied to the anode 16.
  • the cathode 18 is electrically connected to the lead wiring 300 (see FIGS. 3A to 3E) used as a cathode power supply line.
  • the cathode power supply line is supplied with a low potential applied to the cathode 18 (potential serving as a reference for the potential to be applied to the anode 16), or the cathode power supply line is grounded.
  • the cathode power supply line is electrically connected to the drive power supply circuit 24, and the drive power supply circuit 24 applies a low potential to the cathode 18 via the cathode power supply line.
  • a part of the cathode power supply line may be arranged in the frame region 104 (see FIG. 1).
  • the drive power supply circuit 24 supplies a current to the OLED 6 via the drive power supply line 32, the cathode power supply line (lead wiring 300), and the drive TFT 12 of the selected subpixel row.
  • the organic EL layer 400 (see FIGS. 4 and 6) of the OLED 6 emits light.
  • FIG. 3A is a schematic diagram schematically showing in plan view the shape and arrangement of the first electrode 220 and the leading wiring 300 in the display area 102 (see FIG. 1) of the display device 100.
  • FIG. 3B is a schematic diagram showing the first electrode 220 and the leading wiring 300 shown in FIG. 3A for convenience of explanation.
  • FIG. 4 is a schematic diagram schematically showing a cross section of the display device 100 taken along line IV-IV shown in FIG. 3A.
  • the display device 100 includes a plurality of pixels 200. That is, focusing on one pixel 200C shown in the center of FIG. 3A, another pixel 200X1 and another pixel 200X2 are arranged adjacent to each other on one side and the other side of the pixel 200C in the X direction shown in the drawing. Another pixel 200Y1 and another pixel 200Y2 are arranged adjacent to each other on one side and the other side of the pixel 200C in the Y direction (direction orthogonal to the X direction) shown in the drawing. As described above, in the display area 102 (see FIG. 1) of the display device 100, the plurality of pixels 200 are arranged in a matrix.
  • Each pixel 200 includes a plurality of sub-pixels 210. That is, in this embodiment, each pixel 200 includes three sub-pixels 210 that emit light of different colors. Specifically, for example, the pixel 200C shown in FIG. 3A includes a first subpixel 210R that emits red light, a second subpixel 210G that emits green light, and a third subpixel 210B that emits blue light. Then, in the display area 102 (see FIG. 1) of the display device 100, the plurality of sub-pixels 210 are also arranged in a matrix.
  • Each pixel 200 includes a plurality of first electrodes 220 corresponding to a plurality of subpixels 210. That is, for example, the pixel 200C illustrated in FIG. 3A includes the first electrode 220R of the first subpixel 210R, the first electrode 220G of the second subpixel 210G, and the first electrode 220B of the third subpixel 210B. Thus, each subpixel 210 includes the first electrode 220.
  • the first electrode 220 is formed as a lower electrode. That is, as shown in FIG. 4, the display device 100 includes a substrate 110 and a circuit layer 120 formed on the substrate 110, and the first electrode 220 serves as a lower electrode on the circuit layer 120. It is formed.
  • the circuit layer 120 includes a TFT that controls light emission in the organic EL layer 400 formed on the first electrode 220. That is, in the present embodiment, the circuit layer 120 includes the lighting TFT 10 and the driving TFT 12 (see FIG. 2). The circuit layer 120 also includes the capacitor 14 (see FIG. 2).
  • the circuit layer 120 includes an insulating layer, a source electrode, a drain electrode, a gate electrode, and a semiconductor layer.
  • a transistor is composed of the source electrode, the drain electrode, the gate electrode, and the semiconductor layer.
  • the substrate 110 is made of, for example, glass or a resin material.
  • the first electrode 220 is electrically connected to the TFT of the circuit layer 120. That is, the first electrode 220 includes the contact hole 40 formed in the circuit layer 120 (for example, the contact hole 40R of the first subpixel 210R, the contact hole 40G of the second subpixel 210G, and the contact hole 40G of the pixel 200C shown in FIG. 3A). It is electrically connected to the source electrode or the drain electrode of the transistor formed in the circuit layer 120 through the contact hole 40B of the three subpixels 210B.
  • the first electrode 220 is formed as the anode 16.
  • the first electrode 220 is formed as a reflective electrode.
  • the first electrode 220 has, for example, a three-layer laminated structure composed of ITO (Indium Tin Oxide), Ag, and ITO.
  • a rib 140 (see FIG. 4) is formed between the adjacent first electrodes 220.
  • the rib 140 is formed as a partition wall that partitions the adjacent sub-pixels 210. That is, in the example shown in FIG. 4, the ribs 140 are formed between the adjacent first electrodes 220 to the outer peripheral portion of the first electrodes 220. That is, the rib 140 that covers the outer peripheral portion of each first electrode 220 is formed.
  • the area surrounded by the rib 140 in each sub-pixel 210 is the opening 230 of each sub-pixel 210. That is, each of the plurality of sub-pixels 210 has the opening 230 surrounded by the rib 140.
  • the rib 140 is formed of an insulating material. Specifically, the rib 140 is made of, for example, an organic material such as photosensitive acrylic.
  • the organic EL layer 400 is formed on each first electrode 220.
  • the organic EL layer 400 includes a light emitting layer that emits light for displaying an image by the display device 100.
  • the light emitting layer emits light by, for example, recombination of holes injected from the anode 16 (see FIG. 2) and electrons injected from the cathode 18 (see FIG. 2).
  • the organic EL layer 400 may be a single layer including a light emitting layer, or may be formed in multiple layers including other layers.
  • the other layer include one or more selected from the group consisting of a hole injection layer, a hole transport layer, an electron transport layer, and an electron injection layer.
  • the organic EL layer 400 is formed for each subpixel 210. That is, as shown in FIG. 4, the organic EL layer 400 is formed so as to cover the central portion of the first electrode 220 that is not covered by the rib 140. In the example shown in FIG. 4, the organic EL layer 400 is formed so as to also cover a part of the rib 140 surrounding the first electrode 220. However, in the example shown in FIG. 4, the organic EL layer 400 is not formed over the plurality of sub-pixels 210.
  • Such an organic EL layer 400 is preferably formed by, for example, a method of selectively coating the material droplets of the organic EL layer 400 for each sub-pixel 210 in the opening 230 surrounded by the rib 140.
  • the second electrode 500 common to the plurality of pixels 200 is formed on the plurality of first electrodes 220. That is, the second electrode 500 is formed across the plurality of first electrodes 220 of the plurality of pixels 200.
  • the organic EL layer 400 is sandwiched between each first electrode 220 and the second electrode 500. Further, in the present embodiment, the second electrode 500 is formed as the cathode 18 (see FIG. 2).
  • the second electrode 500 is formed as a light transmissive electrode. That is, the second electrode 500 is preferably formed as a transparent electrode.
  • the transparent electrode is formed using a transparent conductive material.
  • IZO Indium Zinc Oxide
  • ITO Indium Zinc Oxide
  • the second electrode 500 may be formed as a light-transmitting metal thin film electrode.
  • the metal thin film electrode is preferably formed using AgMg, for example.
  • the OLED 6 (see FIG. 2) is configured by the first electrode 220, the organic EL layer 400, and the second electrode 500. That is, by passing a current between the first electrode 220 and the second electrode 500, the light emitting layer included in the organic EL layer 400 sandwiched between the first electrode 220 and the second electrode 500 emits light.
  • the opening 230 of each subpixel 210 emits light.
  • the opening 230R of the first subpixel 210R emits red light
  • the opening 230G of the second subpixel 210G emits green light
  • the third subpixel 210G emits green light
  • the opening 230B of the sub-pixel 210B emits blue light.
  • the display device 100 can display a full-color image by such light emission of a plurality of colors.
  • the display device 100 includes the leading wiring 300 formed in the same layer as the first electrode 220.
  • that the lead-out wiring 300 is formed in the same layer as the first electrode 220 means that the lead-out wiring 300 is formed at the same time when the first electrode 220 is formed.
  • the position of the leading wiring 300 (for example, the position of the upper surface and/or the lower surface of the leading wiring 300) and the position of the first electrode 220 (for example, the position of the upper surface and/or the lower surface of the first electrode 220) are displaced. May be.
  • the lead wiring 300 is used as a cathode power supply line.
  • a low potential applied to the second electrode 500 serving as the cathode 18 (potential serving as a reference for the potential to be applied to the first electrode 220 serving as the anode 16) is supplied to the routing wiring 300, or The lead wiring 300 is grounded.
  • the routing wiring 300 is electrically connected to the second electrode 500 as described later.
  • the second electrode 500 is supplied with a potential serving as a reference of the potential to be applied to the first electrode 220 via the routing wiring 300 (more specifically, the extension portion 330 of the routing wiring 300).
  • the second electrode 500 is grounded via the wiring 300.
  • the leading wiring 300 is formed at the same time as the formation of the first electrode 220 in the manufacturing process of the display device 100. Specifically, when forming the first electrode 220 on the circuit layer 120, the lead wiring 300 is also formed. Therefore, in the present embodiment, the lead wiring 300 is formed of the same material as the first electrode 220.
  • the lead-out wiring 300 includes a line portion (first line portion 310 or second line portion 320) extending between the adjacent pixels 200 in the first direction, and one of the adjacent pixels 200 from the line portion. And an extension 330 extending in the second direction toward at least one first electrode 220 included in.
  • the lead-out wiring 300 includes a first line portion 310 extending in the X direction in the figure and a Y direction in the figure from the first line portion 310 (in the X direction in the figure). And an extending portion 330 extending in a direction perpendicular to the above).
  • the first line portion 310 extends in the X direction between the pixel 200C and the pixel 200Y2 that are adjacent in the Y direction.
  • the extension portion 330 faces one of the first electrodes 220R, 220G, and 220B included in the pixel 200C, which is one of the pixels 200C and 200Y2 adjacent to each other in the Y direction, toward one of the first electrodes 220R. , Extends in the Y direction from the first line portion 310.
  • the other first electrodes 220G and 220B included in the pixel 200C are arranged in the X direction of the extension 330. That is, the extension portion 330 extends from the first line portion 310 in the Y direction toward the first electrode 220R so that the other first electrodes 220G and 220B are arranged in the X direction.
  • the routing wiring 300 includes a second line portion 320 extending in the Y direction in addition to the first line portion 310 extending in the X direction.
  • the second line portion 320 extends in the Y direction between the pixel 200C and the pixel 200X2 that are adjacent in the X direction.
  • the extending portion 330 is arranged toward the one first electrode 220G among the plurality of first electrodes 220R, 220G, 220B included in the pixel 200C which is one of the pixels 200C and 200X2 adjacent in the X direction. It extends from the second line portion 320 in the X direction.
  • the other first electrode 220R included in the pixel 200C is arranged in the Y direction of the extension portion 330. That is, the extension portion 330 extends from the second line portion 320 toward the first electrode 220G in the X direction so that the other first electrode 220R is arranged in the Y direction.
  • a part (first part) 510 of the second electrode 500 physically contacts with the extended portion 330 of the lead-out wiring 300, so that the lead-out wiring 300 and the lead-out wiring 300 are electrically connected. Connected to each other.
  • the second electrode 500 is the first portion 510 extending toward the one pixel 200C from above the rib 142 (see FIG. 4) between the pixel 200C and the pixel 200Y2 that are adjacent in the Y direction. Physical contact is made with the extended portion 330 of the leading wiring 300 extending toward the first electrode 220 included in the pixel 200C. Specifically, as shown in FIG. 4, the first portion 510 of the second electrode 500 is in direct contact with the upper surface 330b of the extended portion 330.
  • the rib 140 formed between the extended portion 330 and the first electrode 220, and the extended portion.
  • An opening 240 in which the ribs 140 and 142 are not formed is formed between the rib 142 formed on the 33 (see FIGS. 3A and 4). Then, within the range of the opening 240, the second electrode 500 and the extended portion 330 are physically in contact with each other.
  • the line portions 310 and 320 of the lead-out wiring 300 are not connected to the second portion. It is not necessary to physically contact the electrode 500, and in the present embodiment, the line portions 310 and 320 do not physically contact the second electrode 500 between the adjacent pixels 200.
  • the line portions 310 and 320 of the lead-out wiring 300 can be formed as thin conductive lines having a minimum necessary width. Therefore, the shading is effectively generated by electrically connecting the second electrode 500 and the leading wiring 300 in the same layer as the first electrode 220 without excessively increasing the interval between the adjacent pixels 200. Suppressed.
  • the length Ly in the Y direction of the extended portion 330 extending from the first line portion 310 in the Y direction is the width of the first line portion 310 (that is, the first line portion 310). It is larger than the length Y1 of the line portion 310 in the Y direction.
  • the length Lx of the extended portion 330 extending in the X direction from the second line portion 320 in the X direction is the width of the second line portion 320 (that is, the X of the second line portion 320.
  • the length Lx in the X direction of the extended portion 330 extending in the Y direction from the first line portion 310 is larger than the width W1 of the first line portion 310.
  • the length Ly in the Y direction of the extended portion 330 extending from the second line portion 320 in the X direction is larger than the width W2 of the second line portion 320.
  • extension portion 330 By forming the extension portion 330 having a relatively large area in this way, the extension portion 330 and the second electrode 500 (specifically, the first portion 510 of the second electrode 500) are physically formed. Effective contact is performed.
  • the shapes and arrangements of the first electrode 220 and the leading wiring 300 are not limited to the examples shown in FIGS. 3A and 3B, and can be appropriately designed within the range in which the effects of the present invention can be obtained.
  • each of the first electrodes 220R, 220G, 220B is connected to the circuit through the contact holes 40R, 40G, 40B formed in the circuit layer 120 (see FIG. 4) therebelow.
  • the TFTs are formed so as to be electrically connected to the TFTs formed corresponding to the respective first electrodes 220R, 220G, 220B (for example, the lighting TFT 10 and the driving TFT 12 (see FIG. 2)). There is.
  • the first electrode 220 is not limited to the example shown in FIG. 3A as long as it can be electrically connected to the TFT in the circuit layer 120 through the contact hole 40, and is formed in another shape or arrangement. May be.
  • routing wiring 300 is not limited to the example shown in FIG. 3A as long as it can be electrically connected to the second electrode 500 via the extending portion 330 as described above, and may have another shape or arrangement. It may be formed.
  • the routing wiring 300 may include only one of the first line portion 310 extending in the X direction and the second line portion 320 extending in the Y direction. Specifically, as shown in FIG. 3C, the routing wiring 300 may include a first line portion 310 extending in the X direction and an extending portion 330 extending from the first line portion 310 in the Y direction. Good.
  • the extension portion 330 extends in the Y direction from the first line portion 310 toward the first electrode 220R included in the pixel 200C.
  • the other first electrodes 220G and 220B are arranged in the X direction of the extending portion 330.
  • the one pixel is included in the first direction.
  • Another one of the first electrodes 220 included in the pixel 200 may be disposed, or another plurality of the first electrodes 220 included in the one pixel 200 (however, the first electrodes 220 included in the pixel 200 are included).
  • a smaller number than the total number of first electrodes 220) may be arranged.
  • the lead-out wiring 300 extends from the first line portion 310 extending in the X direction to one of the three first electrodes 220R, 220G, 220B included in the pixel 200C.
  • the extending portion 330 includes an extending portion 330 extending in the Y direction, and the other two first electrodes 220R and 220B are arranged in the extending portion 330 in the X direction.
  • the other one first electrode 220B is arranged on one side in the X direction of the extended portion 330, and the other one other electrode is arranged on the other side in the X direction.
  • the first electrode 220R is arranged.
  • the extension portion 330 of the lead-out wiring 300 may extend toward only one first electrode 220 of the plurality of first electrodes 220 included in one pixel 200, or may extend to the pixel 200. It may extend toward the plurality of included first electrodes 220 (however, the number of the first electrodes 220 that is less than the total number of the first electrodes 220 included in the pixel 220).
  • the extending portion 330 extends in the Y direction from the first line portion 310 extending in the X direction toward one first electrode 220R included in the pixel 200C. Further, it may extend to the other one of the first electrodes 220G. In this case, the remaining one first electrode 220B is arranged on the X direction side of the extending portion 330.
  • the lead-out wiring 300 is formed in the same layer as the first electrode 220, in the manufacture of the display device 100, it is only necessary to design one layer formed on the circuit layer 120 to have an arbitrary shape. It is possible to realize the first electrode 220 and the leading wiring 300 that are arranged in the above manner. Therefore, for example, a circuit layer designed for another conventional display device can be used as it is.
  • the display device 100 further includes a sealing film 600 formed on the second electrode 500 (see FIGS. 4 and 6).
  • the sealing film 600 is formed across the plurality of pixels 200. That is, in the present embodiment, the sealing film 600 is formed so as to cover the second electrode 500 and the layer below it in the entire display region 102 (see FIG. 1 ).
  • the sealing film 600 is formed to prevent moisture from entering the organic EL layer 400 from the outside. Therefore, the sealing film 600 includes an inorganic film (a lower inorganic film 610 and an upper inorganic film 630) as shown in FIG.
  • the inorganic films 610 and 630 are formed of an inorganic material that is impermeable to water.
  • an inorganic material for example, an inorganic compound containing nitrogen and silicon (for example, one or more selected from the group consisting of SiN (for example, Si 3 N 4 ), SiCN, and SiON) is preferably used.
  • the sealing film 600 includes a lower inorganic film 610 formed on the second electrode 500, an organic film 620 formed on the lower inorganic film 610, and the organic film 620. And an upper inorganic film 630 formed thereon.
  • the lower inorganic film 610 constitutes the lowermost layer of the sealing film 600.
  • the upper inorganic film 630 constitutes the uppermost layer of the sealing film 600.
  • the organic film 620 is disposed between the lower inorganic inter-layer film 610 and the upper inorganic film 630.
  • the inorganic material forming the lower inorganic film 610 and the inorganic material forming the upper inorganic film 630 may be the same or different.
  • the organic film 620 is made of an organic material.
  • a resin material such as acrylic or epoxy is preferably used.
  • the uppermost part of the circuit layer 120 is composed of the organic layer 130, and the first electrode 220 and the leading wiring 300 are formed on the organic layer 130.
  • a groove 132 is formed in the organic layer 130 between the extended portion 330 of the lead-out wiring 300 and the first electrode 220 adjacent to the extended portion 330.
  • the groove portion 132 as a recess is formed in the organic layer 130 between the extended portion 330 extending toward the first electrode 220R and the first electrode 220R.
  • the groove 132 is formed, for example, by etching a part of the surface 134 of the organic layer 130 between the extension 330 and the first electrode 220R in the manufacturing process of the display device 100. More specifically, for example, when the rib 140 formed on the organic layer 130 is etched, a part of the organic layer 130 is also removed at the same time to form the groove 132 in the part.
  • the first portion 510 that is in physical contact with the extended portion 330 and the first electrode 220R adjacent to the extended portion 330 are formed. And a part (second part) 520 of the above is physically disconnected.
  • yet another portion of the second electrode 500 which extends from the second portion 520 formed on the first electrode 220R toward the extended portion 330 and is formed in the groove portion 132, is formed.
  • Part (third part) 530 is physically cut off from the first part 510 formed on the extension part 330.
  • the first portion 510 of the second electrode 500 is physically disconnected from the second portion 520 and the third portion 530.
  • the second electrode 500 is formed as a common electrode that extends over the plurality of pixels 200, the first portion 510 of the second electrode 500 and the second portion 520 and the third portion 530 are integrated. Are formed and are electrically connected to each other.
  • the extended portion 330 of the lead-out wiring 300 faces the end surface 330a facing the first electrode 220R adjacent to the extended portion 330 and the first electrode 220R of the first portion 510 of the second electrode 500.
  • the end surfaces 510a are in physical contact with the sealing film 600, respectively.
  • the end surface 330a of the extended portion 330 facing the first electrode 220R and the end surface 510a of the first portion 510 of the second electrode 500 facing the first electrode 220R are The end surfaces 510a and 330a that are continuous from the bottom to the top are in physical contact with the sealing film 600 (more specifically, the lower inorganic film 610 of the sealing film 600).
  • the second electrode 500 physically contacts the sealing film 600 not only on the upper surface 510b of the first portion 510 but also on the end surface 510a, thereby increasing the adhesive area with the sealing film 600, Further, since the lead-out wiring 300 and the sealing film 600 are also bonded to each other, the adhesiveness between them is effectively enhanced.
  • the second electrode 500 extending from above the first electrode 220R formed in the direction in which the extending portion 330 of the routing wiring 300 extends, toward the extending portion 330,
  • the third portion 530 formed in the groove portion 132 is formed below the extension portion 330.
  • the surface 132a facing the first electrode 220R is also in physical contact with the sealing film 600. That is, the surface 132a of the groove portion 132 of the organic layer 130, the end surface 330a of the extended portion 330, and the end surface 510a of the first portion 510 of the second electrode 500 are connected in this order from bottom to top, and these connected surfaces 510a. , 330a, 132a are all in physical contact with the sealing film 600. As a result, the adhesiveness of the second electrode 500, the lead wiring 300, and the organic layer 130 can be effectively enhanced.
  • the sealing film 600 (more specifically, the lower inorganic film 610 of the sealing film 600) includes the first portion 510, the third portion 530, and the third portion 530 of the second electrode 500. It is continuously formed over the second portion 520 and covers these portions 510, 520, 530.
  • the third portion 530 of the second electrode 500 physically contacts the organic layer 130 (more specifically, the surface 132a of the groove 132 of the organic layer 130) at the end surface 530a on the side of the extended portion 330. , Its upper surface 530b is in physical contact with the sealing film 600.
  • the organic EL layer 400 is not formed in the groove 132. That is, the organic EL layer 400 is not formed between the surfaces 132a, 132b, 132c of the groove portion 132 and the third portion 530 of the second electrode 500. Then, in the groove 132, a part 612 of the lower inorganic film 610 is formed on the third part 530 of the second electrode 500. In the example shown in FIG. 4, the surface 612a of the part 612 of the lower inorganic film 610 (the surface facing the extended portion 330), the surface 132a of the groove portion 132, the end surface 330a of the extended portion 330, and the second electrode 500. End surface 510a of the first portion 510 of the above.
  • the groove portion 132 is formed between the extended portion 330 of the lead-out wiring 300 and the first electrode 220R arranged in the Y direction in which the extended portion 330 extends from the first line portion 310.
  • the extension portion 330 and the first electrode 220G are arranged in the X direction in which the extension portion 330 extends from the second line portion 320.
  • the structure of the groove portion and its periphery similar to the above-mentioned example may be formed.
  • FIG. 5A is a plan view showing a specific example of the pixel circuit 8 (see FIG. 2).
  • 5B to 5F are diagrams showing one or two or more layers forming the pixel circuit shown in FIG. 5A.
  • FIG. 5B is a plan view showing an example of the semiconductor layer.
  • FIG. 5C is a plan view showing an example of the gate layer.
  • 5D is a plan view showing the semiconductor layer of FIG. 5B and the gate layer of FIG. 5C in an overlapping manner.
  • FIG. 5E is a plan view showing an example of the signal line/power supply line layer.
  • 5F is a plan view showing the first electrode 220 overlaid on the signal line/power supply line layer of FIG. 5E.
  • the pixel circuit 8 includes a lighting TFT 10, a driving TFT 12, and a capacitor 14, and is connected to a scanning signal line 28, a video signal line 30, and a driving power supply line 32. Then, the first electrode 220 is formed on the circuit layer 120 including the plurality of layers shown in FIGS. 5B to 5F, as shown in FIG. 5A.
  • the semiconductor layer includes a channel portion 71.
  • Pad portions 72 and 73 are provided at both ends of the channel portion 71, respectively.
  • Contact holes 66 and 67 are formed at the positions of the pad portions 72 and 73, respectively.
  • the semiconductor layer also includes a capacitor portion 74 and a channel portion 75 that are integrally formed.
  • Pad portions 76 and 77 are provided at both ends of the capacitance portion 74 and the channel portion 75, respectively.
  • Contact holes 68 and 69 are formed at the positions of the pad portions 76 and 77, respectively.
  • the gate layer formed on the semiconductor layer includes the scanning signal line 28. Further, the gate layer has a pad portion 82, a capacitance portion 84, a gate portion 85, and a capacitance portion 86 which are integrally formed. A contact hole 64 is formed in the pad portion 82. The capacitor portion 84 of the gate layer is provided so as not to overlap with the channel portion 71 of the semiconductor layer in a plan view.
  • the channel portion 71 of the semiconductor layer and the scanning signal line 28 of the gate layer overlap in a plan view, and these constitute the lighting TFT 10 (see FIG. 2).
  • the channel portion 75 of the semiconductor layer and the gate portion 85 of the gate layer overlap each other in a plan view, and these constitute the drive TFT 12 (see FIG. 2).
  • the capacitance portion 74 of the semiconductor layer and the capacitance portions 84 and 86 of the gate layer overlap in a plan view, and these configure the capacitor 14 (see FIG. 2 ).
  • the signal line/power supply line layer formed on the gate layer includes a drive power supply line 32 and a pad portion 33 provided on the drive power supply line 32.
  • the drive power supply line 32 is connected to the pad portion 76 and the capacitor portion 74 (see FIG. 5B) of the semiconductor layer through the contact hole 68 of the pad portion 33.
  • the signal line/power supply line layer includes a video signal line 30 and a pad portion 31 provided on the video signal line 30.
  • the video signal line 30 is connected to the pad portion 72 (see FIG. 5B) of the semiconductor layer through the contact hole 66 of the pad portion 31.
  • the signal line/power line layer has a connecting portion 93.
  • the connection portion 93 is formed so as to include the entire contact holes 64 and 67 in a plan view.
  • the connecting portion 93 is connected to the pad portion 73 (see FIG. 5B) of the semiconductor layer through the contact hole 67, and is also provided integrally with the capacitance portions 84 and 86 of the gate layer and the gate portion 85 through the contact hole 64. 82 (see FIG. 5C).
  • the pad portion 73 of the semiconductor layer and the capacitance portion 84 of the gate layer are electrically connected via the connection portion 93.
  • the lighting TFT 10 and the driving TFT 12 are connected to each other via the connection portion 93 formed inside the contact holes 64 and 67. More specifically, one (ie, one of the source electrode and the drain electrode) of the channel portion 71 (see FIG. 5B) of the lighting TFT 10 is connected to the video signal line 28, and the other is connected to the gate portion 85 of the driving TFT 12 and the capacitor 14. Are connected to the capacitance units 84 and 86.
  • the signal line/power line layer includes a wiring portion 94.
  • Pad portions 95 and 96 are provided at both ends of the wiring portion 94, respectively.
  • the pad portion 95 provided on the wiring portion 94 is connected to the pad portion 77 (see FIG. 5B) of the semiconductor layer through the contact hole 69.
  • the first electrode 220 is provided on the signal line/power line layer.
  • the connection electrode 98 is formed on the pad portion 95 of the signal line/power supply line layer, the pad portion 95 and the connection electrode 98 are connected through the contact hole 40, and the first connection electrode 98 is formed on the connection electrode 98.
  • the electrode 220 is connected.
  • the opening 230 that exposes the first electrode 220 is formed inside the first electrode 220 in a plan view.
  • FIG. 6 is a schematic diagram schematically showing a cross section of the display device 100 taken along line VI-VI shown in FIG. 3A.
  • the first electrode 220R and the second line portion 320 of the lead-out wiring 300 are formed in the same layer on the circuit layer 120. That is, in addition to the extended portion 330 of the leading wiring 300, the line portions 310 and 320 (see FIGS. 3A to 3E) are also formed in the same layer as the first electrode 200.
  • the organic EL layer 400 is formed on the first electrode 220R from the central portion where the rib 140 is not formed to a part of the rib 140. Further, the rib 140 is formed from the outer peripheral portion of the first electrode 220R to above the second line portion 320 of the routing wiring 300.
  • the organic EL layer 400 is not formed on the second line portion 320 of the routing wiring 300.
  • the second electrode 500 is formed on the first electrode 220R, the organic EL layer 400, and the second line portion 320. However, the second electrode 500 is not in physical contact with the second line portion 320 of the routing wiring 300.
  • the sealing film 600 including the lower inorganic film 610, the organic film 620, and the upper inorganic film 630 is formed on the second electrode 500.
  • the display device is an organic EL display device
  • the display device according to the present invention is not limited to this, and for example, a self-luminous display device such as a liquid crystal display device or electrophoresis. It may be any flat panel type display device such as an electronic paper type display device having elements or the like. Further, it goes without saying that the present invention can be applied to display devices of any size from small and medium to large size without particular limitation.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

画素間隔を過度に増大させることなくシェーディングの発生が抑制された表示装置を提供する。　各々が複数の第一電極を含む複数の画素と、前記複数の第一電極の上に形成され前記複数の画素に共通の第二電極と、前記第一電極と同一の層に形成された引き回し配線と、を含む表示装置であって、前記引き回し配線は、隣接する前記画素間において第一の方向に延びる線部と、前記線部から前記隣接する画素の一方に含まれる前記第一電極の少なくとも一つに向かう第二の方向に延びて、その第一の方向には前記一方の画素の他の前記第一電極が配置される延設部と、を含み、前記第二電極は、その一部が前記延設部と物理的に接触することで前記引き回し配線と電気的に接続されている。

Description

表示装置
　本発明は、表示装置に関する。
　有機エレクトロルミネッセンス（electroluminescence：ＥＬ）表示装置や液晶表示装置等の表示装置は、画素ごとに形成された個別電極と、複数の画素に跨って形成された共通電極とを有し、当該共通電極に印加された電位に対し、画素ごとに個別電極の電位を印加することにより、画素を発光させている。
　ここで、例えば、画面サイズが大きい場合、共通電極の電気抵抗が大きくなり、画面の外周領域に比べて中央領域の輝度が低下するシェーディングという問題が発生し得る。
　この点、特許文献１には、基板上に配置される複数の走査信号線と、当該走査信号線に略直交して配置される複数の映像信号線と、これら交点付近に配置されるスイッチング素子と、当該スイッチング素子に接続され、第１電極および第２電極間に独立島状に形成される光変調層を備えた表示素子がマトリクス状に配置されるアクティブマトリクス型平面表示装置において、当該第１電極と同層に形成され、かつ当該第１電極とは電気的に絶縁され、当該第２電極と電気的に接続された補助配線を備えたことが記載され、当該補助配線と第２電極とは、画素間の隔壁に当該補助配線を露出するように設けられたコンタクト部を介して電気的に接続されることが記載されている。
　また、特許文献２には、前述の特許文献１において補助電極と第２電極とを直接接続させることによる製造工程の煩雑化を課題として、発光素子及び当該発光素子を発光駆動するための回路素子を有する画素が行列状に配置された表示部と、当該表示部の外周領域に配置された給電線から当該画素に電源電圧を給電する電源部とを備える表示装置であって、当該画素は、当該回路素子が形成された駆動回路基板上に形成された第１電極と、当該駆動回路基板上に当該第１電極と離間して形成された補助配線と、当該第１電極の上方に形成された発光物質を含む発光層と、当該発光層の上方に形成された第２電極と、当該第１電極と当該第２電極との間に介在した中間層とを備え、当該中間層及び当該第２電極は、当該第１電極の上方から当該補助配線の上方に延設され、当該給電線から最も遠く離れた当該画素を当該給電線からＭ画素目に配置された第１画素とし、画素あたりの当該第２電極の抵抗値をＲ２ｐ、及び画素あたりの当該補助配線の抵抗値をＲｂｐとした場合、当該補助配線上の当該中間層の抵抗値Ｒｉｐは、Ｒｉｐ≦（Ｒ２ｐ－Ｒｂｐ）×Ｍ×（Ｍ＋１）／２なる関係を満たすことを特徴とする表示装置が記載されている。
　また、特許文献３には、上部電極の有機層からの剥がれを防止することを目的として、隣接する２つの画素と、当該隣接する２つの画素を互いに区画しているバンクを有しているバンク層と、発光層を含み、当該バンク層上に形成され、当該バンクの上面に位置している部分を有している有機層と、当該有機層上の上部電極として機能する導電層を含む、当該有機層の上側に形成されている少なくとも１つの層と、を備え、当該少なくとも１つの層は、当該有機層の当該バンクの上面に位置している当該部分を貫通し当該バンクに接続する接続部を有していることを特徴とする有機ＥＬ表示装置が記載されている。
特開２００２－３１８５５６号公報 特許第６３１１９０２号公報 特開２０１６－０８５７９６号公報
　しかしながら、特許文献１に記載されているように画素間において、補助電極と共通電極とを直接接続するためには、当該接続のために十分な広さの領域を当該画素間に確保する必要があり、その結果、画素間隔が増大し、画素密度が低下するという問題があった。
　本発明は、上記課題に鑑みてなされたものであって、その目的は、画素間隔を過度に増大させることなくシェーディングの発生が抑制された表示装置を提供することにある。
　本発明の一実施形態に係る表示装置は、各々が複数の第一電極を含む複数の画素と、前記複数の第一電極の上に形成され前記複数の画素に共通の第二電極と、前記第一電極と同一の層に形成された引き回し配線と、を含む表示装置であって、前記引き回し配線は、隣接する前記画素間において第一の方向に延びる線部と、前記線部から前記隣接する画素の一方に含まれる前記第一電極の少なくとも一つに向かう第二の方向に延びて、その第一の方向には前記一方の画素の他の前記第一電極が配置される延設部と、を含み、前記第二電極は、その一部が前記延設部と物理的に接触することで前記引き回し配線と電気的に接続されている。
本発明の一実施形態係る表示装置を平面視で概略的に示す模式図である。 本発明の一実施形態係る表示装置の回路図である。 本発明の一実施形態係る表示装置の表示領域における第一電極及び引き回し配線の形状及び配置の一例を平面視で概略的に示す模式図である。 図３Ａに示す第一電極及び引き回し配線を抜き出して示す模式図である。 本発明の一実施形態係る表示装置の表示領域における第一電極及び引き回し配線の形状及び配置の他の例を抜き出して平面視で概略的に示す模式図である。 本発明の一実施形態係る表示装置の表示領域における第一電極及び引き回し配線の形状及び配置のさらに他の例を抜き出して平面視で概略的に示す模式図である。 本発明の一実施形態係る表示装置の表示領域における第一電極及び引き回し配線の形状及び配置のさらに他の例を抜き出して平面視で概略的に示す模式図である。 図３Ａに示すＩＶ－ＩＶ線で切断した表示装置の断面の一例を概略的に示す模式図である。 本発明の一実施形態係る表示装置の画素回路と第一電極との位置関係を平面視で概略的に示す模式図である。 図５Ａに示す画素回路を構成する複数の層のうち一部の層を平面視で概略的に示す模式図である。 図５Ａに示す画素回路を構成する複数の層のうち他の一部の層を平面視で概略的に示す模式図である。 図５Ｂに示す層と図５Ｃに示す層との位置関係を平面視で概略的に示す模式図である。 図５Ａに示す画素回路を構成する複数の層のうちさらに他の層を平面視で概略的に示す模式図である。 図５Ｅに示す層と第一電極との位置関係を平面視で概略的に示す模式図である。 図３Ａに示すＶＩ－ＶＩ線で切断した表示装置の断面を概略的に示す模式図である。
　以下に、本発明の各実施の形態について、図面を参照しつつ説明する。なお、本明細書における開示はあくまで一例にすぎず、当業者において、発明の主旨を保っての適宜変更により容易に想到し得るものについては、当然に本発明の範囲に含有される。
　図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書及び各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。また、数字とアルファベットとを含む符号について、当該アルファベットによる区別が不要な場合には、当該アルファベットを省略して数字のみで示すことがある。
　また、本明細書において、ある構成物と他の構成物との位置関係を規定する際、「上に」及び「下に」とは、それぞれ当該ある構成物の直上及び直下に位置する場合のみでなく、特に断りの無い限りは、当該ある構成物と他の構成物との間にさらに他の構成物が介在する場合を含むものとする。
　図１は、本実施形態に係る表示装置１００の一例を平面視で概略的に示す図である。本実施形態においては、表示装置１００が、トップエミッション型の有機ＥＬ表示装置である例について説明する。
　表示装置１００は、表示領域１０２と、額縁領域１０４とを含む。表示領域１０２は、マトリクス状に配置された複数の画素２００（図３Ａ参照）を含む。各画素２００は、開口部２３０（図３Ａ参照）を含む。各画素２００は、その開口部２３０から光を発する。
　各画素２００は、複数の副画素２１０（図３Ａ参照）を含む。すなわち、本実施形態において、各画素２００は、互いに異なる色で発光する複数の副画素２１０を含む。具体的に、各画素２００は、赤色に発光する第一副画素２１０Ｒ、緑色に発光する第二副画素２１０Ｇ、及び青色に発光する第三副画素２１０Ｂを含む（図３Ａ参照）。
　各画素２００が複数の副画素２１０を含む場合、各副画素２１０は、開口部２３０を有する。したがって、各画素２００は、複数の副画素２１０に対応する複数の開口部２３０を含む。そして、各副画素２１０は、その開口部２３０から光を発する。
　額縁領域１０４は、表示領域１０２を囲む領域である。図１に示す例において、額縁領域１０４には、フレキシブルプリント基板（ＦＰＣ：Flexible Printed Circuit）１０６が接続されている。ＦＰＣ１０６には、例えば、図１に示すように、画像を表示するための素子を駆動するための駆動集積回路（ＩＣ：integrated circuit）１０８が搭載される。
　駆動ＩＣ１０８は、例えば、１つの画素２００を構成する複数の副画素２１０の各々に対応して配置された画素トランジスタの走査信号線２８（図２参照）に対してソース・ドレイン間を導通させるための電位を印加すると共に、各画素トランジスタの映像信号線３０（図２参照）に対して副画素２１０の階調値に対応する電流を流す。
　図２は、表示装置１００の回路図である。表示装置１００は、画像を表示する画素アレイ部４と、当該画素アレイ部４を駆動する駆動部とを含む。画素アレイ部４は、各副画素２１０に対応して設けられた有機発光ダイオード（ＯＬＥＤ：organic light-emitting diode）６及び画素回路８を含む。
　画素回路８は、点灯薄膜トランジスタ（ＴＦＴ：thin film transistor）１０、駆動ＴＦＴ１２、及びキャパシタ１４を含む。駆動部は、走査線駆動回路２０、映像線駆動回路２２、駆動電源回路２４及び制御装置２６を含む。駆動部は、画素回路８を駆動し、ＯＬＥＤ６の発光を制御する。
　走査線駆動回路２０は、副画素２１０の水平方向の並び（副画素行）ごとに設けられた走査信号線２８に電気的に接続されている。走査線駆動回路２０は、制御装置２６から入力されるタイミング信号に応じて走査信号線２８を順番に選択し、選択した走査信号線２８に、点灯ＴＦＴ１０をオンする電位を印加する。
　映像線駆動回路２２は、副画素２１０の垂直方向の並び（副画素列）ごとに設けられた映像信号線３０に電気的に接続されている。映像線駆動回路２２は、制御装置２６から映像信号を受け入れ、走査線駆動回路２０による走査信号線２８の選択に合わせて、選択された副画素行の映像信号に応じた電位を各映像信号線３０に印加する。この電位は、選択された副画素行にて点灯ＴＦＴ１０を介してキャパシタ１４に書き込まれる。駆動ＴＦＴ１２は、書き込まれた電位に応じた電流をＯＬＥＤ６に供給し、これにより、選択された走査信号線２８に対応する副画素２１０のＯＬＥＤ６が発光する。
　ＯＬＥＤ６は、アノード１６と、カソード１８と、当該アノード１６とカソード１８との間に形成された有機ＥＬ層４００（図４、図６参照）と、を含む。本実施形態において、アノード１６は各副画素２１０に個別電極として形成され、カソード１８は複数の画素２００に跨る共通電極として形成される。
　アノード１６は、駆動ＴＦＴ１２を介して副画素列ごとに配置された駆動電源線３２に電気的に接続される。駆動電源線３２は、駆動電源回路２４に電気的に接続される。駆動電源回路２４は、駆動電源線３２を介してアノード１６に高電位を印加する。すなわち、アノード１６には、カソード１８の電位を基準とした電位が印加される。
　カソード１８は、カソード電源線として使用される引き回し配線３００（図３Ａ－図３Ｅ参照）に電気的に接続される。カソード電源線には、カソード１８に印加する低電位（アノード１６に印加されるべき電位の基準となる電位）が供給され、又は、当該カソード電源線は接地される。前者の場合、カソード電源線は、駆動電源回路２４に電気的に接続され、当該駆動電源回路２４は、当該カソード電源線を介してカソード１８に低電位を印加する。カソード電源線の一部は、額縁領域１０４（図１参照）に配置されてもよい。
　駆動電源回路２４は、駆動電源線３２、カソード電源線（引き回し配線３００）、及び選択された副画素行の駆動ＴＦＴ１２を介して、ＯＬＥＤ６に電流を供給する。その結果、ＯＬＥＤ６の有機ＥＬ層４００（図４、図６参照）が発光する。
　図３Ａは、表示装置１００の表示領域１０２（図１参照）における第一電極２２０及び引き回し配線３００の形状及び配置を平面視で概略的に示す模式図である。図３Ｂは、説明の便宜のために、図３Ａに示す第一電極２２０及び引き回し配線３００を抜き出して示す模式図である。図４は、図３Ａに示すＩＶ－ＩＶ線で切断した表示装置１００の断面を概略的に示す模式図である。
　表示装置１００は、複数の画素２００を含む。すなわち、図３Ａの中央に示す一つの画素２００Ｃに着目すると、当該画素２００Ｃの図中に示すＸ方向の一方側及び他方側には、それぞれ他の画素２００Ｘ１及び画素２００Ｘ２が隣接して配置され、当該画素２００Ｃの図中に示すＹ方向（Ｘ方向と直行する方向）の一方側及び他方側には、それぞれ他の画素２００Ｙ１及び画素２００Ｙ２が隣接して配置されている。このように、表示装置１００の表示領域１０２（図１参照）においては、複数の画素２００がマトリクス状に配置されている。
　各画素２００は、複数の副画素２１０を含む。すなわち、本実施形態において、各画素２００は、互いに異なる色で発光する３つの副画素２１０を含んでいる。具体的に、例えば、図３Ａに示す画素２００Ｃは、赤色に発光する第一副画素２１０Ｒ、緑色に発光する第二副画素２１０Ｇ、及び青色に発光する第三副画素２１０Ｂを含んでいる。そして、表示装置１００の表示領域１０２（図１参照）においては、複数の副画素２１０もまた、マトリクス状に配置されている。
　各画素２００は、複数の副画素２１０に対応する複数の第一電極２２０を含んでいる。すなわち、例えば、図３Ａに示す画素２００Ｃは、第一副画素２１０Ｒの第一電極２２０Ｒ、第二副画素２１０Ｇの第一電極２２０Ｇ、及び第三副画素２１０Ｂの第一電極２２０Ｂを含んでいる。このように、各副画素２１０は、第一電極２２０を含んでいる。
　本実施形態において、第一電極２２０は、下部電極として形成されている。すなわち、図４に示すように、表示装置１００は、基板１１０と、当該基板１１０の上に形成された回路層１２０とを含み、第一電極２２０は、当該回路層１２０の上に下部電極として形成される。
　回路層１２０は、第一電極２２０の上に形成された有機ＥＬ層４００における発光を制御するＴＦＴを含む。すなわち、本実施形態において、回路層１２０は、点灯ＴＦＴ１０及び駆動ＴＦＴ１２（図２参照）を含む。また、回路層１２０は、キャパシタ１４（図２参照）も含む。
　具体的に、回路層１２０は、絶縁層、ソース電極、ドレイン電極、ゲート電極、半導体層を含む。ソース電極、ドレイン電極、ゲート電極及び半導体層によって、トランジスタが構成される。基板１１０は、例えば、ガラス又は樹脂材料で形成される。
　そして、第一電極２２０は、回路層１２０のＴＦＴと電気的に接続される。すなわち、第一電極２２０は、回路層１２０に形成されたコンタクトホール４０（例えば、図３Ａに示す画素２００Ｃにおける第一副画素２１０Ｒのコンタクトホール４０Ｒ、第二副画素２１０Ｇのコンタクトホール４０Ｇ、及び第三副画素２１０Ｂのコンタクトホール４０Ｂ）を介して当該回路層１２０に形成されたトランジスタのソース電極又はドレイン電極と電気的に接続される。
　本実施形態において、第一電極２２０は、アノード１６として形成される。また、第一電極２２０は、反射電極として形成される。具体的に、第一電極２２０は、例えば、ＩＴＯ（Indium Tin Oxide）、Ａｇ及びＩＴＯからなる三層積層構造を有する。
　隣接する第一電極２２０間にはリブ１４０（図４参照）が形成される。リブ１４０は、隣接する副画素２１０の間を仕切る隔壁として形成される。すなわち、図４に示す例において、リブ１４０は、隣接する第一電極２２０の間から当該第一電極２２０の外周部分まで形成されている。すなわち、各第一電極２２０には、その外周部分を覆うリブ１４０が形成されている。
　各副画素２１０においてリブ１４０で囲まれた領域が、当該各副画素２１０の開口部２３０である。すなわち、複数の副画素２１０の各々が、リブ１４０に囲まれた開口部２３０を有する。リブ１４０は、絶縁材料で形成される。具体的に、リブ１４０は、例えば、感光性アクリル等の有機材料で構成される。
　各第一電極２２０の上には有機ＥＬ層４００が形成される。有機ＥＬ層４００は、表示装置１００による画像表示のために発光する発光層を含む。発光層は、例えば、アノード１６（図２参照）から注入されたホールと、カソード１８（図２参照）から注入された電子とが再結合することにより発光する。
　有機ＥＬ層４００は、発光層から構成される単層であってもよいし、さらに他の層を含む多層に形成されてもよい。他の層としては、例えば、ホール注入層、ホール輸送層、電子輸送層、及び電子注入層からなる群より選択される１以上が挙げられる。
　本実施形態において、有機ＥＬ層４００は、副画素２１０ごとに形成されている。すなわち、図４に示すように、有機ＥＬ層４００は、第一電極２２０のリブ１４０に覆われていない中央部分を覆うように形成されている。図４に示す例において、有機ＥＬ層４００は、第一電極２２０を囲むリブ１４０の一部も覆うように形成されている。ただし、図４に示す例において、有機ＥＬ層４００は、複数の副画素２１０に跨っては形成されていない。このような有機ＥＬ層４００は、例えば、有機ＥＬ層４００の原料滴を副画素２１０ごとに、リブ１４０で囲まれた開口部２３０内に選択的に塗布する方法により好ましく形成される。
　複数の第一電極２２０の上には、複数の画素２００に共通の第二電極５００が形成されている。すなわち、第二電極５００は、複数の画素２００の複数の第一電極２２０に跨って形成されている。なお、各第一電極２２０と第二電極５００との間には有機ＥＬ層４００が挟まれる。また、本実施形態において、第二電極５００は、カソード１８（図２参照）として形成される。
　本実施形態において、表示装置１００は、トップエミッション型であるため、第二電極５００は、光透過性の電極として形成される。すなわち、第二電極５００は、透明電極として好ましく形成される。透明電極は、透明導電材料を用いて形成される。透明導電材料としては、例えば、ＩＺＯ（Indium Zinc Oxide）、及び／又はＩＴＯが好ましく用いられる。なお、第二電極５００は、光透過性を有する金属薄膜電極として形成されてもよい。金属薄膜電極は、例えば、ＡｇＭｇを用いて好ましく形成される。
　表示装置１００においては、第一電極２２０、有機ＥＬ層４００、及び第二電極５００により、ＯＬＥＤ６（図２参照）が構成される。すなわち、第一電極２２０と第二電極５００との間に電流を流すことにより、当該第一電極２２０と第二電極５００とに挟まれた有機ＥＬ層４００に含まれる発光層を発光させる。
　その結果、表示装置１００の表示領域１０２（図１参照）において、各副画素２１０の開口部２３０が発光する。具体的に、例えば、図３Ａに示す画素２００Ｃにおいては、第一の副画素２１０Ｒの開口部２３０Ｒは赤色に発光し、第二の副画素２１０Ｇの開口部２３０Ｇは緑色に発光し、第三の副画素２１０Ｂの開口部２３０Ｂは青色に発光する。このような複数の色の発光により、表示装置１００は、フルカラー画像を表示することができる。
　さらに表示装置１００は、第一電極２２０と同一の層に形成された引き回し配線３００を含む。ここで、引き回し配線３００が第一電極２２０と同一の層に形成されるとは、当該引き回し配線３００が、当該第一電極２２０の成膜と同時に成膜されたものであることを意味する。このため、例えば、表示装置１００の断面視において、引き回し配線３００が積層される下地層の上面の位置と、第一電極２２０が積層される下地層の上面の位置とがずれている場合には、当該引き回し配線３００の位置（例えば、当該引き回し配線３００の上面及び／又は下面の位置）と当該第一電極２２０の位置（例えば、当該第一電極２２０の上面及び／又は下面の位置）がずれていてもよい。引き回し配線３００は、カソード電源線として利用される。このため、引き回し配線３００には、カソード１８である第二電極５００に印加する低電位（アノード１６である第一電極２２０に印加されるべき電位の基準となる電位）が供給され、又は、当該引き回し配線３００は接地される。
　さらに引き回し配線３００は、後述のとおり、第二電極５００とも電気的に接続される。この結果、第二電極５００には、引き回し配線３００（より具体的には、引き回し配線３００の延設部３３０）を介して、第一電極２２０に印加されるべき電位の基準となる電位が供給され、又は、当該第二電極５００は、引き回し配線３００を介して接地される。
　引き回し配線３００は、上述のとおり、表示装置１００の製造過程において、第一電極２２０の形成と同時に形成される。具体的に、回路層１２０の上に第一電極２２０を成膜する際に、引き回し配線３００も成膜される。このため、本実施形態において、引き回し配線３００は、第一電極２２０と同一の材料で形成される。
　そして、引き回し配線３００は、隣接する画素２００間において第一の方向に延びる線部（第一の線部３１０又は第二の線部３２０）と、当該線部から、当該隣接する画素２００の一方に含まれる少なくとも一つの第一電極２２０に向かう第二の方向に延びる延設部３３０とを含む。
　すなわち、図３Ａ及び図３Ｂに示す例において、引き回し配線３００は、図中のＸ方向に延びる第一の線部３１０と、当該第一の線部３１０から図中のＹ方向（当該Ｘ方向に対して垂直な方向）に延びる延設部３３０とを含む。
　具体的に、第一の線部３１０は、Ｙ方向において隣接する画素２００Ｃと画素２００Ｙ２との間で、Ｘ方向に延びている。これに対し、延設部３３０は、Ｙ方向において隣接する画素２００Ｃ，２００Ｙ２の一方である画素２００Ｃに含まれる複数の第一電極２２０Ｒ，２２０Ｇ，２２０Ｂのうち、一つの第一電極２２０Ｒに向かって、第一の線部３１０からＹ方向に延びている。
　この結果、延設部３３０のＸ方向には、画素２００Ｃに含まれる他の第一電極２２０Ｇ，２２０Ｂが配置されている。すなわち、延設部３３０は、そのＸ方向に他の第一電極２２０Ｇ，２２０Ｂが配置されるよう、第一の線部３１０からＹ方向に、第一電極２２０Ｒに向かって延びている。
　また、図３Ａ及び図３Ｂに示す例において、引き回し配線３００は、Ｘ方向に延びる第一の線部３１０に加えて、Ｙ方向に延びる第二の線部３２０を含んでいる。この第二の線部３２０は、Ｘ方向において隣接する画素２００Ｃと画素２００Ｘ２との間で、Ｙ方向に延びている。
　そして、延設部３３０は、Ｘ方向において隣接する画素２００Ｃ，２００Ｘ２の一方である画素２００Ｃに含まれる複数の第一電極２２０Ｒ，２２０Ｇ，２２０Ｂのうち、一つの第一電極２２０Ｇに向かって、第二の線部３２０からＸ方向に延びている。
　この結果、延設部３３０のＹ方向には、画素２００Ｃに含まれる他の第一電極２２０Ｒが配置されている。すなわち、延設部３３０は、そのＹ方向に他の第一電極２２０Ｒが配置されるよう、第二の線部３２０からＸ方向に第一電極２２０Ｇに向かって延びている。
　そして、図４に示すように、第二電極５００は、その一部（第一の部分）５１０が、引き回し配線３００の延設部３３０と物理的に接触することで、当該引き回し配線３００と電気的に接続されている。
　すなわち、第二電極５００は、Ｙ方向において隣接する画素２００Ｃと画素２００Ｙ２との間のリブ１４２（図４参照）の上から、一方の当該画素２００Ｃに向けて延びる第一の部分５１０で、当該画素２００Ｃに含まれる第一電極２２０に向かって延びる引き回し配線３００の延設部３３０と物理的に接触する。具体的に、図４に示すように、第二電極５００の第一の部分５１０は、延設部３３０の上面３３０ｂに直接接触している。
　また、第一の線部３１０から第一電極２２０に向かって延びる延設部３３０のうち、当該延設部３３０と当該第一電極２２０との間に形成されるリブ１４０と、当該延設部３３上に形成されるリブ１４２との間には、当該リブ１４０，１４２が形成されていない開口部２４０が形成されている（図３Ａ、図４参照）。そして、この開口部２４０の範囲内において、第二電極５００と延設部３３０とが物理的に接触している。
　このように、第二電極５００と引き回し配線３００との電気的接続は、当該引き回し配線３００の延設部３３０を介して行われるため、当該引き回し配線３００の線部３１０，３２０は、当該第二電極５００と物理的に接触する必要がなく、実際に、本実施形態において、当該線部３１０，３２０は、隣接する画素２００間において、当該第二電極５００とは物理的に接触していない。
　このため、引き回し配線３００の線部３１０，３２０は、必要最小限の幅を有する細い導電線として形成することができる。したがって、隣接する画素２００の間隔を過度に増大させることなく、第一電極２２０と同一層において、第二電極５００と引き回し配線３００とを電気的に接続することにより、シェーディングの発生が効果的に抑制される。
　また、図３Ｂに示す例では、第一の線部３１０からＹ方向に延びる延設部３３０の当該Ｙ方向の長さＬｙが、当該第一の線部３１０の幅（すなわち、当該第一の線部３１０の当該Ｙ方向の長さ）Ｗ１より大きくなっている。同様に、第二の線部３２０からＸ方向に延びる延設部３３０の当該Ｘ方向の長さＬｘは、当該第二の線部３２０の幅（すなわち、当該第二の線部３２０の当該Ｘ方向の長さ）Ｗ２より大きくなっている。
　さらに、図３Ｂに示す例では、第一の線部３１０からＹ方向に延びる延設部３３０のＸ方向の長さＬｘが、当該第一の線部３１０の幅Ｗ１より大きくなっている。同様に、第二の線部３２０からＸ方向に延びる延設部３３０のＹ方向の長さＬｙは、当該第二の線部３２０の幅Ｗ２より大きくなっている。
　このように面積が比較的大きな延設部３３０を形成することで、当該延設部３３０と第二電極５００（具体的には、当該第二電極５００の第一の部分５１０）との物理的な接触が効果的に行われる。
　なお、第一電極２２０及び引き回し配線３００の形状や配置は、図３Ａ及び図３Ｂに示す例に限られず、本発明の効果が得られる範囲内で、適宜設計することができる。
　すなわち、例えば、図３Ａに示す例において、各第一電極２２０Ｒ，２２０Ｇ，２２０Ｂは、その下の回路層１２０（図４参照）に形成されたコンタクトホール４０Ｒ，４０Ｇ，４０Ｂを介して、当該回路層１２０内において当該各第一電極２２０Ｒ，２２０Ｇ，２２０Ｂに対応して形成されたＴＦＴ（例えば、点灯ＴＦＴ１０及び駆動ＴＦＴ１２（図２参照））と電気的に接続されるような配置で形成されている。
　ただし、第一電極２２０は、コンタクトホール４０を介して回路層１２０内のＴＦＴと電気的に接続が可能な範囲であれば、図３Ａに示す例に限られず、他の形状や配置で形成されてもよい。
　また、引き回し配線３００も、前述したような延設部３３０を介した第二電極５００との電気的接続が可能な範囲であれば、図３Ａに示す例に限られず、他の形状や配置で形成されてもよい。
　すなわち、例えば、引き回し配線３００は、Ｘ方向に延びる第一の線部３１０及びＹ方向に延びる第二の線部３２０の一方のみを含むこととしてもよい。具体的に、図３Ｃに示すように、引き回し配線３００は、Ｘ方向に延びる第一の線部３１０と、当該第一の線部３１０からＹ方向に延びる延設部３３０とを含むこととしてもよい。
　図３Ｃの例において、延設部３３０は、第一の線部３１０から、画素２００Ｃに含まれる第一電極２２０Ｒに向かってＹ方向に延びている。この結果、延設部３３０のＸ方向には、他の第一電極２２０Ｇ，２２０Ｂが配置されている。
　また、例えば、第一の方向に延びる線部３１０から、一つの画素２００に含まれる少なくとも一つの第一電極２２０に向かって延びる延設部３３０の当該第一の方向には、当該一つの画素２００に含まれる他の一つの第一電極２２０が配置されてもよいし、当該一つの画素２００に含まれる他の複数の第一電極２２０（ただし、当該画素２００に含まれる第一電極２２０の総数より少ない数の第一電極２２０）が配置されてもよい。
　すなわち、図３Ｄに示すように、引き回し配線３００は、Ｘ方向に延びる第一の線部３１０から、画素２００Ｃに含まれる３つの第一電極２２０Ｒ，２２０Ｇ，２２０Ｂのうち一つの第一電極２２０Ｇに向かってＹ方向に延びる延設部３３０を含み、当該延設部３３０のＸ方向には、他の２つの第一電極２２０Ｒ，２２０Ｂが配置される。具体的に、図３Ｄに示す例において、延設部３３０のＸ方向の一方側には、他の一つの第一電極２２０Ｂが配置され、当該Ｘ方向の他方側には、さらに他の一つの第一電極２２０Ｒが配置されている。
　また、例えば、引き回し配線３００の延設部３３０は、一つの画素２００に含まれる複数の第一電極２２０のうち一つの第一電極２２０にのみ向かって延びていてもよいし、当該画素２００に含まれる複数の第一電極２２０（ただし、当該画素２２０に含まれる第一電極２２０の総数より少ない数の第一電極２２０）に向かって延びていてもよい。
　すなわち、例えば、図３Ｅに示すように、延設部３３０は、Ｘ方向に延びる第一の線部３１０からＹ方向に、画素２００Ｃに含まれる一つの第一電極２２０Ｒに向かって延びているとともに、さらに他の一つの第一電極２２０Ｇに向かっても延びていることとしてもよい。この場合、延設部３３０のＸ方向側には、残りの一つの第一電極２２０Ｂが配置されている。
　また、引き回し配線３００は、第一電極２２０と同一の層に形成されるため、表示装置１００の製造においては、回路層１２０の上に形成される一つの層を設計するだけで、任意の形状及び配置の当該第一電極２２０及び引き回し配線３００を実現することができる。このため、例えば、従来の他の表示装置のために設計された回路層をそのまま利用することができる。
　本実施形態において、表示装置１００は、第二電極５００の上に形成された封止膜６００をさらに含む（図４、図６参照）。封止膜６００は、複数の画素２００に跨って形成される。すなわち、本実施形態において、封止膜６００は、表示領域１０２（図１参照）の全体において、第二電極５００及びその下の層を覆うように形成される。
　封止膜６００は、外部から有機ＥＬ層４００への水分の侵入を抑制するために形成される。このため、封止膜６００は、図４に示すように、無機膜（下層無機膜６１０、上層無機膜６３０）を含む。無機膜６１０，６３０は、水分が透過しない無機材料で形成される。このような無機材料としては、例えば、窒素とケイ素とを含む無機化合物（例えば、ＳｉＮ（例えば、Ｓｉ３Ｎ４）、ＳｉＣＮ、及びＳｉＯＮからなる群より選択される１以上）が好ましく用いられる。
　図４に示す例において、封止膜６００は、第二電極５００の上に形成された下層無機膜６１０と、当該下層無機膜６１０の上に形成された有機膜６２０と、当該有機膜６２０の上に形成された上層無機膜６３０とを含んでいる。
　下層無機膜６１０は、封止膜６００の最下層を構成している。また、上層無機膜６３０は、封止膜６００の最上層を構成している。有機膜６２０は、下層無機間膜６１０と上層無機膜６３０との間に配置される。下層無機膜６１０を構成する無機材料と、上層無機膜６３０を構成する無機材料とは同一でもよいし、異なっていてもよい。有機膜６２０は、有機材料で形成される。有機材料としては、例えば、アクリルやエポキシ等の樹脂材料が好ましく用いられる。
　一方、図４に示すように、回路層１２０の最上部は有機層１３０で構成されており、第一電極２２０及び引き回し配線３００は、当該有機層１３０の上に形成されている。そして、引き回し配線３００の延設部３３０と、当該延設部３３０に隣接する第一電極２２０と、の間において、有機層１３０には溝部１３２が形成されている。
　すなわち、図４に示す例では、第一電極２２０Ｒに向かって延びる延設部３３０と、当該第一電極２２０Ｒとの間の有機層１３０に、凹部としての溝部１３２が形成されている。この溝部１３２は、例えば、表示装置１００の製造過程において、延設部３３０と第一電極２２０Ｒとの間の有機層１３０の表面１３４の一部をエッチング等で削ることにより、形成される。より具体的に、例えば、有機層１３０の上に形成されたリブ１４０のエッチングを行う際に、当該有機層１３０の一部も同時に削ることにより、当該一部に溝部１３２が形成される。
　溝部１３２においては、第二電極５００のうち、延設部３３０と物理的に接触している第一の部分５１０と、当該延設部３３０に隣接する第一電極２２０Ｒの上に形成された他の一部（第二の部分）５２０と、は物理的に切断されている。
　すなわち、図４に示す例において、第二電極５００のうち、第一電極２２０Ｒの上に形成された第二の部分５２０から、延設部３３０に向けて延びて溝部１３２に形成されるさらに他の一部（第三の部分）５３０は、当該延設部３３０の上に形成された第一の部分５１０と物理的に切断されている。
　この結果、第二電極５００の第一の部分５１０と、第二の部分５２０及び第三の部分５３０とは物理的に切断されている。ただし、第二電極５００は、複数の画素２００に跨る共通電極として形成されているため、第二電極５００の第一の部分５１０と、第二の部分５２０及び第三の部分５３０とは一体的に形成されており、電気的には接続されている。
　そして、引き回し配線３００の延設部３３０の、当該延設部３３０に隣接する第一電極２２０Ｒに向いた端面３３０ａと、第二電極５００の第一の部分５１０の当該第一電極２２０Ｒに向いた端面５１０ａとは、それぞれ封止膜６００と物理的に接触している。
　すなわち、図４に示す例において、延設部３３０の第一電極２２０Ｒに向いた端面３３０ａと、第二電極５００の第一の部分５１０の当該第一電極２２０Ｒに向いた端面５１０ａとは、この順に下から上に連なっており、これら連なった端面５１０ａ，３３０ａが、封止膜６００（より具体的には、封止膜６００の下層無機膜６１０）と物理的に接触している。
　この結果、第二電極５００は、その第一の部分５１０の上面５１０ｂに加えて端面５１０ａでも封止膜６００と物理的に接触することにより、当該封止膜６００との接着面積が増加し、さらに、引き回し配線３００と当該封止膜６００との接着も形成されるため、これらの密着性が効果的に高められる。
　また、図４に示す例においては、第二電極５００のうち、引き回し配線３００の延設部３３０が延びる方向に形成された第一電極２２０Ｒの上から当該延設部３３０に向けて延びて、溝部１３２内に形成された第三の部分５３０は、当該延設部３３０より下方に形成されている。
　この結果、溝部１３２の表面１３２ａ，１３２ｂ，１３２ｃのうち、第一電極２２０Ｒに向いた表面１３２ａも、封止膜６００と物理的に接触している。すなわち、有機層１３０の溝部１３２の表面１３２ａ、延設部３３０の端面３３０ａ、第二電極５００の第一の部分５１０の端面５１０ａは、この順に下から上に連なっており、これら連なった表面５１０ａ，３３０ａ，１３２ａの全てが、封止膜６００と物理的に接触している。この結果、第二電極５００、引き回し配線３００、及び有機層１３０の密着性が効果的に高められる。
　なお、図４に示すように、封止膜６００（より具体的には、封止膜６００の下層無機膜６１０）は、第二電極５００の第一の部分５１０、第三の部分５３０、及び第二の部分５２０に跨って連続的に形成され、これらの部分５１０，５２０，５３０を覆っている。
　また、第二電極５００の第三の部分５３０は、その延設部３３０側の端面５３０ａで有機層１３０（より具体的には、有機層１３０の溝部１３２の表面１３２ａ）と物理的に接触し、その上面５３０ｂで封止膜６００と物理的に接触している。
　また、溝部１３２に有機ＥＬ層４００は形成されていない。すなわち、溝部１３２の表面１３２ａ，１３２ｂ，１３２ｃと、第二電極５００の第三の部分５３０との間に有機ＥＬ層４００は形成されていない。そして、溝部１３２内において、第二電極５００の第三の部分５３０の上に、下層無機膜６１０の一部６１２が形成されている。図４に示す例では、この下層無機膜６１０の一部６１２の表面（延設部３３０に向いた表面）６１２ａと、溝部１３２の表面１３２ａ、延設部３３０の端面３３０ａ、及び第二電極５００の第一の部分５１０の端面５１０ａとが接触している。
　また、図４には、引き回し配線３００の延設部３３０と、第一の線部３１０から当該延設部３３０が延びるＹ方向に配置された第一電極２２０Ｒとの間に溝部１３２が形成される例を示したが、例えば、当該延設部３３０と、第二の線部３２０から当該延設部３３０が延びるＸ方向に配置された第一電極２２０Ｇ（図３Ａ参照）との間においても、上述の例と同様の溝部及びその周辺の構造が形成されることとしてもよい。
　図５Ａは、画素回路８（図２参照）の具体例を示す平面図である。図５Ｂ－図５Ｆは、図５Ａに示す画素回路を構成する層の１つ又は２つ以上を示す図である。図５Ｂは、半導体層の例を示す平面図である。図５Ｃは、ゲート層の例を示す平面図である。図５Ｄは、図５Ｂの半導体層と図５Ｃのゲート層とを重ねて示す平面図である。図５Ｅは、信号線・電源線層の例を示す平面図である。図５Ｆは、図５Ｅの信号線・電源線層に第一電極２２０を重ねて示す平面図である。
　図２及び図５Ａに示すとおり、画素回路８は、点灯ＴＦＴ１０、駆動ＴＦＴ１２及びキャパシタ１４を含み、走査信号線２８、映像信号線３０及び駆動電源線３２に接続されている。そして、第一電極２２０は、図５Ａに示すように、図５Ｂ－図５Ｆに示す複数の層を含む回路層１２０の上に形成される。
　図５Ｂに示すように、半導体層はチャネル部７１を含む。チャネル部７１の両端部にはパッド部７２，７３がそれぞれ設けられている。パッド部７２，７３の位置にはコンタクトホール６６，６７がそれぞれ形成される。
　また、半導体層は、一体に形成された容量部７４及びチャネル部７５を含む。容量部７４とチャネル部７５の両端部にはパッド部７６，７７がそれぞれ設けられている。パッド部７６，７７の位置にはコンタクトホール６８，６９がそれぞれ形成される。
　図５Ｃに示すように、半導体層の上に形成されるゲート層は、走査信号線２８を含む。また、ゲート層は、一体に形成されたパッド部８２、容量部８４、ゲート部８５及び容量部８６を有している。パッド部８２にはコンタクトホール６４が形成されている。ゲート層の容量部８４は、半導体層のチャネル部７１と平面視で重複しないように設けられている。
　図５Ｄに示すように、半導体層のチャネル部７１と、ゲート層の走査信号線２８とは平面視で重複しており、これらは点灯ＴＦＴ１０（図２参照）を構成している。また、半導体層のチャネル部７５と、ゲート層のゲート部８５とは平面視で重複しており、これらは駆動ＴＦＴ１２（図２参照）を構成している。また、半導体層の容量部７４と、ゲート層の容量部８４，８６とは平面視で重複しており、これらはキャパシタ１４（図２参照）を構成している。
　図５Ｅに示すように、ゲート層の上に形成される信号線・電源線層は、駆動電源線３２及び当該駆動電源線３２に設けられたパッド部３３を含む。駆動電源線３２は、パッド部３３のコンタクトホール６８を通じて半導体層のパッド部７６及び容量部７４（図５Ｂ参照）に接続されている。
　信号線・電源線層は、映像信号線３０及び当該映像信号線３０に設けられたパッド部３１を含む。映像信号線３０は、パッド部３１のコンタクトホール６６を通じて半導体層のパッド部７２（図５Ｂ参照）に接続されている。
　また、信号線・電源線層は接続部９３を有している。接続部９３は、平面視でコンタクトホール６４，６７の全体を含むように形成されている。接続部９３は、コンタクトホール６７を通じて半導体層のパッド部７３（図５Ｂ参照）と接続されるとともに、コンタクトホール６４を通じてゲート層の容量部８４，８６及びゲート部８５と一体に設けられたパッド部８２（図５Ｃ参照）と接続される。この結果、半導体層のパッド部７３とゲート層の容量部８４とが接続部９３を介して電気的に接続される。
　すなわち、点灯ＴＦＴ１０と駆動ＴＦＴ１２とが（図５Ａ参照）、コンタクトホール６４，６７の内側に形成された接続部９３を介して互いに接続される。より具体的には、点灯ＴＦＴ１０のチャネル部７１（図５Ｂ参照）の一方（すなわち、ソース電極及びドレイン電極の一方）は映像信号線２８に接続され、他方は駆動ＴＦＴ１２のゲート部８５及びキャパシタ１４の容量部８４，８６に接続される。
　また、信号線・電源線層は配線部９４を含む。配線部９４の両端部にはパッド部９５，９６がそれぞれ設けられている。配線部９４に設けられたパッド部９５は、コンタクトホール６９を通じて半導体層のパッド部７７（図５Ｂ参照）に接続される。
　図５Ｆに示すように、信号線・電源線層の上には第一電極２２０が設けられている。具体的には、信号線・電源線層のパッド部９５の上に接続電極９８が形成され、当該パッド部９５と当該接続電極９８とがコンタクトホール４０を通じて接続され、当該接続電極９８に第一電極２２０が接続されている。第一電極２２０を露出させる開口部２３０は、平面視で第一電極２２０の内側に形成されている。
　図６は、図３Ａに示すＶＩ－ＶＩ線で切断した表示装置１００の断面を概略的に示す模式図である。図６に示すように、第一電極２２０Ｒと、引き回し配線３００の第二の線部３２０とは、回路層１２０上で同一の層に形成されている。すなわち、引き回し配線３００の延設部３３０に加えて、線部３１０，３２０（図３Ａ－図３Ｅ参照）も第一電極２００と同一の層に形成されている。
　第一電極２２０Ｒの上には、リブ１４０が形成されていない中央部分から、当該リブ１４０の一部まで有機ＥＬ層４００が形成されている。さらにリブ１４０は、第一電極２２０Ｒの外周部分から引き回し配線３００の第二の線部３２０の上まで形成されている。
　引き回し配線３００の第二の線部３２０の上には有機ＥＬ層４００は形成されていない。第二電極５００は、第一電極２２０Ｒ、有機ＥＬ層４００、及び第二の線部３２０の上に形成されている。ただし、第二電極５００は、引き回し配線３００の第二の線部３２０とは物理的に接触していない。第二電極５００の上には、下層無機膜６１０、有機膜６２０、及び上層無機膜６３０を含む封止膜６００が形成されている。
　本実施形態においては、表示装置が有機ＥＬ表示装置である例を示したが、本発明に係る表示装置は、これに限られず、例えば、液晶表示装置等の自発光型表示装置や、電気泳動素子等を有する電子ペーパー型表示装置等、あらゆるフラットパネル型の表示装置であってもよい。また、本発明は、中小型から大型まで、特に限定することなく任意のサイズの表示装置に適用が可能であることは言うまでもない。
　また、本実施形態において述べた態様によりもたらされる他の作用効果について本明細書記載から明らかなもの、又は当業者において適宜想到し得るものについては、当然に本発明によりもたらされるものと解される。

 

Claims (5)

  1. 　各々が複数の第一電極を含む複数の画素と、
    　前記複数の第一電極の上に形成され前記複数の画素に共通の第二電極と、
    　前記第一電極と同一の層に形成された引き回し配線と、
    　を含む表示装置であって、
    　前記引き回し配線は、隣接する前記画素間において第一の方向に延びる線部と、前記線部から前記隣接する画素の一方に含まれる少なくとも一つの前記第一電極に向かう第二の方向に延びて、その第一の方向には前記一方の画素の他の前記第一電極が配置される延設部と、を含み、
    　前記第二電極は、その一部が前記延設部と物理的に接触することで前記引き回し配線と電気的に接続されている、
    　表示装置。
  2. 　前記延設部の前記第二の方向の長さは、前記線部の幅より大きい、
    　請求項１に記載の表示装置。
  3. 　前記延設部の前記第一の方向の長さは、前記線部の幅より大きい、
    　請求項１に記載の表示装置。
  4. 　前記第二電極の上に形成された封止膜をさらに含み、
    　前記複数の第一電極及び前記引き回し配線は有機層の上に形成され、
    　前記引き回し配線の前記延設部と、前記延設部に隣接する前記第一電極と、の間において前記有機層には溝部が形成され、
    　前記溝部において、前記第二電極のうち、前記延設部と物理的に接触している前記一部と、前記延設部に隣接する前記第一電極の上に形成された他の一部と、は物理的に切断されており、
    　前記第二電極の前記一部、及び前記引き回し配線の前記延設部の各々の、前記延設部に隣接する前記第一電極に向いた端面は、前記封止膜と物理的に接触している、
    　請求項１に記載の表示装置。
  5. 　前記有機層の前記溝部の、前記延設部に隣接する前記第一電極に向いた表面もさらに前記封止膜と物理的に接触している、
    　請求項４に記載の表示装置。

     
PCT/JP2019/043038 2019-01-25 2019-11-01 表示装置 WO2020152933A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US17/378,836 US20210343826A1 (en) 2019-01-25 2021-07-19 Display device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019-010973 2019-01-25
JP2019010973A JP7220084B2 (ja) 2019-01-25 2019-01-25 表示装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US17/378,836 Continuation US20210343826A1 (en) 2019-01-25 2021-07-19 Display device

Publications (1)

Publication Number Publication Date
WO2020152933A1 true WO2020152933A1 (ja) 2020-07-30

Family

ID=71735440

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2019/043038 WO2020152933A1 (ja) 2019-01-25 2019-11-01 表示装置

Country Status (3)

Country Link
US (1) US20210343826A1 (ja)
JP (1) JP7220084B2 (ja)
WO (1) WO2020152933A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006058814A (ja) * 2004-08-24 2006-03-02 Sony Corp 表示装置
JP2009122652A (ja) * 2007-10-23 2009-06-04 Sony Corp 表示装置及び電子機器
JP2010062003A (ja) * 2008-09-04 2010-03-18 Hitachi Displays Ltd 表示装置
JP2010085866A (ja) * 2008-10-01 2010-04-15 Sony Corp アクティブマトリックス型表示装置
JP2012230928A (ja) * 2006-06-19 2012-11-22 Sony Corp 発光表示装置およびその製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5006108B2 (ja) * 2007-06-01 2012-08-22 株式会社ジャパンディスプレイイースト 表示装置
TWI559064B (zh) * 2012-10-19 2016-11-21 Japan Display Inc Display device
KR102166004B1 (ko) * 2013-12-17 2020-10-15 엘지디스플레이 주식회사 유기 발광 표시장치 및 그 제조방법
JP2017174946A (ja) * 2016-03-23 2017-09-28 株式会社ジャパンディスプレイ 半導体装置の製造方法
JP2018170325A (ja) * 2017-03-29 2018-11-01 株式会社ジャパンディスプレイ 表示装置
JP6960807B2 (ja) * 2017-08-31 2021-11-05 株式会社ジャパンディスプレイ 表示装置及びその製造方法
KR20210073850A (ko) * 2019-12-11 2021-06-21 엘지디스플레이 주식회사 표시장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006058814A (ja) * 2004-08-24 2006-03-02 Sony Corp 表示装置
JP2012230928A (ja) * 2006-06-19 2012-11-22 Sony Corp 発光表示装置およびその製造方法
JP2009122652A (ja) * 2007-10-23 2009-06-04 Sony Corp 表示装置及び電子機器
JP2010062003A (ja) * 2008-09-04 2010-03-18 Hitachi Displays Ltd 表示装置
JP2010085866A (ja) * 2008-10-01 2010-04-15 Sony Corp アクティブマトリックス型表示装置

Also Published As

Publication number Publication date
JP7220084B2 (ja) 2023-02-09
JP2020118881A (ja) 2020-08-06
US20210343826A1 (en) 2021-11-04

Similar Documents

Publication Publication Date Title
US11991913B2 (en) Semiconductor device including detection electrodes applicable for a touch sensor
JP6371094B2 (ja) 有機ｅｌ表示装置
JP6211873B2 (ja) 有機ｅｌ表示装置及び有機ｅｌ表示装置の製造方法
JP6727844B2 (ja) 表示装置
JP7053163B2 (ja) 有機発光表示装置
JP6715708B2 (ja) 表示装置
WO2014136149A1 (ja) Ｅｌ表示装置
US10134828B2 (en) Display device and method of manufacturing a display device
JP7048292B2 (ja) 有機ｅｌ表示装置
JP2020109452A (ja) 表示装置及び表示装置の製造方法
WO2021029184A1 (ja) 有機ｅｌ表示装置
JP2019016504A (ja) 表示装置、及び表示装置の製造方法
WO2019058485A1 (ja) 表示デバイス
JP4639662B2 (ja) 電気光学装置および電子機器
WO2019187074A1 (ja) 表示デバイス
US10559775B2 (en) Organic EL display device
KR102410104B1 (ko) 유기발광 다이오드 표시장치
WO2020152933A1 (ja) 表示装置
JP6056073B2 (ja) 表示装置
WO2019155701A1 (ja) 表示装置
JP2018106803A (ja) 有機ｅｌ表示装置および有機ｅｌ表示装置の製造方法
JP2020027883A (ja) 有機ｅｌ表示装置および有機ｅｌ表示装置の製造方法
US20220199955A1 (en) Display device and manufactring method thereof
JP2009059531A (ja) 有機ｅｌ表示装置
WO2019187161A1 (ja) 表示デバイス

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19911078

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 19911078

Country of ref document: EP

Kind code of ref document: A1