JP2006058799A - 表示装置駆動用集積回路 - Google Patents
表示装置駆動用集積回路 Download PDFInfo
- Publication number
- JP2006058799A JP2006058799A JP2004243102A JP2004243102A JP2006058799A JP 2006058799 A JP2006058799 A JP 2006058799A JP 2004243102 A JP2004243102 A JP 2004243102A JP 2004243102 A JP2004243102 A JP 2004243102A JP 2006058799 A JP2006058799 A JP 2006058799A
- Authority
- JP
- Japan
- Prior art keywords
- delay time
- signal
- display device
- integrated circuit
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Control Of Gas Discharge Display Tubes (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
【解決手段】 遅延時間調整回路10において、入力信号を遅延させる複数の遅延素子11−1、11−2、…、11−mのうち少なくとも1以上をトリミングすることにより、その入力信号に応じて出力されるフラットパネルディスプレイを駆動する出力信号の伝播遅延時間を調整する。
【選択図】 図1
Description
図5は、PDPを駆動するためのPDP駆動装置の概略の構成例を示す図である。
PDP700の駆動装置は複数のスキャンドライバIC(Integrated Circuit)800−1、800−2、800−3、…、800−kと、データ(アドレス)ドライバIC900−1、900−2、900−3、…、900−lなど(ここでk,lは任意の数である)から構成される。
なお、ここでは、スキャンドライバICの例を示している。
スキャンドライバIC800は、図5で示した走査・維持電極911を制御するシリアル信号を端子DATAより入力し、端子CLKに入力されるクロック信号に同期させてパラレル信号に変換するシフトレジスタ810−1、810−2、810−3、…、810−nと、シフトレジスタ810−1、810−2、810−3、…、810−nからビットごとに転送された信号を、出力段回路830−1、830−2、830−3、…、830−nに送出するデータセレクタ820−1、820−2、820−3、…、820−nを有する。nは任意の数であり、例えば、64ビットのスキャンドライバIC800の場合は、n=64となり、64本の走査・維持電極911を駆動する。
図7は、従来の表示装置駆動用集積回路の動作を説明するタイミング図である。
出力段回路830は、レベルシフタ回路831と、インバータ832、833と、バッファ回路834と、走査・維持電極911を直接駆動する2つのIGBT(Insulated Gate Bipolar Transistor)835、836を有している。なお、インバータ832、833及びバッファ回路834は適当な遅延時間を有しており、スイッチング時の貫通電流防止を図っている。貫通電流を防止する技術は、更に例えば特許文献2に開示されている。
IGBT836のコレクタ端子は、高電圧電源端子VDHと接続されており、エミッタは出力端子Do及びIGBT835のコレクタと接続されている。また、IGBT835のエミッタは接地されている。
このような出力段回路830の動作をタイミング図を用いて説明する。
この図では、入力端子INに入力される入力信号、IGBT835、836のゲート信号及び、出力端子Doの出力信号の電圧波形を示している。
この図では、端子SHに入力される全出力Hレベル固定信号(SH信号)、端子SLに入力される全出力Lレベル固定信号(SL信号)、出力段回路830−1、830−2、830−3、…、830−nの出力端子Do1〜Donの出力波形(Do1〜Don出力波形)を示している。
図1は、第1の実施の形態の表示装置駆動用集積回路の回路図である。
なお、以下では表示装置駆動用集積回路を、図5で示したような走査・維持電極911を駆動するスキャンドライバICとして説明する。
図2で示す遅延時間調整回路10aは、図1で示したような遅延素子11−1〜11−mとして複数のインバータ11a−1、11a−2、…、11a−mを有しており、クロック信号入力端子CLKとシフトレジスタ20−1間に直列に接続している。これらのうち少なくとも1つ以上をトリミングすることにより伝播遅延時間を調整する。そのために、ツェナーダイオード12−1、12−2、…、12−mを、各インバータ11a−1、〜11a−mに並列に接続させており、いくつかをショートさせることでインバータ11a−1〜11a−mのトリミングを行い、伝播遅延時間を調整する。各インバータ11a−1〜11a−mの伝播遅延時間は、インバータ11a−1〜11a−mを構成するCMOS(Complementary Metal-Oxide Semiconductor)のゲート幅とゲート長比(以下W/Lと称す)で決まり、数ns〜数十ns程度である。
なお、ここでは、端子SHまたは端子SLから全出力Hレベル固定信号または全出力Lレベル固定信号が入力されていない場合について説明する。
次に第2の実施の形態の表示装置駆動用集積回路を説明する。
なお、以下でも表示装置駆動用集積回路を、図5で示したような走査・維持電極911を駆動するスキャンドライバICとして説明する。また、第1の実施の形態のスキャンドライバIC1と同じ構成要素については同一符号とし、説明を省略する。
遅延時間調整回路10c、10dによって遅延させられた全出力Hレベル固定信号または全出力Lレベル固定信号は、データセレクタ30−1〜30−nを介して出力段回路40−1〜40−nに入力され、出力端子Do1〜Donからは全てHレベルまたはLレベルの出力信号が出力される。このときの出力信号にも伝播遅延時間が生じ、この伝播遅延時間はチップ間でばらつく。そのため、前述したように、例えば、出荷特性試験時に、それぞれのスキャンドライバIC2が具備する遅延時間調整回路10c、10dにより全体のばらつきが少なくなるように調整する。具体的には、試験時に、スイッチング特性の遅延時間を測定し、図2、3で示した各ツェナーダイオードの両端に設けたテストパッドを一時的にショートしながら最適値(ばらつきが最小になる値)を見出して所望のツェナーダイオードに電流を流し遅延素子のトリミングを行う。
なお、上記では、図2、3のようにツェナーダイオードを用いたトリミングを説明したが、ツェナーダイオードの代わりにポリシリコン抵抗を用いてもよい。
10 遅延時間調整回路
11−1、11−2、…、11−m 遅延素子
20−1、20−2、20−3、…、20−n シフトレジスタ
30−1、30−2、30−3、…、30−n データセレクタ
40−1、40−2、40−3、…、40−n 出力段回路
Claims (8)
- フラットパネルディスプレイを駆動する表示装置駆動用集積回路において、
入力信号に応じて出力される前記フラットパネルディスプレイを駆動する出力信号の伝播遅延時間を調整する遅延時間調整回路、を具備することを特徴とする表示装置駆動用集積回路。 - 前記遅延時間調整回路は、前記入力信号を遅延させる複数の遅延素子を有し、少なくとも1以上の前記遅延素子をトリミングすることにより、前記出力信号の前記伝播遅延時間を調整するものであることを特徴とする請求項1記載の表示装置駆動用集積回路。
- 前記入力信号はクロック信号であり、前記遅延時間調整回路は、前記クロック信号を遅延させることを特徴とする請求項1または2記載の表示装置駆動用集積回路。
- 前記入力信号は、前記出力信号をHレベルに固定するHレベル固定信号または前記出力信号をLレベルに固定するLレベル固定信号であり、前記遅延時間調整回路は、前記Hレベル固定信号または前記Lレベル固定信号を遅延させることを特徴とする請求項1または2記載の表示装置駆動用集積回路。
- 前記遅延素子はインバータ素子であり、前記インバータ素子は複数直列に接続されており、少なくとも1以上の前記インバータ素子をトリミングすることにより前記伝播遅延時間を調整することを特徴とする請求項2記載の表示装置駆動用集積回路。
- 前記遅延素子は抵抗素子及び容量素子であり、複数の前記抵抗素子は直列に接続されており、少なくとも1以上の前記抵抗素子をトリミングすることにより時定数を変化させ、前記伝播遅延時間を調整することを特徴とする請求項2記載の表示装置駆動用集積回路。
- 前記遅延時間調整回路は、複数の前記遅延素子に対してそれぞれ並列に接続された複数のツェナーダイオードを用いてトリミングを行うことを特徴とする請求項2記載の表示装置駆動用集積回路。
- 前記遅延時間調整回路は、複数の前記遅延素子に対してそれぞれ並列に接続された複数のポリシリコン抵抗を用いてトリミングを行うことを特徴とする請求項2記載の表示装置駆動用集積回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004243102A JP2006058799A (ja) | 2004-08-24 | 2004-08-24 | 表示装置駆動用集積回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004243102A JP2006058799A (ja) | 2004-08-24 | 2004-08-24 | 表示装置駆動用集積回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006058799A true JP2006058799A (ja) | 2006-03-02 |
Family
ID=36106286
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004243102A Pending JP2006058799A (ja) | 2004-08-24 | 2004-08-24 | 表示装置駆動用集積回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006058799A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100857677B1 (ko) | 2007-04-23 | 2008-09-08 | 삼성에스디아이 주식회사 | Pdp 구동 회로, pdp 구동 방법 및 플라즈마디스플레이 장치 |
JP2009075507A (ja) * | 2007-09-25 | 2009-04-09 | Seiko Epson Corp | 電気光学装置の検査方法及び電気光学装置の製造方法 |
JP2013028168A (ja) * | 2007-02-19 | 2013-02-07 | Oki Data Corp | ドライバicチップ、駆動装置、プリントヘッド、画像形成装置、及び表示装置 |
JP2016224089A (ja) * | 2015-05-27 | 2016-12-28 | キヤノン株式会社 | 回路基板、および表示装置 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63309992A (ja) * | 1987-06-10 | 1988-12-19 | セイコーエプソン株式会社 | 駆動回路 |
JPH04181809A (ja) * | 1990-07-23 | 1992-06-29 | Fuji Electric Co Ltd | 集積回路装置の負荷駆動回路 |
JP2001282181A (ja) * | 2000-03-29 | 2001-10-12 | Fujitsu Hitachi Plasma Display Ltd | プラズマディスプレイ装置及びその製造方法 |
JP2003008424A (ja) * | 2001-06-25 | 2003-01-10 | Matsushita Electric Ind Co Ltd | 半導体装置のノイズ低減回路 |
JP2003015598A (ja) * | 2001-07-02 | 2003-01-17 | Iwaki Electronics Corp | 表示パネルの駆動用モジュール |
JP2006047953A (ja) * | 2004-06-28 | 2006-02-16 | Fujitsu Hitachi Plasma Display Ltd | 半導体集積回路、駆動回路及びプラズマディスプレイ装置 |
-
2004
- 2004-08-24 JP JP2004243102A patent/JP2006058799A/ja active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63309992A (ja) * | 1987-06-10 | 1988-12-19 | セイコーエプソン株式会社 | 駆動回路 |
JPH04181809A (ja) * | 1990-07-23 | 1992-06-29 | Fuji Electric Co Ltd | 集積回路装置の負荷駆動回路 |
JP2001282181A (ja) * | 2000-03-29 | 2001-10-12 | Fujitsu Hitachi Plasma Display Ltd | プラズマディスプレイ装置及びその製造方法 |
JP2003008424A (ja) * | 2001-06-25 | 2003-01-10 | Matsushita Electric Ind Co Ltd | 半導体装置のノイズ低減回路 |
JP2003015598A (ja) * | 2001-07-02 | 2003-01-17 | Iwaki Electronics Corp | 表示パネルの駆動用モジュール |
JP2006047953A (ja) * | 2004-06-28 | 2006-02-16 | Fujitsu Hitachi Plasma Display Ltd | 半導体集積回路、駆動回路及びプラズマディスプレイ装置 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013028168A (ja) * | 2007-02-19 | 2013-02-07 | Oki Data Corp | ドライバicチップ、駆動装置、プリントヘッド、画像形成装置、及び表示装置 |
KR100857677B1 (ko) | 2007-04-23 | 2008-09-08 | 삼성에스디아이 주식회사 | Pdp 구동 회로, pdp 구동 방법 및 플라즈마디스플레이 장치 |
US8410997B2 (en) | 2007-04-23 | 2013-04-02 | Samsung Sdi Co., Ltd | Driving circuit, driving method and plasma display panel having scan line groups receiving reset signals at different times |
JP2009075507A (ja) * | 2007-09-25 | 2009-04-09 | Seiko Epson Corp | 電気光学装置の検査方法及び電気光学装置の製造方法 |
JP2016224089A (ja) * | 2015-05-27 | 2016-12-28 | キヤノン株式会社 | 回路基板、および表示装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100872923B1 (ko) | 표시장치 구동회로 | |
US7078865B2 (en) | Capacitive-load driving circuit capable of properly handling temperature rise and plasma display apparatus using the same | |
CN107545862B (zh) | 显示装置 | |
JP6656898B2 (ja) | レベルシフト回路及び表示ドライバ | |
KR101848503B1 (ko) | 쉬프트 레지스터와 이를 이용한 표시장치 | |
JP2005122107A (ja) | 負荷駆動回路及びそれを用いたディスプレイ装置 | |
JP5167373B2 (ja) | 表示駆動装置、表示モジュールパッケージ、表示パネルモジュール及びテレビセット | |
JP2006058799A (ja) | 表示装置駆動用集積回路 | |
KR20050014672A (ko) | 표시장치 구동 회로 | |
US20050258770A1 (en) | Capacitive load driving circuit for driving capacitive loads such as pixels in plasma display panel, and plasma display apparatus | |
JP2006350222A (ja) | 駆動回路および表示装置 | |
JP4569210B2 (ja) | 表示装置駆動回路 | |
US7876291B2 (en) | Drive device | |
JP5128805B2 (ja) | 表示駆動装置 | |
EP1708159A2 (en) | Scan drive circuit for plasma display panel driving circuit for plasma display panel and plasma display apparatus using same | |
US7859528B2 (en) | Power module for energy recovery and discharge sustain of plasma display panel | |
JP2008211721A (ja) | 表示装置駆動回路 | |
US20100156861A1 (en) | Display driver and display apparatus | |
WO2010058469A1 (ja) | フラットパネルディスプレイの駆動回路 | |
US8368682B2 (en) | Address driving circuit and plasma display device having the same | |
KR20220095652A (ko) | 게이트 구동회로 및 이를 포함하는 표시 장치 | |
US8514214B2 (en) | Drive device and display device | |
JP4719813B2 (ja) | プラズマディスプレイ装置 | |
JP2014202992A (ja) | 表示駆動回路及び表示装置 | |
JP2009258283A (ja) | 半導体集積回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Effective date: 20070315 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091013 |
|
A131 | Notification of reasons for refusal |
Effective date: 20091020 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20091112 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20091112 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20091112 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100323 |