JP2006050289A - シフトレジスタ回路および表示装置 - Google Patents
シフトレジスタ回路および表示装置 Download PDFInfo
- Publication number
- JP2006050289A JP2006050289A JP2004228948A JP2004228948A JP2006050289A JP 2006050289 A JP2006050289 A JP 2006050289A JP 2004228948 A JP2004228948 A JP 2004228948A JP 2004228948 A JP2004228948 A JP 2004228948A JP 2006050289 A JP2006050289 A JP 2006050289A
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- shift
- circuit
- clock
- control pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 claims description 17
- 239000011159 matrix material Substances 0.000 claims description 6
- 230000003252 repetitive effect Effects 0.000 abstract description 2
- 239000006185 dispersion Substances 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 28
- 239000000284 extract Substances 0.000 description 16
- 239000004973 liquid crystal related substance Substances 0.000 description 14
- 230000000295 complement effect Effects 0.000 description 11
- 230000008878 coupling Effects 0.000 description 9
- 238000010168 coupling process Methods 0.000 description 9
- 238000005859 coupling reaction Methods 0.000 description 9
- 238000006243 chemical reaction Methods 0.000 description 4
- 210000002858 crystal cell Anatomy 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 238000005401 electroluminescence Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 238000000605 extraction Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- -1 for example Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Landscapes
- Shift Register Type Memory (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Logic Circuits (AREA)
Abstract
【解決手段】第1のシフト回路11−1と第2のシフト回路11−2とを対として縦続接続し、第3のシフト回路11−3と第4のシフト回路11−4とを対として縦続接続し、これら2組のシフト回路対を交互に縦続接続するとともに、これらシフトレジスタユニット(転送段)の繰り返し配置に対して、位相が相互に1/4周期ずれたクロックパルスCK1とクロックパルスCK2とを交互に与えるようにすることで、これらクロックパルスCK1,CK2の周波数を従来の1/2に低減する。
【選択図】図1
Description
図1は、本発明の第1実施形態に係るシフトレジスタ回路の構成を示すブロック図である。本実施形態に係るシフトレジスタ回路10は、第1のシフト回路11−1と第2のシフト回路11−2とを対として縦続接続し、第3のシフト回路11−3と第4のシフト回路11−4とを対として縦続接続し、これら2組のシフト回路対を交互に縦続接続した構成となっている。換言すれば、シフト回路11−1〜11−4をシフトレジスタユニット(転送段/シフト段)として縦続接続するとともに、この4つのシフト回路11−1〜11−4の組を繰り返して配置して縦続接続した構成となっている。
図11は、本発明の第2実施形態に係るシフトレジスタ回路の構成を示すブロック図である。本実施形態に係るシフトレジスタ回路60は、第1実施形態に係るシフトレジスタ10回路と同様に、第1〜第4のシフト回路61−1〜61−4をシフトレジスタユニット(転送段/シフト段)として縦続接続するとともに、この4つのシフト回路61−1〜61−4の組を繰り返して配置して縦続接続した構成となっている。
図22は、本発明の適用例に係る表示装置の構成の一例を示すブロック図である。ここでは、表示装置として、画素の電気光学素子として液晶セルを用いてなるアクティブマトリクス型液晶表示装置を例に挙げて説明するものとする。
Claims (22)
- 第1の制御パルスがアクティブ状態のときに、第1のクロックパルスの低レベル側パルスを抜き取りかつ当該低レベル側パルスを第1の振幅から第2の振幅にレベルシフトして出力する第1のシフト回路と、
前記第1の制御パルスがアクティブ状態のときに、前記第1のクロックパルスと同一周波数でかつ当該第1のクロックパルスに対して位相が1/4周期ずれた第2のクロックパルスの低レベル側パルスを抜き取りかつ当該低レベル側パルスを第1の振幅から第2の振幅にレベルシフトして出力する第2のシフト回路と、
第2の制御パルスがアクティブ状態のときに、前記第1のクロックパルスの高レベル側パルスを抜き取りかつ当該高レベル側パルスを第1の振幅から第2の振幅にレベルシフトして出力する第3のシフト回路と、
前記第2の制御パルスがアクティブ状態のときに、前記第2のクロックパルスの高レベル側パルスを抜き取りかつ当該高レベル側パルスを第1の振幅から第2の振幅にレベルシフトして出力する第4のシフト回路とを有し、
前記第1のシフト回路と前記第2のシフト回路とを縦続接続して第1のシフト回路対とし、前記第3のシフト回路と前記第4のシフト回路とを縦続接続して第2のシフト回路対とし、前記第1のシフト回路対と前記第2のシフト回路対とを交互に縦続接続してなる
ことを特徴とするシフトレジスタ回路。 - 前記第1,第2のシフト回路は、
第1の電源電位と第2の電源電位との間に直列に接続された互いに逆導電型の第1,第2のトランジスタと、
前記第1,第2のクロックパルスが入力される第1のクロック端子と、
前記第1のクロック端子と前記第1のトランジスタのゲートとの間に接続され、前記第1の制御パルスがアクティブ状態のときにオン状態となる第1のスイッチ手段と、
前記第2の電源電位と前記第2のトランジスタのゲートとの間に接続され、前記制御パルスがアクティブ状態のときにオフ状態となる第2のスイッチ手段と、
前記第1のクロック端子と前記第2のトランジスタのゲートとの間に接続された第1の容量素子とを有する
ことを特徴とする請求項1記載のシフトレジスタ回路。 - 前記第1,第2のシフト回路は、前記第2の電源電位と前記第1のトランジスタのゲートとの間に接続され、前記第1の制御パルスがアクティブ状態のときにオフ状態となる第3のスイッチ手段をさらに有する
ことを特徴とする請求項2記載のシフトレジスタ回路。 - 前記第1,第2のシフト回路は、前記第1のクロック端子と前記第1の容量素子との間に接続され、前記第1の制御パルスが非アクティブ状態のときに前記第1のクロック端子と前記第1の容量素子との間の電気的な接続を遮断する第4のスイッチ手段をさらに有する
ことを特徴とする請求項2記載のシフトレジスタ回路。 - 前記第1,第2のシフト回路は、前記第1の制御パルスが非アクティブ状態のときに前記第4のスイッチ手段と前記第1の容量素子との接続ノードの電位を一定電位に固定する手段をさらに有する
ことを特徴とする請求項4記載のシフトレジスタ回路。 - 前記第3,第4のシフト回路は、
第1の電源電位と第2の電源電位との間に直列に接続された互いに逆導電型の第3,第4のトランジスタと、
前記第1,第2のクロックパルスが入力される第2のクロック端子と、
前記第2のクロック端子と前記第3のトランジスタのゲートとの間に接続され、前記第2の制御パルスがアクティブ状態のときにオン状態となる第5のスイッチ手段と、
前記第2の電源電位よりも前記第1,第2のクロックパルスの振幅電圧だけ低い第3の電源電位と前記第4のトランジスタのゲートとの間に接続され、前記第2の制御パルスがアクティブ状態のときにオフ状態となる第6のスイッチ手段と、
前記第2のクロック端子と前記第4のトランジスタのゲートとの間に接続された第2の容量素子とを有する
ことを特徴とする請求項1記載のシフトレジスタ回路。 - 前記第3,第4のシフト回路は、前記第1の電源電位と前記第1のトランジスタのゲートとの間に接続され、前記第2の制御パルスがアクティブ状態のときにオフ状態となる第7のスイッチ手段をさらに有する
ことを特徴とする請求項6記載のシフトレジスタ回路。 - 前記第3,第4のシフト回路は、前記第2のクロック端子と前記第2の容量素子との間に接続され、前記第2の制御パルスが非アクティブ状態のときに前記第2のクロック端子と前記第2の容量素子との間の電気的な接続を遮断する第8のスイッチ手段をさらに有する
ことを特徴とする請求項6記載のシフトレジスタ回路。 - 前記第3,第4のシフト回路は、前記第2の制御パルスが非アクティブ状態のときに前記第8のスイッチ手段と前記第2の容量素子との接続ノードの電位を一定電位に固定する手段をさらに有する
ことを特徴とする請求項8記載のシフトレジスタ回路。 - 前記第1、第2のシフト回路の各々は、自身段の入力と出力とに基づいて前記第1の制御パルスを生成する
ことを特徴とする請求項1記載のシフトレジスタ回路。 - 前記第3、第4のシフト回路の各々は、自身段の入力と出力とに基づいて前記第2の制御パルスを生成する
ことを特徴とする請求項1記載のシフトレジスタ回路。 - 電気光学素子を含む画素が行列状に2次元配置されてなる画素アレイ部と、前記画素アレイ部の各画素を行単位で選択する垂直駆動手段と、前記垂直駆動手段によって選択された行に映像信号を書き込む水平駆動手段とを具備し、前記垂直駆動手段および水平駆動手段の少なくとも一方がシフトレジスタ回路によって構成されてなる表示装置であって、
前記シフトレジスタ回路は、
第1の制御パルスがアクティブ状態のときに、第1のクロックパルスの低レベル側パルスを抜き取りかつ当該低レベル側パルスを第1の振幅から第2の振幅にレベルシフトして出力する第1のシフト回路と、
前記第1の制御パルスがアクティブ状態のときに、前記第1のクロックパルスと同一周波数でかつ当該第1のクロックパルスに対して位相が1/4周期ずれた第2のクロックパルスの低レベル側パルスを抜き取りかつ当該低レベル側パルスを第1の振幅から第2の振幅にレベルシフトして出力する第2のシフト回路と、
第2の制御パルスがアクティブ状態のときに、前記第1のクロックパルスの高レベル側パルスを抜き取りかつ当該高レベル側パルスを第1の振幅から第2の振幅にレベルシフトして出力する第3のシフト回路と、
前記第2の制御パルスがアクティブ状態のときに、前記第2のクロックパルスの高レベル側パルスを抜き取りかつ当該高レベル側パルスを第1の振幅から第2の振幅にレベルシフトして出力する第4のシフト回路とを有し、
前記第1のシフト回路と前記第2のシフト回路とを縦続接続して第1のシフト回路対とし、前記第3のシフト回路と前記第4のシフト回路とを縦続接続して第2のシフト回路対とし、前記第1のシフト回路対と前記第2のシフト回路対とを交互に縦続接続してなる
ことを特徴とする表示装置。 - 前記第1,第2のシフト回路は、
第1の電源電位と第2の電源電位との間に直列に接続された互いに逆導電型の第1,第2のトランジスタと、
前記第1,第2のクロックパルスが入力される第1のクロック端子と、
前記第1のクロック端子と前記第1のトランジスタのゲートとの間に接続され、前記第1の制御パルスがアクティブ状態のときにオン状態となる第1のスイッチ手段と、
前記第2の電源電位と前記第2のトランジスタのゲートとの間に接続され、前記制御パルスがアクティブ状態のときにオフ状態となる第2のスイッチ手段と、
前記第1のクロック端子と前記第2のトランジスタのゲートとの間に接続された第1の容量素子とを有する
ことを特徴とする請求項12記載の表示装置。 - 前記第1,第2のシフト回路は、前記第2の電源電位と前記第1のトランジスタのゲートとの間に接続され、前記第1の制御パルスがアクティブ状態のときにオフ状態となる第3のスイッチ手段をさらに有する
ことを特徴とする請求項13記載の表示装置。 - 前記第1,第2のシフト回路は、前記第1のクロック端子と前記第1の容量素子との間に接続され、前記第1の制御パルスが非アクティブ状態のときに前記第1のクロック端子と前記第1の容量素子との間の電気的な接続を遮断する第4のスイッチ手段をさらに有する
ことを特徴とする請求項13記載の表示装置。 - 前記第1,第2のシフト回路は、前記第1の制御パルスが非アクティブ状態のときに前記第4のスイッチ手段と前記第1の容量素子との接続ノードの電位を一定電位に固定する手段をさらに有する
ことを特徴とする請求項15記載の表示装置。 - 前記第3,第4のシフト回路は、
第1の電源電位と第2の電源電位との間に直列に接続された互いに逆導電型の第3,第4のトランジスタと、
前記第1,第2のクロックパルスが入力される第2のクロック端子と、
前記第2のクロック端子と前記第3のトランジスタのゲートとの間に接続され、前記第2の制御パルスがアクティブ状態のときにオン状態となる第5のスイッチ手段と、
前記第2の電源電位よりも前記第1,第2のクロックパルスの振幅電圧だけ低い第3の電源電位と前記第4のトランジスタのゲートとの間に接続され、前記第2の制御パルスがアクティブ状態のときにオフ状態となる第6のスイッチ手段と、
前記第2のクロック端子と前記第4のトランジスタのゲートとの間に接続された第2の容量素子とを有する
ことを特徴とする請求項12記載の表示装置。 - 前記第3,第4のシフト回路は、前記第1の電源電位と前記第1のトランジスタのゲートとの間に接続され、前記第2の制御パルスがアクティブ状態のときにオフ状態となる第7のスイッチ手段をさらに有する
ことを特徴とする請求項17記載の表示装置。 - 前記第3,第4のシフト回路は、前記第2のクロック端子と前記第2の容量素子との間に接続され、前記第2の制御パルスが非アクティブ状態のときに前記第2のクロック端子と前記第2の容量素子との間の電気的な接続を遮断する第8のスイッチ手段をさらに有する
ことを特徴とする請求項17記載の表示装置。 - 前記第3,第4のシフト回路は、前記第2の制御パルスが非アクティブ状態のときに前記第8のスイッチ手段と前記第2の容量素子との接続ノードの電位を一定電位に固定する手段をさらに有する
ことを特徴とする請求項19記載の表示装置。 - 前記第1、第2のシフト回路の各々は、自身段の入力と出力とに基づいて前記第1の制御パルスを生成する
ことを特徴とする請求項12記載の表示装置。 - 前記第3、第4のシフト回路の各々は、自身段の入力と出力とに基づいて前記第2の制御パルスを生成する
ことを特徴とする請求項12記載の表示装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004228948A JP4305317B2 (ja) | 2004-08-05 | 2004-08-05 | シフトレジスタ回路および表示装置 |
US11/195,837 US7239179B2 (en) | 2004-08-05 | 2005-08-03 | Level conversion circuit, power supply voltage generation circuit, shift circuit, shift register circuit, and display apparatus |
CN 200510106735 CN1744440B (zh) | 2004-08-05 | 2005-08-05 | 电平转换、电源电压发生、移位、移位寄存器电路和显示设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004228948A JP4305317B2 (ja) | 2004-08-05 | 2004-08-05 | シフトレジスタ回路および表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006050289A true JP2006050289A (ja) | 2006-02-16 |
JP4305317B2 JP4305317B2 (ja) | 2009-07-29 |
Family
ID=36028320
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004228948A Active JP4305317B2 (ja) | 2004-08-05 | 2004-08-05 | シフトレジスタ回路および表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4305317B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017534919A (ja) * | 2014-11-03 | 2017-11-24 | 深▲セン▼市華星光電技術有限公司 | 低温ポリシリコン薄膜トランジスタgoa回路 |
-
2004
- 2004-08-05 JP JP2004228948A patent/JP4305317B2/ja active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017534919A (ja) * | 2014-11-03 | 2017-11-24 | 深▲セン▼市華星光電技術有限公司 | 低温ポリシリコン薄膜トランジスタgoa回路 |
Also Published As
Publication number | Publication date |
---|---|
JP4305317B2 (ja) | 2009-07-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109147635B (zh) | 一种移位寄存器、其驱动方法及显示装置 | |
US10210791B2 (en) | Shift register unit, driving method, gate driver on array and display device | |
US9779646B2 (en) | Shift register, method and system for operating shift register | |
JP4737627B2 (ja) | スタティッククロックパルス発生器およびディスプレイ | |
US10453369B2 (en) | Shift register unit, driving method thereof, gate driver on array and display apparatus | |
JP4453476B2 (ja) | シフト回路、シフトレジスタ回路および表示装置 | |
US7406146B2 (en) | Shift register circuit | |
KR100753365B1 (ko) | 쉬프트 레지스터 및 이를 갖는 액정표시장치 | |
US11094239B2 (en) | Shift register and driving method thereof, gate driving circuit and display device | |
WO2019062265A1 (zh) | 移位寄存器单元、栅极驱动电路及驱动方法、显示装置 | |
CN105702297B (zh) | 移位寄存器及驱动方法、驱动电路、阵列基板及显示装置 | |
US7239179B2 (en) | Level conversion circuit, power supply voltage generation circuit, shift circuit, shift register circuit, and display apparatus | |
US11069274B2 (en) | Shift register unit, gate driving circuit, driving method and display apparatus | |
WO2019010952A1 (en) | SHIFT REGISTER CIRCUIT, GRID EXCITATION CIRCUIT, LIQUID CRYSTAL DISPLAY, AND TOUCH PANEL | |
JP2009152754A (ja) | レベルシフト回路及びそれを用いたドライバと表示装置 | |
US7760845B2 (en) | Shift register for a liquid crystal display | |
JP2009188734A (ja) | レベルシフト回路及びそれを用いたドライバと表示装置 | |
KR100514029B1 (ko) | 레벨 시프팅 회로 및 액티브 매트릭스 드라이버 | |
JP5416008B2 (ja) | レベルシフト回路及びデータドライバ及び表示装置 | |
CN111105759B (zh) | 移位寄存器单元及其驱动方法、栅极驱动电路和显示装置 | |
CN110782940A (zh) | 移位寄存单元、栅极驱动电路、阵列基板及显示装置 | |
JP4608982B2 (ja) | パルス信号生成方法、シフト回路、および表示装置 | |
WO2019223550A1 (zh) | 移位寄存器、栅极驱动电路和显示装置 | |
JP4305317B2 (ja) | シフトレジスタ回路および表示装置 | |
CN112037727B (zh) | 一种移位寄存单元及栅极驱动电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070412 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080117 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080408 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080516 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080902 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081022 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090407 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090420 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4305317 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120515 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130515 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130515 Year of fee payment: 4 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130515 Year of fee payment: 4 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |