JP2006032962A - 緩和ＳｉＧｅ層の形成方法 - Google Patents

Abstract

【課題】 緩和ＳｉＧｅ合金層において、積層欠陥およびマイクロツイン等の平面欠陥の形成を抑えるための方法を提供すること。
【解決手段】 平面欠陥密度を低下させた、実質的に緩和したＳｉＧｅ合金層を製造する方法を開示する。本発明の方法は、Ｓｉ含有基板の表面上に歪みＧｅ含有層を形成するステップと、Ｇｅ含有層／Ｓｉ含有基板の界面にまたは界面の下にイオンを注入するステップと、加熱を行って、平面欠陥密度が低下した、実質的に緩和したＳｉＧｅ合金層を形成するステップと、を含む。また、平面欠陥密度が低下したＳｉＧｅ層を有する実質的に緩和したＳｉＧｅ−オン−インシュレータおよびこれを含むヘテロ構造も提供する。
【選択図】 図２

Description

本出願は、２００３年９月３日に出願された、「Method of Measuring Crystal Defects in Thin Si/SiGeBilayers」と題する、同時係属中かつ共に譲渡された米国特許出願連続番号第１０／６５４，２３１号（対応日本特許出願番号２００４−２５６０６７号）、および、２００３年１月２３日に出願された、「Method of Creating High-Quality Relaxed SiGe-On-Insulatorfor Strained Si CMOS Applications」と題する、同時係属中かつ共に譲渡された米国特許出願連続番号第１０／０５５，１３８号（対応日本特許出願番号２００３−５６２９９３号）に関連する。

本発明は、半導体基板材料に関し、更に具体的には、実質的に緩和された（substantially relaxed）高品質ＳｉＧｅ合金層を含む半導体基板材料に関する。本発明の半導体基板材料のＳｉＧｅ合金層は、その上面上に位置し、従来技術のＳｉＧｅ含有基板材料に比べて、平面欠陥密度が低い。また、本発明は、基盤材料の上部ＳｉＧｅ合金層における平面欠陥密度を低くした、本発明の基板材料を製造する方法も提供する。

半導体業界において、歪みＳｉ層（strained Si layer）の成長のためのテンプレートとして緩和ＳｉＧｅ層（relaxed SiGe layer）を用いることは、高性能相補型金属酸化膜半導体（ＣＭＯＳ）回路において使用可能な引っ張り歪みＳｉ（tensile-strained Si）を生成するために用いられる主な手法である。歪みＳｉ層では、非歪み材料に比べて、キャリア移送が改善される。

主流のＣＭＯＳ用途においてかかる材料を用いる実行可能性は、最終的には、コストおよび回路歩留まり等の製造上の問題に左右される。緩和ＳｉＧｅ層を生成するためのほとんどの技法は、最初は擬似格子整合（pseudomorphic）歪みＳｉ膜を可塑的に変形させることを伴うので、あらゆる緩和ＳｉＧｅおよび歪みＳｉ材料において、残留転位欠陥が存在する傾向がある。このため、ＣＭＯＳ処理におけるあらゆる材料変化に固有の歩留まりの課題に加え、更に、欠陥に関する歩留まりの問題という課題も存在する。

この課題を最小限に抑えるため、緩和ＳｉＧｅおよび歪みＳｉ層において転位欠陥密度を低下させようとする多くの手法が生み出されている。転位欠陥は、一般に、従来技術において貫通欠陥として報告されている。これは、材料層を通過すなわち貫通する単一の欠陥線である。貫通欠陥の密度は、概ね１０⁵〜１０⁸個の貫通／ｃｍ²の範囲であると報告されている。平面欠陥（積層欠陥（stacking faults）またはマイクロツイン（microtwins））は、もっと密度が低く、信頼性の高い欠陥エッチング技法が存在しないため、基本的に、文献において考察も報告も行われていない。

典型的な平面欠陥の密度は１０⁶個の欠陥／ｃｍ²未満であるので、より低い倍率の平面透過型電子顕微鏡（ＴＥＭ）がこれらの欠陥を検出可能であるとは考えられない。極めて大きい調製領域を形成し、１つの平面欠陥を２０ほどのフレームの後に検出したとしても、異常として無視される傾向がある。

歪みＳｉおよびＳｉＧｅ層を研究するために開発された最近の欠陥エッチング（２００３年９月３日に出願された米国特許出願連続番号第１０／６５４，２３１号を参照のこと。）によって、平面欠陥は以前に考えられていたよりも至る所に存在することが示されている。平面欠陥は、分離した貫通転位よりも、デバイス動作にとってはるかに深刻な脅威である可能性が高い。なぜなら、貫通転位に比べて、平面欠陥は、全平面にわたる壊れまたは歪んだ原子結合を示し、従って、このタイプの欠陥は、より大きな結晶断面領域に影響を及ぼすからである。

平面欠陥の大きな危険を考慮して、歪みＳｉ／緩和ＳｉＧｅ技術において、積層欠陥およびその他の平面欠陥を低減させるための方法を開発することが求められている。

本発明は、緩和ＳｉＧｅ合金層において、積層欠陥およびマイクロツイン等の平面欠陥の形成を抑えるための方法を提供する。具体的には、本発明の方法は、歪みＧｅ含有層およびＳｉ含有基板を含む構造内へのイオン注入を用いて、以降の緩和アニーリングの間にＧｅ含有層内に形成される平面欠陥の形成を抑制する。イオン注入は、Ｇｅ含有層とＳｉ含有基板との間に形成される界面においてまたはこの界面の下に損傷領域を生成する。この領域は、平面欠陥を抑制することができる充分な閾値エネルギを有する。

Ｇｅ含有層は、純粋Ｇｅ層およびＳｉＧｅ合金層を含み、Ｓｉ含有基板は、バルクＳｉ含有基板およびシリコン−オン−インシュレータ（ＳＯＩ）基板を含む。本発明の方法は、制御された（非注入の）ＳｉＧｅ層に比べ、平面欠陥密度の大きな（数桁の単位の）低下を提供する。

広義には、本発明の方法は、
Ｓｉ含有基板の表面上に歪みを有するＧｅ含有層を形成するステップと、
イオンを注入して、前記Ｇｅ含有層と前記Ｓｉ含有基板との間の界面にまたは該界面の下に損傷領域を生成するステップと、
前記損傷領域を含む前記Ｇｅ含有層および前記Ｓｉ含有基板を、少なくとも実質的に緩和したＳｉＧｅ合金層を形成する温度で加熱するステップと、
を有し、前記損傷領域が前記加熱ステップの間に平面欠陥の形成を抑制する。

上述のように、本発明において用いるイオンは、構造内に損傷領域を生成し、加熱ステップの間に平面欠陥形成を抑制するための充分な閾値エネルギを有する。本発明において使用可能なかかるイオンの典型的な例は、Ｈ、Ｈｅ、Ｎｅ、Ｃ、Ｏ、Ｆ、Ｂ、Ｐ、Ｓｉ、またはその混合物および同位体を含むが、これらには限定されない。１つの実施形態では、酸素イオンおよびそれらの同位体が好適である。代替的な実施形態では、Ｈ含有イオン（Ｈ、Ｈ₂、ＣＨ₂等）およびそれらの同位体が好適である。更に別の実施形態では、Ｆイオンおよびそれらの同位体が好適である。

また、本発明は、５０００個以下の平面欠陥／ｃｍ²である平面欠陥密度を有する高品質の実質的に緩和したＳｉＧｅ合金層を含む半導体基板材料を提供する。

本発明は、Ｓｉ含有基板上の実質的に緩和したＳｉＧｅ合金層、ならびに、結果として得られる基板材料およびこれを含有するヘテロ構造を製造する方法を提供する。これより、本発明に添付する図面を参照することにより、本発明について更に詳細に説明する。図面において、同様のもしくは対応する要素またはその双方は、同様の参照番号によって示す。

最初に図１〜５を参照すると、これらは、平面欠陥密度を抑えた、実質的に緩和されたＳｉＧｅ合金層を形成する際に用いる基本処理ステップを例示する。具体的には、図１は、Ｓｉ含有基板１０の表面上に歪みＧｅ含有層１４を形成した後に形成される初期構造を示す。図１において、Ｇｅ含有層１４とＳｉ含有基板１０との間に存在する界面は、参照番号１２と標示されている。本明細書中で用いる場合、「Ｓｉ含有基板」という言葉は、シリコンを含むいずれかの半導体基板を示す。本発明において使用可能な適切なＳｉ含有基板の例は、Ｓｉ、ＳｉＧｅ、ＳｉＣ、ＳｉＧｅＣ、Ｓｉ／Ｓｉ、Ｓｉ／ＳｉＣ、Ｓｉ／ＳｉＧｅＣ、および、内部にいずれかの数の埋め込み絶縁性（連続的、非連続的、もしくは連続的および非連続的の混合）領域を含み得る予め形成されたシリコン−オン−インシュレータ（ＳＯＩ）を含むが、これらには限定されない。

本発明のこの時点で形成される歪みＧｅ含有層１４は、ＳｉＧｅ合金層または純粋なＧｅ層とすることができる。「ＳｉＧｅ合金層」という言葉は、９９．９９原子パーセントまでのＧｅを含むＳｉＧｅ合金を含み、純粋なＧｅは、１００原子パーセントのＧｅを含む層を含む。ＳｉＧｅ合金層を用いる場合、ＳｉＧｅ合金層におけるＧｅ含有量は約０．１から約９９．９原子パーセントとすることが好ましく、更に好ましくは、Ｇｅ原子パーセントは約１０から約３５である。

本発明に従って、Ｓｉ含有基板１０の上面上に歪みＧｅ含有層１４を形成し、当業者に周知であるいずれかの従来のエピタキシャル成長法を用いて、界面１２を形成する。この方法は、（ｉ）熱力学的に安定な（臨界厚さ未満の）ＳｉＧｅ合金または純粋なＧｅ層を成長させる、（ｉｉ）準安定かつ欠陥のない、すなわちミスフィット転位およびＴＤ転位のないＳｉＧｅ合金または純粋なＧｅ層を成長させる、または（ｉｉｉ）部分的に緩和した、すなわちまだ歪みのあるＳｉＧｅ層を成長させることができる。緩和の程度は、成長温度、Ｇｅ濃度、厚さ、またはＳｉ含有キャッピング層の存在によって制御される。

条件（ｉ）、（ｉｉ）、または（ｉｉｉ）を満足させることができる、かかるエピタキシャル成長プロセスの例は、低圧化学気相堆積（ＬＰＣＶＤ）、超高真空化学気相堆積（ＵＨＶＣＶＤ）、大気圧化学気相堆積（ＡＰＣＶＤ）、分子ビーム（ＭＢＥ）エピタキシ、およびプラズマ・エンハンス化学気相堆積（ＰＥＣＶＤ）を含むが、これらには限定されない。

本発明のこの時点で形成されている歪みＧｅ含有層１４の厚さは様々に異なり得るが、典型的に、Ｇｅ含有層１４は、約１０から約５００ｎｍの厚さを有し、更に好ましくは約２０から約２００ｎｍの厚さを有する。

本発明の任意の実施形態（図示せず）では、本発明のこの時点で、すなわち本発明のイオン注入および加熱ステップを実行する前に、Ｇｅ含有層１４の上に、任意のキャップ層を形成する。本発明において用いる任意のキャップ層は、エピタキシャル・シリコン（ｅｐｉ−Ｓｉ）、エピタキシャル・シリコン−ゲルマニウム（ｅｐｉ−ＳｉＧｅ）、アモルファス・シリコン（ａ：Ｓｉ）、アモルファス・シリコン・ゲルマニウム（ａ：ＳｉＧｅ）、単結晶または多結晶Ｓｉ、または多層を含むそのいずれかの組み合わせを含むがこれらには限定されない、いずれかのＳｉ含有材料を含む。好適な実施形態では、任意のキャップ層はｅｐｉ−Ｓｉから成る。層１４および任意のキャップ層は、同一の反応チャンバにおいて形成される場合もあるし、そうでない場合もあることを注記しておく。

任意のキャップ層が存在する場合、それは約１から約１００ｎｍの厚さを有し、更に好ましくは、約１から約３０ｎｍの厚さを有する。任意のキャップ層は、上述のエピタキシャル成長プロセスを含むいずれかの周知の堆積プロセスを用いて形成する。

本発明の一実施形態では、Ｓｉ含有基板１０の表面上に、約１から約２０００ｎｍの厚さを有する純粋ＧｅまたはＳｉＧｅ合金（１５から２０原子パーセントのＧｅ）層１４を形成し、その後、Ｇｅ含有層１４の上に、約１から約１００ｎｍの厚さを有するＳｉ含有キャップ層を形成することが好ましい。

次に、図２に示すように、図１に示す構造（または層１４の上に任意のキャップ層を含む構造）内にイオン１６を注入して、界面１２においてまたはその下に損傷領域を置くようにする。参照番号１５は、このイオン注入ステップにおいて形成される損傷領域を示す。イオン注入は、図示のようなブランケット・イオン注入プロセスとすることができ、または、マスクしたイオン注入プロセス（図示せず）を利用することができる。マスクしたイオン注入は、別個の領域を製造するための手段を提供し、平面欠陥の少ない、実質的に緩和されたＳｉＧｅ合金層を、平面欠陥密度を抑えていない緩和ＳｉＧｅ合金層に隣接して形成することができる。

具体的には、イオン注入は、従来のイオン注入装置を用いて実行し、Ｈ、Ｈｅ、Ｎｅ、Ｃ、Ｏ、Ｆ、Ｂ、Ｐ、またはＳｉ、その同位体を含むもののうち少なくとも１つのイオンを用いる。平面欠陥形成を抑えるために本発明において用いる好適なイオンは、Ｏ、Ｆ、またはＨイオン、またはその同位体のいずれかであり、いずれかの分子または電荷状態を用いて注入される。

本発明のこの時点で形成される損傷領域１５が有する閾値エネルギ値は、以降の加熱ステップの間に平面欠陥の形成を抑えるのに充分なものであり、注入イオンの質量に依存する。損傷領域１５は、典型的に、界面１２の約０から約５００Å下方に形成される。注入ステップの重要な役割は、入来イオンからのエネルギを界面またはその近傍における格子原子に堆積させることである。イオンから界面１２近傍のターゲット原子に運動エネルギを移動させた結果、空格子点（vacancy）、フォノン、反跳原子（recoiledatom）、または他の格子欠陥が形成される。エネルギ堆積によって生じた界面１２近傍の格子欠陥は、以降のＳｉＧｅ合金層緩和ステップの間、積層欠陥等の平面欠陥の形成を阻害すると考えられる。

損傷領域１５を形成する際に用いられる注入条件は、注入するイオン１６のタイプに応じて異なる。ＳｉＧｅ合金層緩和の間の積層欠陥の抑制は、界面１２近傍に生成される損傷に関連するようである。注入ステップによって生成される損傷量は、入来イオンから格子原子に移動したエネルギ量に関連する。初期構造の所与の領域内に堆積するエネルギは、ＳＲＩＭ等の利用可能なソフトウエア・コードを用いて概算することができる（J. F. Ziegler等、「The Stoppingand Range of Ions Solids」、Version 2003,20を参照のこと）。典型的なＳＲＩＭ計算からの関連エネルギ項は、フォノンに変換されるエネルギおよび反跳原子に移動するエネルギである。界面１２近傍のフォノンに変換されるエネルギは、平方センチメートル当たり（オングストローム当たり電子ボルト）の単位で２．５×１０¹⁵より大きくなければならない。これらの単位は、界面１２におけるフォノンに対するエネルギ損失（ｅＶ／Å）についてのＳＲＩＭ計算の出力に必要な用量を乗算したものである。同様にして、界面１２近傍でＳＲＩＭを用いて計算した反跳原子に移動したエネルギは、平方センチメートル当たり（オングストローム当たり電子ボルト）の単位で２．５×１０¹⁵より大きくなければならない。上述の手順を用いて、界面１２またはその近傍における領域でイオンから格子原子に移動したエネルギを、フォノンに対するエネルギ損失および反跳原子に移動したエネルギの和として特定することができる。従って、積層欠陥形成を抑えるために必要なイオン種、エネルギ、および用量間の関係を決定する条件は、界面１２近傍のＳＲＩＭを用いて計算したフォノンに対するエネルギ損失および反跳原子に移動したエネルギの和が５×１０¹⁵（ｅＶ／Å）（ｃｍ^-2）より大きいということである。所与のイオン種およびエネルギについて積層欠陥を抑えるのに必要な用量を見積もるために、注入を行う構造、ならびに選択したイオン種およびエネルギを、ＳＲＩＭに入力する。界面１２の位置におけるフォノンに対するエネルギ損失および反跳原子に移動したエネルギの値を加えて、５×１０¹⁵と１５×１０¹⁵との間の閾値をこの数で除算して、イオン用量範囲（原子／ｃｍ²）を得る。閾値エネルギ値の下限（５×１０¹⁵（ｅＶ／Å）（ｃｍ^-2））は、以降のアニーリングの間に平面欠陥形成を抑えるように界面１２近傍の充分な格子損傷を生成するために必要なエネルギ密度によって決定される。閾値エネルギ値の上限（１５×１０¹⁵）（ｅＶ／Åｃｍ^-2））は、ＳｉＧｅ合金層の全てまたは一部をアモルファス化するエネルギ密度未満にすることによって決定される。この範囲は、注入の間の基板の温度およびイオン・ビーム電流密度に対して敏感である。本明細書では、冷却（２０℃未満）および加熱（２０℃を超える）注入ステップの双方が考えられる。

先に与えた規定を用いて、任意のイオン／エネルギ組み合わせについて、ＳｉＧｅ合金層緩和の間の平面欠陥密度を低下させるような必要用量を見積もることができる。典型的に、イオンは、約１×１０¹⁴から約３×１０¹⁶原子／ｃｍ²のイオン用量を用いて注入され、更に典型的には、イオン用量は約２×１０¹⁴から約２．８×１０¹⁶原子／ｃｍ²である。イオン注入は、典型的に、ビーム電流密度が約０．０５から約５０ミリアンペアｃｍ^-2であり、エネルギが約４から約２５０ｅＶで動作するイオン注入装置において実行される。更に好適には、注入は、約５から約２００ＫｅＶのエネルギを用いて実行する。注入は、一般的に、約−５０から約５５０℃の基板温度で実行する。単一の注入ステップを用いることができ、または多数回の注入ステップを用いることも可能である。

本発明の極めて好適な実施形態では、図１に示す基板に酸素イオンを注入する。本発明のこの実施形態では、酸素注入は、約１×１０¹⁴から約１×１０¹⁶原子／ｃｍ²の酸素イオン用量を用いて実行し、更に典型的には、酸素イオン用量は約５×１０¹⁴から約５×１０¹⁵原子／ｃｍ²である。酸素注入は、約５０から約５００ＫｅＶの注入エネルギを用いて行い、より典型的には、酸素注入エネルギは約８０から約２５０ＫｅＶである。

本発明の別の好適な実施形態では、図１に示す構造に水素イオンを注入する。本発明のこの実施形態では、水素注入は、約１×１０¹⁶から約３×１０¹⁶原子／ｃｍ²の水素イオン用量を用いて実行し、更に典型的には、水素イオン用量は約１．５×１０¹⁶から約２．８×１０¹⁶原子／ｃｍ²である。水素注入は、約４から約５０ＫｅＶの注入エネルギを用いて行い、より典型的には、水素注入エネルギは約５から約４０ＫｅＶである。

イオン注入の後、ＳｉＧｅ合金層１４の緩和を可能とする温度で、図２に示す構造を加熱すなわちアニーリングする。基板１０がシリコン・オン・インシュレータ（ＳＯＩ）基板の一部である場合、２００３年１月２３日に出願された「Method of Creating High-Quality Relaxed SiGe-On-Insulatorfor Strained Si CMOS Applications」と題する米国特許出願連続番号第１０／０５５，１３８号に記載されたように、加熱ステップを用いて、ＳＧＯＩ層を形成することができる。ここに述べた注入ステップと組み合わせて熱混合技法（図３）を用いて形成したＳＧＯＩは、注入を行わない場合に比べ、積層欠陥密度が低くなる。加熱ステップの間に、層２０の上に酸化物層２４が形成されることに留意すべきである。酸化物層２４は、典型的に、ＳｉＧｅに比べて酸化物を除去する選択性が高いＨＦ等の化学エッチング液を用いる従来のウエット・エッチング・プロセスを用いて、加熱ステップの後に除去されるが、必ず除去されるわけではない。基板１０がＳＯＩ基板の一部である場合、平面欠陥の生成を抑えつつ、加熱ステップによってＳｉＧｅ層１４を緩和する。

酸化物層を除去する場合、層２０の上に単結晶Ｓｉ含有層（図示せず）を形成することができ、本発明の上述の処理ステップをいずれかの回数だけ繰り返して、多層緩和ＳｉＧｅ基板材料を生成可能であることに留意すべきである。

本発明の加熱ステップの後に形成された酸化物層２４は様々な厚さを有するが、これは約１０から約１０００ｎｍの範囲とすることができ、更に典型的には、厚さは約２０から約５００ｎｍである。

具体的には、本発明の加熱ステップは、基板１０がＳＯＩ基板の一部である場合、約９００℃から約１３５０℃の高温で、更に好ましくは約１２００℃から約１３３５度の温度で行われるアニーリング・ステップである。更に、本発明の加熱ステップは、Ｏ₂、ＮＯ、Ｎ₂Ｏ、オゾン、空気、またはその他の同様の酸素含有ガス等の少なくとも１つの酸素含有ガスを含む酸化雰囲気において行われる。酸素含有ガスは、互いに混合することができ（Ｏ₂およびＮＯの混合等）、または、ガスは、Ｈｅ、Ａｒ、Ｎ₂、Ｘｅ、Ｋｒ、またはＮｅ等の不活性ガスによって希釈することができる。基板１０がＳＯＩ基板でない場合、本発明では、約８００度から約１０５０度の好適な温度範囲を用いて、アニーリングの間に基板１０へのＧｅの損失を防ぐ。基板１０がＳＯＩ基板でない場合、アニーリング・ステップ中に酸化または非酸化雰囲気を用いることができる。

加熱ステップは、様々な時間の間行うことができる。これは、典型的に約１０から約１８００分の範囲であり、更に好適には約６０から約６００分の時間の間である。加熱ステップは、単一の目標温度で実行可能であり、または様々な昇温速度および定温時間を用いた様々な昇温および定温のサイクルを用いることができる。

ＳＯＩ基板を用いる場合、加熱ステップを酸化雰囲気において実行して、Ｇｅ原子に対する拡散バリアとして機能する表面酸化物層すなわち層２４の存在を達成することができる。従って、基板の表面上にいったん酸化物層２４が形成されると、Ｇｅはバリア層２２と酸化物層２４との間に閉じ込められる。表面酸化物の厚さが増すと、Ｇｅは、層１０、１４、および任意のキャップ層の全体を通して更に均一に分散するが、これは進入してくる酸化物層から連続的かつ効率的に妨げられる。（均質化した）層は、この加熱ステップの間に薄くなるので、相対的なＧｅ割合は増す。約１２００℃から約１３２０度の温度で希釈酸素含有ガス内において加熱ステップを実行する場合、本発明のこの実施形態では、効率的な熱混合が達成される。

また、本明細書中において、ＳｉＧｅ層の融点に基づいて調整した加熱サイクルを用いることも考えられる。かかる場合、温度は、ＳｉＧｅ層の融点未満の範囲となるように調整する。

酸化があまりに急速に起こった場合、Ｇｅは、表面の酸化物／ＳｉＧｅ界面から充分な速さで拡散することができず、酸化物を介して移動する（そして失われる）か、または、Ｇｅの界面濃度が高くなるので合金融点温度に達することに留意すべきである。

ＳＯＩ基板を用いる場合、本発明の高温加熱ステップの役割は、（１）Ｓｉ含有基板におけるＧｅ拡散に抵抗性があるバリア層２２を形成すること、（２）Ｇｅ原子をもっと急速に拡散させ、これによってアニーリング中の均質な分布を維持可能とすること、および（３）最初の層構造に熱バジェットを与え、平衡構成を容易にすること、である。また、加熱ステップは、最初の歪みＧｅ含有層１４の緩和の程度を増すことができる。この加熱ステップを実行した後、この構造は、バリア層２２と表面酸化物層２４との間に、均一で実質的に緩和したＳｉＧｅ合金層すなわち層２０を含む。

構造内に先に注入したイオンは、熱混合プロセスの間に積層欠陥およびマイクロツイン等の平面欠陥が形成されるのを効果的に抑制しながら、歪みＧｅ含有層１４の緩和を容易にすることに留意すべきである。この現象のメカニズムについては、本出願の時点では明らかではない。

本発明によれば、実質的に緩和したＳｉＧｅ合金層２０は、約２０００ｎｍ以下の厚さを有し、更に好適には、厚さは約１０から約１００ｎｍである。本発明のアニーリング・ステップの間に形成されたバリア層２２は、約５００ｎｍ以下の厚さを有し、更に好適には、厚さは約５０から約２００ｎｍである。本発明において形成される実質的に緩和したＳｉＧｅ合金層２０では、ミスフィットおよびＴＤを含む欠陥密度が約５×１０⁷個の欠陥／ｃｍ²未満であることに留意すべきである。この欠陥密度値は、現在のＳＧＯＩ材料について報告されているものに近い。

更に重要なことは、本発明のＳｉＧｅ合金層２０は、従来技術の方法を用いて達成されるよりも平面欠陥密度が低いことである。具体的には、ＳｉＧｅ合金層２０は、平面欠陥密度が５０００個未満の平面欠陥／ｃｍ²であり、更に典型的には、平面欠陥密度は１００個未満の平面欠陥／ｃｍ²である。平面欠陥、特に積層欠陥は、米国特許出願連続番号第１０／６５４，２３１号に記載されたエッチング技法を用いて測定することができる。

出願第１０／６５４，２３１号に記載された欠陥エッチング技法を用いる場合、エッチングの前に、緩和ＳｉＧｅ合金層２０の上に、本明細書中で後に記載する歪みＳｉ層を形成することを注記しておく。

本発明において形成される実質的に緩和したＳｉＧｅ合金層２０は、最終的なＧｅ含有量が約０．１から約９９．９原子パーセントであり、更に好適にはＧｅの原子パーセントは約１０から約３５である。実質的に緩和したＳｉＧｅ層２０の別の特徴は、測定された格子緩和が約１から約１００％であり、更に好適には測定された格子緩和は約５０から約８０％であるということである。

上述のように、表面酸化物層２４は、本発明のこの時点で剥離して、例えば図４に示すように、ＳｉＧｅ−オンーインシュレータ基板材料を提供することができる（キャップ層は緩和ＳｉＧｅ層を形成する際に用いたので、基板材料はこの層を含まないことに留意すべきである）。

図５は、ＳｉＧｅ層２０の上にＳｉ含有層２６を形成した後に得られる構造を示す。Ｓｉ含有層２６は、当技術分野において周知の従来のエピタキシャル堆積プロセスを用いて形成する。Ｓｉ含有層２６の厚さは様々に異なる場合があるが、典型的には、Ｓｉ含有層２６の厚さは、約１から約１００ｎｍであり、更に好ましくは、厚さは約１から約３０ｎｍである。Ｓｉ含有層２６は、エピタキシャル・シリコン（ｅｐｉ−Ｓｉ）、エピタキシャル・シリコン−ゲルマニウム（ｅｐｉ−ＳｉＧｅ）、アモルファス・シリコン（ａ：Ｓｉ）、アモルファス・シリコン・ゲルマニウム（ａ：ＳｉＧｅ）、単結晶または多結晶Ｓｉ、または多層を含むそのいずれかの組み合わせを含むことができる。

場合によっては、上述の処理ステップを用いて、実質的に緩和したＳｉＧｅ層２０の上に追加のＳｉＧｅを形成し、その後、ＳｉＧｅ含有層２６を形成することも可能である。層２０は層２６に比べて面格子パラメータが大きいので、Ｓｉ含有層２６は引っ張るように歪んでいる。

上述のように、本発明では、少なくとも本発明のＳｉＧｅ−オン−インシュレータ基板材料を含む超格子構造および格子不整合構造も考えられる。超格子構造の場合、かかる構造は、少なくとも本発明の実質的に緩和したＳｉＧｅ−オン−インシュレータ基板材料、および、実質的に緩和したＳｉＧｅ基板材料層の上に形成した交互のＳｉ層およびＳｉＧｅ層を含む。

格子不整合構造の場合、本発明のＳｉＧｅ−オン−インシュレータ基板材料の実質的に緩和したＳｉＧｅ層の上に、ＧａＡｓ、ＧａＰ、または他の同様の化合物を形成する。

図６を参照すると、８０および１６９ＫｅＶの酸素エネルギについて、測定された平面欠陥密度対酸素注入用量のグラフが示されている。この例では、最初に形成したＳｉＧｅ層は、ＳＯＩ基板上の１０００Å−１７％擬似格子整合ＳｉＧｅ層であった。熱処理ステップは、１２５０℃のステップであり、均一な８００Å−２１％（８０ＫｅＶ）および７５０Å−２３％（１６９ＫｅＶ）の緩和ＳｉＧｅ−オン−インシュレータ基板材料を形成し、これに、１８０Åの歪みＳｉ層をキャッピングした。上述の出願第１０／６５４，２３１号に記載された化学欠陥エッチングを用いて、欠陥を測定した。図６のデータ点は、出願第１０／６５４，２３１号に記載された方法に従って希釈Ｓｅｃｃｏ溶液においてＳｉ／ＳＧＯＩ層をエッチングした後に光学顕微鏡を用いて測定した積層欠陥密度を表す。８０ＫｅＶ酸素についての臨界用量は約４×１０¹⁴個のＯ（酸素）／ｃｍ²であったのに対し、１６９ＫｅＶでは、約７×１０¹⁴個のＯ／ｃｍ²であった。これは、８０および１６９ＫｅＶデータについて、１１．２×１０¹⁵および９．８×１０¹⁵（ｅＶ／Å）（ｃｍ-²）の界面１２における（前述の）閾値エネルギ値にそれぞれ相当する。

図７および８は、Ｈ₂ ⁺イオンを用いて積層欠陥（ＳＦ）を抑える１例を示す。この例では、最初に形成したＳｉＧｅ層は、ＳＯＩ基板上の１０００Å−１７％擬似格子整合ＳｉＧｅ層であった。この構造に、１．３×１０¹⁶個のＨ₂／ｃｍ²の用量で、１９ＫｅＶ Ｈ₂ ⁺イオンを注入した。熱処理ステップは、１２５０℃のステップであり、均一な８００Å−２１％を形成した。表面酸化物を除去し、出願第１０／６５４，２３１号に従ってサンプルを欠陥エッチングするため、１８０ÅのＳｉ層を成長させた。図７は、エッチングした制御サンプル（注入なし）の光学顕微鏡写真を示し、図８は、アニーリングの前にＨ注入を受けたサンプルの光学顕微鏡写真を示す。９．５ＫｅＶ Ｈについて約２．５×１０¹⁶個のＨ／ｃｍ²の臨界用量をシミュレートして、ＳＲＩＭを用いて１０．７×１０¹⁵（ｅＶ／Å）（ｃｍ-²）の界面１２における閾値エネルギ値を得た。

本発明について、その好適な実施形態に関連付けて具体的に図示し記載してきたが、本発明の精神および範囲から逸脱することなく、形態および詳細において、前述およびその他の変更を加えることが可能であることは、当業者には理解されよう。従って、本発明は、記載し例示した形態および詳細には限定されず、特許請求の範囲内に該当することが意図される。

本発明の基本的なステップを示す図（断面を示す）である。 本発明の基本的なステップを示す図（断面を示す）である。 本発明の基本的なステップを示す図（断面を示す）である。 本発明の基本的なステップを示す図（断面を示す）である。 本発明の基本的なステップを示す図（断面を示す）である。 １６９および８０ＫｅＶの酸素エネルギについて、測定された平面欠陥密度（欠陥／ｃｍ²）対酸素（Ｏ）用量）（１０¹⁴原子／ｃｍ²）を示す図である。 緩和ステップの前にＨ注入を受けなかった緩和ＳｉＧｅ層の光学欠陥顕微鏡写真を示す。 緩和ステップの前に１．３×１０¹⁶Ｈ₂ ⁺／ｃｍ²の用量で１９ＫｅＶＨ₂ ⁺のＨ注入ステップを受けた緩和ＳｉＧｅ層の光学欠陥顕微鏡写真を示す。

符号の説明

１０ Ｓｉ含有基板
１２ 界面
１４ 歪みＧｅ含有層
１５ 損傷領域
１６ イオン
２０ 実質的に緩和したＳｉＧｅ合金層
２２ バリア層
２４ 表面酸化物層
２６ Ｓｉ含有層

Claims (19)

1. 緩和ＳｉＧｅ合金層を製造する方法であって、
   Ｓｉ含有基板の表面上に歪みを有するＧｅ含有層を形成するステップと、
   イオンを注入して、前記Ｇｅ含有層と前記Ｓｉ含有基板との間の界面にまたは該界面の下に損傷領域を生成するステップと、
   前記損傷領域を含む前記Ｇｅ含有層および前記Ｓｉ含有基板を、少なくとも実質的に緩和したＳｉＧｅ合金層を形成する温度で加熱するステップと、
   を有し、前記損傷領域が前記加熱ステップの間に平面欠陥の形成を抑制する、方法。
2. 前記イオンが、Ｈｅ、Ｎｅ、Ｃ、Ｏ、Ｆ、Ｂ、Ｐ、Ｓｉ、またはその混合物および同位体を含む、請求項１に記載の方法。
3. 前記損傷領域が前記界面の約０から約５００Å下の位置にある、請求項１に記載の方法。
4. 前記イオン注入がブランケットまたはマスク・イオン注入プロセスを用いて実行される、請求項１に記載の方法。
5. 前記損傷領域が、前記加熱の間に前記平面欠陥を抑えることができる充分な閾値エネルギを有する、請求項１に記載の方法。
6. 前記閾値エネルギが、フォノンを形成するためのエネルギおよび反跳原子に移動するエネルギを含む、請求項５に記載の方法。
7. 前記フォノンを形成するためのエネルギが、平方センチメートル当たり（オングストローム当たり電子ボルト）２．５×１０¹⁵より大きい、請求項６に記載の方法。
8. 前記反跳原子に移動するエネルギが、平方センチメートル当たり（オングストローム当たり電子ボルト）２．５×１０¹⁵より大きい、請求項６に記載の方法。
9. 前記注入イオンが有するエネルギが、前記界面におけるまたは前記界面近傍の格子原子に移動し、前記フォノン形成に対するエネルギ損失および反跳原子に移動するエネルギの和に等しい、請求項９に記載の方法。
10. 前記注入イオンの前記エネルギが、平方センチメートル当たり（オングストローム当たり電子ボルト）５×１０¹⁵より大きく、平方センチメートル当たり（オングストローム当たり電子ボルト）１５×１０¹⁵より小さい、請求項９に記載の方法。
11. 前記加熱が、少なくとも１つの酸素含有ガスを含む酸化雰囲気において行われる、請求項１に記載の方法。
12. 前記加熱の間、前記実質的に緩和したＳｉＧｅ合金層の下に、Ｇｅ拡散に対する抵抗性がある絶縁層を形成する、請求項１に記載の方法。
13. 前記実質的に緩和したＳｉＧｅ合金層の上に追加のＳｉＧｅ層を成長させるステップを更に有する、請求項１に記載の方法。
14. 前記追加のＳｉＧｅ層の上に歪みＳｉ層を形成するステップを更に有する、請求項１３に記載の方法。
15. 前記実質的に緩和したＳｉＧｅ合金層の上に歪みＳｉ層を形成するステップを更に有する、請求項１に記載の方法。
16. 基板材料であって、
    Ｓｉ含有基板と、
    前記Ｓｉ含有基板の上に存在するＧｅ拡散に対して抵抗性がある絶縁領域と、
    前記絶縁領域の上に存在する実質的に緩和したＳｉＧｅ合金層と、
    を有し、前記実質的に緩和したＳｉＧｅ合金層が約５０００個以下の欠陥／ｃｍ²の平面欠陥密度を有する、基板材料。
17. ヘテロ構造であって、
    前記Ｓｉ含有基板の上に存在するＧｅ拡散に対して抵抗性がある絶縁領域と、
    前記絶縁領域の上に存在する実質的に緩和したＳｉＧｅ合金層と、
    を有し、前記実質的に緩和したＳｉＧｅ合金層が約５０００個以下の欠陥／ｃｍ²の平面欠陥密度を有し、更に、
    前記実質的に緩和したＳｉＧｅ合金層の上に形成された歪みＳｉ層と、
    を有する、ヘテロ構造。
18. 前記歪みＳｉ層の上に緩和ＳｉＧｅおよび歪みＳｉの交互の層を形成する、請求項１７に記載のヘテロ構造。
19. 前記歪みＳｉ層が、ＧａＡｓおよびＧａＰから成る群から選択される格子不整合化合物によって置換される、請求項１７に記載のヘテロ構造。

Images