JP4452132B2 - シリコンの酸化による欠陥低減 - Google Patents
シリコンの酸化による欠陥低減 Download PDFInfo
- Publication number
- JP4452132B2 JP4452132B2 JP2004183839A JP2004183839A JP4452132B2 JP 4452132 B2 JP4452132 B2 JP 4452132B2 JP 2004183839 A JP2004183839 A JP 2004183839A JP 2004183839 A JP2004183839 A JP 2004183839A JP 4452132 B2 JP4452132 B2 JP 4452132B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- sige
- single crystal
- sacrificial
- barrier layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000007547 defect Effects 0.000 title claims description 42
- 230000003647 oxidation Effects 0.000 title claims description 41
- 238000007254 oxidation reaction Methods 0.000 title claims description 41
- 229910052710 silicon Inorganic materials 0.000 title claims description 7
- 239000010703 silicon Substances 0.000 title description 3
- 239000000758 substrate Substances 0.000 claims description 81
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 65
- 239000000463 material Substances 0.000 claims description 52
- 230000004888 barrier function Effects 0.000 claims description 51
- 238000000034 method Methods 0.000 claims description 50
- 239000012212 insulator Substances 0.000 claims description 34
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 34
- 238000009792 diffusion process Methods 0.000 claims description 21
- 150000002500 ions Chemical class 0.000 claims description 20
- 230000008569 process Effects 0.000 claims description 16
- 239000001301 oxygen Substances 0.000 claims description 14
- 229910052760 oxygen Inorganic materials 0.000 claims description 14
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical group [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 13
- 239000013078 crystal Substances 0.000 claims description 13
- 238000002513 implantation Methods 0.000 claims description 11
- 229910045601 alloy Inorganic materials 0.000 claims description 8
- 239000000956 alloy Substances 0.000 claims description 8
- 239000007789 gas Substances 0.000 claims description 8
- 239000007943 implant Substances 0.000 claims description 8
- 238000005468 ion implantation Methods 0.000 claims description 8
- 238000004519 manufacturing process Methods 0.000 claims description 8
- 230000001590 oxidative effect Effects 0.000 claims description 6
- 238000005280 amorphization Methods 0.000 claims description 5
- 125000004429 atom Chemical group 0.000 claims description 5
- 229910052739 hydrogen Inorganic materials 0.000 claims description 5
- 239000001257 hydrogen Substances 0.000 claims description 5
- 239000000203 mixture Substances 0.000 claims description 4
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 claims description 3
- 229910052734 helium Inorganic materials 0.000 claims description 3
- 150000002431 hydrogen Chemical class 0.000 claims description 3
- 239000011261 inert gas Substances 0.000 claims description 3
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 3
- 229910052757 nitrogen Inorganic materials 0.000 claims description 3
- 238000000038 ultrahigh vacuum chemical vapour deposition Methods 0.000 claims description 3
- YZCKVEUIGOORGS-OUBTZVSYSA-N Deuterium Chemical compound [2H] YZCKVEUIGOORGS-OUBTZVSYSA-N 0.000 claims description 2
- YZCKVEUIGOORGS-UHFFFAOYSA-N Hydrogen atom Chemical group [H] YZCKVEUIGOORGS-UHFFFAOYSA-N 0.000 claims description 2
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 claims description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 2
- 229910052785 arsenic Inorganic materials 0.000 claims description 2
- 229910052805 deuterium Inorganic materials 0.000 claims description 2
- 239000001307 helium Substances 0.000 claims description 2
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 claims description 2
- -1 hydrogen ions Chemical class 0.000 claims description 2
- 238000001451 molecular beam epitaxy Methods 0.000 claims description 2
- 229910052754 neon Inorganic materials 0.000 claims description 2
- GKAOGPIIYCISHV-UHFFFAOYSA-N neon atom Chemical compound [Ne] GKAOGPIIYCISHV-UHFFFAOYSA-N 0.000 claims description 2
- 150000004767 nitrides Chemical class 0.000 claims description 2
- 229910052698 phosphorus Inorganic materials 0.000 claims description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 claims description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 2
- 230000001737 promoting effect Effects 0.000 claims 1
- 238000001289 rapid thermal chemical vapour deposition Methods 0.000 claims 1
- 238000003631 wet chemical etching Methods 0.000 claims 1
- 239000004065 semiconductor Substances 0.000 description 16
- 230000015572 biosynthetic process Effects 0.000 description 7
- 238000005137 deposition process Methods 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 230000002950 deficient Effects 0.000 description 3
- 229910003811 SiGeC Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 239000002800 charge carrier Substances 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 229910003465 moissanite Inorganic materials 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000000224 chemical solution deposition Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000002178 crystalline material Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000008240 homogeneous mixture Substances 0.000 description 1
- GPRLSGONYQIRFK-UHFFFAOYSA-N hydron Chemical compound [H+] GPRLSGONYQIRFK-UHFFFAOYSA-N 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 229910052743 krypton Inorganic materials 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000006911 nucleation Effects 0.000 description 1
- 238000010899 nucleation Methods 0.000 description 1
- 150000002926 oxygen Chemical class 0.000 description 1
- 230000002040 relaxant effect Effects 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 229910052724 xenon Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/933—Germanium or silicon or Ge-Si on III-V
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/12—All metal or with adjacent metals
- Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
- Y10T428/12674—Ge- or Si-base component
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Recrystallisation Techniques (AREA)
- Formation Of Insulating Films (AREA)
Description
本発明は、半導体基板材料を製作する方法に関し、より具体的には、高品質で実質的に緩和されたＳｉＧｅオン・インシュレータ（ＳＧＯＩ）基板材料を製作する方法に関する。
本発明の高品質で実質的に緩和されたＳｉＧｅオン・インシュレータ（ＳＧＯＩ）基板材料は、その後のＳｉエピタキシャル上方成長によりその上にひずみＳｉ層を作成するための格子不整合テンプレートとして使用することができる。このような基板材料は、ひずみＳｉ層内の電荷担体輸送量の強化のために望ましいものであり、今後の高性能相補型金属酸化膜半導体（ＣＭＯＳ）適用例の候補である。本発明は、ＳｉＧｅオン・インシュレータ基板材料ならびに少なくともその基板材料を含む構造も対象とする。
ひずみ結晶性材料の巨視的連続層は、全ひずみエネルギーが限界値を超えるという条件で、十分な高温まで加熱したときに可塑的に緩和される傾向がある。可塑的緩和とは、それにより結晶欠陥がひずみ層に持ち込まれ、その結晶欠陥がフィルム内の全ひずみを低減する働きをするメカニズムを指す。このような結晶欠陥自体は、形成するためにエネルギーを必要とし、したがって、層内の全ひずみエネルギーがひずみ解放欠陥の形成エネルギーより大きい場合にのみ形成される。この基準は、ある系の臨界ひずみ値を定義するものである。臨界ひずみ値は、形成される欠陥のタイプと結晶の機械的性質に依存する。
Ｓｉテンプレート上に成長した圧縮ひずみＳｉＧｅ層の場合、形成されるひずみ解放欠陥の支配的なタイプはミスフィット転位である。ミスフィット転位は、その転位の瞬間位置における応力テンソルの性質によって指図されるように、形成後に結晶内を移動する。Ｓｉ基板上に成長したひずみＳｉＧｅ層の場合、Ｓｉの厚さはＳｉＧｅ層の何倍にもなり、転位はＳｉＧｅ層内を上方に滑るように移動する。Ｓｉ基板がＳｉＧｅ層より薄い場合、転位に作用する力の性質は、転位がＳｉ層上まで下方に滑るように移動するようなものである。後者の現象については、「New approach to grow pseudomorphic structures over the criticalthickness」という題名のY. H. Loによる論文（Appl. Phys. Lett.、Vol. 59、No. 18、１９９１年１０月、２３１１〜２３１３ページ）に記載されている。
下側の薄いＳｉ層内に欠陥を強制的に押し込むことにより、低欠陥密度を有する緩和されたＳｉＧｅ層を作成するために、埋込み酸化物層の上の薄いＳｉ層を備えたＳＯＩ基板を使用することが考慮された。この現象が発生するためには、埋込み酸化物層は、Ｓｉ層が自由層のように作用するように粘性の挙動を示さなければならなかった。この従来技術の手法の問題は、高欠陥性の最上部ＳｉＧｅ層が高欠陥性の下側Ｓｉ層と交換されることであり、最新の相補型金属酸化膜半導体（ＣＭＯＳ）適用例とともに使用するために受け入れられるシナリオはまったくない。
上記の従来技術を考慮すると、ＳＯＩ基板の上に高品質で実質的に緩和されたＳｉＧｅ層を形成することができ、それにより高欠陥性の下側Ｓｉ層が実質的に緩和されたＳｉＧｅ層を生成するための欠陥シンクとして機能した後で一掃される、新しく改良された方法を提供する必要がある。
「Method ofCreating High-Quality Relaxed SiGe-On-Insulator for Strained Si CMOSApplications」という名称で２００２年１月２３日に出願され、同時係属かつ本譲受人に譲渡された米国特許出願第１０／０５５１３８号
「Use OfHydrogen Implantation To Improve Material Properties OfSilicon-Germanium-On-Insulator Material Made By Thermal Diffusion」という名称で２００２年７月１６日に出願され、同時係属かつ本譲受人に譲渡された米国特許出願第１０／１９６６１１号
２００１年５月２１日出願の米国特許出願第０９／８６１５９３号
２００１年５月２１日出願の米国特許出願第０９／８６１５９４号
２００１年５月２１日出願の米国特許出願第０９／８６１５９０号
２００１年５月２１日出願の米国特許出願第０９／８６１５９６号
２００１年６月１９日出願の米国特許出願第０９／８８４６７０号
Ｓａｄａｎａ他の米国特許第５９３０６３４号
「New approachto grow pseudomorphic structures over the critical thickness」という題名のY. H. Loによる論文（Appl. Phys. Lett.、Vol. 59、No. 18、１９９１年１０月、２３１１〜２３１３ページ）
本発明の一目的は、ＳＯＩ基板をテンプレートとして使用して、薄く高品質で実質的に緩和されたＳｉＧｅオン・インシュレータ基板材料を製作する方法を提供することにある。
本発明の他の目的は、実質的に緩和されたＳｉＧｅ層の形成中にＳＯＩ基板の薄い最上部Ｓｉ層を欠陥シンクとして使用する、薄く高品質で実質的に緩和されたＳｉＧｅオン・インシュレータ基板材料を製作する方法を提供することにある。
本発明のさらに他の目的は、内部酸化によりＳｉＧｅ層の緩和後または緩和中にＳＯＩ基板の薄い最上部Ｓｉ層が消費される、薄く高品質で実質的に緩和されたＳｉＧｅオン・インシュレータ基板材料を製作する方法を提供することにある。
本発明のさらに他の目的は、ＣＭＯＳ加工ステップに適合する、薄く高品質かつ低欠陥密度で実質的に緩和されたＳｉＧｅオン・インシュレータ基板材料を製作する方法を提供することにある。
本発明のさらに他の目的は、ひずみＳｉ層を形成するために格子不整合テンプレート、すなわち、基板として使用することができる、薄く高品質かつ低欠陥密度で実質的に緩和されたＳｉＧｅオン・インシュレータ基板材料を製作する方法を提供することにある。
本発明のさらに他の目的は、高い電荷担体移動度を有し、高性能ＣＭＯＳ適用例で有用な、ひずみＳｉ／実質的に緩和されたＳｉＧｅオン・インシュレータ構造を提供することにある。
上記その他の目的および利点は、ＳｉＧｅ層の緩和中に欠陥シンクとして機能するＳＯＩ基板の犠牲層、すなわち、薄い最上部Ｓｉ層が内部酸化によって消費される方法を使用することにより本発明で達成される。本発明によれば、この方法は、Ｇｅ拡散に対する抵抗力のあるバリア層の上に存在する犠牲単結晶Ｓｉ層の表面上にＧｅ含有層を形成するステップから開始する。このような構造を形成した後、この構造は、（ｉ）犠牲層およびＧｅ含有層の全体にわたってＧｅ原子を均質化し、（ｉｉ）犠牲単結晶Ｓｉ層内に支配的に注入される転位を作り出すことによってＧｅ含有層を緩和し、（ｉｉｉ）内部酸化により犠牲単結晶Ｓｉ層を消費する温度でアニーリングおよび酸化プロセスにかけられる。
したがって、Ｇｅ含有層と犠牲層の均質混合物からなる実質的に緩和された単結晶層は酸化ステップ中に形成される。その上、酸化中に犠牲層の消費によりバリア層の上に熱酸化物層が形成される。
格子不整合結晶層を緩和し、それに続いて内部酸化（ＩＴＯＸ）による犠牲層の消費を行うために薄い犠牲結晶フィルムを欠陥シンクとして使用する技法は、効果的な欠陥シンクとしての薄い犠牲層の役割を強化するためまたはひずみ格子不整合上部層の緩和を強化するためのいずれかのために設計されたいくつかの方式と組み合わせることができる。
本発明の諸ステップに続いて、実質的に緩和された単結晶ＳｉＧｅ層の上にひずみＳｉ層をエピタキシャル成長させて、様々な高性能ＣＭＯＳ適用例で使用可能なひずみＳｉ／緩和されたＳｉＧｅ含有ヘテロ構造を形成することができる。
本発明によれば、犠牲単結晶Ｓｉ層およびバリア層は、ＳＯＩ基板の構成要素である。また、この方法は、パターンなし（すなわち、連続的なバリア層）またはパターン化された（すなわち、半導体材料によって囲まれた不連続で分離されたバリア領域またはアイランド）であるバリア層の使用も企図するものである。
本発明のさらに他の実施形態では、酸化の前にＧｅ含有層の上にＳｉキャップ層が形成される。本発明のこの実施形態は、アニーリングおよび酸化の前にひずみＳｉＧｅ層の熱力学的安定性（欠陥生成の防止の点で）を変更する。このＳｉＧｅ層は約２０００ｎｍ以下の厚さを有し、約１０〜約２００ｎｍの厚さがさらに非常に好ましいものである。
本発明のさらに他の実施形態では、酸化の前にイオン注入ステップを実行することができる。本発明の他の実施形態では、犠牲単結晶Ｓｉ層は酸化の前に部分的にまたは完全にアモルファス化される。
本発明の他の態様は、上記の加工ステップを使用して形成されるＳｉＧｅオン・インシュレータ基板材料に関する。具体的には、本発明の基板材料は、Ｓｉ含有基板と、Ｓｉ含有基板の上に存在するＧｅ拡散に対する抵抗力のある絶縁領域であって、その絶縁領域の上部領域が熱酸化物である絶縁領域と、絶縁領域の上に存在する実質的に緩和されたＳｉＧｅ層であって、その実質的に緩和されたＳｉＧｅ層が約２０００ｎｍ以下の厚さを有する実質的に緩和されたＳｉＧｅ層とを有する。
本発明のさらに他の態様は、少なくとも上記の基板材料を含むヘテロ構造に関する。具体的には、本発明のヘテロ構造は、Ｓｉ含有基板と、Ｓｉ含有基板の上に存在するＧｅ拡散に対する抵抗力のある絶縁領域であって、その絶縁領域の上部領域が熱酸化物である絶縁領域と、絶縁領域の上に存在する実質的に緩和されたＳｉＧｅ層であって、その実質的に緩和されたＳｉＧｅ層が約２０００ｎｍ以下の厚さを有する実質的に緩和されたＳｉＧｅ層と、実質的に緩和されたＳｉＧｅ層の上に形成されたひずみＳｉ層とを有する。
本発明の他の態様は、少なくとも本発明のＳｉＧｅオン・インシュレータ基板材料を含む、超格子構造ならびに他の格子不整合構造用のテンプレートに関する。
本発明は、エピタキシャルＳｉのその後の上方成長のために格子不整合テンプレートとして機能することができる薄く高品質で実質的に緩和されたＳｉＧｅオン・インシュレータ基板材料を製作する方法を提供するものであり、本出願に付随する図面を参照することにより、本発明について以下により詳細に説明する。添付図面では、同様および／または対応する要素は同様の参照番号で示されている。
本出願は、欠陥シンクとして機能した犠牲層を消費することにより高品質で実質的に緩和されたＳｉＧｅオン・インシュレータ基板材料を作成するための方法を提供する。この方法では、ＳＯＩ基板の最上部Ｓｉ層である犠牲層は薄く、Ｇｅ含有層は厚く、それにより、下側の薄い犠牲層の塑性変形によりＳｉＧｅ層の緩和が行われる。薄い犠牲層は独自の方法で消費される。Ｓｉ表面とＳｉＧｅ表面の酸化は一般に、半導体／酸化物の界面で行われる。具体的には、酸素は、表面酸化物中に拡散し、第１の半導体／酸化物の界面でＳｉと反応する。
本発明の場合のように、非常に高い酸化温度では、半導体内の高い酸素溶解度と高い拡散率とを組み合わせると、拡散酸素の一部は第１の半導体／酸化物の界面より下に浸透することができる。この酸素はその後、埋込みバリア層／半導体の界面と反応し、その結果、熱酸化物層が上方へ成長する。この成長は、バリア層／半導体の界面で半導体材料を効率よく消費する。このプロセスは、本明細書では内部酸化（ＩＴＯＸ）と呼び、ＳｉＧｅ層の緩和中に前に欠陥シンクとして機能した薄い犠牲Ｓｉ層を消費するために使用する。
まず、図１および図６を参照するが、これらの図は本発明で使用可能な初期基板材料を示している。具体的には、図１および図６に示す初期基板材料はそれぞれ、Ｓｉ含有半導体基板１０と、Ｓｉ含有半導体基板１０の表面の上に存在するＧｅ拡散に対する抵抗力のあるバリア層（以下「バリア層」）１２と、バリア層１２の上に存在する犠牲単結晶Ｓｉ層１４とを有する。これらの図では、参照番号１７はバリア層１２と犠牲単結晶Ｓｉ層１４との間の界面を示す。本発明では、ＩＴＯＸは界面１７で開始される。
これらの図に示す２通りの初期構造の相違点は、図１のバリア層１２がその構造全体にわたって連続的に存在するのに対し、図６のバリア層１２が半導体材料、すなわち、層１０および１４によって囲まれた不連続で分離された領域またはアイランドとして存在することである。図１に示す初期構造はパターンなしバリア層を含むのに対し、図６の初期構造はパターン化バリア層を含む。
バリア層１２がパターン化されているかパターンなしであるかにかかわらず、初期構造は従来のＳＯＩ基板材料にすることができ、その場合、領域１２は、犠牲単結晶Ｓｉ層１４をＳｉ含有基板半導体基板１０から電気的に分離する埋込み酸化物領域である。本明細書で使用する「Ｓｉ含有」という用語は、少なくとも珪素を含む半導体基板を示す。例証となる例としては、Ｓｉ、ＳｉＧｅ、ＳｉＣ、ＳｉＧｅＣ、Ｓｉ／Ｓｉ、Ｓｉ／ＳｉＣ、Ｓｉ／ＳｉＧｅＣ、またはそこに存在する任意の数の埋込み酸化物（連続、不連続、または連続と不連続の混合物）領域を含むことができる前もって形成されたＳＯＩを含むが、これらに限定されない。
ＳＯＩ基板は、当業者には周知の従来のＳＩＭＯＸプロセスならびに本譲受人に譲渡された２００１年５月２１日出願の米国特許出願第０９／８６１５９３号、２００１年５月２１日出願の米国特許出願第０９／８６１５９４号、２００１年５月２１日出願の米国特許出願第０９／８６１５９０号、２００１年５月２１日出願の米国特許出願第０９／８６１５９６号、２００１年６月１９日出願の米国特許出願第０９／８８４６７０号、ならびにＳａｄａｎａ他の米国特許第５９３０６３４号に記載された様々なＳＩＭＯＸプロセスを使用して形成することができ、そのいずれについても参照により内容全体が本明細書に組み込まれる。ただし、５９０号出願に開示されているプロセスは、本明細書では図６に示すパターン付き基板を製作するために使用できることに留意されたい。別法として、ＳＯＩ基板材料は、たとえば、サーマル・ボンディングおよび層転写プロセスを含む他の従来のプロセスを使用して作成することができる。
ＳＯＩ基板に加えて、図１および図６に示す初期基板は、従来の付着プロセスならびにリソグラフィおよびエッチング（パターン化された基板を製作するときに使用する）を使用して作成されるＳＯＩ様基板にすることができる。具体的には、ＳＯＩ様基板を使用する場合、初期構造は、従来の付着または熱成長プロセスによりＳｉ含有基板の表面の上にＧｅ拡散バリア層を付着させ、任意選択で従来のリソグラフィおよびエッチングを使用することによりバリア層にパターンを付け、その後、たとえば、化学的気相付着（ＣＶＤ）、プラズマＣＶＤ、スパッタリング、蒸着、化学溶液付着、またはエピタキシャルＳｉ成長を含む従来の付着プロセスを使用してバリア層の上に単結晶Ｓｉ層を形成することによって形成される。
図１および図６に示す初期構造のバリア層１２は、Ｇｅ拡散に対する抵抗力が高い絶縁材料を有する。このような絶縁材料およびＧｅ拡散抵抗材料としては、結晶性または非晶質の酸化物または窒化物を含むが、これらに限定されない。概して、バリア層１２は埋込み酸化物層である。
初期構造の様々な層の厚さは、それを作成する際に使用するプロセスに応じて様々になる可能性がある。しかし、概して、犠牲単結晶Ｓｉ層１４は、約１〜約５０ｎｍの厚さを有する薄い層であり、約５〜約３０ｎｍの厚さがさらに非常に好ましいものである。バリア層１２（すなわち、Ｇｅ拡散抵抗層）の場合、その層は約１〜約１０００ｎｍの厚さを有することができ、約２０〜約２００ｎｍの厚さがさらに非常に好ましいものである。Ｓｉ含有基板層、すなわち、層１０の厚さは本発明にとって取るに足らないものである。上記で示した厚さは例示的なものであり、いかなる方法でも本発明の範囲を制限するものではない。
図２および図７は、犠牲単結晶Ｓｉ層１４の上にＧｅ含有層１６が形成された後に形成される構造を示している。Ｇｅ含有層１６はＳｉＧｅ合金または純Ｇｅを含む。「ＳｉＧｅ合金」という用語は最高９９．９９原子百分率のＧｅを有するＳｉＧｅ材料を含み、純Ｇｅは１００原子百分率のＧｅを有する層を含む。ＳｉＧｅ層を使用する場合、ＳｉＧｅ層内のＧｅ含有量が約０．１〜約９９．９原子百分率であることが好ましく、約１０〜約３５のＧｅ原子百分率がさらに非常に好ましいものである。ＳｉＧｅ合金はアモルファスまたは多結晶質にすることができる。
本発明によれば、Ｇｅ含有層１６は、当業者には周知のものであって、ひずみがあり、準安定性であるとともに実質的に欠陥、すなわち、ミスフィットおよびＴＤ転位がないＧｅ含有層を成長させることができる従来のエピタキシャル成長方法を使用して犠牲単結晶Ｓｉ層１４の上に形成される。このようなエピタキシャル成長プロセスの例証となる例としては、急速高温化学気相付着（ＲＴＣＶＤ）、低圧化学気相付着（ＬＰＣＶＤ）、超高真空化学気相付着（ＵＨＶＣＶＤ）、常圧化学気相付着（ＡＰＣＶＤ）、分子線エピタキシ（ＭＢＥ）、またはプラズマ促進化学的気相付着（ＰＥＣＶＤ）を含むが、これらに限定されない。
本発明のこの時点で形成されるＧｅ含有層１６の厚さは様々になる可能性があるが、概して、Ｇｅ含有層１６は、下側の犠牲単結晶Ｓｉ層１４より大きい厚さを有する。一般に、Ｇｅ含有層１６は約１０〜約５００ｎｍの厚さを有し、約２０〜約２００ｎｍの厚さがさらに非常に好ましいものである。
本発明の代替実施形態（図１１〜１２を参照）では、本発明の酸化ステップを実行する前にＧｅ含有層１６の上に任意選択のキャップ層１８が形成される。本発明で使用する任意選択のキャップ層１８は、エピタキシャル・シリコン（ｅｐｉ−Ｓｉ）、アモルファス・シリコン（ａ：Ｓｉ）、単結晶または多結晶質Ｓｉ、あるいは多層を含むこれらの組み合わせを含むが、これらに限定されない任意のＳｉ材料を有する。好ましい一実施形態では、このキャップ層はエピタキシャルＳｉからなる。層１６および１８は、同じ反応室で形成される場合もあれば、そうではない場合もあることに留意されたい。
存在する場合、任意選択のキャップ層１８は約１〜約１００ｎｍの厚さを有し、約１〜約５０ｎｍの厚さがさらに非常に好ましいものである。任意選択のキャップ層１８は、上記のエピタキシャル成長プロセスを含む周知の付着プロセスを使用して形成される。
本発明の一実施形態では、単結晶Ｓｉ層の表面上に約１〜約２００ｎｍの厚さを有するＧｅ含有層（１５〜３０原子百分率のＧｅ）を形成し、その後、Ｇｅ含有層の上に約１〜約１００ｎｍの厚さを有するＳｉキャップ層を形成することが好ましい。
初期構造の上にＧｅ含有層１６（任意選択のキャップ層１８の有無を問わない）を形成した後、図２または図７のいずれかに示す構造（任意選択のキャップ層の有無を問わない）は、その後、任意選択のイオン注入ステップにかけることができ、その場合、イオンは界面１７においてまたはその付近で強化緩和を実行可能にする欠陥を形成することができる。強化緩和を発生可能にするこのような欠陥の例としては、水素イオン注入の場合のように、プレートリット欠陥または泡様欠陥を含む。この注入は、注入マスクの使用の有無を問わず実行することができる。
この注入ステップ後に形成される構造は図３または図８に示されている。これらの図では、参照番号１９はイオン注入ステップによって形成される欠陥領域を示している。この欠陥領域は、ＳｉＧｅ層の弾性緩和が発生できるようにすることにより、ＳｉＧｅ合金／単結晶Ｓｉの二重層内の欠陥生成という問題を解決する。具体的には、界面１７にまたはその付近に存在する欠陥領域を塑性変形することにより、弾性緩和が発生する。
この欠陥は、界面１７においてまたはその付近で強化緩和を発生可能にするものであり、界面１７においてまたはその付近でイオン範囲のピークを維持する注入条件を使用して、水素、重水素、ヘリウム、酸素、ネオン、またはこれらの混合物を様々な層に注入することによって形成される。上記のイオンのアイソトープも本明細書で企図されている。本発明で使用する好ましいイオンは水素イオン（Ｈ+）である。Ｈ2 +などの他の種の水素も本明細書で企図できることに留意されたい。本発明の注入ステップは、約０．０１〜約１０マイクロアンペア／ｃｍ2のビーム電流密度を使用して、ほぼ室温で、すなわち、約２８３Ｋ〜約３０３Ｋの温度で実行される。他の温度および／または他のビーム電流密度を使用する注入は緩和挙動に影響する可能性がある。
プレートリット欠陥を形成する際に使用する注入種の濃度は、使用する注入種のタイプに応じて様々になる可能性がある。しかし、概して、本発明のこの時点で使用する注入イオンの濃度は３Ｅ１６ｃｍ-2未満であり、約１Ｅ１６〜約２．９９Ｅ１６ｃｍ-2のイオン濃度がさらに非常に好ましいものである。この注入のエネルギーも注入されるイオンのタイプに応じて様々になる可能性があるが、その注入エネルギーは界面１７にまたはその付近にイオンを位置決めできなければならないという条件がある。たとえば、注入イオンとして水素を使用する場合、界面１７またはその付近でのプレートリット形成を保証するために使用するエネルギーは約１〜約１００ｋｅＶであり、約３〜約２０ｋｅＶのエネルギーがさらに非常に好ましいものである。
上記のエネルギー・イオンを界面１７内にまたはその付近に注入すると、ＳｉＧｅ層をより効率よく緩和させることができる効率の良い転位核生成部位として機能することができる欠陥を作り出す。この注入によって引き起こされる欠陥部位のランダム性は、移動転位間の相互作用によって引き起こされる欠陥ピン止めも低減する。このイオン注入ステップは、緩和プロセスをより効率的なものにするために使用することができ、その後の犠牲Ｓｉ層の高温酸化（すなわち、ＩＴＯＸ）消費と組み合わせて、ＳｉＧｅ層の最終緩和度を強化することができる。
本発明の他の実施形態では、犠牲単結晶Ｓｉ層１４はイオン注入によって完全にまたは部分的にアモルファス化され、その場合、注入の結果として発生する損傷深さ分布のピークは薄い犠牲単結晶Ｓｉ層１４に見合ったものになる。すなわち、このアモルファス化は、犠牲単結晶Ｓｉ層１４の中心に関して±１０００Åの範囲内のイオン範囲のピークをイオン注入することによって発生する。より好ましくは、このアモルファス化は、犠牲単結晶Ｓｉ層１４の中心から±５００Åの範囲内のイオン・ピークを注入することによって発生する。本発明ではＳｉ、Ｐ、Ａｓ、またはＧｅなどのアモルファス化イオンを使用することができる。本発明では、アモルファス化を引き起こし、上記の範囲内のイオン・ピークを注入するのに十分な任意の範囲の線量およびエネルギーを使用することができる。たとえば、２００Åの（犠牲）最上部Ｓｉ層を備えたＳＯＩ基板上に２０００ÅのＳｉ0.8Ｇｅ0.2層を成長させる場合、約２〜５×１０14個／ｃｍ2の原子の線量で約１３０〜１５０ｋｅＶのＳｉ注入を使用することができるだろう。また、このアモルファス化注入は犠牲Ｓｉ層の役割も強化する。
初期構造の上にＧｅ含有層１６（任意選択のキャップ層１８の有無を問わず、注入の有無を問わない）を形成した後、構造（任意選択のキャップ層１８の有無を問わず、注入の有無を問わない）は、層１４、層１６、および存在する場合は層１８の全体にわたってＧｅ原子を均質化し、犠牲単結晶Ｓｉ層１４内に支配的に注入される転位を作り出すことによってひずみＧｅ含有層１６を緩和し、初期バリア層１２の上に熱酸化物２５を形成する内部酸化によって犠牲単結晶Ｓｉ層１４を消費する温度で酸化される。酸化プロセス中に、転位欠陥は犠牲Ｓｉ層１４内に下方移動し、それにより、欠陥材料をもたらす。しかし、この欠陥材料はＩＴＯＸによって消費される。
酸化ステップ中に、ＳｉＧｅ層２０の上に酸化物層２２も形成される。この酸化物層２２は概して、ＳｉＧｅと比べて酸化物を除去するための選択性が高いＨＦなどの化学エッチング液を使用する従来のウェット・エッチング・プロセスを使用して加熱ステップ後にこの構造から除去されるが、必ず除去されるわけではない。酸化ステップが実行された後に結果的に形成される構造は、たとえば、図４または図９に示されている。
酸化物層２２が除去されると、ＳｉＧｅ層２０の上に第２の犠牲単結晶Ｓｉ層を形成することができ、多層緩和ＳｉＧｅ基板材料を生成するために本発明の上記の加工ステップを何度でも繰り返すことができることに留意されたい。
本発明の酸化ステップ後に形成された酸化物層２２は約１０〜約１０００ｎｍの範囲にわたる可能性のある可変性の厚さを有し、約２０〜約５００ｎｍの厚さがさらに非常に好ましいものである。内部酸化の結果得られる熱酸化物２５に関する限り、熱酸化物２５は約０．５〜約１００ｎｍの範囲にわたる可能性のある可変性の厚さを有し、約１〜約６０ｎｍの厚さがさらに非常に好ましいものである。高温（たとえば、１２５０℃）で酸化中に成長した熱酸化物２５の厚さは表面酸化物の厚さの６〜１０％の間であるが、酸化ステップの終了付近でＳＧＯＩがより薄くなるにつれて増加する。酸化中に成長した熱酸化物２５の量も酸化温度ならびに酸化環境に依存する。バリア層１２とともに熱酸化物２５は本発明の実質的に緩和されたＳｉＧｅオン・インシュレータ基板材料の絶縁領域を形成する。したがって、絶縁領域は、熱酸化物を含む上部領域を含む。
具体的には、本発明の酸化ステップは約１２００℃〜約１３５０℃の温度で実行され、約１２５０℃〜約１３２０℃の温度がさらに非常に好ましいものである。その上、本発明の酸化ステップは、Ｏ2、ＮＯ、Ｎ2Ｏ、オゾン、空気、またはその他の同様の酸素含有ガスなどの少なくとも１種類の酸素含有ガスを含む酸化環境で実行される。この酸素含有ガスは互いに混合される場合もあれば（Ｏ2とＮＯの混合など）、Ｈｅ、Ａｒ、Ｎ2、Ｘｅ、Ｋｒ、またはＮｅなどの不活性ガスで希釈される場合もある。
酸化ステップは、概して約１０〜約１８００分の範囲にわたる可変期間の間、実行することができ、約６０〜約６００分の期間がさらに非常に好ましいものである。この酸化は単一目標温度で実行することができ、あるいは様々なランプ・レートとソーク時間を使用する様々なランプ・ソーク・サイクルを使用することもできる。
この酸化は、犠牲単結晶層１４の消費により構造内に熱酸化物層２５を形成し、Ｇｅ原子に対する拡散バリアとしても作用する表面酸化物層、すなわち、層２２の存在を達成するための酸化環境で実行される。酸化物層２２が構造の表面上に形成されると、Ｇｅはバリア層１２と酸化物層２２の間に閉じ込められた状態になる。表面酸化物の厚さが増加するにつれて、Ｇｅは層１４、層１６と、任意選択で層１８の全体にわたってより均一に分散された状態になるが、侵入する酸化物層から継続的に効率よく退けられる。したがって、（その時点で均質化された）層はこの酸化ステップ中に薄くなるので、相対的なＧｅ部分が増加する。
酸化が急速すぎる場合、Ｇｅは十分な速度で表面酸化物／ＳｉＧｅの界面から拡散することができず、酸化物内を運ばれる（そして失われる）か、または合金の融解温度に達しなくなるほどＧｅの界面濃度が高くなることに留意されたい。
この酸化ステップが実行された後、この構造は、絶縁領域、すなわち、バリア層１２および熱酸化物２５と表面酸化物層２２との間に挟まれた均一で実質的に緩和された低欠陥ＳｉＧｅ合金層、すなわち、層２０を含む。図４または図９を参照されたい。この時点でバリア層１２は、熱酸化物が豊富な上部表面領域を含む。この熱酸化物領域は図面では２５として示されている。
本発明によれば、緩和されたＳｉＧｅ層２０は約２０００ｎｍ以下の厚さを有し、約１０〜約２００ｎｍの厚さがさらに非常に好ましいものである。本発明で形成される緩和されたＳｉＧｅ層２０は従来技術のＳｉＧｅ緩衝層より薄く、ミスフィットおよびＴＤを含む、約１０8個／ｃｍ2未満の欠陥という欠陥密度を有することに留意されたい。
本発明で形成される緩和されたＳｉＧｅ層は約０．１〜約９９．９原子百分率の最終Ｇｅ含有量を有し、約１０〜約３５のＧｅ原子百分率がさらに非常に好ましいものである。緩和されたＳｉＧｅ層２０に特有のもう１つの特徴は、この層が約１〜約９９％の測定格子緩和を有し、約５０〜約８０％の測定格子緩和がさらに非常に好ましいものであることである。
上記の通り、表面酸化物層２２は、たとえば、図５または図１０に示すＳｉＧｅオン・インシュレータ基板材料を提供するために本発明のこの時点で剥離することができる（キャップ層は緩和されたＳｉＧｅ層を形成する際に使用されたので、基板材料はこのキャップ層を含まないことに留意されたい）。
図１３〜１４は、それぞれ図５および図１０のＳｉＧｅ層の上にＳｉ層２４を形成した後で得られる構造を示している。Ｓｉ層２４は、当技術分野で周知の従来のエピタキシャル付着プロセスを使用して形成される。エピタキシャルＳｉ層２４の厚さは様々になる可能性があるが、概して、エピタキシャルＳｉ層２４は約１〜約１００ｎｍの厚さを有し、約１〜約５０ｎｍの厚さがさらに非常に好ましいものである。
いくつかの事例では、上記の加工ステップを使用して、緩和されたＳｉＧｅ層２０の上に追加のＳｉＧｅまたは圧縮ひずみ純粋Ｇｅを形成することができ、その後、エピタキシャルＳｉ層２４を形成してもよい。層２０はエピタキシャルＳｉ層２４に比べて大きい平面内格子定数を有するので、エピタキシャルＳｉ層２４は引っ張りひずみを生じることになる。
上記の通り、本発明は、少なくとも本発明のＳｉＧｅオン・インシュレータ基板材料を含む、超格子構造ならびに格子不整合構造も企図するものである。超格子構造の場合、このような構造は、少なくとも本発明の実質的に緩和されたＳｉＧｅオン・インシュレータ基板材料と、その基板材料の実質的に緩和されたＳｉＧｅ層の上に交互に形成されたＳｉの層およびＳｉＧｅの層とを含むことになるだろう。
格子不整合構造の場合、本発明のＳｉＧｅオン・インシュレータ基板材料の実質的に緩和されたＳｉＧｅ層の上にＧａＡｓ、ＧａＰ、またはその他の同様の化合物が形成されることになるだろう。
要約すると、本発明は、ひずみＳｉ適用例のために高品質で緩和されたＳｉＧｅオン・インシュレータ基板を形成する問題に対する独自の手法を提供するものである。その独自性は、ひずみ解放欠陥用のシンクとして犠牲層を使用することと、その後に行われる内部酸化による欠陥材料の消費との組み合わせにある。
その好ましい実施形態に関して本発明を詳細に示し説明してきたが、当業者であれば、本発明の範囲および精神を逸脱せずに形式および詳細の点で上記およびその他の変更が可能であることが分かるだろう。したがって、本発明は説明し例示した正確な形式および詳細に限定されず、特許請求の範囲内に含まれるものとする。
１０ Ｓｉ含有半導体基板
１２ バリア層
１４ 犠牲単結晶Ｓｉ層
１６ Ｇｅ含有層
１７ 界面
１８ キャップ層
２０ 緩和されたＳｉＧｅ層
２２ 酸化物層
２５ 熱酸化物層
１２ バリア層
１４ 犠牲単結晶Ｓｉ層
１６ Ｇｅ含有層
１７ 界面
１８ キャップ層
２０ 緩和されたＳｉＧｅ層
２２ 酸化物層
２５ 熱酸化物層
Claims (23)
- ＳｉＧｅオン・インシュレータ基板材料を製作する方法であって、
犠牲単結晶Ｓｉ層の表面上にひずみＧｅ含有層を形成するステップであって、前記犠牲単結晶Ｓｉ層がＧｅ拡散に対する抵抗力のあるバリア層の上に存在するステップと、
（ｉ）前記犠牲単結晶Ｓｉ層および前記Ｇｅ含有層の全体にわたってＧｅ原子を均質化し、（ｉｉ）前記犠牲単結晶Ｓｉ層内に支配的に注入される転位を作り出すことによって前記Ｇｅ含有層を緩和し、（ｉｉｉ）内部酸化により前記犠牲単結晶Ｓｉ層を消費する温度で前記層を酸化するステップであって、それにより、実質的に緩和された単結晶ＳｉＧｅ層を形成するステップと、
前記温度が１２００℃〜１３５０℃の範囲であり、
前記酸化するステップの前にイオン注入ステップをさらに有し、
前記酸化ステップ中に表面酸化物層と内部熱酸化物が形成され、
前記イオン注入ステップが、前記犠牲単結晶Ｓｉ層と前記バリア層との界面においてまたはその付近で緩和の促進を可能にする欠陥を形成することができるイオンを注入するステップ、あるいは、前記犠牲単結晶Ｓｉ層をアモルファス化することができるイオンを注入するステップである、
方法。 - 前記バリア層がパターン化されたバリア層である、請求項１に記載の方法。
- 前記バリア層がパターン化されていないバリア層である、請求項１に記載の方法。
- 前記バリア層が結晶性または非晶質酸化物あるいは結晶性または非晶質窒化物である、請求項１〜３いずれか１つに記載の方法。
- 前記バリア層が埋込み酸化物領域である、請求項１〜３いずれか１つに記載の方法。
- 前記Ｇｅ含有層がＳｉＧｅ合金または純Ｇｅである、請求項１〜５いずれか１つに記載の方法。
- 前記Ｇｅ含有層が、最高９９．９９原子百分率のＧｅを有するＳｉＧｅ合金である、請求項１〜６いずれか１つに記載の方法。
- 前記ＳｉＧｅ層が１０〜３５原子百分率のＧｅを有する、請求項１〜７いずれか１つに記載の方法。
- 前記Ｇｅ含有層が、高速熱ＣＶＤ、ＬＰＣＶＤ、常圧ＣＶＤ、超高真空ＣＶＤ、ＭＢＥ、およびプラズマＣＶＤからなるグループから選択されたエピタキシャル成長プロセスによって形成される、請求項１〜８いずれか１つに記載の方法。
- 前記酸化ステップの前に前記Ｇｅ含有層の上にＳｉキャップ層を形成するステップをさらに有する、請求項１〜９いずれか１つに記載の方法。
- 前記Ｓｉキャップ層が、エピタキシャルＳｉ、アモルファスＳｉ、単結晶Ｓｉまたは多結晶Ｓｉ、またはそれらの組み合わせおよび多層を有する、請求項１０に記載の方法。
- ウェット化学エッチング・プロセスを使用して前記表面酸化物層を除去するステップをさらに有する、請求項１〜１１いずれか１つに記載の方法。
- 前記酸化ステップが、少なくとも１種類の酸素含有ガスを有する酸化雰囲気中で実行される、請求項１〜１２いずれか１つに記載の方法。
- 前記少なくとも１種類の酸素含有ガスがＯ2、ＮＯ、Ｎ2Ｏ、オゾン、空気、またはそれらの混合物を有する、請求項１３に記載の方法。
- 前記酸素含有ガスを有する酸化雰囲気が、酸素含有ガスの他に、不活性ガスをさらに有し、前記不活性ガスが前記少なくとも１種類の酸素含有ガスを希釈するために使用される、請求項１３または１４に記載の方法。
- 前記実質的に緩和されたＳｉＧｅ層の上に追加のＳｉＧｅ層を成長させるステップをさらに有する、請求項１〜１５いずれか１つに記載の方法。
- 前記追加のＳｉＧｅ層の上にひずみＳｉ層を形成するステップをさらに有する、請求項１６に記載の方法。
- 前記実質的に緩和されたＳｉＧｅ層の上にひずみＳｉ層を形成するステップをさらに有する、請求項１〜１５いずれか１つに記載の方法。
- 前記犠牲単結晶Ｓｉ層と前記バリア層との界面においてまたはその付近で緩和の促進を可能にする欠陥を形成することができるイオンが、水素、重水素、ヘリウム、酸素、ネオン、および、これらの混合物よりなる群から選択される、請求項１〜１８いずれか１つに記載の方法。
- 前記犠牲単結晶Ｓｉ層と前記バリア層との界面においてまたはその付近で緩和の促進を可能にする欠陥を形成することができるイオンが、水素イオン（Ｈ+）である、請求項１〜１９いずれか１つに記載の方法。
- 前記犠牲単結晶Ｓｉ層と前記バリア層との界面においてまたはその付近で緩和の促進を可能にする欠陥を形成することができるイオンの注入が、０．０１〜１０・Ａ／ｃｍ2のビーム電流密度を使用して、２８３Ｋ〜３０３Ｋで行われる、請求項１〜２０いずれか１つに記載の方法。
- 前記水素イオンの注入エネルギーが１〜１００ｋｅＶである、請求項２０又は２１に記載の方法。
- 前記犠牲単結晶Ｓｉ層をアモルファス化することができるイオンが、Ｓｉ、Ｐ、Ａｓ、および、Ｇｅよりなる群から選択される、請求項１〜１８いずれか１つに記載の方法。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10/610,612 US7169226B2 (en) | 2003-07-01 | 2003-07-01 | Defect reduction by oxidation of silicon |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005026681A JP2005026681A (ja) | 2005-01-27 |
| JP4452132B2 true JP4452132B2 (ja) | 2010-04-21 |
Family
ID=33552283
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004183839A Expired - Fee Related JP4452132B2 (ja) | 2003-07-01 | 2004-06-22 | シリコンの酸化による欠陥低減 |
Country Status (5)
| Country | Link |
|---|---|
| US (3) | US7169226B2 (ja) |
| JP (1) | JP4452132B2 (ja) |
| KR (1) | KR100586290B1 (ja) |
| CN (1) | CN1311546C (ja) |
| TW (1) | TWI306662B (ja) |
Families Citing this family (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6583015B2 (en) * | 2000-08-07 | 2003-06-24 | Amberwave Systems Corporation | Gate technology for strained surface channel and strained buried channel MOSFET devices |
| US6855649B2 (en) * | 2001-06-12 | 2005-02-15 | International Business Machines Corporation | Relaxed SiGe layers on Si or silicon-on-insulator substrates by ion implantation and thermal annealing |
| AU2002322105A1 (en) * | 2001-06-14 | 2003-01-02 | Amberware Systems Corporation | Method of selective removal of sige alloys |
| FR2845523B1 (fr) * | 2002-10-07 | 2005-10-28 | Procede pour realiser un substrat par transfert d'une plaquette donneuse comportant des especes etrangeres, et plaquette donneuse associee | |
| EP1439570A1 (en) * | 2003-01-14 | 2004-07-21 | Interuniversitair Microelektronica Centrum ( Imec) | SiGe strain relaxed buffer for high mobility devices and a method of fabricating it |
| US7169226B2 (en) * | 2003-07-01 | 2007-01-30 | International Business Machines Corporation | Defect reduction by oxidation of silicon |
| JP4413580B2 (ja) * | 2003-11-04 | 2010-02-10 | 株式会社東芝 | 素子形成用基板の製造方法 |
| US7217949B2 (en) * | 2004-07-01 | 2007-05-15 | International Business Machines Corporation | Strained Si MOSFET on tensile-strained SiGe-on-insulator (SGOI) |
| US7642205B2 (en) | 2005-04-08 | 2010-01-05 | Mattson Technology, Inc. | Rapid thermal processing using energy transfer layers |
| US7338886B2 (en) * | 2005-04-15 | 2008-03-04 | Chartered Semiconductor Manufacturing, Ltd. | Implantation-less approach to fabricating strained semiconductor on isolation wafers |
| JP4427489B2 (ja) * | 2005-06-13 | 2010-03-10 | 株式会社東芝 | 半導体装置の製造方法 |
| KR100741923B1 (ko) * | 2005-10-12 | 2007-07-23 | 동부일렉트로닉스 주식회사 | 반도체 소자 및 그 제조방법 |
| FR2898215B1 (fr) * | 2006-03-01 | 2008-05-16 | Commissariat Energie Atomique | Procede de fabrication d'un substrat par condensation germanium |
| JP5374805B2 (ja) * | 2006-03-27 | 2013-12-25 | 株式会社Ｓｕｍｃｏ | Ｓｉｍｏｘウェーハの製造方法 |
| US7923098B2 (en) * | 2008-01-02 | 2011-04-12 | The Board Of Regents Of The University Of Oklahoma | Low-defect-density crystalline structure and method for making same |
| DE102009010883B4 (de) * | 2009-02-27 | 2011-05-26 | Amd Fab 36 Limited Liability Company & Co. Kg | Einstellen eines nicht-Siliziumanteils in einer Halbleiterlegierung während der FET-Transistorherstellung mittels eines Zwischenoxidationsprozesses |
| JP2011029618A (ja) * | 2009-06-25 | 2011-02-10 | Sumco Corp | Ｓｉｍｏｘウェーハの製造方法、ｓｉｍｏｘウェーハ |
| CN102383192B (zh) * | 2011-07-29 | 2014-06-18 | 上海新傲科技股份有限公司 | 锗衬底的生长方法以及锗衬底 |
| US8518807B1 (en) * | 2012-06-22 | 2013-08-27 | International Business Machines Corporation | Radiation hardened SOI structure and method of making same |
| FR3007892B1 (fr) * | 2013-06-27 | 2015-07-31 | Commissariat Energie Atomique | Procede de transfert d'une couche mince avec apport d'energie thermique a une zone fragilisee via une couche inductive |
| WO2015047267A1 (en) | 2013-09-26 | 2015-04-02 | Intel Corporation | Methods of forming dislocation enhanced strain in nmos structures |
| US9818761B2 (en) * | 2015-06-25 | 2017-11-14 | International Business Machines Corporation | Selective oxidation for making relaxed silicon germanium on insulator structures |
| US9472671B1 (en) | 2015-10-31 | 2016-10-18 | International Business Machines Corporation | Method and structure for forming dually strained silicon |
| CN106952861B (zh) * | 2017-04-06 | 2020-04-21 | 中国科学院微电子研究所 | 一种绝缘体上锗衬底结构及其制备方法 |
| US11211259B2 (en) | 2018-04-20 | 2021-12-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Structure and method for embedded gettering in a silicon on insulator wafer |
| CN108900173B (zh) * | 2018-07-04 | 2022-03-04 | 杭州左蓝微电子技术有限公司 | 一种以硅为牺牲层的薄膜体声波谐振器制备方法 |
| US11952268B2 (en) * | 2021-06-14 | 2024-04-09 | Lawrence Semiconductor Research Laboratory, Inc. | Engineered substrates, free-standing semiconductor microstructures, and related systems and methods |
Family Cites Families (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5461243A (en) * | 1993-10-29 | 1995-10-24 | International Business Machines Corporation | Substrate for tensilely strained semiconductor |
| US6486037B2 (en) | 1997-12-22 | 2002-11-26 | International Business Machines Corporation | Control of buried oxide quality in low dose SIMOX |
| US5930643A (en) | 1997-12-22 | 1999-07-27 | International Business Machines Corporation | Defect induced buried oxide (DIBOX) for throughput SOI |
| JP3884203B2 (ja) | 1998-12-24 | 2007-02-21 | 株式会社東芝 | 半導体装置の製造方法 |
| US6333532B1 (en) * | 1999-07-16 | 2001-12-25 | International Business Machines Corporation | Patterned SOI regions in semiconductor chips |
| JP4226175B2 (ja) | 1999-12-10 | 2009-02-18 | 富士通株式会社 | 半導体装置およびその製造方法 |
| US6969875B2 (en) * | 2000-05-26 | 2005-11-29 | Amberwave Systems Corporation | Buried channel strained silicon FET using a supply layer created through ion implantation |
| JP2002184962A (ja) | 2000-12-19 | 2002-06-28 | Fujitsu Ltd | 半導体基板及びその製造方法、並びに半導体装置 |
| JP3995428B2 (ja) | 2001-03-29 | 2007-10-24 | 株式会社東芝 | 半導体基板の製造方法及び半導体装置の製造方法 |
| US6656815B2 (en) * | 2001-04-04 | 2003-12-02 | International Business Machines Corporation | Process for implanting a deep subcollector with self-aligned photo registration marks |
| JP3875040B2 (ja) | 2001-05-17 | 2007-01-31 | シャープ株式会社 | 半導体基板及びその製造方法ならびに半導体装置及びその製造方法 |
| US6602757B2 (en) | 2001-05-21 | 2003-08-05 | International Business Machines Corporation | Self-adjusting thickness uniformity in SOI by high-temperature oxidation of SIMOX and bonded SOI |
| US6855436B2 (en) * | 2003-05-30 | 2005-02-15 | International Business Machines Corporation | Formation of silicon-germanium-on-insulator (SGOI) by an integral high temperature SIMOX-Ge interdiffusion anneal |
| US6541356B2 (en) * | 2001-05-21 | 2003-04-01 | International Business Machines Corporation | Ultimate SIMOX |
| US6846727B2 (en) * | 2001-05-21 | 2005-01-25 | International Business Machines Corporation | Patterned SOI by oxygen implantation and annealing |
| JP2003008022A (ja) | 2001-06-20 | 2003-01-10 | Mitsubishi Materials Silicon Corp | 半導体基板及び電界効果型トランジスタ並びにこれらの製造方法 |
| CN1184692C (zh) * | 2001-08-24 | 2005-01-12 | 中国科学院上海冶金研究所 | 一种多层结构绝缘层上锗化硅材料及制备方法 |
| JP2003128494A (ja) | 2001-10-22 | 2003-05-08 | Sharp Corp | 半導体装置の製造方法及び半導体装置 |
| JP2003158250A (ja) * | 2001-10-30 | 2003-05-30 | Sharp Corp | ＳｉＧｅ／ＳＯＩのＣＭＯＳおよびその製造方法 |
| US6805962B2 (en) | 2002-01-23 | 2004-10-19 | International Business Machines Corporation | Method of creating high-quality relaxed SiGe-on-insulator for strained Si CMOS applications |
| JP4010543B2 (ja) | 2002-06-28 | 2007-11-21 | 出光エンジニアリング株式会社 | 吸着装置および吸着方法 |
| US6841457B2 (en) * | 2002-07-16 | 2005-01-11 | International Business Machines Corporation | Use of hydrogen implantation to improve material properties of silicon-germanium-on-insulator material made by thermal diffusion |
| US6946373B2 (en) * | 2002-11-20 | 2005-09-20 | International Business Machines Corporation | Relaxed, low-defect SGOI for strained Si CMOS applications |
| US6878611B2 (en) * | 2003-01-02 | 2005-04-12 | International Business Machines Corporation | Patterned strained silicon for high performance circuits |
| US7049660B2 (en) * | 2003-05-30 | 2006-05-23 | International Business Machines Corporation | High-quality SGOI by oxidation near the alloy melting temperature |
| US7026249B2 (en) * | 2003-05-30 | 2006-04-11 | International Business Machines Corporation | SiGe lattice engineering using a combination of oxidation, thinning and epitaxial regrowth |
| US6946358B2 (en) * | 2003-05-30 | 2005-09-20 | International Business Machines Corporation | Method of fabricating shallow trench isolation by ultra-thin SIMOX processing |
| US7169226B2 (en) * | 2003-07-01 | 2007-01-30 | International Business Machines Corporation | Defect reduction by oxidation of silicon |
| US6989058B2 (en) * | 2003-09-03 | 2006-01-24 | International Business Machines Corporation | Use of thin SOI to inhibit relaxation of SiGe layers |
| US6992025B2 (en) * | 2004-01-12 | 2006-01-31 | Sharp Laboratories Of America, Inc. | Strained silicon on insulator from film transfer and relaxation by hydrogen implantation |
-
2003
- 2003-07-01 US US10/610,612 patent/US7169226B2/en not_active Expired - Fee Related
-
2004
- 2004-06-01 KR KR1020040039652A patent/KR100586290B1/ko not_active IP Right Cessation
- 2004-06-22 JP JP2004183839A patent/JP4452132B2/ja not_active Expired - Fee Related
- 2004-06-25 CN CNB2004100600469A patent/CN1311546C/zh not_active Expired - Fee Related
- 2004-06-28 TW TW093118901A patent/TWI306662B/zh not_active IP Right Cessation
-
2007
- 2007-01-02 US US11/619,040 patent/US7507988B2/en not_active Expired - Fee Related
-
2008
- 2008-06-13 US US12/139,080 patent/US7816664B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US7507988B2 (en) | 2009-03-24 |
| TWI306662B (en) | 2009-02-21 |
| CN1311546C (zh) | 2007-04-18 |
| US20080246019A1 (en) | 2008-10-09 |
| US20050003229A1 (en) | 2005-01-06 |
| US7816664B2 (en) | 2010-10-19 |
| CN1577809A (zh) | 2005-02-09 |
| TW200520211A (en) | 2005-06-16 |
| US7169226B2 (en) | 2007-01-30 |
| JP2005026681A (ja) | 2005-01-27 |
| US20070105350A1 (en) | 2007-05-10 |
| KR100586290B1 (ko) | 2006-06-08 |
| KR20050003992A (ko) | 2005-01-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4452132B2 (ja) | シリコンの酸化による欠陥低減 | |
| JP4238087B2 (ja) | ＳｉＧｅオンインシュレータ基板材料の製造方法 | |
| US7679141B2 (en) | High-quality SGOI by annealing near the alloy melting point | |
| KR100763317B1 (ko) | 일체적 고온 ＳＩＭＯＸ-Ｇｅ 상호확산 어닐에 의한절연체-상-규소-게르마늄(ＳＧＯＩ)의 형성 | |
| US20060057403A1 (en) | Use of thin SOI to inhibit relaxation of SiGe layers | |
| JP2005516395A (ja) | ひずみ緩和されたＳｉＧｅオン・インシュレータ及びその製造方法 | |
| JP4856544B2 (ja) | 埋込多孔質シリコン層の酸化によるシリコン・ゲルマニウムオンインシュレータ構造の形成 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080219 |
|
| RD12 | Notification of acceptance of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7432 Effective date: 20080306 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20080306 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080509 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090217 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090518 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20090518 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20090805 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091013 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091113 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100126 |
|
| RD14 | Notification of resignation of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7434 Effective date: 20100126 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100129 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4452132 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130205 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130205 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140205 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |