CN101958270B - 一种绝缘体上超薄应变材料的制备方法 - Google Patents
一种绝缘体上超薄应变材料的制备方法 Download PDFInfo
- Publication number
- CN101958270B CN101958270B CN2010102231248A CN201010223124A CN101958270B CN 101958270 B CN101958270 B CN 101958270B CN 2010102231248 A CN2010102231248 A CN 2010102231248A CN 201010223124 A CN201010223124 A CN 201010223124A CN 101958270 B CN101958270 B CN 101958270B
- Authority
- CN
- China
- Prior art keywords
- layer
- insulator
- semi
- described preparation
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Recrystallisation Techniques (AREA)
Abstract
本发明涉及一种绝缘体上超薄应变材料的制备方法,其特征在于在选定的半导体衬底材料上外延生长一层半导体材料,该外延生长的半导体材料厚度在临界厚度以内,且使晶体处于完全应变状态,接着进行氧离子注入,使氧离子主要分布在半导体衬底材料中,最后进行800-1200℃高温退火,在形成绝缘埋层的同时,使外延生长的半导体材料顶部发生弛豫,将应力转移到衬底材料的顶部中去,形成新的应变层。所制备的超薄应变材料层≤50nm。本发明只需一步氧离子注入结合外延工艺而省去键合和剥离工艺,使绝缘体上硅得以简单实现。
Description
技术领域
本发明涉及一种绝缘体上超薄应变材料的制备方法,属于绝缘体上硅(SOI)材料及制备领域。
背景技术
传统的绝缘体上应变材料的制备方法一般通过外延、键合、背部研磨或智能剥离等工艺流程,在实际操作中受多种不同工艺的影响,制备流程及其复杂,造成最终制备的绝缘体上应变材料晶体质量受到限制。
制备更小尺寸、更高性能的器件一直是半导体工业发展的目标和方向,随着半导体技术的发展,单纯依靠硅材料已经无法制备出足够高速,低功耗的晶体管。从90nm工艺开始,应变硅(sSi)技术和绝缘体上硅(SOI)技术成为推动摩尔定律的两大利器。现在结合了应变硅和SOI技术的绝缘体上应变硅技术受到相关的科技人员的日益重视,被誉为是下一代CMOS工艺的优选衬底材料之一。
绝缘体上应变硅材料一般分成两种,一种是应变硅材料直接结合到硅衬底的绝缘层上,形成sSi/SiO2/Si的三明治结构(sSOI);另一种是应变硅和绝缘层之间还有一层SiGe层,形成sSi/SiGe/SiO2/Si的四层结构(SGOI)。由于sSOI中的张应力的存在有利于提高电子迁移率,然而对空穴迁移率的提升作用并不明显;而SGO工作为一种双沟道材料,由于应变硅层中的张应力和SiGe层中的压应力的共同作用,材料中的电子和空穴迁移率同时得到提高。
为此,本发明拟充分利用SIMOX(Seperation by implantation of oxygen)工艺的优点,选择合适的退火温度,将外延材料的应力转移到原来衬底材料的表层,而巧妙地避免了传统制备方法中的键合和剥离工艺,既简单化了工艺而又使绝缘体上应变材料能简单的实现。
发明内容
本发明的目的在于提供一种绝缘体上制备超薄应变材料的方法,所提供的方法的特征在于只需一步简单的离子注入,与传统的通过缓冲层生长应变材料加上薄膜转移方法相比,具备工艺简单、易于实现的优点。
本发明提供的方法实施步骤是:
1、首先选定一层半导体衬底材料,例如:硅衬底,所提供的半导体衬底材料包括硅或锗;
2、在步骤1选定的半导体材料上外延生长另一层半导体材料,要求外延生长的材料的晶格常数比第一层半导体衬底材料的晶格常数大,例如通式为Si1-xGex的锗硅材料,0<x<1;
新生长锗硅半导体材料的厚度在临界厚度以内,使晶体处于完全应变状态,同时晶体的质量也得以保证,所述的临界厚度随Si1-xGex中Ge组分的增加而降低。临界厚度与Ge组分x的关系为he≈0.0234/(1+0.04x)2×ln(he/4),通常选择的Si1-xGex层的厚度80-120nm;
3、进行氧离子注入,注入能量根据生长半导体材料的厚度决定,使氧离子主要分布在半导体衬底材料中,且距离两层半导体材料界面10-50nm处;氧离子的注入剂量为:1E14~1E19/cm2;
4、然后进行高温退火,退火温度800-1200℃,退火时间30-120分钟;退火的过程中,绝缘埋层形成,同时,新外延生长的半导体材料顶部发生弛豫,将应力转移到衬底材料的顶部中去,形成新的应变材料层;
5、然后进行湿法腐蚀,移除外延新生长的半导体材料,得到绝缘体上应变材料;
如需更厚的应变材料,只需在该绝缘体上应变材料上再进行外延,即可得到厚膜的绝缘体上应变材料。
由此可见,本发明只需一次简单的氧离子注入,通过外延应变材料加上氧离子注入工艺,选择合适的退火温度,利用SIMOX工艺的优点,释放外延生长的半导体顶部发生弛豫,将应力转移到衬底材料的顶部中去,形成新的应变材料。
附图说明
图1为本发明提供的制备超薄应变层的方法步骤。
(a)半导体衬底材料上外延生长另一层半导体材料;(b)氧离子注入;(c)高温退火;(d)湿法腐蚀,获得绝缘体上超薄应变层。
具体实施方式
下面结合附图,通过具体实施方式的介绍,以进一步阐述本发明的实质性特点和显著的进步。
实施例1
本发明提供的在绝缘体上超薄应变材料的制备方法,包括以下各步:要点如下:
1、首先选择一层半导体衬底材料11,例如:硅衬底,然后在步骤1选定的半导体材料上外延生长另一层半导体材料12,要求新外延生长的材料12的晶格常数比第一层半导体选定衬底材料11的晶格常数大,外延生长的半导体材料通式为Si1-xGex,新外延生长半导体材料12的厚度在临界厚度以内,使晶体处于完全应变状态,同时晶体的质量也得以保证,例如:Si1-xGex层的厚度介于80-120nm(图1a);
2、进行氧离子注入,注入能量根据生长半导体材料的厚度决定,使氧离子主要分布在半导体衬底材料中,且距离两层半导体材料界面10-50nm处;氧离子的注入剂量为:1E14~1E19/cm2;(图1b)
3、然后进行高温退火,退火温度800-1200℃,退火时间60-120分钟;退火的过程中,形成绝缘埋层13,同时,使外延新生长的半导体材料12顶部发生弛豫,将应力转移到衬底材料11的顶部中去,形成新的应变材料层14;(图1c)
4、最后进行湿法腐蚀,移除新生长的半导体材料12,得到绝缘体上应变材料(图1d)。通常所述的绝缘体上超薄应变材料厚度≤50nm。如需更厚的应变材料,只需在该绝缘体上应变材料上进行外延,即可得到厚膜的绝缘体上应变材料。
实施例2
实施例1中半导体硅材料11用锗材料取代。其余同实施例1。
实施例3
实施例1中退火温度为1000-1200℃,退火时间为30-60分钟,退火过程形成绝缘层埋层13。其余同实施例1或2。
Claims (8)
1.一种绝缘体上超薄应变材料的制备方法,其特征在于所述的制备方法包括以下各步:
a)首先选择一层半导体衬底材料,然后在这选定的半导体材料上外延生长另一层半导体材料,外延生长的半导体材料的晶格常数比第一层半导体衬底材料的晶格常数大;
b)进行氧离子注入,注入能量根据外延生长半导体材料的厚度决定,使氧离子主要分布在半导体衬底材料中,且距离两层半导体材料界面10-50nm处;
c)然后进行高温退火,退火温度800-1200℃,退火的过程中,形成绝缘埋层,同时,使步骤a中外延生长的半导体材料顶部发生弛豫,将应力转移到衬底材料的顶部中去,形成新的应变材料层;
d)最后进行湿法腐蚀,移除步骤a中外延新生长的半导体材料,从而得到绝缘体上超薄应变材料。
2.按权利要求1所述的制备方法,其特征在于步骤a中首先选择的一层半导体材料为硅或锗。
3.按权利要求1所述的制备方法,其特征在于外延生长的半导体材料的结构通式为Si1-xGex,0<x<1,且所述的外延生长半导体材料在临界厚度以内,处于完全应变状态;所述的临界厚度与Ge组分x的关系为he≈0.0234/(1+0.04x)2×ln(he/4)。
4.按权利要求1或3所述的制备方法,其特征在于外延生长半导体材料的厚度为80-120nm。
5.按权利要求1所述的制备方法,其特征在于步骤b中氧离子的注入剂量为1E14~1E19/cm2。
6.按权利要求1所述的制备方法,其特征在于步骤c的退火时间为30-120分钟。
7.按权利要求1所述的制备方法,其特征在于所制备的超薄应变层厚度≤50nm。
8.按权利要求1或7所述的制备方法,其特征在于只需在绝缘体上超薄应变材料上再进行外延,得到厚膜绝缘体上应变材料。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2010102231248A CN101958270B (zh) | 2010-07-09 | 2010-07-09 | 一种绝缘体上超薄应变材料的制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2010102231248A CN101958270B (zh) | 2010-07-09 | 2010-07-09 | 一种绝缘体上超薄应变材料的制备方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101958270A CN101958270A (zh) | 2011-01-26 |
CN101958270B true CN101958270B (zh) | 2012-09-26 |
Family
ID=43485528
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2010102231248A Expired - Fee Related CN101958270B (zh) | 2010-07-09 | 2010-07-09 | 一种绝缘体上超薄应变材料的制备方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101958270B (zh) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1722365A (zh) * | 2004-07-14 | 2006-01-18 | 国际商业机器公司 | 制造衬底材料的方法以及半导体衬底材料 |
CN101740463A (zh) * | 2009-12-08 | 2010-06-16 | 中国科学院上海微***与信息技术研究所 | 一种通过氧离子注入退火制备绝缘体上应变硅材料的方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7067430B2 (en) * | 2003-09-30 | 2006-06-27 | Sharp Laboratories Of America, Inc. | Method of making relaxed silicon-germanium on insulator via layer transfer with stress reduction |
-
2010
- 2010-07-09 CN CN2010102231248A patent/CN101958270B/zh not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1722365A (zh) * | 2004-07-14 | 2006-01-18 | 国际商业机器公司 | 制造衬底材料的方法以及半导体衬底材料 |
CN101740463A (zh) * | 2009-12-08 | 2010-06-16 | 中国科学院上海微***与信息技术研究所 | 一种通过氧离子注入退火制备绝缘体上应变硅材料的方法 |
Also Published As
Publication number | Publication date |
---|---|
CN101958270A (zh) | 2011-01-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI225283B (en) | Strained semiconductor on insulator substrate and method of forming the same | |
JP4678877B2 (ja) | Si:C−OIおよびSGOI上のシリコン・デバイスならびに製造方法 | |
CN100570889C (zh) | 在体硅和soi mos器件中制造无位错应力沟道的结构和方法 | |
JP4919316B2 (ja) | 層の移転を介してシリコン・オン・グラスを製造する方法 | |
JP4130652B2 (ja) | 半導体構造およびその製造方法 | |
Huang et al. | Carrier mobility enhancement in strained Si-on-insulator fabricated by wafer bonding | |
US6690043B1 (en) | Semiconductor device and method of manufacturing the same | |
KR100447492B1 (ko) | 반도체장치 및 반도체기판 | |
JP2008505482A (ja) | シリコン・ゲルマニウム・バッファで絶縁体上に歪みSi/SiGeを形成する方法 | |
CN103633010B (zh) | 利用掺杂超薄层吸附制备超薄绝缘体上材料的方法 | |
CN104517883B (zh) | 一种利用离子注入技术制备绝缘体上半导体材料的方法 | |
CN101866874B (zh) | 一种利用层转移技术制备绝缘体上锗硅材料的方法 | |
TW200427085A (en) | Strained transistor formed by isolation material having different thermal coefficient with the substrate | |
US20110278645A1 (en) | Strain-direct-on-insulator (sdoi) substrate and method of forming | |
JP2001217430A (ja) | 半導体基板の製造方法およびこれにより製造された半導体基板 | |
CN102709225A (zh) | 形成绝缘体上ⅲ/ⅴ族上锗结构的方法 | |
CN102214694B (zh) | 异质金属堆叠栅SSGOI pMOSFET器件结构 | |
JP2017532781A (ja) | 異なる歪み状態を有するトランジスタチャネルを含む半導体層を製作する方法及び関連半導体層 | |
JP2006080510A (ja) | ホウ素またはヘリウムと、水素とともにシリコンを注入することによって、Ge含有量が高い緩和Si1−XGeX(0<x<1)層を形成する方法 | |
CN102208448B (zh) | 多晶Si1-xGex/金属并列覆盖双栅SSGOI nMOSFET器件结构 | |
CN101916741B (zh) | 一种绝缘体上应变硅制备方法 | |
US20130221412A1 (en) | Device System Structure Based On Hybrid Orientation SOI and Channel Stress and Preparation Method Thereof | |
CN104752309A (zh) | 剥离位置精确可控的绝缘体上材料的制备方法 | |
CN105428301A (zh) | 利用微波退火技术低温制备goi的方法 | |
CN101958270B (zh) | 一种绝缘体上超薄应变材料的制备方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20120926 Termination date: 20180709 |