TWI685884B - 半導體異質結構及其製造方法 - Google Patents

半導體異質結構及其製造方法 Download PDF

Info

Publication number
TWI685884B
TWI685884B TW107115105A TW107115105A TWI685884B TW I685884 B TWI685884 B TW I685884B TW 107115105 A TW107115105 A TW 107115105A TW 107115105 A TW107115105 A TW 107115105A TW I685884 B TWI685884 B TW I685884B
Authority
TW
Taiwan
Prior art keywords
dopant concentration
region
layer
heterostructure
iii
Prior art date
Application number
TW107115105A
Other languages
English (en)
Other versions
TW201911383A (zh
Inventor
劉嘉哲
黃彥綸
林嫚萱
Original Assignee
環球晶圓股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 環球晶圓股份有限公司 filed Critical 環球晶圓股份有限公司
Publication of TW201911383A publication Critical patent/TW201911383A/zh
Application granted granted Critical
Publication of TWI685884B publication Critical patent/TWI685884B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H01L29/365—Planar doping, e.g. atomic-plane doping, delta-doping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/0251—Graded layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/207—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

一種異質結構包括基板；設置在該基板上的中間層；以及III-V族層，該III-V族層具有設置在該中間層上的第一主表面及摻雜劑濃度，其中在沿著從第一主表面貫穿整個該層的厚度而終止於第二主表面之前的生長方向上，該摻雜劑濃度以包括複數個緩變的方式變化，該複數個緩變具有摻雜劑濃度升高及摻雜劑濃度降低的至少一個。

Description

半導體異質結構及其製造方法
本發明總體涉及一種半導體異質結構及其形成方法，特別涉及一種III-V族半導體異質結構及其形成方法。
氮化物半導體被用於創造例如新的固態照明、用於無線通訊的高效放大器、具有新型低損耗的先進電力電子設備、以及大量新型高性能器件。
諸如氮化鎵(GaN)或其他III族氮化物材料(例如，包括氮及元素週期表第III族中的至少一種元素的半導體化合物)的III-V族半導體被用於許多需要高功率密度及高效率切換的微電子實施中。這種實施的示例包括場效應電晶體(FET)及高電子遷移率電晶體(HEMT)。
傳統的III-V族半導體異質結構可能存在生長過程中摻雜劑濃度突變或是產生雜質，這種摻雜劑濃度突變或是雜質產生可能會導致晶格失配，從而降低磊晶品質或發生電性崩壞等問題，無法滿足高性能微電子實施的需求。因此，需要提供一種新的III-V族半導體異質結構及其形成方法，來獲得磊晶品質更好的III-V族半導體層。
本發明內容介紹了以下具體實施方式中進一步描述的概念 的選擇。本發明內容並非意圖確定所要求保護的主題的關鍵或基本特徵，也非意圖用來限制所要求保護的主題的範圍。
在一個方面，本文公開的實施例涉及一種異質結構，其包括：基板；設置在基板上的中間層；以及III-V族層，該III-V族層具有設置在該中間層上的第一主表面及摻雜劑濃度，其中在沿著從第一主表面貫穿整個該層的厚度而終止於第二主表面之前的生長方向上，該摻雜劑濃度以包括複數個緩變的方式變化，該複數個緩變具有摻雜劑濃度升高及摻雜劑濃度降低中的至少一個。
在另一個方面，本文公開的實施例涉及一種異質結構，其包括：基板；設置在基板上的中間層；以及III-V族層，該III-V族層具有設置在該中間層上的第一主表面及摻雜劑濃度，該摻雜劑濃度以週期方式變化，該週期方式包括沿著從第一主表面貫穿該層的厚度而終止於第二主表面之前的生長方向上的複數個緩變。
在又一方面，本文公開的實施例涉及一種用於製造異質結構的方法，該方法包括：在基板上沉積中間層；以及在該中間層上沉積III-V族層，該III-V族層具有摻雜劑濃度，在沿著從第一主表面貫穿該層的厚度而終止於第二主表面之前的生長方向上，該摻雜劑濃度以包括複數個緩變的方式變化，該複數個緩變具有摻雜劑濃度升高及摻雜劑濃度降低中的至少一個。
所要求保護的主題的其他方面及優點將從以下描述及所附申請專利範圍中顯而易見。
100‧‧‧半導體異質結構
102‧‧‧基板
104‧‧‧中間層
106‧‧‧III-V族層
108‧‧‧下表面
110‧‧‧上表面
第1圖示出了根據本公開的半導體異質結構的實施例。
第2圖示出了本公開的III-V族層內的摻雜劑濃度變化的實施例。
第3圖示出了本公開的III-V族層內的摻雜劑濃度變化的實施例。
第4圖示出了本公開的III-V族層內的摻雜劑濃度變化的實施例。
第5圖示出了本公開的III-V族層內的摻雜劑濃度變化的實施例。
第6圖示出了本公開的III-V族層內的摻雜劑濃度變化的實施例。
第7圖示出了本公開的III-V族層內的摻雜劑濃度變化的實施例。
第8圖示出了本公開的III-V族層內的摻雜劑濃度變化的實施例。
第9圖示出了本公開的III-V族層內的摻雜劑濃度變化的實施例。
第10圖示出了本公開的III-V族層內的摻雜劑濃度變化的實施例。
第11圖示出了本公開的III-V族層內的摻雜劑濃度變化的實施例。
第12圖示出了本公開的III-V族層內的摻雜劑濃度變化的實 施例。
第13圖示出了不根據本公開的III-V族層內的摻雜劑濃度變化的實施例。
第14圖示出了示例1的異質結構及比較例1的異質結構的垂直擊穿電壓的圖。
第15圖示出了示例1的異質結構及比較例1的異質結構的橫向擊穿電壓的圖。
本文公開的實施例一般涉及半導體異質結構組合物及製造該異質結構組合物的方法。更具體地，本文公開的實施例一般涉及包括基板、中間層及III-V族層的半導體異質結構，該III-V族層具有在整個層中變化的摻雜劑濃度。
III-V族半導體包括由諸如氮化鋁鎵(AlGaN)、氮化銦鎵(InGaN)及氮化鋁銦鎵(AlInGaN)等氮化鎵(GaN)及/或其合金形成的III族氮化物材料。這些材料是具有相對寬的直接帶隙的、及強壓電極化的半導體化合物，並且能夠實現高擊穿電場及產生二維電子氣(2DEG)。結果，諸如GaN的III族氮化物材料被用於需要高功率密度及高效率開關的許多微電子實施中。這種實施的示例包括場效應電晶體(FET)，高電子遷移率電晶體(HEMT)及二極體。
儘管III族氮化物半導體的固有材料性質理論上能夠製造高性能器件，但實際上III族氮化物材料的常規生長環境通常包括會損害其性能的雜質源。例如，III族氮化物生長環境中雜質源的存在會導致關鍵器件 層的無意摻雜。例如在HEMT中，以及在其他高速開關器件中，這種無意的雜質摻雜可能會不利地損害器件性能。然而，在本申請中，對用於生產III族氮化物或其他III-V族半導體材料的生長條件/環境的仔細操控，被用於選擇性地及可控地調製某些關鍵器件區域內的雜質/摻雜劑分佈，以增強或優化性能。例如，對III-V層內的摻雜劑濃度的選擇性調製可以改善磊晶沉積層的結構完整性及品質，並且還可以減少對III-V層的動態電特性產生不利影響的電流崩塌。
通常，當磊晶生長氮化鎵III-V層時，反應物是在氣相中反應的氨(NH3)及三甲基鎵(TMGa)或三乙基鎵(TEGa)。在一個或多個實施例中，可以在氮化鎵III-V層的生長期間調整反應物混合物中使用的氨及鎵化合物的比率，以包括更高量的氨或更高量的鎵化合物。如將在下面進一步討論的，在氮化鎵III-V層的生長期間，可以調節反應物混合物中的氨及鎵化合物的比率，以便調製生長層中的摻雜劑濃度。以這種方式，可以產生具有受控摻雜劑濃度分佈(即，隨著該層生長的摻雜劑濃度相對變化)的氮化鎵III-V層。
在一個或多個實施例中，不僅藉由調節所使用氨及鎵化合物的比例，而且還可調節在氮化鎵III-V層製備期間的生長速率、壓力及/或生長溫度，可以選擇性在III-V層的製備期間調製摻雜劑濃度。在一個或多個實施例中，可以僅操控這些因素中的一個以在III-V層生長期間調製/調節摻雜劑濃度，或者在其他實施例中，可以操控這些因素中的兩個或更多個來調製/調節摻雜劑濃度。例如，反應物混合物中使用的氨濃度的增加，生長速率的降低，生長系統內壓力的增加及/或生長溫度的增加可能導致在本公 開的III-V層中的摻雜劑濃度的降低。上述操控的反向可以用於增加本公開的III-V層中的摻雜劑濃度。因此，在III-V層的製造過程中，為了增加或減少摻雜劑濃度，可以仔細且選擇性地調製氨及鎵化合物的比例、生長速率、壓力及/或生長溫度。在一個或多個實施例中，III-V層中的摻雜劑濃度可以在整個層厚度上變化，其中一些區域具有小於約1×1018/cm3的摻雜劑濃度，而另一些區域具有大於約2×1019/cm3的摻雜劑濃度，摻雜劑濃度取決於用於生長III-V層的條件，如上所述。在其他實施例中，III-V層中的摻雜劑濃度在整個層的厚度上變化，其中一些區域具有小於約5×1018/cm3的摻雜劑濃度以及其他區域具有大於5×1018/cm3的摻雜劑濃度。
作為III-V族層磊晶生長策略的一個示例，根據本公開的一個或多個實施例，可以在小於約1000℃的穩定溫度、大於約3微米/小時的穩定生長速率、以及小於約200Torr的穩定壓力下生長特定厚度的III-V族層。這些條件可能導致具有大於約5×1018/cm3的穩定的摻雜劑濃度的III-V族層。在這些條件下生長特定厚度之後，溫度可以連續緩變上升到大於約1000℃的溫度，生長速率可以連續緩變下降到小於3μm/小時，壓力可以連續地緩變上升達到大於約200Torr的壓力。這些緩變條件可能導致III-V族層具有從上述大於約5×1018/cm3或大於約2×1019/cm3開始的摻雜劑濃度，而後連續緩變下降到小於上述約5×1018/cm3或小於約1×1018/cm3的摻雜劑濃度。生長條件可以再一次被穩定，使得具有如上所述的小於約5×1018/cm3或小於約1×1018/cm3的穩定摻雜劑濃度的III-V族層可以被製造為特定厚度。在這些條件下生長特定厚度之後，溫度可以連續緩變下降到低於約1000℃的溫度，生長速率可以連續緩變上升到大於3μm/小時，並且壓力可以連續緩變下降 至低於約200Torr。這些緩變條件可以導致III-V族層從如上所述的小於約5×1018/cm3或小於約1×1018/cm3開始的摻雜劑濃度，而後連續緩變上升到如上所述大於約5×1018/cm3或大於約2×1019/cm3的摻雜劑濃度。生長條件可以再一次被穩定，使得具有如上所述的大於約5×1018/cm3或大於約2×1019/cm3的穩定摻雜劑濃度的III-V族層可以被製造為特定厚度。該生長條件修改的特定順序可以根據需要被重複以調製III-V族層的整個厚度上的摻雜劑濃度。
在一個或多個實施例中，可被選擇性調製的摻雜劑可包括碳(C)、氧(O)、氫(H)、矽(Si)、鍺(Ge)、鎂(Mg)、鈹(Be)、鋅(Zn)、鐵(Fe)、鉻(Cr)及鎘(Cd)中的至少一種。這些摻雜劑可能無意地存在或選擇性地被引入根據本公開的III-氮化物或其他III-V族半導體結構中的特定層或結構。此外，儘管描述了這些具體的摻雜劑，但應該理解，在不脫離本發明構思的範圍的情況下，可以在半導體結構中包括額外的摻雜劑。
在一個或多個實施例中，摻雜劑濃度可以在整個摻雜層的厚度上以週期性或非週期性方式變化。具體而言，在本公開中，以週期性方式變化的摻雜劑濃度是在整個層厚度上以重複的方式變化的濃度，非週期性的摻雜劑濃度則不重複。例如，如果摻雜劑濃度從濃度A開始變為濃度B隨後再變回濃度A，在摻雜劑濃度的週期性變化中，將重複這個通用方式。此外，為了被認為是週期性的，每個特定濃度水準(例如，A及B)的厚度也和任何過渡厚度(例如，當摻雜劑濃度從濃度A變化到濃度B時的厚度)一起重複。在本申請中提出並在下面討論的第2-12圖將有助於進一步解釋摻雜劑濃度的週期性及非週期性變化的含義。
第1圖呈現根據本公開的半導體異質結構的實施例的橫截面圖。半導體異質結構100包括基板102，設置在基板102的上表面上的中間層104以及設置在中間層104的上表面上的III-V族層106。如第1圖所示，III-V族層106具有下表面108及上表面110，上表面110也可以被稱為主表面，並且這些表面之間的距離被認為是III-V族層的厚度。應該理解的是，本申請中的“設置在...上”可以表示直接設置在表面上或間接設置在表面上。例如，直接設置在表面上的層意味著該層與該表面之間存在物理接觸，而間接設置在表面上的層意味著可以存在設置在該主題層與該表面之間的獨立層。
在一個或多個實施例中，異質結構的基板可以由矽(Si)、碳化矽(SiC)、氮化鎵(GaN)或藍寶石(Al2O3)之一形成。在一個或多個實施例中，本公開的半導體異質結構，如在第1圖中所示，還可以包括設置在基板及中間層之間的成核層。在這些實施例中，成核層可以設置在基板的整個上表面上，中間層可以設置在成核層的整個上表面上。成核層可以包含氮化鋁。
在一個或多個實施例中，中間層可以由氮化鋁，氮化鎵的合金(例如如上所述的那些)或鋁及鎵的合金(例如AlxGa1-xN，其中0
Figure 107115105-A0101-12-0008-18
X
Figure 107115105-A0101-12-0008-17
1)形成。在一個或多個實施例中，中間層可以具有漸變結構(graded structure)及/或超晶格結構(superlattice structure)。更具體地，漸變結構是指在整個結構中具有濃度變化的層(例如，AlxGa1-xN中的X的值在整個層中變化)，而超晶格結構是包括重複了很多次的至少兩個不同層的疊層結構(laminated structure)。在一個或多個實施例中，疊層結構可以是AlN及AlGaN層的重複層。
在一個或多個實施例中，III-V族層具有在其整個厚度或至少一部分厚度上以週期性或非週期性方式變化的摻雜劑濃度。如下面更詳細地描述的，III-V族層的摻雜劑濃度或摻雜劑濃度分佈(即，當層厚度增加時，摻雜劑濃度的相對變化)可以以多種方式變化。
在一個或多個實施例中，III-V族層可以具有變化的摻雜劑濃度，該摻雜劑濃度包括沿著生長方向的至少一個連續緩變，連續緩變意味著摻雜劑濃度以一致的速率增加或減少的厚度區域。連續緩變區域的厚度可以從大約0.001μm到20μm或從大約0.01μm到0.5μm。在一個或多個實施例中，在III-V族層中可以存在多個連續緩變區域，並且該多個厚度區域(其中摻雜劑濃度連續緩變變化到較高或較低的摻雜劑濃度)可以都為基本相同的厚度，可以在III-V族層的生長方向上前進時可以變得更薄，可以在III-V族層的生長方向上前進時變得更厚，或者上述的任意組合(當考慮包括從高到低的摻雜劑濃度區的連續緩變及從低到高的摻雜劑濃度區域的連續緩變的實施例情形)。
由於不存在可能使層的生長複雜化的摻雜劑濃度的突變，連續緩變的使用可以提高在其整個厚度上具有碳濃度變化的III-V族層的磊晶品質。此外，使用連續緩變來連接高摻雜劑濃度及低摻雜劑濃度的區域可能需要比摻雜劑濃度的突變需要更少的時間，因為突變可能需要中斷層生長以改變溫度、壓力或其他環境條件生長來調製摻雜劑濃度，以發生摻雜劑濃度的突變。
在一個或多個實施例中，變化的摻雜劑濃度可以包括至少一個突變濃度變化，突變濃度變化意味著摻雜劑濃度的快速增加或減少。
在一個或多個實施例中，III-V族層可以具有至少一個厚度區域，其中無論是相對高的濃度還是相對低的濃度，摻雜劑濃度保持基本恆定。摻雜劑濃度保持基本恆定的區域的厚度可以在大約0.001μm到20μm範圍。在一個或多個實施例中，可能有多個厚度區域，其中無論相對高的濃度及/或相對低的濃度，摻雜劑濃度基本上保持相同，這些區域藉由濃度突變(例如從低到高或高到低)或連續緩變分離。在一個或多個實施例中，摻雜劑濃度保持基本相同的多個厚度區域可以都是基本上相同的厚度，可以在III-V族層的生長方向上前進時可以變得更薄，可以在生長方向上前進時變得更厚，或上述的任意組合(當考慮包括基本上保持相同的多個高及低摻雜劑濃度區域的實施例的情況時)。作為後者條件的示例，保持基本上相同濃度的高摻雜濃度區域可以在III-V族層生長方向上減小厚度，而保持基本上相同濃度的低摻雜濃度區域可以在III-V族層生長方向上增加厚度。
第2-12圖示出在整個III-V族層厚度的摻雜劑濃度變化的一些特定實施例。在每個所示實施例中，X軸的最左側部分對應於第1圖所示的III-V族層的下表面(或第一主表面)108，而X軸的最右部分對應於III-V族主體的上表面(或第二主表面)110。Y軸反映了相對的摻雜劑濃度，因此可以從左到右描繪整個III-V族層厚度上的摻雜劑濃度的變化。
第2圖示出了本公開的III-V族層內的摻雜劑濃度變化的實施例。可以看出，摻雜劑濃度開始於高濃度水準，以連續速率降低至較低濃度水準，而後以連續速率增加至相同的高濃度水準，再重複上述順序。第2圖示出了摻雜劑濃度的週期性變化，由於其示出了重複序列。
第3圖示出了本公開的III-V族層內的摻雜劑濃度變化的實 施例。可以看出，摻雜劑濃度開始於高濃度水準，以連續速率降低至較低濃度水準，而後快速增加至相同的高濃度水準，再重複上述順序。第3圖示出了摻雜劑濃度的週期性變化，由於其示出了重複序列。
第4圖示出了本公開的III-V族層內的摻雜劑濃度變化的實施例。可以看出，摻雜劑濃度開始於高濃度水準，快速降低至較低濃度水準，而後以連續速率增加至相同的高濃度水準，再重複上述順序。第4圖示出了摻雜劑濃度的週期性變化，由於其示出了重複序列。
第5圖示出了本公開的III-V族層內的摻雜劑濃度變化的實施例。可以看出，摻雜劑濃度開始於低濃度水準，以連續速率升高至較高濃度水準，隨後快速降低至相同的低濃度水準，再重複上述順序。第5圖示出了摻雜劑濃度的週期性變化，由於其示出了重複序列。
第6圖示出了本公開的III-V族層內的摻雜劑濃度變化的實施例。可以看出，摻雜劑濃度開始於低濃度水準，快速升高至較高濃度水準，隨後以連續速率降低至相同的低濃度水準，再重複上述順序。第6圖示出了摻雜劑濃度的週期性變化，由於其示出了重複序列。
第7圖示出了本公開的III-V族層內的摻雜劑濃度變化的實施例。可以看出，摻雜劑濃度開始於高濃度水準，以連續速率降低至較低濃度水準，而後立刻以連續速率增加至相同的高濃度水準，再藉由立刻降低至相同的較低濃度水準以重複上述順序。第7圖示出了摻雜劑濃度的週期性變化，由於其示出了重複序列。
第8圖示出了本公開的III-V族層內的摻雜劑濃度變化的實施例。可以看出，摻雜劑濃度開始於高濃度水準，以連續速率降低至較低 濃度水準，而後以連續速率增加至相同的高濃度水準，再重複上述順序。第8圖示出了摻雜劑濃度的週期性變化，由於其示出了重複序列。
第9圖示出了本公開的III-V族層內的摻雜劑濃度變化的實施例。可以看出，摻雜劑濃度開始於高濃度水準，以連續速率降低至較低濃度水準，而後立刻以連續速率增加至相同的高濃度水準，再重複上述順序。第9圖示出了摻雜劑濃度的週期性變化，由於其示出了重複序列。
第10圖示出了本公開的III-V族層內的摻雜劑濃度變化的實施例。可以看出，摻雜劑濃度開始於高濃度水準，以連續速率降低至較低濃度水準，而後立刻以連續速率增加至相同的較高濃度水準，其低於先前的高濃度水準，再立刻降低至相同的較低濃度水準。第10圖示出了摻雜劑濃度的非週期性變化，因為其顯示非重複序列(即，每個相繼的“高”濃度水準低於先前的“高”濃度水準)。
第11圖示出了本公開的III-V族層內的摻雜劑濃度變化的實施例。可以看出，摻雜劑濃度開始於高濃度水準，以連續速率降低至低濃度水準，而後隨即以連續速率增加至相同的高濃度水準，再隨即降低至較低濃度水準，其中該較低濃度水準低於先前的低濃度水準。第11圖示出了摻雜劑濃度的非週期性變化，因為其顯示非重複序列(即，每個相繼的“低”濃度水準低於先前的“低”濃度水準)。
第12圖示出了本公開的III-V族層內的摻雜劑濃度變化的實施例。可以看出，摻雜劑濃度開始於高濃度水準，以連續速率降低至低濃度水準，隨即以連續速率增加至高濃度水準(儘管沒有達到先前的高濃度水準)，再隨即降低至較低濃度水準，其中該較低濃度水準低於先前的低濃 度水準。第12圖示出了摻雜劑濃度的非週期性變化，因為其顯示非重複序列(即，每個相繼的“高”濃度水準低於先前的“高”濃度水準，並且每個相繼的“低”濃度水準低於先前的“低”濃度水準)。
示例
製備了兩個異質結構，其中一個(示例1)具有III-V層，III-V層包括連接具有基本上相同的摻雜劑濃度(高及低摻雜劑濃度區域)的多個摻雜劑濃度區域的連續緩變層。因此，示例1在III-V層中具有類似於第2圖所示的摻雜劑濃度分佈。
另一個異質結構(比較例1)具有III-V層，其不包括連接具有基本上相同的摻雜劑濃度(高及低摻雜劑濃度區域)的多個摻雜劑濃度區域的連續緩變層，而是藉由突變摻雜劑濃度對它們進行連接。因此，比較例1在III-V層中具有類似於第13圖所示的摻雜劑濃度分佈。示例1及比較例1的異質結構具有相同的基本結構，包括矽基板，設置在矽基板上的AlN層，設置在AlN層上的AlGaN層，AlGaN層Al濃度從與AlN層的接觸點到上表面之間降低，並且碳摻雜GaN層(c-GaN)設置在AlGaN層的上表面上。如上所述的示例1及比較例1的唯一的區別是c-GaN層的摻雜劑濃度分佈。
在合成之後將異質結構冷卻至室溫後，觀察到示例1的異質結構中的裂紋長度約為1.1mm，低於比較例1的異質結構觀察到的約1.9mm的裂紋長度。
第14圖示出了示例1的異質結構及比較例1的異質結構的垂直擊穿電壓的圖。示例1在600V下的電流為1.3×10-7安培，而比較例1在600V下的電流為2.3×10-7安培，表明示例1中漏電流較低。
第15圖示出了示例1的異質結構及比較例1的異質結構的橫向擊穿電壓的圖。示例1在600V下的電流為5×10-8安培，而比較例1在600V下的電流為2×10-7安培，表明示例1中漏電流較低。
總之，本文所述的半導體品質比本領域技術人員已知的半導體更好。具體而言，本文公開的半導體的III-V層的具有一個或多個連續緩變的摻雜劑濃度分佈可以使III-V層更加抗裂，並且與不具有本公開教導的摻雜劑濃度分佈的III-V層相比，展現出減少的電流崩塌。此外，如本文所述的形成具有一個或多個連續緩變的摻雜劑濃度分佈的III-V族層的方法可能比具有變化的摻雜劑濃度的III-V層的現有方法更有效，這是因為使用了摻雜劑濃度的逐漸變化，這將不會為了調製摻雜劑濃度而中斷層生長，並且允許III-V層的更快生產及更高品質沉積，特別是與使用摻雜劑濃度的突然增加/減少的方法相比時。
雖然本公開使用特定框圖、流程圖及示例闡述了各種實施例，但是本文中描述及/或示出的每個框圖元件、流程圖步驟、操作及/或元件可以單獨及/或共同地使用寬配置範圍進行實施。這裡描述及/或示出的過程參數及步驟順序僅作為示例給出。例如，雖然本文中所示出及/或描述的步驟可以以特定順序示出或討論，但是這些步驟不一定需要按照所示出或討論的順序來執行。本文描述及/或示出的各種示例方法也可以省略本文描述或示出的一個或多個步驟，或者包括除了所公開的步驟之外的附加步驟。
雖然已經關於有限數量的實施例描述了本公開，但是受益於本公開的本領域技術人員將會理解，可以設計出不脫離本文公開範圍的其他實施例。此外，本領域的普通技術人員將會理解，某些“元件”、“組件”、 “部件”、“單元”或任何臨時術語，如果用於描述本發明，可以使用任何已知的方法來實現。因此，本公開的範圍應該僅由所附申請專利範圍來限定。
儘管上面僅詳細描述了一些示例性實施例，但是本領域技術人員將容易地認識到，在實質上不脫離本發明的情況下，在示例性實施例中可以進行許多修改。因此，所有這樣的修改意圖被包括在如以下申請專利範圍所限定的本公開的範圍內。
100‧‧‧半導體異質結構
102‧‧‧基板
104‧‧‧中間層
106‧‧‧III-V族層
108‧‧‧下表面
110‧‧‧上表面

Claims (24)

  1. 一種異質結構，包括：一基板；設置在該基板上的一中間層；及一III-V族層，該III-V族層具有設置在該中間層上的一第一主表面及一摻雜劑濃度，其中在沿著從該第一主表面貫穿整個該層的厚度而終止於一第二主表面之前的生長方向上，該摻雜劑濃度以包括複數個緩變的方式變化，該複數個緩變包含至少一個摻雜劑濃度升高的緩變和至少一個摻雜劑濃度降低的緩變。
  2. 如申請專利範圍第1項所述的異質結構，其中在沿著從該第一主表面貫穿整個該層的厚度而終止於該第二主表面之前的生長方向上，該摻雜劑濃度以包括至少一個從較低摻雜劑濃度到較高濃度的緩變的方式變化。
  3. 如申請專利範圍第1項所述的異質結構，其中藉由重複從較高摻雜劑濃度的區域到一較低摻雜劑濃度的區域的緩變及從較低摻雜劑濃度的區域到一較高摻雜劑濃度的區域的緩變，使該摻雜劑濃度沿著該III-V族層的生長方向變化。
  4. 如申請專利範圍第3項所述的異質結構，其中相對於先前的較高摻雜劑濃度的區域，每個相繼的較高摻雜劑濃度的區域具有更低或基本相同的摻雜劑濃度。
  5. 如申請專利範圍第3項所述的異質結構，其中相對於先前的較低摻雜劑濃度的區域，每個相繼的較低摻雜劑濃度的區域具有更低或基本相同的摻雜劑濃度。
  6. 如申請專利範圍第3項所述的異質結構，其中相對於先前的較高摻雜劑濃度的區域，每個相繼的較高摻雜劑濃度的區域更薄。
  7. 如申請專利範圍第3項所述的異質結構，其中相對於先前的較低摻雜劑濃度的區域，每個相繼的較低摻雜劑濃度的區域更厚。
  8. 如申請專利範圍第3項所述的異質結構，其中相對於先前從較高摻雜劑濃度的區域到較低摻雜劑濃度的區域的緩變，從較高摻雜劑濃度的區域到較低摻雜劑濃度的區域的每個相繼的緩變更薄。
  9. 如申請專利範圍第3項所述的異質結構，其中相對於先前從較低摻雜劑濃度的區域到較高摻雜劑濃度的區域的緩變，從較低摻雜劑濃度的區域到較高摻雜劑濃度的區域的每個相繼的緩變更厚。
  10. 如申請專利範圍第1項所述的異質結構，其中該摻雜劑是碳、氧、氫、矽、鍺、鎂、鈹、鋅、鐵、鉻及鎘中的至少一種。
  11. 如申請專利範圍第1項所述的異質結構，其中該III-V族層包括至少一個不具有摻雜劑的區域。
  12. 如申請專利範圍第1項所述的異質結構，其中該複數個緩變包括沿著生長方向的至少一個連續緩變，該連續緩變的區域的厚度在大約0.001μm到20μm之間變化。
  13. 一種異質結構，包括：一基板；設置在該基板上的一中間層；及一III-V族層，該III-V族層具有設置在該中間層上的一第一主表面及一摻雜劑濃度，該摻雜劑濃度以一週期方式變化，該週期方式包括沿著從該第 一主表面貫穿該層的厚度而終止於一第二主表面之前的生長方向上的複數個緩變；其中該週期方式包括至少一個從低摻雜劑濃度到高摻雜劑濃度的連續緩變。
  14. 如申請專利範圍第13項所述的異質結構，其中該週期方式包括從高摻雜劑濃度到低摻雜劑濃度的緩變及從低摻雜劑濃度到高摻雜劑濃度的緩變的至少一個。
  15. 如申請專利範圍第13項所述的異質結構，其中相對於先前緩變的最高摻雜劑濃度，每個相繼的緩變的最高摻雜劑濃度基本相同。
  16. 如申請專利範圍第13項所述的異質結構，其中相對於先前緩變的最低摻雜劑濃度，每個相繼的緩變的最低摻雜劑濃度基本相同。
  17. 如申請專利範圍第13項所述的異質結構，其中該摻雜劑是碳、氧、氫、矽、鍺、鎂、鈹、鋅、鐵、鉻及鎘中的至少一種。
  18. 如申請專利範圍第13項所述的異質結構，其中該連續緩變的區域的厚度在大約0.001μm到20μm之間變化。
  19. 一種用於製造異質結構的方法，包括：在一基板上沉積一中間層；且在該中間層沉積一III-V族層，該III-V族層具有以一方式變化的一摻雜劑濃度分佈，在沿著從該第一主表面貫穿該層的厚度而終止於一第二主表面之前的生長方向上，該方式包括複數個緩變，該複數個緩變包含至少一個摻雜劑濃度升高的緩變和至少一個摻雜劑濃度降低的緩變。
  20. 如申請專利範圍第19項所述的方法，其中該III-V族層具有以週期方 式變化的摻雜劑濃度，該方式包括從高摻雜劑濃度到低摻雜劑濃度的緩變及從低摻雜劑濃度到高摻雜劑濃度的緩變的至少一個。
  21. 如申請專利範圍第19項所述的方法，其中藉由控制<1000℃的溫度緩變上升到>1000℃的溫度，藉由控制>3微米/每小時的生長速率緩變下降至<3微米/每小時的生長速率，或藉由控制<200Torr的壓力緩變上升到>200Torr的壓力，來產生摻雜劑濃度降低的一個或複數個緩變。
  22. 如申請專利範圍第19項所述的方法，其中藉由控制>1000℃的溫度緩變下降到<1000℃的溫度，藉由控制<3微米/每小時的生長速率緩變上升至>3微米/每小時的生長速率，或藉由控制>200Torr的壓力緩變下降到<200Torr的壓力，來產生摻雜劑濃度升高的一個或複數個緩變。
  23. 如申請專利範圍第19項所述的方法，其中一個或複數個緩變具有從>5E18/cm3緩變下降到<5E18/cm3的摻雜劑濃度降低或者具有從<5E18/cm3緩變上升到>5E18/cm3的摻雜劑濃度升高。
  24. 如申請專利範圍第19項所述的方法，其中該複數個緩變包括沿著生長方向的至少一個連續緩變，該連續緩變的區域的厚度在大約0.001μm到20μm之間變化。
TW107115105A 2017-05-03 2018-05-03 半導體異質結構及其製造方法 TWI685884B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/586,075 2017-05-03
US15/586,075 US10211297B2 (en) 2017-05-03 2017-05-03 Semiconductor heterostructures and methods for forming same

Publications (2)

Publication Number Publication Date
TW201911383A TW201911383A (zh) 2019-03-16
TWI685884B true TWI685884B (zh) 2020-02-21

Family

ID=64014228

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107115105A TWI685884B (zh) 2017-05-03 2018-05-03 半導體異質結構及其製造方法

Country Status (4)

Country Link
US (1) US10211297B2 (zh)
JP (1) JP6757357B2 (zh)
CN (1) CN108807499B (zh)
TW (1) TWI685884B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7007548B2 (ja) * 2017-05-16 2022-01-24 富士通株式会社 化合物半導体装置及びその製造方法
EP3451364B1 (en) * 2017-08-28 2020-02-26 Siltronic AG Heteroepitaxial wafer and method for producing a heteroepitaxial wafer
CN113439342B (zh) * 2019-02-01 2024-05-31 苏州晶湛半导体有限公司 一种半导体结构及其制备方法
TWI772715B (zh) * 2019-11-20 2022-08-01 環球晶圓股份有限公司 磊晶結構與半導體裝置
US20220328673A1 (en) * 2021-04-12 2022-10-13 Innoscience (Suzhou) Technology Co., Ltd. Semiconductor device and method for manufacturing the same

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130069208A1 (en) * 2011-09-21 2013-03-21 International Rectifier Corporation Group III-V Device Structure Having a Selectively Reduced Impurity Concentration

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8604461B2 (en) * 2009-12-16 2013-12-10 Cree, Inc. Semiconductor device structures with modulated doping and related methods
CN105051918A (zh) * 2013-03-15 2015-11-11 索泰克公司 具有包含InGaN的有源区的半导体结构体、形成此类半导体结构体的方法以及由此类半导体结构体形成的发光器件
JP2015070064A (ja) * 2013-09-27 2015-04-13 富士通株式会社 半導体装置及び半導体装置の製造方法
JP6302254B2 (ja) * 2014-01-15 2018-03-28 株式会社東芝 窒化物半導体素子、窒化物半導体ウェーハ、及び、窒化物半導体素子の製造方法
DE102014111058A1 (de) * 2014-08-04 2016-02-04 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zur Herstellung
US9608103B2 (en) * 2014-10-02 2017-03-28 Toshiba Corporation High electron mobility transistor with periodically carbon doped gallium nitride

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130069208A1 (en) * 2011-09-21 2013-03-21 International Rectifier Corporation Group III-V Device Structure Having a Selectively Reduced Impurity Concentration

Also Published As

Publication number Publication date
US20180323265A1 (en) 2018-11-08
US10211297B2 (en) 2019-02-19
CN108807499B (zh) 2022-02-11
TW201911383A (zh) 2019-03-16
CN108807499A (zh) 2018-11-13
JP2018190959A (ja) 2018-11-29
JP6757357B2 (ja) 2020-09-16

Similar Documents

Publication Publication Date Title
TWI685884B (zh) 半導體異質結構及其製造方法
JP6196987B2 (ja) 窒化ガリウムナノワイヤに基づくエレクトロニクス
JP5117609B1 (ja) 窒化物半導体ウェーハ、窒化物半導体装置及び窒化物半導体結晶の成長方法
EP3311414B1 (en) Doped barrier layers in epitaxial group iii nitrides
TW200822409A (en) Method for heteroepitaxial growth of high-quality N-face GaN, InN, and AIN and their alloys by metal organic chemical vapor deposition
JP2013145821A (ja) ヘテロ接合型電界効果トランジスタ用のエピタキシャルウエハ
JP6841344B2 (ja) 半導体装置の製造方法、半導体装置
US10991577B2 (en) Method for forming a semiconductor structure for a gallium nitride channel device
US11705489B2 (en) Buffer layer structure to improve GaN semiconductors
JP4468744B2 (ja) 窒化物半導体薄膜の作製方法
CN108231556B (zh) Iii-v族氮化物半导体外延片的制造方法
KR102111459B1 (ko) 질화물 반도체 소자 및 그 제조 방법
JP5460751B2 (ja) 半導体装置
JP2016058539A (ja) 高電子移動度トランジスタの製造方法
JP5705179B2 (ja) 窒化物半導体ウェーハ、窒化物半導体装置及び窒化物半導体結晶の成長方法
JP2005191477A (ja) 高電子移動度トランジスタ用エピタキシャルウェハ
US20230378278A1 (en) Novel buffer layer structure to improve gan semiconductors
JP5059205B2 (ja) ウェーハ及び結晶成長方法
JP7120334B2 (ja) 半導体装置および半導体装置の製造方法
JP2016207734A (ja) 窒化物半導体発光素子及びその製造方法
CN115020481A (zh) 一种氮化物外延层及其制备方法与功率射频器件
JP2007311810A (ja) エピタキシャル基板、電子デバイス用エピタキシャル基板、及び電子デバイス