JP2005535110A - データバスインターフェースに過電流及び過電圧の保護とコモンモードフィルタリングを与える集積化デバイス - Google Patents

Abstract

電気部品は、実装基板（４０）と、基板に実装されるコモンモード除去フィルタ（６２）と、基板に実装される又は基板によって形成される少なくとも１個の回路保護素子とを含む。回路保護素子は、過電流保護用のＰＰＴＣ抵抗器素子（１００）と、過電圧保護用の火花ギャップＮＴＣ素子とを含む。基板は、コモンモード除去フィルタに接続されたフィルタ接点と、保護素子に接続された保護接点とを備え、電極が、ホスト印刷回路板の心合せされた接続部への電気部品の表面実装及び接続を可能にする。

Description

本発明は、表面実装するように構成された集積化電気回路部品に関する。更に詳しくは、本発明は、供給ラインに対する過電流保護と、データバスインターフェースにおけるデータラインに対する過電圧保護及びコモンモードフィルタリングとを含む集積化デバイスに関する。

デジタル信号処理及び伝送の到来と共に、コンピュータ及びプリンタ等のコンピュータ周辺装置を、カムコーダ、ＶＣＲ、テレビ、セットトップボックスとデジタルカメラ等の民生機器製品に連結するために、高速データバスが必要である。一つの標準バスコンベンションが、ＩＥＥＥ１３９４マルチメディア接続として知られている。この特定のバスコンベンションは、４００Ｍｂｐｓ以上のデータ転送速度で操作される２本の高速ディファレンシャル・ツイストペア・データケーブルを用いる。各デバイスにおけるＩＥＥＥ１３９４バス成端が、コモンモードノイズ及び干渉を各ディファレンシャルペアから除去するコモンモードフィルタを必要とするのが非常に普通である。別の標準インターフェースバスは、ユニバーサルシリアルバス（ＵＳＢ）である。ＵＳＢ標準バス構造は、データを高速で転送する単一のディファレンシャル・ツイストペア・データパスを使用する。ＩＥＥＥ１３９４標準バスのように、接続された各デバイスにおけるＵＳＢ成端は、コモンモードノイズ及び干渉を単一のディファレンシャルペアから除去するコモンモードフィルタを必要とし得る。他の類似の標準インターフェースバスは、ＩＥＥＥ８０２．３ａｆパワード・イーサネットインターフェースである。このインターフェースは、データと直流電力をディファレンシャル・データペアで伝送する。それは、典型的に、コモンモードフィルタ、過電流保護と過電圧保護を利用する。

従来、コモンモードフィルタは、フェライトコア上の２本以上の巻線から成るブロードバンド変圧器として実施される。ＩＥＥＥ１３９４バス成端に対して、コモンモードフィルタは、例えば、２個の長手溝又は開口を形成するフェライトコアに巻回される２対の巻線から成った。この型式のコモンモードフィルタは、コアを止着するためのヘッダと、巻線への接続を与えるリードフレームとを有する部品として典型的に実施されてきた。従来技術のこのフィルタ部品は、又、民生デバイス又は機器の印刷回路板に対する表面実装と接続を可能にするはんだ付けリード又はパッドを典型的に有していた。コア止着ヘッダとＵＳＢ用途用接続リードフレームを含むスタンドアローン・コモンモードフィルタチョークの一つの市販例が、本願の譲受人であるタイコ・エレクトロニクス社の子会社であるＣｏＥｖ社から得られるモデルＣ９５１３Ｌコモンモードチョークである。この特定の部品は、フェライトコアを含むと共に、約６０ＭＨｚにおいて６ｄＢコモンモードロールオフを与える一方、同じ周波数においてディファレンシャルデータ信号を１ｄＢより小さく減衰する。

例としてＩＥＥＥ１３９４シリアルバス、ＵＳＢシリアルバスと「パワード・イーサネット」（例えば、ＩＥＥＥ８０２．３ａｆ及び類似技術）を含む多くの標準化バス構造が、周辺装置と、ネットワークデバイスと、ハードドライブ、キーボード、マウス、ＤＶＤプレーヤ等の回路と、コンピュータを操作するために電力を供給するために、及び／又は特定の機器又はデバイスが主要給電がオフされている間にデバイスの物理層を運転させ続けるために、オンケーブル・パワーラインを手当てする。その結果、特定の機器又はデバイスは、それ自身を識別し続けることができると共に、例えば、ユーザーの苦情を極力低減するために、ネットワーク上の他のデバイス及びホストにその状態を報告することができる。

ＩＥＥＥ１３９４バス構造では、他の多くのパワード・バス構造と同様に、過電流保護を設けなければならない。過電流保護を設ける特に満足できる方法は、本発明の譲受人であるタイコ・エレクトロニクス社のレイケム回路保護部門から提供されているポリスイッチ（PolySwitch）ＰＰＴＣ抵抗器等のポリマー正温度係数（ＰＰＴＣ）抵抗器を用いることである。ＩＥＥＥ１３９４バス構造内のこのようなＰＰＴＣデバイスの使用は、タイコ・エレクトロニクス社のアドリアン・ミコラチャク（Adrian Mikolajczak）によって２００１年５月１日に著された「ポリスイッチデバイスを用いたＩＥＥＥ１３９４過電流保護条件の充足」に記載され、その内容が全ての目的のために参考として本明細書に組込まれている。

正温度係数（ＰＴＣ）回路保護デバイスはよく知られている。そのデバイスは、負荷と直列に配置されていると共に、正常操作条件下では、低温、低電気抵抗状態にある。しかしながら、もしＰＴＣデバイスを通る電流が過度に増加する及び／又はＰＴＣデバイスの回りの周囲温度が過度に増加するならば、又、もしいずれかの条件が十分な時間維持されるならば、ＰＴＣデバイスは、「トリップ」される、即ち、高温、高電気抵抗状態に変換されることにより、デバイスを貫流する電流が大幅に低減される。一般に、たとえ電流及び／又は温度が正常レベルに戻っても、ＰＴＣデバイスが電源から切断されて冷却されるまで、ＰＴＣデバイスはトリップ状態のままである。特に有用なＰＴＣデバイスは、ＰＴＣ導電性ポリマー、即ち、（１）有機ポリマーと（２）ポリマー内に分散又は別な風に分布される微粒子状導電性充填材、好ましくは、カーボンブラック、金属及び／又は導電性無機充填材、例えば、チタン炭化物等のセラミック酸化物又は金属炭化物、窒化物又はホウ化物を備える組成物から成るＰＴＣ素子を含む。ＰＴＣ導電性ポリマーとそれらを含むデバイスが、例えば、ファン・コニネンブルグ（van Konynenburg)等の米国特許第４、２３７，４４１号、ミドルマン（Middleman）等の米国特許第４，２３８，８１２号、ミドルマン等の米国特許第４，３１５，２３７号、ミドルマン等の米国特許第４，３１７，０２７号、テイラー（Taylor）の米国特許第４，４２６，６３３号、フーツ（Fouts）等の米国特許第４，５４５，９２６号、マッティーセン（Matthiesen）の米国特許第４，６８９，４７５号、オウ（Au）等の米国特許第４，７２４，４１７号、ディープ（Deep）等の米国特許第４，７７４，０２４号、ファヘイ（Fahey）等の米国特許第４，７８０，５９８号、クライナー（Kleiner）等の米国特許第４，８００，２５３号、ジェイコブス（Jacobs）等の米国特許第４，８４５，８３８号、ルンク（Lunk)等の米国特許第４，８５９，８３６号、ファング（Fang）等の米国特許第４，９０７，３４０号、ファング等の米国特許第４，９２４，０７４号、ファン・コニネンブルグ等の米国特許第４，９３５，１５６号、エバンス（Evans）等の米国特許第５，０４９，８５０号、チャンドラー（Chandler）等の米国特許第５，３７８，４０７号、チャン（Chan)等の米国特許第５，８５２，３９７号、トス（Toth)等の米国特許第６，１３０，５９７号、ミョング（Myong)等の米国特許第６，３００，８５９号とミョング等の米国特許第６，３９２，５２８号に記載され、その内容が、全ての目的のために参考として本明細書に組込まれている。セラミックＰＴＣ材料も業界で知られている。セラミックＮＴＣ材料を含む負温度係数回路保護デバイスも業界でよく知られている。例えば、ミョング等の米国特許第６，３００，８５９号は、導電性箔層の間に挟まれたポリマー正温度係数抵抗材料の層を含む多層回路保護デバイスを記載する。絶縁層も又記載されている。

従来技術の問題と欠点の一つは、過電流保護デバイスとコモンモード除去フィルタが、両方共必要だけれども、別個の部品であって、ＩＥＥＥ１３９４、ＵＳＢ又はパワード・イーサネット等のパワード高速バスを実施するデバイス又は機器内に貴重な印刷回路板スペースを占めてきたことである。従来技術の一例が、図１の概略回路図に示されている。図１において、デバイス又は機器におけるＩＥＥＥ１３９４バスインターフェース回路１０は、２個の標準化６ピンコネクタ１４と１６に給電する２個のＩＥＥＥ１３９４チャネルを実施するインターフェースＩＣチップ１２を含む。電源１８からの電力は、ＰＰＴＣ抵抗器過電流保護デバイス２０を介してコネクタ１４のパワーピンに送られる。電源１８からの電力は、又、第２ＰＰＴＣ抵抗器過電流保護デバイス２２を介してコネクタ１６のパワーピンに送られる。図１に示すように、２個のコモンモードノイズ除去フィルタ２４と２６が、別個に、チャネルチップ１２とＩＥＥＥ１３９４インターフェースの各コネクタ１４と１６の間に設けられている。ＰＰＴＣデバイス２０及び２２とフィルタ２４と２６は、コネクタ１４と１６の近傍で回路１０の回路板に別個に実装されている。

従来技術の別の例が図２に提示されている。図２において、ＵＳＢインターフェース回路１１は、ＵＳＢインターフェースチップ１３と２個の標準ＵＳＢインターフェース４ピンコネクタ１５と１７を含む。電源１９からの電力は、単一のＰＰＴＣ抵抗器過電流保護デバイス２１を介して、コネクタ１５と１７の並列接続パワーピンに送られる。ＵＳＢインターフェース回路１１は、単一の従来のコモンモード除去フィルタ２３を介して、別個のディファレンシャル・データペアを各コネクタに供給する。図２のＵＳＢの例では、ＩＥＥＥ１３９４の例のように、ＰＰＴＣ抵抗器２１とフィルタ２３は、ＵＳＢインターフェースを提供するホスト回路板に別個に実装されている。

パワード・データバスのいくつかの実施において、設計者は、望ましくなく潜在的に損傷を与えるＥＳＤと過電圧サージに対して保護するために、データ・パワーラインに対して追加の過電圧保護をする必要がある。典型的な過電圧保護デバイスは、ＴＶＳダイオード、ツェナーダイオード、スパークギャップ・ポリマー材料又は他のスパークギャップ概念を含む。これらの過電圧／ＥＳＤ保護デバイスは、典型的に、データライン上、コモンモードチョークとＩ／Ｏコネクタの間、又はＰＰＴＣとＩ／Ｏコネクタの間のパワーライン上に配置される。これらは業界でよく理解されている。

コモンモードフィルタ素子を過電流保護素子及び／又は過電圧保護素子と組合せる単一の集積化デバイス（例えば、信号調節デバイス）を提供して、貴重な印刷回路板空間を節約し、部品の個数とコストを低減すると共に、特定の機器又はデバイスと別な風に関連する組立て費を低減するというこれまで未解決の必要が生じてきた。

本発明の一般的な目的は、従来技術の制約と欠点を解消するように、コモンモード除去フィルタを過電流保護素子又は過電圧保護素子等の少なくとも１個の他の部品と組合せる単一の電子部品を提供することである。

本発明の別の一般的な目的は、表面実装に適していると共に、トレースパターン、絶縁ビアで連結された接続パッド、層状基板にコイル、コンデンサ、抵抗器、ダイオード等の広範な電気部品を受承、実装及び接続することを可能にする他の導電性パターン、トレース、パッドと構造物で過電流保護素子を形成するＰＰＴＣ材料の層を含む層状基板を有する電気デバイス又は部品を提供することにより、従来技術の制約と欠点を解消するように、コモンモードノイズ除去等の他の回路機能を提供することである。

本発明の別の目的は、部品の個数、ユニット及び製造コストと、民生機器製品内の高速デジタルインターフェースを支持する部品のための回路板スペース条件を低減することである。

本発明の原理によれば、電気部品は、バスインターフェース回路を形成するホスト印刷回路板に表面実装及び接続されるように構成された基板を備える。電気部品は、基板に実装されたコモンモード除去フィルタと、インターフェースの給電線を過電流条件から保護する過電流保護素子及び／又はデータラインを静電放電及び他の過電圧条件から保護する過電圧保護素子等の少なくとも１個の回路保護素子とを含む。基板は、コモンモード除去フィルタに接続されたフィルタ電極と、回路保護素子に接続された保護電極と、電気部品をホスト印刷回路板に機械的及び電気的に直接接続し得る電極とを含む複数の接続電極を備える。

本発明の一態様において、過電流保護素子がポリマー正温度係数（ＰＰＴＣ）抵抗器素子であり、又、基板が、ＰＰＴＣ抵抗器素子を形成するＰＰＴＣ材料から成ると共に、フィルタ電極がＰＰＴＣ抵抗器素子から電気的に絶縁されている。

本発明の関連態様において、コモンモード除去フィルタが、各々がフェライトコア上に形成された１個以上の並列巻ブロードバンド変圧器であり、その巻線が、分離したフィルタ電極に接続されている。ＩＥＥＥ１３９４バス・アーキテクチャー等の、２個のディファレンシャル・データペアを有するバスを取扱うために、並列巻ブロードバンド変圧器が、２個の開口を有するフェライトコアを備える一方、少なくとも１対の巻線が、各開口を貫通すると共に、基板の分離したフィルタ電極に接続される。別のやり方として、チャネル間の絶縁を改良するために、分離した変圧器を各対の巻線に対して設けてもよい。別のやり方として、ＵＳＢアーキテクチャーのように１個だけのツイストペアが必要な状況では、全体の装置は、１個のツイストペアを有して基板上の４個のフィルタ電極に接続された１個だけの変圧器を含んでもよい。

本発明の別の態様において、静電放電（ＥＳＤ）及び／又は過電圧保護素子が、基板のフィルタ電極と接地電極の間に接続される。このＥＳＤ過電圧保護素子を、又、過電流保護素子と大地の間に接続してもよい。

本発明は、又、互いに大略同平面の頂部主面と底部主面を有する平坦な基板と、離隔して表面実装された第１、第２、第３、第４、第５と第６の接点の組と、第１と第２の接点の組の間を延在する限流ポリマー正温度係数（ＰＰＴＣ）抵抗素子と、共通誘導コア上に形成された１対の巻線を備え、頂部主面に配置されていると共に、第３と第４の接点の組の間に接続された巻線及び第５と第６の接点の組の間に接続された別の巻線を有するコモンモード除去フィルタ素子とを有し、又、底部主面は、印刷回路板に表面実装されるように構成され、更に、接点の組は、頂部主面に形成された接点と、底部主面に形成された連結接点とを含む表面実装電気部品を限定する。

好ましい形態において、基板は、ＰＰＴＣ抵抗素子を形成するのと同じ材料から成る少なくとも１個の層を有する多層構造物であり、その場合、第３、第４、第５と第６の接点の組はＰＰＴＣ層から電気的に絶縁される。部品は、又、第３と第４の接点の組の一方と大地の間に第１過電圧保護素子と、第５と第６の接点の組と大地の間に接続されると共に火花ギャップであり得る第２過電圧保護素子とを有してもよい。

本発明の原理によれば、図３と図４に示すように、多機能デバイス３２、３３と３４は、第１に、基板４０を備える。最も好ましくは、基板４０は、ＰＰＴＣ抵抗器素子を含む。ＰＰＴＣ抵抗器素子は、絶縁層９８と外方導電層９２及び９４の間に挟まれたＰＰＴＣ材料の層１００によって形成される（図８Ａ及び図８Ｂ参照）。デバイス３２は、ＰＰＴＣ層に電気的に接続された２個の過電流保護端子電極４２と４４を有する。例えば、図５Ａ、図５Ｂ、図６と図７に示す例において、過電流保護電極は、大体長方形の薄い箱型の本体の両端に形成されている。ＰＰＴＣ抵抗器層１００は、従来技術で知られた方法と構造に従って作製及び組立ててもよい。過電流保護端子電極４２と４４に加えて、基板４０は、他のトレース、接続パッドとパスを含む。例えば、図５Ａ、図５Ｂ、図６と図７は、電極４６、４８、５０、５２、５４、５６、５８と６０で形成された８個の絶縁接続パスを有する集積化部品を図示する。これらの電極４６―６０は、最も好ましく現れて、頂部主面４１に接続パッドを備えるか又は提示すると共に、ＰＰＴＣ抵抗器本体４０の底部主面４３に接続パッドを与える。絶縁ビアが、頂部接続パッドを底部接続パッドの夫々と連結する。電極の総数は、より多くの又はより少ないデータラインを収納するように必要に応じて増減し得る。

ブロードバンド・コモンモード除去フィルタ６２は、少なくとも１個の開口を有するフェライトコア６３を備える。図３に提示されたＩＥＥＥ１３９４の例では、２本のツイストペア・データラインがあり、フェライトコア６３は、各々が各データペアの連結されたコモンモード除去巻線用の２個の開口を有することが極めて好ましい。類似の構成を、別個のディファレンシャル・データペアが、夫々、別個にＵＳＢコネクタ１５と１７に延在する図４に提示されたＵＳＢインターフェースの例に使用することが好ましい。別のやり方として、データライン間の絶縁を強めるために、ＩＥＥＥ１３９４の例とＵＳＢの例において、別個のコアと巻線を備える別個のフィルタを各データチャネルに設けてもよい。別のやり方として、単一のツイストペアを設けた単一のフィルタを使用してもよい。当業者にはよく理解されるように、特定のフィルタコア材料、コア形状と巻線が、使用中の特定のインターフェースの条件に基づくコモンモードノイズと干渉を有効に除去するように設計される。

図５Ａと図５Ｂに示すように、１対の巻線が、コア６３の各開口と近くの外壁部の回りに設けられる。一方のデータライン対のために、第１開口を貫通する巻線６４と６６が設けられている。他方のデータライン対のために、第２開口を貫通する巻線６８と７０が設けられている。別のやり方として、４本の巻線をコア６３の２個の開口の回り及び中に共通に巻回してもよい。別のやり方として、夫々のデータチャネル間の電気絶縁を強めるために、各ディファレンシャル・データペアに対して巻線を有すると共に、単一又は複数の開口を形成した別個のコアを使用してもよい。図５Ａ、図５Ｂ、図６と図７は、個別部品からなるコモンモード除去フィルタを図示する一方、当業者は、表面実装技術によって基板４０の頂部にボンディングされた完全に集積化されたチップ誘導子構造物としてフィルタを設けてもよいことを理解するであろう。図５において、巻線６４の両端は、ビア４６と４８の頂部パッドにボンディングされる。巻線６６の両端は、ビア５０と５２の頂部パッドにボンディングされる。巻線６８の両端は、ビア５４と５６の頂部パッドにボンディングされる一方、巻線７０の両端は、ビア５８と６０の頂部パッドにボンディングされる。巻線の代表的な結線が図５Ｂに図示されている。

ＰＰＴＣ抵抗器本体４０はＰＰＴＣ抵抗材料の層を含み、ビア４８−６０は、ＰＰＴＣ材料を貫通する絶縁ウェル内に形成されている一方、デバイス３２を適当な誘電体基板上に形成すると共に、電極４２と４４の間を延在するフィルム、層、コーティング又は他の構造素子としてＰＰＴＣ抵抗器４０を形成することが実際的である。低公称抵抗のＰＰＴＣ抵抗器材料よりむしろ誘電体基板を使用することにより、ビア４８−６０は、従来、ＰＰＴＣ抵抗器材料から電気絶縁する必要無しに形成することができる。

図４に示すように、底面４３は、大略平坦であると共に、心合せされた接続トレース／パッドに位置合せされ、次に、従来の表面実装ボンディング技術を用いてホスト印刷回路板に表面実装される。

静電放電（ＥＳＤ）又は過電圧保護能力をデバイスに与えることも実際的である。このような技術とデバイスは、正常操作電圧下で非常に高い電気抵抗を有するが高電圧が印加されると高導電性を帯びる材料を典型的に用いる。これらの材料は、高電圧インパルスを大地に短絡するＥＳＤ／過電圧保護素子を形成するように、使用することができる。過電圧保護素子は、ＩＥＥＥ１３９４バスインターフェースとＵＳＢインターフェース等の高速のデータバスとバスインターフェースに容易に組込むことができる。

図７は、ＥＳＤ／過電圧保護を含むデバイス３４を図示する。図７において、デバイス基板４５は、フェノール類又はセラミック等の適当な誘電体材料で形成されると共に、電極４２と４４の間を延在するＰＰＴＣ抵抗器素子４７を含む。ＰＰＴＣ抵抗器素子４７は、基板４５と一体に形成されたＰＰＴＣ抵抗材料の層又はコーティングでよく、又は、抵抗器素子４７は、デバイス製造中に電極４２と４４にボンディングされる個別に形成された部品又はチップでよい。別のやり方として、基板４５はデバイス３２の基板４０と同一でよく、その場合、コモンモード除去フィルタ用の電極とＥＳＤ／過電圧保護素子は、基板のＰＰＴＣ層から電気的に絶縁される。図７の例において、基板４５は、ホスト印刷回路板の接地平面トレースを介して適当な直接の接地接続を与える２個の追加のビア８０と８２を形成する。４個の過電圧保護素子８４、８６、８８と９０が設けられている図７の例において、過電圧保護素子８４と８６は、夫々、ビア４６と５０を接地ビア８０に接続する。過電圧保護素子８８と９０は、夫々、ビア５４と５８を接地ビア８２に接続する。この特定の例では、ホスト印刷回路板は、図２に示すようにビア４６、５０、５４と５８をインターフェースコネクタ１４又は１６に直接接続すると共に、ビア４８、５２、５６と６０をインターフェースチップ１２に接続する。別のやり方として、接地パッドと接続の個数は、保護される信号電極のレイアウト手法と個数に応じて増減し得る。

過電圧保護素子８４と８６は、ＥＳＤ／過電圧インパルスを大地に分路することにより、データバスを保護するように、迅速に且つ有効に応答するどんな適当な構造物、コーティング、デバイス又は材料でもよい。過電圧保護素子８４−９０は、ビア４６−５８と接地ビア８０と８２に表面実装されるプレファブリケーション・スパークギャップチップでよい。別のやり方として、過電圧素子８４−９０は、ペーストを塗布して、次に所定位置に硬化させてもよい。過電圧素子８４−９０は、又、デバイス３４を形成する基板４５上にスパークギャップ材料を蒸着（例えば、スパッタリング）及びエッチングすることによって形成してもよい。別のやり方として、過電圧素子８４−９０は、高速ダイオード、トライアック又はしきい値レベルを超える過電圧を大地に分路する他の半導体構造物を備えてよい。

図８Ａと図８Ｂは、基板４０に関するある構造的詳細を示す。図８Ａは、ＰＰＴＣ抵抗器材料からの電極４６の電気的絶縁の状態を示す。この図では、基板４０は、頂部金属箔導電層９２、底部金属箔導電層９４と絶縁層９８によって囲まれたＰＰＴＣ材料の中央層１００を含む。絶縁層９８は、ＰＰＴＣ材料層１００を囲むと共に、ＰＰＴＣ材料層１００を外方導電層９２と９４から分離する。絶縁層９８は、電気絶縁材料、例えば、繊維強化エポキシ樹脂、又は、ポリエステル、ポリ弗化ビニリデン又はナイロン等の耐熱性ポリマーで形成される。絶縁層９８は、実際に製造すると共に、図８Ａに示す電極４６等の各絶縁電極構造物からＰＰＴＣ層１００を絶縁するための望ましい誘電性を有するために、十分な厚さを有するべきである。又、絶縁層９８の誘電性と厚さは、ディファレンシャル・データラインに接続された絶縁電極においてさもなければ存在する寄生容量を最小化するように選択される。そこに図示するように、中央導電ビア９６を囲むと共に中央導電ビア９６をＰＰＴＣ層１００から有効に分離することにより、電極４６を過電流保護素子から電気的に絶縁する領域９９を、誘電層９８は含む。
逆に、図８Ｂは、ＰＰＴＣ層１００に直接電気的に接続される非電気絶縁電極の詳細を示す。図８Ｂにおいて、ＰＰＴＣ層１００は、ビア９６と密着することにより、電極４２の頂部と底部を成す金属箔９２と９４を接続する。図８Ａと図８Ｂに示されていないけれども、ＰＰＴＣ層１００は、金属箔層の間に直接挟まれて金属箔層に当接するのが一般的である。図８Ｂにおいて、これらの金属箔層は、又、ビア９６に接触する。

本発明の好ましい実施の形態を説明したので、本発明の目的が十分に達成されることが認識されるであろうし、又、構造の多くの変更と本発明の大きく異なる実施の形態及び適用が本発明の精神と範囲から逸脱せずに示唆されていることが当業者には理解されるであろう。例えば、コモンモード除去フィルタと過電圧保護素子以外の電気素子が、ＰＰＴＣ層を含む基板に止着又は該基板を形成されることにより、個別素子が、過電流保護と他の関連する電気的機能を有する集積回路素子に組合される。従って、本明細書の開示と記載は、純粋に例示であって、いかなる意味でも限定的に意図されていない。

過電流保護とコモンモード除去のための別個の個別部品を用いるＩＥＥＥ１３９４インターフェース用の従来の回路構成の概略ブロック回路図である。 過電流保護とコモンモード除去のための別個の個別部品を用いるＵＳＢインターフェース用の従来の回路構成の概略ブロック回路図である。 本発明の原理に従って共通実装・接続基板を与える過電流保護素子にコモンモード除去フィルタ素子を追加するＩＥＥＥ１３９４インターフェース回路用の集積化電気部品の概略ブロック回路図である。 本発明の原理に従って共通実装・接続基板を与える過電流保護素子にコモンモード除去フィルタ素子を追加するＵＳＢインターフェース回路用の集積化電気部品の概略ブロック回路図である。 図３の完成されたデバイスの分解斜視図である。 図３の完成されたデバイスの斜視図である。 図３の完成された裏側の拡大斜視図である。 図３のデバイス内のデータラインに過電圧保護を追加する本発明の別の実施の形態の拡大概略平面図である。 基板のＰＰＴＣ層から絶縁された電極における図３のデバイスの拡大概略断面図である。 ＰＰＴＣ層に接続された電極における類似の図である。

符号の説明

１２ インターフェースチップ
１３ ＵＳＢインターフェースチップ
１４ インターフェーコネクタ
１５ ＵＳＢコネクタ
１６ インターフェースコネクタ
１７ ＵＳＢコネクタ
１８ 電源
１９ 電源
３２ 多機能デバイス
３３ 多機能デバイス
３４ 多機能デバイス
４０ 基板
４７ ＰＰＴＣ抵抗素子
６２ ブロードバンド・コモンモード除去フィルタ
６３ フェライトコア
８４ 過電圧保護素子
８６ 過電圧保護素子
８８ 過電圧保護素子
９０ 過電圧保護素子
９６ 中央導電ビア
９８ 絶縁層
１００ ＰＰＴＣ層

Claims (22)

1. バスインターフェース回路を形成するホスト印刷回路板に表面実装及び接続されるように構成された基板を備える電気部品において、
   基板に実装されたコモンモード除去フィルタと、少なくとも１個の回路保護素子とを含み、又、基板は、コモンモード除去フィルタに接続されたフィルタ電極と、回路保護素子に接続された保護電極とを含む複数の接続電極を備え、更に、接続電極が、電気部品をホスト印刷回路板に機械的及び電気的に直接接続し得ることを特徴とする電気部品。
2. 回路保護素子が過電流保護素子である請求項１に記載の電気部品。
3. 過電流保護素子がポリマー正温度係数（ＰＰＴＣ）抵抗器素子である請求項２に記載の電気部品。
4. 基板が、ポリマー正温度係数（ＰＰＴＣ）抵抗器素子を形成するＰＰＴＣ材料層を備えると共に、フィルタ電極がＰＰＴＣ材料層から電気的に絶縁されている請求項１に記載の電気部品。
5. コモンモード除去フィルタが、フェライトコアを含む並列巻ブロードバンド変圧器を備えると共に、巻線がフィルタ電極の分離したものの間に接続される請求項１に記載の電気部品。
6. 並列巻ブロードバンド変圧器が、２個の開口を有するフェライトコアを備えると共に、少なくとも１対の巻線が各開口を貫通する請求項５に記載の電気部品。
7. 回路保護素子が過電圧保護素子である請求項１に記載の電気部品。
8. 基板が接地電極を含むと共に、過電圧保護素子がフィルタ電極と接地電極の間に接続される請求項７に記載の電気部品。
9. 回路保護素子が過電流保護素子と過電圧保護素子を備える請求項１に記載の電気部品。
10. 過電流保護素子が、過電流保護接続電極の間のＰＰＴＣ抵抗器を備える一方、過電圧保護素子が、基板のフィルタ電極と接地電極の間に接続される請求項９に記載の電気部品。
11. 過電圧保護素子が、基板の過電流電極と接地電極の間に接続される請求項１０に記載の電気部品。
12. 互いに大略同平面の頂部主面と底部主面を有する平坦な基板と、離隔して表面実装された第１、第２、第３、第４、第５と第６の接点の組と、第１と第２の接点の組の間に接続された過電流保護素子と、頂部主面に配置されていると共に、第３と第４の接点の組の間に接続された第１巻線及び第５と第６の接点の組の間に接続された第２巻線を有する並列巻コモンモード除去フィルタ素子とを備え、又、底部主面は、ホスト印刷回路板に表面実装されるように構成され、更に、接点の組は、頂部主面に形成された接点パッドと、底部主面に形成された連結接点パッドとを含む電気デバイス。
13. 過電流保護素子がポリマー正温度係数（ＰＰＴＣ）抵抗器素子を備え、又、基板が、ＰＰＴＣ抵抗器素子を形成するＰＰＴＣ材料の層を備え、更に、第３、第４、第５と第６の接点の組がＰＰＴＣ材料の層から電気的に絶縁されている請求項１２に記載の電気デバイス。
14. 並列巻コモンモード除去フィルタが、フェライトコアを含む並列巻ブロードバンド変圧器を備え、又、巻線が、夫々、第３、第４、第５と第６の接点の組の頂部主面の接続パッドに接続される請求項１２に記載の電気デバイス。
15. 第７、第８、第９と第１０の接点の組を備え、又、並列巻コモンモード除去フィルタが、フェライトコアを含む第２並列巻ブロードバンド変圧器と、第７、第８、第９と第１０の接点の組の頂部主面の接続パッドに夫々接続された巻線とを備える請求項１４に記載の電気デバイス。
16. 並列巻ブロードバンド変圧器が、２個の開口を有するフェライトコアを備え、又、１対の第１巻線が、第１開口を貫通すると共に第３と第４の接点の組に夫々接続される一方、基板が第７、第８、第９と第１０の接点の組を形成し、更に、１対の第２巻線が、第２開口を貫通すると共に第７、第８、第９と第１０の接点の組に夫々接続される請求項１４に記載の電気デバイス。
17. 基板が接地接点の組を形成する一方、第３と第４の接点の組の一方と接地接点の組の間に接続された第１過電圧保護素子と、第５と第６の接点の組と接地接点の組の間に接続された第２過電圧保護素子とを更に備える請求項１４に記載の電気デバイス。
18. パワード・データインターフェースを支持する回路用の電気部品において、
    平坦な基板と、コモンモードノイズ除去フィルタとを備え、又、
    基板が、（ａ）互いに大略同平面の頂部主面と底部主面と、（ｂ）頂部主面上に形成された導電性頂部トレースのパターンと、（ｃ）パワード・データインターフェースを供給するホスト印刷回路板に電気部品を電気的に接続するように、底部主面上に形成された導電性底部トレースのパターンと、（ｄ）頂部トレースの分離したものを底部トレースの分離したものに連結して、過電流保護電極とフィルタ電極を形成するように、基板を貫通するビアと、（ｅ）パワード・データインターフェースに対する給電を過電流から保護する過電流保護素子を形成すると共に、過電流保護電極に接続されたポリマー正温度係数（ＰＰＴＣ）抵抗器材料の層と、（ｆ）フィルタ電極を過電流保護素子から絶縁する絶縁材料とを有する一方、
    コモンモードノイズ除去フィルタが、パワード・データインターフェースのデータラインをコモンモード干渉に対して保護するように、頂部主面に配置されると共にフィルタ電極に接続されている電気部品。
19. コモンモードノイズ除去フィルタが、フィルタ電極に接続された巻線を有する少なくとも１個のブロードバンド変圧器を備える請求項１８に記載の電気部品。
20. 過電流保護素子から絶縁された少なくとも１個の接地電極と、フィルタ電極と接地電極の間に接続された少なくとも１個の過電圧保護素子とを更に備える請求項１８に記載の電気部品。
21. 過電圧保護素子が、各フィルタ電極と接地電極の間に接続されている請求項２０に記載の電気部品。
22. 導電性底部トレースのパターンが、電気部品をホスト印刷回路板に表面実装することを可能にするように構成されている請求項１８に記載の電気部品。
    

Images