JP2005512320A - キャパシタを備えた構成 - Google Patents

キャパシタを備えた構成 Download PDF

Info

Publication number
JP2005512320A
JP2005512320A JP2003550263A JP2003550263A JP2005512320A JP 2005512320 A JP2005512320 A JP 2005512320A JP 2003550263 A JP2003550263 A JP 2003550263A JP 2003550263 A JP2003550263 A JP 2003550263A JP 2005512320 A JP2005512320 A JP 2005512320A
Authority
JP
Japan
Prior art keywords
layer
capacitor
electrode
contact
ubm
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003550263A
Other languages
English (en)
Inventor
ホセ、ソロ、デ、ザルディバル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of JP2005512320A publication Critical patent/JP2005512320A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136277—Active matrix addressed cells formed on a semiconductor substrate, e.g. of silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

基板とキャパシタと相互配線層とそしてコンタクト構造とを備えた構成であって、キャパシタが第一の電極（６）と第二の電極（９）とそしてこれらの間に設けられた誘電体（８）とを有し、コンタクト構造がＵＢＭ（バンプ下地金属）層（９）とバンプ・コンタクト（１０）とを有し、相互配線層（６）がキャパシタの前記第一の電極を形成し、ＵＢＭ層（９）がキャパシタの第二の電極を形成する。

Description

この発明は、基板とキャパシタと相互配線層とそしてコンタクト構造を備えた構成であり、キャパシタが第一の電極と第二の電極とそしてこれらの間に設けられた誘電体とを有し、コンタクト構造がＵＢＭ（バンプ下地金属、under-bump metallization）とバンプ・コンタクトとを有する構成に関する。さらにこの発明は表示装置に関する。
集積回路は、通常、単結晶半導体ウエハ内に形成される多くの半導体素子を備える。半導体ウエハ表面上と多結晶半導体材料の領域上とに薄い誘電体層が堆積又は成長される。比較的厚い誘電体層がそれら半導体素子上に堆積される。この厚い誘電体層を介して、それら半導体素子の端部末端までの経路となる複数のコンタクト・ホール又はコンタクト・バイア（via）がエッチングにより形成される。この厚い誘電体層の上に設けられた複雑なパターンの複数のストリップ導電体によりそれら各種の半導体素子が電気的に相互接続される。これらストリップ導電体は相互接続層とも呼ばれるが、厚い誘電体層内のバイアを介して、それら半導体素子の端部末端とコンタクトをとる。これらコンタクトがとられた後、この接続ストリップ導電体パターン上に保護層が堆積される。保護層内のコンタクト・バイアがこの接続パターンの、コンタクト・パッド（コンタクト・ランド）と呼ばれる複数の正方形部分への経路となる。これらのコンタクト・パッドを介して集積回路に対し電気的接続が行われる。この電気的接続を行うには所謂バンプ・コンタクトが用いられる。これらバンプ・コンタクトは第一の電気的導電層と、非常に厚い第二の電気的導電層とを有する。この第一の電気的導電層はＵＢＭ（バンプ下地金属、under-bump metallization）層とも呼ばれ、例えば、Ｔｉ/Ａｕを含む。第二の電気的導電層がバンプ・コンタクト本体であり、例えば金を含む。これは電気メッキにより行われる。
集積回路は、例えば、情報を視覚的に表示する装置へ情報データと電力を送るのに用いられる。この目的の為に、集積回路は、さらなる複数素子、例えば、複数のキャパシタを備える。このようなキャパシタは、通常、二つの電極と一つの誘電体層から形成される。通常、これらキャパシタは半導体材料に直接に設けられる。しかし、この方法の問題は、半導体基板の多くの領域をこれらキャパシタが占有するので、半導体素子の製造コストがかさむことである。
米国特許５，７４１、７２１は、例えば、集積回路を有するチップに設けられるキャパシタを開示している。
この発明の目的は、基板とキャパシタと相互配線層とそしてコンタクト構造とを備え、低コストで簡単に製造できる構成を提供するものである。
この目的は、基板とキャパシタと相互配線層とそしてコンタクト構造とを備えた構成であって、前記キャパシタが第一の電極と第二の電極とそしてこれらの間に設けられた誘電体とを有し、前記コンタクト構造がＵＢＭ（バンプ下地金属）層とバンプ・コンタクトとを有し、前記相互配線層がキャパシタの第一の電極を形成し、前記ＵＢＭ層がキャパシタの第二の電極を形成する構成により達成される。
この構成の特徴は、集積回路とコンタクト構造を製造するための標準プロセスに一回のみの材料形成工程と、二回のマスキング工程を加えただけで上記キャパシタを形成することができることである。従って、低コストで簡単にこの発明の構成を製造することができる。
従属項２乃至４で限定した各実施形態のさらなる特徴は、複雑な機能、例えば、複数の表示装置を駆動する複数の回路を備えた複数の構成を簡単に且つ低コストで製造できることである。さらに、この発明は、基板とキャパシタと相互配線層とそしてコンタクト構造とを有する構成を備えた表示装置であって、前記キャパシタが第一の電極と第二の電極とそしてこれらの間に設けられた誘電体とを有し、前記コンタクト構造がＵＢＭ（バンプ下地金属層とバンプ・コンタクトとを有し、前記相互配線層が前記キャパシタの前記第一の電極を形成し、前記ＵＢＭ層が前記キャパシタの前記第二の電極を形成する表示装置に関する。
表示装置、例えば、液晶スクリーンは、例えば、このスクリーンを駆動する集積回路として少なくとも一つの構成を備える。この構成は、さらに、複数の能動素子と、例えば、複数のキャパシタ等のさらなる素子を備える。
二つの接続層と一つのキャパシタと一つのコンタクト構造と備えた構成の概略断面図を図１に示す。一つのキャパシタＣと二つの接続層を形成する複数の異なる材料層が基板１上に形成される。これら相互接続層の目的は、キャパシタとこの構成内の他の素子を相互接続し、そして、これら素子同士を相互接続することである。この構成の用途と製造方法に応じて、基板１には、絶縁材料、半導体材料、導電材料又は複数層の多重構造を備えてもよい。
基板１が絶縁材料を含む場合は、絶縁材料は、例えば、Ａｌ２Ｏ３又はＡｌＮ等のセラミック材料が好ましい。
基板１が半導体材料を含む場合は、シリコン、ガリウム・ヒ素、リン化インジウム、ガリウム・アルミニウム・ヒ素又はゲルマニウムを含む半導体材料が好ましい。これらの材料をボロン、ヒ素、アンチモン、燐、又はこれらドーパントの組み合わせでドープしてもよい。一つ乃至複数の能動素子、例えば、ダイオード又はトランシスタを基板１上に設けてもよい。これら能動素子により集積回路を形成することができる。
基板１が導電材料を含む場合は、導電材料は、例えば、タングステン又はモリブデン等の耐熱材料が好ましい。
基板１が二層以上の複合構造を有する場合は、ＬＴＣＣ（低温焼結セラミックス）技術を用いて複合構造を形成するのがよい。一つ乃至複数の受動素子、例えば、抵抗、キャパシタ、インダクタ又はストリップ導電体をＬＴＣＣ複合構造に集積化してもよい。これら受動素子により集積回路を形成することができる。
上記複合構造に代えて、各層が異なる厚みの又は異なるドーパントでド−プされた半導体材料の二層以上の複合構造としてもよい。この実施形態では、個々の層に、再度、例えば、ダイオード又はトランジスタ等の一つ乃至複数の能動素子を設けてもよい。これら能動素子により集積回路を形成することができる。さらに、この二層以上の複合構造を絶縁材料の層と、導電材料又は半導体材料の層とで構成してもよい。
基板１に形成されているのは、好ましくは、絶縁層２であり、この絶縁層２はＳｉＯ２を含んでもよい。さらに、ＳｉＯ２に加えて、ボロン、ヒ素、アンチモン、燐、又はこれらドーパントの組み合わせでドープして絶縁層２としてもよい。絶縁層２に所定のパターンにより第一の相互配線層３が形成される。第一の相互配線層３上と、この相互配線層３により覆われていない絶縁層２の領域上とに第一の誘電体層４が形成される。第一の誘電体層４は、例えば、ＳｉＯ２、Ｓｉ３Ｏ４又はＳｉｘＯｙＮｚ（０ < ｘ < １，０ < ｙ < １，０ < ｚ < １）を含む。第一の誘電体層４上に所定のパターンで第二の相互配線層６が堆積される。数カ所で、電気的導電性のコンタクト・バイア５を介して第一の相互配線層３が第二の相互配線層６に電気的に接続される。第一の相互配線層３と第二の相互配線層６とコンタクト・バイア５とは、例えば、Ｔｉ/ＴｉＮ/Ａｌ（Ｃｕ）を含む。第二の相互配線層６上と、この相互配線層６により覆われていない第一の誘電体層４の領域上とに保護層７が堆積される。保護層７は、例えば、ＳｉＯ２、Ｓｉ３Ｎ４又はＳｉｘＯｙＮｚ（０ < ｘ < １，０ < ｙ < １，０ < ｚ < １）等の無機材料、例えば、ポリアミド又はポリシクロベンゾブテン等の有機材料、又は無機、有機合成材料を含でもよい。第二の相互配線層６が保護層７には覆われていない部分が数カ所あり、ここで保護層７が分断されている。後でキャパシタが設けられる第二の相互配線層６の領域上と保護層７上とに、好ましくは、酸化物、窒化物、又はオキシナイトライドを含む第二の誘電体層８が堆積される。好ましくは、第二の誘電体層８は、ＳｉＯ２、Ｓｉ３Ｏ４又はＳｉｘＯｙＮｚ（０ < ｘ < １，０ < ｙ < １，０ < ｚ < １）を含む。
第二の誘電体層８により覆われた第二の相互配線層６のそれらの領域が、個々の領域において、キャパシタの第一電極として機能する。第二の相互配線層６上に直接堆積された第二の誘電体層８のそれらの領域が、個々の領域において、キャパシタの誘電体として機能する。第二の誘電体層８上と、この誘電体層８により覆われていない第二の相互配線層６の領域上に、好ましくはＡｕ/ＴｉＷを含むＵＢＭ（バンプ下地金属、under-bump metallization）層９が堆積される。キャパシタが設けられる領域内で、ＵＢＭ層９がキャパシタの第二電極として機能する。好ましくは、金を含み、ＵＢＭ層９上に例えば電気メッキにより堆積されるバンプ・コンタクト１０が、この領域内で、ＵＢＭ層９とコンタクト構造を形成し、基板１内のキャパシタ且つ又は素子、又は集積回路と電気的コンタクトをとる。この接続構造は第二の相互配線層６と電気的コンタクト状態にある。
これに代えて、接続導電体として機能するように、そして、例えば、キャパシタと第二の相互配線層６とを相互接続させるように、又は、複数のコンタクト構造として機能するように、ＵＢＭ層９を適宜パターンニングしてもよい。
さらにこれに代えて、この構成において一つ乃至複数の素子を形成するように、各種材料層、例えば、第一の相互配線層３と第二の相互配線層６とをパターンニングしてもよい。表示装置を駆動する構成では、そのような素子は、例えば、非揮発性メモリ・アレイの行デコーダ、列デコーダ、入出力ユニット（Ｉ/Ｏユニット）、ＳＲＡＭ（スタティックＲＡＭ）セル、ＲＯＭセル又は論理素子であってもよい。例えば、これら素子間の電気的接続又はこれら素子とキャパシタ又は接続構造との電気的接続はＵＢＭ層９を介して行うとよい。
絶縁層２内に設けた図示しない電気的導電性バイアを介して、基板１内に設けた素子、例えば、集積回路、能動素子又は受動素子を第一の相互配線層３と接続させてもよい。
キャパシタをチャージポンプ・キャパシタ又はデカップリング・キャパシタとして機能させてもよい。
一つのトランジスタ上に二つの相互配線層と、一つのキャパシタと、一つのコンタクト構造とを備える構成の概略断面図を図２に示す。この実施形態では、基板１が半導体材料を含む。基板１内に設けられているのは、二つの半導体領域、即ち、トランジスタのソース領域Ｓとドレイン領域Ｄである。絶縁層２は、好ましくはＳｉＯ２フィールド酸化膜層である。好ましくはＳｉＯ２を含む第一の誘電体層４内にトランジスタのゲート領域Ｇが設けられている。ゲート領域Ｇは、例えば、ｎ型又はｐ型ポリシリコンを含む。電気的導電性バイア１３を介して、第一の相互配線層３が、基板１内の半導体領域Ｓ、Ｄと接続されている。
この発明による、ある構成を製造する方法を図３に示す。この発明による、ある構成を製造するには、例えば、図３Ａに示すように、基板１と、絶縁層２と、コンタクト・バイア５を介して第二の相互配線層６に接続される第一の相互配線層３と、第一の相互配線層３と第二の相互配線層６との間に設けられた第一の誘電体層４と、そして、保護層７とを備えたウエハを公知のプロセスで形成する。半導体材料を含む基板１内に設けられるのは、集積回路を形成する複数の能動素子である。絶縁層２内の図示しない電気的に導電性の複数のバイアを介して、この集積回路が第一の相互配線層３に接続される。
図３Ｂに示すように、ウエハ上に最初にフォトレジスト１１が堆積され、そして、後でキャパシタが設けられる第二の相互配線層６上の領域がフォトレジスト１１に覆われないように、パターンニングされる。このために、例えば、エッチングにより、フォトレジスト１１から保護層７にまで達するように開口１２が設けられる。そして、図３Ｃに示すように、フォトレジスト１１が除去される。
保護層７上と第二の相互配線層６の露出領域上とに第二の誘電体層８が形成される（図３Ｄ）。
第二の誘電体層８上にフォトレジスト１１が堆積され、そして、後でコンタクト構造又はキャパシタと電気的コンタクトがとられる第二の誘電体層８の複数の領域が露出するように、パターンニングされる。このために、例えば、エッチングにより、フォトレジスト１１の層から、第二の誘電体層８、そして保護層７にまで達するように、それら各領域に開口１２が設けられる（図３Ｅ）。そして、図３Ｆに示すように、フォトレジスト１１が除去される。
第二の誘電体層８上と第二の相互配線層６の露出領域上とにＵＢＭ層９が堆積される（図３Ｇ）。
ＵＢＭ層９上にフォトレジスト１１が堆積され、そして、後でコンタクト構造となるＵＢＭ層９の複数の領域が露出するように、パターンニングされる（図３Ｈ）。そして、例えば、電気メッキによりバンプ・コンタクト１０が形成される（図３Ｉ）。
さらにＵＢＭ層９をパターンニングするために、最終構成においてＵＢＭ層９が複数の領域の各々に残らないように、これら各領域に開口１２が設けられて、フォトレジスト１１が再度パターンニングされる。フォトレジスト１１によって覆われていないＵＢＭ層９の複数の領域が、例えば、エッチングにより除去される（図３Ｊ）。そして、図３Ｋに示すように、フォトレジスト１１が除去される。
このような構成は、例えば、表示装置を駆動するのに用いることができる。
この発明が適用可能な構成を示す概略断面図である。 この発明が適用可能な構成を示す概略断面図である。 この発明が適用可能な構成を製造する工程を示すフローチャートの一図である。 この発明が適用可能な構成を製造する工程を示すフローチャートの一図である。 この発明が適用可能な構成を製造する工程を示すフローチャートの一図である。 この発明が適用可能な構成を製造する工程を示すフローチャートの一図である。 この発明が適用可能な構成を製造する工程を示すフローチャートの一図である。 この発明が適用可能な構成を製造する工程を示すフローチャートの一図である。 この発明が適用可能な構成を製造する工程を示すフローチャートの一図である。 この発明が適用可能な構成を製造する工程を示すフローチャートの一図である。 この発明が適用可能な構成を製造する工程を示すフローチャートの一図である。 この発明が適用可能な構成を製造する工程を示すフローチャートの一図である。 この発明が適用可能な構成を製造する工程を示すフローチャートの一図である。

Claims (5)

  1. 基板とキャパシタと相互配線層とそしてコンタクト構造とを備えた構成であって、
    前記キャパシタが第一の電極と第二の電極とそしてこれらの間に設けられた誘電体とを有し、
    前記コンタクト構造がＵＢＭ（バンプ下地金属）層とバンプ・コンタクトとを有し、
    前記相互配線層が前記キャパシタの前記第一の電極を形成し、前記ＵＢＭ層が前記キャパシタの前記第二の電極を形成する構成。
  2. 前記基板は少なくとも一つの素子を有することを特徴とする請求項１に記載の構成。
  3. 前記キャパシタが前記素子に電気的に接続されていることを特徴とする請求項２に記載の構成。
  4. 前記素子は、複数能動素子、複数受動素子そして複数集積回路のグループから選択されることを特徴とする請求項２に記載の構成。
  5. 基板とキャパシタと相互配線層とそしてコンタクト構造とを有する構成を備えた表示装置であって、
    前記キャパシタが第一の電極と第二の電極とそしてこれらの間に設けられた誘電体とを有し、
    前記コンタクト構造がＵＢＭ（バンプ下地金属）層とバンプ・コンタクトとを有し、
    前記相互配線層が前記キャパシタの前記第一の電極を形成し、前記ＵＢＭ層が前記キャパシタの前記第二の電極を形成する表示装置。
JP2003550263A 2001-12-04 2002-12-02 キャパシタを備えた構成 Pending JP2005512320A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10159466A DE10159466A1 (de) 2001-12-04 2001-12-04 Anordnung mit Kondensator
PCT/IB2002/005111 WO2003049158A1 (en) 2001-12-04 2002-12-02 Arrangement comprising a capacitor

Publications (1)

Publication Number Publication Date
JP2005512320A true JP2005512320A (ja) 2005-04-28

Family

ID=7707951

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003550263A Pending JP2005512320A (ja) 2001-12-04 2002-12-02 キャパシタを備えた構成

Country Status (8)

Country Link
US (1) US20050006688A1 (ja)
EP (1) EP1459359A1 (ja)
JP (1) JP2005512320A (ja)
KR (1) KR20040071158A (ja)
AU (1) AU2002365727A1 (ja)
DE (1) DE10159466A1 (ja)
TW (1) TW200410301A (ja)
WO (1) WO2003049158A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011529263A (ja) * 2008-07-25 2011-12-01 エイティーアイ・テクノロジーズ・ユーエルシー オンダイ・キャパシタ用アンダーバンプメタル

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10203397B4 (de) * 2002-01-29 2007-04-19 Siemens Ag Chip-Size-Package mit integriertem passiven Bauelement
KR100480641B1 (ko) * 2002-10-17 2005-03-31 삼성전자주식회사 고 커패시턴스를 지니는 금속-절연체-금속 커패시터, 이를구비하는 집적회로 칩 및 이의 제조 방법
DE10349749B3 (de) * 2003-10-23 2005-05-25 Infineon Technologies Ag Anti-Fuse-Verbindung für integrierte Schaltungen sowie Verfahren zur Herstellung von Anti-Fuse-Verbindungen
JP2005347622A (ja) * 2004-06-04 2005-12-15 Seiko Epson Corp 半導体装置、回路基板及び電子機器
JP5027431B2 (ja) * 2006-03-15 2012-09-19 ルネサスエレクトロニクス株式会社 半導体装置
US7906424B2 (en) 2007-08-01 2011-03-15 Advanced Micro Devices, Inc. Conductor bump method and apparatus
US20090032941A1 (en) * 2007-08-01 2009-02-05 Mclellan Neil Under Bump Routing Layer Method and Apparatus
CN101630667A (zh) * 2008-07-15 2010-01-20 中芯国际集成电路制造(上海)有限公司 形成具有铜互连的导电凸块的方法和***
US8497564B2 (en) * 2009-08-13 2013-07-30 Broadcom Corporation Method for fabricating a decoupling composite capacitor in a wafer and related structure
US8803286B2 (en) * 2010-11-05 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. Low cost metal-insulator-metal capacitors
US8710658B2 (en) * 2011-11-18 2014-04-29 Cambridge Silicon Radio Limited Under bump passive components in wafer level packaging
US9960106B2 (en) 2012-05-18 2018-05-01 Taiwan Semiconductor Manufacturing Co., Ltd. Package with metal-insulator-metal capacitor and method of manufacturing the same
US8896096B2 (en) * 2012-07-19 2014-11-25 Taiwan Semiconductor Manufacturing Company, Ltd. Process-compatible decoupling capacitor and method for making the same
US10595410B2 (en) * 2016-10-01 2020-03-17 Intel Corporation Non-planar on-package via capacitor

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5674771A (en) * 1992-04-20 1997-10-07 Nippon Telegraph And Telephone Corporation Capacitor and method of manufacturing the same
JP3160198B2 (ja) * 1995-02-08 2001-04-23 インターナショナル・ビジネス・マシーンズ・コーポレ−ション デカップリング・コンデンサが形成された半導体基板及びこれの製造方法
US6184551B1 (en) * 1997-10-24 2001-02-06 Samsung Electronics Co., Ltd Method of forming integrated circuit capacitors having electrodes therein that comprise conductive plugs
JP2000206566A (ja) * 1999-01-18 2000-07-28 Toshiba Corp 薄膜半導体装置
KR100280288B1 (ko) * 1999-02-04 2001-01-15 윤종용 반도체 집적회로의 커패시터 제조방법
JP2001222023A (ja) * 1999-12-01 2001-08-17 Sharp Corp 液晶表示装置
US6498364B1 (en) * 2000-01-21 2002-12-24 Agere Systems Inc. Capacitor for integration with copper damascene processes

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011529263A (ja) * 2008-07-25 2011-12-01 エイティーアイ・テクノロジーズ・ユーエルシー オンダイ・キャパシタ用アンダーバンプメタル

Also Published As

Publication number Publication date
EP1459359A1 (en) 2004-09-22
TW200410301A (en) 2004-06-16
DE10159466A1 (de) 2003-06-12
WO2003049158A1 (en) 2003-06-12
US20050006688A1 (en) 2005-01-13
KR20040071158A (ko) 2004-08-11
AU2002365727A1 (en) 2003-06-17

Similar Documents

Publication Publication Date Title
KR100899489B1 (ko) 반도체 장치 및 그 제조방법
CN101345231B (zh) 半导体芯片器件及其制造方法和包括其的堆叠封装
US6022797A (en) Method of manufacturing through holes in a semiconductor device
JP2005512320A (ja) キャパシタを備えた構成
US7545037B2 (en) Semiconductor chips having redistributed power/ground lines directly connected to power/ground lines of internal circuits and methods of fabricating the same
US7326618B2 (en) Low OHMIC layout technique for MOS transistors
JP2000216191A (ja) 半導体集積回路の製造方法
JP2002319658A (ja) 半導体装置
JP2006100826A (ja) 集積回路の抵抗体の抵抗値を調整する構造および方法
US7291551B2 (en) Sub-milliohm on-chip interconnection
US20210061643A1 (en) Semiconductor sensor and method of manufacturing the same
JP2004207509A (ja) 半導体装置及びその製造方法
US7768004B2 (en) Semiconductor device including chips with electrically-isolated test elements and its manufacturing method
JP2002299366A (ja) 半導体装置およびその製造方法
JPH08227901A (ja) 半導体装置の製造方法
JP3168651B2 (ja) 半導体記憶装置
KR100861223B1 (ko) 반도체 소자 및 그 제조방법
JP3482272B2 (ja) 半導体集積回路装置
JP2559102B2 (ja) 半導体装置
JP3688335B2 (ja) 半導体集積回路装置およびその製造方法ならびに半導体ウエハ
JPH0380564A (ja) 半導体集積回路装置及びその製造方法
JP2911980B2 (ja) 半導体集積回路装置
KR0147776B1 (ko) 씨모드 인버터의 결선방법
KR101146222B1 (ko) 반도체 소자의 제조방법
JP2000349243A (ja) 半導体集積回路