JP2005352455A - 表示装置用駆動装置及び表示板 - Google Patents

Abstract

【課題】信頼性と設計マージンを確保することができる表示装置を提供する。
【解決手段】本発明は表示装置用駆動装置に関する。駆動部は、制御電極１２５、制御電極１２５上に形成されているゲート絶縁膜１４０、ゲート絶縁膜１４０上に形成されている半導体層５４、半導体層５４上に少なくとも一部分形成されている入力電極部７２、７３、半導体層５４上に少なくとも一部分形成されていて制御電極１２５と重なる出力電極部７５、７６、７９、入力電極部７２、７３及び出力電極部７５、７６、７９上に形成されている保護膜１８０、そして保護膜１８０上に形成されていて制御電極１２５と連結されており、出力電極部７５、７６、７９と重なる補助電極８３を含む。このような方式で、少ない面積でも必要とする静電容量を確保することができる。
【選択図】図８

Description

本発明は、表示装置に関する。

最近、重くて大きい陰極線管（ＣＲＴ）の代わりに有機発光表示装置（ＯＬＥＤ）、プラズマ表示装置（ＰＤＰ）、液晶表示装置（ＬＣＤ）のような平板表示装置が活発に開発されている。

ＰＤＰは気体放電によって発生するプラズマを利用して文字や映像を表示する装置であり、ＯＬＥＤは特定有機物または高分子の電界発光を利用して文字または映像を表示する。液晶表示装置は二つの表示板の間に入っている液晶層に電場を印加して、この電場の強さを調節して液晶層を通過する光の透過率を調節することによって所望の画像を得る。

このような平板表示装置の中で、例えば液晶表示装置と有機ＥＬ表示装置はスイッチング素子を含む画素と表示信号線が備えられた表示板、そして表示信号線のうちのゲート線にゲート信号を出力して画素のスイッチング素子を導通／遮断するゲート駆動部、つまり、シフトレジスターを含む。

シフトレジスターは互いに連結されている複数のステージを含み、各ステージは複数のトランジスタを含む。

各ステージは入力部、出力部、放電部などを含み、前段及び後段ステージの出力に基づいて複数のクロック信号のうちのいずれか一つに同期して出力を出す。

このようなステージの出力部はゲート線及び他のステージに各々連結されている複数のトランジスタを含む。この中でゲート出力を出すトランジスタはステージ全面積の約４０％乃至５０％を占める。このような出力トランジスタは、ゲート線に出る出力及び前段ステージに出る出力を確保するために、他のトランジスタに比べて相対的に大きく作るためである。この時、例えば、ＮＭＯＳトランジスタの場合、ゲートドレイン間静電容量よりゲートソース間静電容量を大きく作るが、これはゲート出力をリップルなく円滑に生成することができるためである。したがって、ゲートソース間静電容量を増大させるためにゲートとソースが重なる面積を大きくすれば、出力トランジスタはステージ内で占める面積がさらに大きくなる。これによってゲート駆動部を設計して集積するのに設計マージンが不足する場合がある。また、重なる領域が広くなることによってゲートとソースが短絡される確率が高まってゲート出力を発生させない場合も生じる。

特に、表示領域を囲む黒色層領域の小さいノートブック用表示板部には上部表示板と下部表示板を接合するための密封材工程で密封材を塗るための空間が不足することもある。

したがって、本発明が目的とする技術的課題は、従来技術の問題点を解決することができて、信頼性と設計マージンを確保することができる表示装置を提供することにある。

このような技術的課題を構成するための本発明の一つの実施例による表示装置の駆動装置は、互いに連結されていて、順次に出力信号を各々生成する複数のステージを含み、前記各ステージは、入力信号に応答して電圧を充電し、前記電圧の充電によって入力クロック信号に基づいて前記出力信号を生成して出す駆動部と、後段ステージのうちのいずれか一つの出力信号に応答して前記駆動部に充電された電圧を放電する放電部を含み、前記入力信号は走査開始信号または前段ステージのうちのいずれか一つの出力信号であり、前記駆動部は、制御電極と、前記制御電極上に形成されている第１絶縁膜と、前記第１絶縁膜上に形成されている半導体層と、前記半導体層上に少なくとも一部分形成されている入力電極部と、前記半導体層上に少なくとも一部分形成されていて、前記制御電極と重なる出力電極部と、前記入力電極部及び出力電極部上に形成されている第２絶縁膜と、前記第２絶縁膜上に形成されていて、前記制御電極と連結されており、前記出力電極部と重なる補助電極とを含む。

この時、前記入力電極部と前記出力電極部はくし型で交互に配列された複数の分枝を含み、前記出力電極部は前記分枝が連結され、前記制御電極及び前記補助電極と重なる拡張部をさらに含むのが好ましい。

また、前記第１及び第２絶縁膜は前記制御電極を一部露出する接触孔を含み、前記補助電極は前記接触孔を通じて前記制御電極と連結されているのが好ましい。この時、前記補助電極は透明導電体からなることができ、特にＩＴＯまたはＩＺＯからなるのが好ましい。

前記制御電極と前記出力電極部との間の静電容量が前記制御電極と前記入力電極部との間の静電容量より大きいのが好ましい。

一方、前記半導体層は非晶質シリコンからなることができ、前記駆動部は前記表示装置に集積されていることもある。

本発明の一つの特徴による表示装置用表示板は基板と、前記基板上に形成されていて複数の第１制御電極を含むゲート線と、前記基板上に形成されていて前記ゲート線と分離されている第２制御電極と、前記ゲート線及び前記第２制御電極上に形成されている第１絶縁膜と、前記第１絶縁膜上に形成されていて前記第１及び第２制御電極上に各々位置する第１及び第２半導体と、前記第１絶縁膜上に形成されていて前記第１半導体と少なくとも一部分接する複数の第１入力電極部を含む複数のデータ線と、前記第１半導体と少なくとも一部分接していて、前記データ線と分離されている複数の第１出力電極部と、前記第２半導体と少なくとも一部分接する第２入力電極部と、前記第２半導体と少なくとも一部分接していて、前記第２入力電極部と分離されており、前記第２制御電極と重なって、前記ゲート線と電気的に連結されている第２出力電極部と、前記データ線と、前記第２入力電極部と、前記第１及び第２出力電極部上に形成されている第２絶縁膜と、前記第２絶縁膜上に形成されていて、前記第１出力電極部と連結されている複数の画素電極と、前記第２絶縁膜上に形成されていて、前記第２制御電極と連結されており、前記第２出力電極部と重なる補助電極とを含む。

この時、前記第２入力電極部と前記第２出力電極部はくし型で交互に配列された複数の分枝を含み、前記第２出力電極部は前記分枝が連結されて、前記第２制御電極及び前記補助電極と重なる拡張部をさらに含むのが好ましい。また、前記第１及び第２絶縁膜は前記第２制御電極を一部露出する接触孔を含み、前記補助電極は前記接触孔を通じて前記第２制御電極と連結されるのが好ましい。

一方、前記補助電極は透明導電体からなることができ、特にＩＴＯまたはＩＺＯからなるのが好ましい。

また、前記第２制御電極と前記第２出力電極部との間の静電容量が前記第２制御電極と前記第２入力電極部との間の静電容量より大きいのが好ましい。

一方、前記半導体層は非晶質シリコンからなることができる。

ステージの全面積のうちの約４０乃至５０％を占めるトランジスタの大きさを減らすことによって、ステージ一つが占める面積を同時に減らすことができる。その結果、ゲートとソースが短絡する危険を防止することができるので信頼度の高いゲート駆動部を提供し、さらにトランジスタを配置する時にも余裕をもって設計することができる。

添付した図面を参照して本発明の実施例について本発明の属する技術分野における通常の知識を有する者が容易に実施できるように詳細に説明する。

なお、図面において、多様な層及び領域を明確に表現するために、厚さを誇張して示している。また、明細書全体にわたって類似する部分については同一図面符号を付けている。層、膜、領域、板などの部分が他の部分の“上”にあるとする時、これは他の部分の“すぐ上”にある場合だけでなく、その中間に他の部分がある場合も含む。逆に、ある部分が他の部分の“すぐ上”にあるとする時には中間に他の部分がないことを意味する。

以下では本発明の実施例による表示装置について添付した図面を参照して詳細に説明する。

図１は本発明の一つの実施例による表示装置のブロック図であり、図２は本発明の一つの実施例による液晶表示装置の一つの画素に対する等価回路図である。

図１に示すように、本発明の一つの実施例による表示装置は表示板部３００と、これに連結されたゲート駆動部４００と、データ駆動部５００、データ駆動部５００に連結された階調電圧生成部８００と、これらを制御する信号制御部６００とを含む。

表示板部３００は等価回路で見る時、複数の表示信号線Ｇ_１−Ｇ_ｎ、Ｄ_１−Ｄ_ｍと、これに連結されていてほぼ行列形態で配列された複数の画素Ｐｘを含む。

表示信号線Ｇ_１−Ｇ_ｎ、Ｄ_１−Ｄ_ｍは、ゲート信号（走査信号とも言う）を伝達する複数のゲート線Ｇ_１−Ｇ_ｎとデータ信号を伝達するデータ線Ｄ_１−Ｄ_ｍを含む。ゲート線Ｇ_１−Ｇ_ｎはほぼ行方向に伸びていて互いにがほとんど平行しており、データ線Ｄ_１−Ｄ_ｍはほぼ列方向に伸びていて互いにがほとんど平行している。

各画素Ｐｘは表示信号線Ｇ_１−Ｇ_ｎ、Ｄ_１−Ｄ_ｍに連結されたスイッチング素子Ｑと、これに連結された画素回路を含む。

スイッチング素子Ｑは三端子素子で、その制御端子及び入力端子は各々ゲート線Ｇ_１−Ｇ_ｎ及びデータ線Ｄ_１−Ｄ_ｍに連結されており、出力端子は画素回路に連結されている。また、スイッチング素子Ｑは薄膜トランジスタであるのが好ましく、特に非晶質シリコンを含むのが良い。

平板表示装置の代表格である液晶表示装置の場合、図２に示すように表示板部３００が下部表示板１００と上部表示板２００及びその間の液晶層３を含み、表示信号線Ｇ_１−Ｇ_ｎ、Ｄ_１−Ｄ_ｍとスイッチング素子Ｑは下部表示板１００に備えられている。液晶表示装置の画素回路はスイッチング素子Ｑに並列に連結された液晶キャパシタＣ_ＬＣ及びストレージキャパシタＣ_ＳＴを含む。ストレージキャパシタＣ_ＳＴは必要に応じて省略することができる。

液晶キャパシタＣ_ＬＣは下部表示板１００の画素電極１９０と上部表示板２００の共通電極２７０を二つの端子とし、二つの電極１９０、２７０の間の液晶層３は誘電体として機能する。画素電極１９０はスイッチング素子Ｑに連結され、共通電極２７０は上部表示板２００の全面に形成されていて共通電圧Ｖ_ｃｏｍの印加を受ける。図２とは異なって共通電極２７０が下部表示板１００に備えられる場合もあり、この時には二つの電極１９０、２７０とも線状または棒状で作られる。

ストレージキャパシタＣ_ＳＴは下部表示板１００に供えられた別個の信号線（図示せず）と画素電極１９０が重なって構成され、この別個の信号線には共通電圧Ｖ_ｃｏｍなどの決められた電圧が印加される。しかし、ストレージキャパシタＣ_ＳＴは画素電極１９０が絶縁体を媒介として直上の前段ゲート線と重なって構成することができる。

一方、色表示を実現するためには各画素が色相を表示するようにしなければならないが、これは画素電極１９０に対応する領域に三原色、例えば、赤色、緑色または青色の色フィルター２３０を備えることによって可能である。図２における色フィルター２３０は上部表示板２００に形成されているが、これとは異なって下部表示板１００の画素電極１９０上または下に形成することもできる。

液晶表示装置の表示板部３００の二つの表示板１００、２００のうちの少なくとも一つの外側面には光を偏光させる偏光子（図示せず）が付着されている。

再び図１を参照すれば、階調電圧生成部８００は画素の輝度と関する一対または二対の複数階調電圧を生成する。二対がある場合、二対のうちの一対は共通電圧Ｖ_ｃｏｍに対して正の値を有し、他の一対は負の値を有する。

ゲート駆動部４００は表示板部３００に集積されており、ゲート線Ｇ_１−Ｇ_ｎと連結されてスイッチング素子Ｑを導通させることができるゲートオン電圧Ｖ_ｏｎとスイッチング素子Ｑを遮断させることができるゲートオフ電圧Ｖ_ｏｆｆの組み合わせからなるゲート信号をゲート線Ｇ_１−Ｇ_ｎに印加する。

データ駆動部５００は表示板部３００のデータ線Ｄ_１−Ｄ_ｍに連結されて階調電圧生成部８００からの階調電圧を選択してデータ信号として画素に印加する。

信号制御部６００はゲート駆動部４００及びデータ駆動部５００などの動作を制御する。

次に、このような表示装置の表示動作についてさらに詳しく説明する。

信号制御部６００は外部のグラフィック制御機（図示せず）から入力映像信号Ｒ、Ｇ、Ｂ及びその表示を制御する入力制御信号、例えば、垂直同期信号Ｖ_ｓｙｎｃと水平同期信号Ｈ_ｓｙｎｃ、メインクロックＭＣＬＫ、データイネーブル信号ＤＥなどの提供を受ける。信号制御部６００は入力制御信号及び入力映像信号Ｒ、Ｇ、Ｂに基づいてゲート制御信号ＣＯＮＴ１及びデータ制御信号ＣＯＮＴ２などを生成し、映像信号Ｒ、Ｇ、Ｂを表示板部３００の動作条件に合わせて適切に処理した後、ゲート制御信号ＣＯＮＴ１をゲート駆動部４００に出力して、データ制御信号ＣＯＮＴ２と処理した映像信号ＤＡＴはデータ駆動部５００に出力する。

ゲート制御信号ＣＯＮＴ１はゲートオン電圧Ｖ_ｏｎの出力開始を指示する走査開始信号ＳＴＶ、ゲートオン電圧Ｖ_ｏｎの出力時期を制御するゲートクロック信号ＣＰＶ及びゲートオン電圧Ｖ_ｏｎの持続時間を限定する出力イネーブル信号ＯＥなどを含む。

データ制御信号ＣＯＮＴ２は映像データＤＡＴの入力開始を知らせる水平同期開始信号ＳＴＨとデータ線Ｄ_１−Ｄ_ｍに当該データ電圧を印加することを命令するロード信号ＬＯＡＤ及びデータクロック信号ＨＣＬＫを含む。図２に示した液晶表示装置などの場合、共通電圧Ｖ_ｃｏｍに対するデータ電圧の極性（以下、‘共通電圧に対するデータ電圧の極性’を略して‘データ電圧の極性’と言う）を反転させる反転信号ＲＶＳを含むこともできる。

データ駆動部５００は信号制御部６００からのデータ制御信号ＣＯＮＴ２によって一つの行の画素に対応する映像データＤＡＴの入力を順次に受けて、階調電圧生成部８００からの階調電圧のうちの各映像データＤＡＴに対応する階調電圧を選択することによって、映像データＤＡＴを当該データ電圧に変換し、これをデータ線Ｄ_１−Ｄ_ｍに印加する。

ゲート駆動部４００は信号制御部６００からのゲート制御信号ＣＯＮＴ１によってゲートオン電圧Ｖ_ｏｎをゲート線Ｇ_１−Ｇ_ｎに印加して、このゲート線Ｇ_１−Ｇ_ｎに連結されたスイッチング素子Ｑを導通させる。データ線Ｄ_１−Ｄ_ｍに供給されたデータ電圧は導通したスイッチング素子Ｑを通じて当該画素に印加される。

図２に示した液晶表示装置の場合、画素に印加されたデータ電圧と共通電圧Ｖ_ｃｏｍの差は液晶キャパシタＣ_ＬＣの充電電圧、つまり、画素電圧として現れる。液晶分子は画素電圧の大きさによって、その配列を異ならせ、その結果液晶層３を通過する光の偏光が変化する。このような偏光の変化は表示板１００、２００に付着された偏光子によって光の透過率変化で現れる。

１水平周期（または１Ｈ”：水平同期信号Ｈ_ｓｙｎｃ、データイネーブル信号ＤＥ、ゲートクロックＣＰＶの一周期）が終わればデータ駆動部５００とゲート駆動部４００は次の行の画素に対して同一動作を繰り返す。このような方式で、一つのフレームの間に全てのゲート線Ｇ_１−Ｇ_ｎに対して順次にゲートオン電圧Ｖ_ｏｎを印加して全ての画素にデータ電圧を印加する。図２に示した液晶表示装置などの場合、特に一つのフレームが終われば、次のフレームが始まり、各画素に印加されるデータ電圧の極性が直前フレームにおける極性と反対になるようにデータ駆動部５００に印加される反転信号ＲＶＳの状態が制御される（“フレーム反転”）。この時、一つのフレーム内でも反転信号ＲＶＳの特性によって一つのデータ線を通じて流れるデータ電圧の極性が変わったり（コラム反転）、一つの画素行に印加されるデータ電圧の極性も互いに異なることがある（ドット反転）。

以下では本発明の実施例による表示装置のゲート駆動部について図３乃至図９を参照してさらに詳しく説明する。

図３は本発明の一つの実施例によるゲート駆動部のブロック図である。図４は図３に示したゲート駆動部用シフトレジスターのｊ番目ステージの回路図の一例であり、図５は図３に示したゲート駆動部の信号波形図である。

図３に示したゲート駆動部４００は一列で配列されており、ゲート線Ｇ_１−Ｇ_ｎに各々連結されている複数のステージ４１０を含むシフトレジスターであって、走査開始信号ＳＴＶ、複数のクロック信号ＣＬＫ１、ＣＬＫ２及びゲートオフ電圧Ｖ_ｏｆｆが入力される。

各ステージ４１０はセット端子Ｓ、ゲート電圧端子ＧＶ、一対のクロック端子ＣＫ１、ＣＫ２、リセット端子Ｒ、そしてゲート出力端子ＯＵＴ１及びキャリー出力端子ＯＵＴ２を有している。

各ステージ、例えば、ｊ番目ステージＳＴ_ｊのセット端子Ｓには前段ステージＳＴ_ｊ−１のキャリー出力、つまり、前段キャリー出力Ｃｏｕｔ（ｊ−１）が、リセット端子Ｒには後段ステージＳＴ_ｊ＋１のゲート出力、つまり、後段ゲート出力Ｇｏｕｔ（ｊ＋１）が入力され、クロック端子ＣＫ１、ＣＫ２にはクロック信号ＣＬＫ１、ＣＬＫ２が入力され、ゲート電圧端子ＧＶにはゲートオフ電圧Ｖ_ｏｆｆが入力される。ゲート出力端子ＯＵＴ１はゲート出力Ｇｏｕｔ（ｊ）を出力し、キャリー出力端子ＯＵＴ２はキャリー出力Ｃｏｕｔ（ｊ）を出力する。

但し、シフトレジスター４００の第１ステージには前段キャリー出力の代わりに走査開始信号ＳＴＶが入力される。また、ｊ番目ステージＳＴ_ｊのクロック端子ＣＫ１にクロック信号ＣＬＫ１が、クロック端子ＣＫ２にクロック信号ＣＬＫ２が入力される場合、これに隣接した（ｊ−１）番目及び（ｊ＋１）番目ステージＳＴ_ｊ−１、ＳＴ_ｊ＋１のクロック端子ＣＫ１にはクロック信号ＣＬＫ２が、クロック端子ＣＫ２にはクロック信号ＣＬＫ１が入力される。

各クロック信号ＣＬＫ１、ＣＬＫ２は画素のスイッチング素子Ｑを駆動することができるように電圧レベルがハイである場合はゲートオン電圧Ｖ_ｏｎと同一であり、ローである場合はゲートオフ電圧Ｖ_ｏｆｆと同一であるのが好ましい。図５に示したように各クロック信号ＣＬＫ１、ＣＬＫ２はデューティ比が５０％であり、二つのクロック信号ＣＬＫ１、ＣＬＫ２の位相差は１８０゜であり得る。

図４に示すように、本発明の一つの実施例によるゲート駆動部４００の各ステージ、例えば、ｊ番目ステージは、図４に示すように入力部４２０、プルアップ駆動部４３０、プルダウン駆動部４４０及び出力部４５０を含む。これらは少なくとも一つのＮＭＯＳトランジスタＭ１−Ｍ１３を含み、プルアップ駆動部４３０と出力部４５０はキャパシタＣ１−Ｃ３をさらに含む。しかし、ＮＭＯＳトランジスタの代わりにＰＭＯＳトランジスタを使用することもできる。また、キャパシタＣ１−Ｃ３は実際に、工程時に形成されるゲートとドレイン／ソース間寄生容量であり得る。

入力部４２０はセット端子Ｓとゲート電圧端子ＧＶに順次に直列に連結されている三つのトランジスタＭ１、Ｍ３、Ｍ２を含む。トランジスタＭ１、Ｍ２のゲートはクロック端子ＣＫ２に連結されており、トランジスタＭ２のゲートはクロック端子ＣＫ１に連結されている。トランジスタＭ１とトランジスタＭ３との間の接続点は接続点Ｊ１に連結されており、トランジスタＭ３とトランジスタＭ１との間の接続点は接続点Ｊ２に連結されている。

プルアップ駆動部４３０はセット端子Ｓと接続点Ｊ１との間に連結されているトランジスタＭ４と、クロック端子ＣＫ１と接続点Ｊ３との間に連結されているトランジスタＭ６、そしてクロック端子ＣＫ１と接続点Ｊ４との間に連結されているトランジスタＭ７を含む。トランジスタＭ４のゲートとドレインはセット端子Ｓに共通に連結されていて、ソースは接続点Ｊ１に連結されており、トランジスタＭ６のゲートとドレインはクロック端子ＣＫ１に共通に連結されており、ソースは接続点Ｊ３に連結されている。トランジスタＭ７のゲートは接続点Ｊ３に連結されると同時にキャパシタＣ１を通じてクロック端子ＣＫ１に連結されており、ドレインはクロック端子ＣＫ１に、ソースは接続点Ｊ４に連結されており、接続点Ｊ３と接続点Ｊ４との間にキャパシタＣ２が連結されている。

プルダウン駆動部４４０はソースを通じてゲートオフ電圧Ｖ_ｏｆｆを受信してドレインを通じて接続点Ｊ１、Ｊ２、Ｊ３、Ｊ４に出力する複数のトランジスタＭ５、Ｍ８、Ｍ９、Ｍ１２、Ｍ１３を含む。トランジスタＭ５のゲートはリセット端子Ｒに、ドレインは接続点Ｊ１に連結されており、トランジスタＭ８、Ｍ９のゲートは接続点Ｊ２に共通に連結されており、ドレインは各々接続点Ｊ３、Ｊ４に連結されている。トランジスタＭ１２のゲートは接続点Ｊ４に、トランジスタＭ１３のゲートはリセット端子Ｒに連結されており、二つのトランジスタＭ１２、Ｍ１３のドレインは接続点Ｊ２に連結されている。

出力部４５０はドレインとソースが各々クロック端子ＣＫ１と出力端子ＯＵＴ１、ＯＵＴ２の間に連結されており、ゲートが接続点Ｊ１に連結されている一対のトランジスタＭ１０、Ｍ１１とトランジスタＭ１０のゲートとドレインの間、つまり、接続点Ｊ１と接続点Ｊ２との間に連結されているキャパシタＣ３を含む。トランジスタＭ１０のソースはまた接続点Ｊ２に連結されている。

次に、このようなステージの動作について説明する。

説明の便宜のためにクロック信号ＣＬＫ１、ＣＬＫ２のハイレベルに相当する電圧を高電圧とし、クロック信号ＣＬＫ１、ＣＬＫ２のローレベルに相当する電圧の大きさはゲートオフ電圧Ｖ_ｏｆｆと同一で、これを低電圧とする。

まず、クロック信号ＣＬＫ２及び前段キャリー出力Ｃｏｕｔ（ｊ−１）がハイになれば、トランジスタＭ１、Ｍ２とトランジスタＭ４が導通する。その後、二つのトランジスタＭ１、Ｍ４は高電圧を接続点Ｊ１に伝達し、トランジスタＭ２は低電圧を接続点Ｊ２に伝達する。これによって、トランジスタＭ１０、Ｍ１１が導通してクロック信号ＣＬＫ１が出力端ＯＵＴ１、ＯＵＴ２に出力されるが、この時、接続点Ｊ２の電圧とクロック信号ＣＬＫ１が全て低電圧であるので、出力電圧Ｇｏｕｔ（ｊ）、Ｃｏｕｔ（ｊ）は低電圧となる。これと同時に、キャパシタＣ３は高電圧と低電圧の差に相当する大きさの電圧を充電する。

この時、クロック信号ＣＬＫ１及び後段ゲート出力Ｇｏｕｔ（ｊ＋１）はローで、接続点Ｊ２もローであるので、ゲートが連結されているトランジスタＭ３、Ｍ５、Ｍ６、Ｍ８、Ｍ９、Ｍ１３は全てオフの状態である。

次に、クロック信号ＣＬＫ２がローになればトランジスタＭ１、Ｍ２が遮断され、これと同時にクロック信号ＣＬＫ１がハイになればトランジスタＭ１０の出力電圧及び接続点Ｊ２の電圧が高電圧になる。この時、トランジスタＭ３のゲートには高電圧が印加されるが、接続点Ｊ２に連結されているソースの電位がまた同一な高電圧であるので、ゲートソース間の電位差が０になってトランジスタＭ３は遮断状態を維持する。したがって、接続点Ｊ１は浮遊状態になり、その結果キャパシタＣ３によって高電圧だけ電位がさらに上昇する。

一方、クロック信号ＣＬＫ１及び接続点Ｊ２の電位が高電圧であるので、トランジスタＭ６、Ｍ８、Ｍ９が導通する。この状態でトランジスタＭ６とトランジスタＭ８が高電圧と低電圧との間で直列に連結され、その結果接続点Ｊ３の電位は二つのトランジスタＭ６、Ｍ８の導通時に抵抗状態の抵抗値によって分圧された電圧値を有する。しかし、二つのトランジスタＭ８の導通時に抵抗状態の抵抗値がトランジスタＭ６の導通時の抵抗状態の抵抗値に比べて非常に大きく、例えば約１０，０００倍程度に設定されているとすれば、接続点Ｊ３の電圧は高電圧とほとんど同一である。したがって、トランジスタＭ７が導通してトランジスタＭ９と直列に連結され、そのために接続点Ｊ４の電位は二つのトランジスタＭ７、Ｍ９の導通時に抵抗状態の抵抗値によって分圧された電圧値を有する。この時、二つのトランジスタＭ７、Ｍ９の抵抗状態の抵抗値がほとんど同一に設定されていれば、接続点Ｊ４の電位は高電圧と低電圧の中間値を有し、これによってトランジスタＭ１２は遮断状態を維持する。この時、後段ゲート出力Ｇｏｕｔ（ｊ＋１）が依然としてローであるので、トランジスタＭ５、Ｍ１３もまた遮断状態を維持する。したがって、出力端ＯＵＴ１、ＯＵＴ２はクロック信号ＣＬＫ１にのみ連結され、低電圧とは遮断されて高電圧を出力する。

一方、キャパシタＣ１とキャパシタＣ２は両端の電位差に相当する電圧を各々充電するが、接続点Ｊ３の電圧が接続点Ｊ５の電圧より低い。

次に、後段ゲート出力Ｇｏｕｔ（ｊ＋１）及びクロック信号ＣＬＫ２がハイになってクロック信号ＣＬＫ１がローになれば、トランジスタＭ５、Ｍ１３が導通して接続点Ｊ１、Ｊ２に低電圧を伝達する。この時、接続点Ｊ１の電圧はキャパシタＣ３が放電しながら低電圧に落ちるが、キャパシタＣ３の放電時間によって低電圧に完全に下がるのにはある程度の時間を必要とする。したがって、二つのトランジスタＭ１０、Ｍ１１は後段ゲート出力Ｇｏｕｔ（ｊ＋１）がハイになっても少しの間導通状態を維持し、それによって出力端ＯＵＴ１、ＯＵＴ２がクロック信号ＣＬＫ１と連結されて低電圧を出力する。次に、キャパシタＣ３が完全に放電されて接続点Ｊ１の電位が低電圧に至ればトランジスタＭ１１が遮断されて出力端ＯＵＴ２がクロック信号ＣＬＫ１と遮断されるので、キャリー出力Ｃｏｕｔ（ｊ）は浮遊状態になって低電圧を維持する。これと同時に、出力端ＯＵＴ１はトランジスタＭ１０が遮断されてもトランジスタＭ１３を通じて低電圧と連結されるので引続き低電圧を出力する。

一方、トランジスタＭ６、Ｍ８が遮断されるので、接続点Ｊ３が浮遊状態となる。また、接続点Ｊ５の電圧が接続点Ｊ４の電圧より低くなるが、キャパシタＣ１によって接続点Ｊ３の電圧が接続点Ｊ５の電圧より低い状態を維持するためにトランジスタＭ７は遮断される。これと同時に、トランジスタＭ９も遮断状態になるので、接続点Ｊ４の電圧もその程度低くなってトランジスタＭ１２もまた遮断状態を維持する。また、トランジスタＭ３はゲートがクロック信号ＣＬＫ１の低電圧に連結され、接続点Ｊ２の電圧もローであるので遮断状態を維持する。

次に、クロック信号ＣＬＫ１がハイになれば、トランジスタＭ６、Ｍ７が導通され、接続点Ｊ４の電圧が上昇してトランジスタＭ１２を導通させて低電圧を接続点Ｊ２に伝達するので、出力端ＯＵＴ１は引続き低電圧を出力する。つまり、後段ゲート出力Ｇｏｕｔ（ｊ＋１）の出力がローであるとしでも、接続点Ｊ２の電圧が低電圧になるようにする。

一方、トランジスタＭ３のゲートがクロック信号ＣＬＫ１の高電圧に連結されて接続点Ｊ２の電圧が低電圧であるので、導通して接続点Ｊ２の低電圧を接続点Ｊ１に伝達する。また、二つのトランジスタＭ１０、Ｍ１１のドレインにはクロック端子ＣＫ１が連結されていてクロック信号ＣＬＫ１が引続き印加される。特に、トランジスタＭ１０は残りトランジスタに比べて相対的に大きく作るが、これによってゲートドレイン間寄生容量が大きくなってドレインの電圧変化がゲート電圧に影響を与えることがある。したがって、クロック信号ＣＬＫ１がハイになる時、ゲートドレイン間寄生容量のためにゲート電圧が上昇してトランジスタＭ１０が導通することもある。したがって、接続点Ｊ２の低電圧を接続点Ｊ１に伝達することによってトランジスタＭ１０のゲート電圧を低電圧に維持してトランジスタＭ１０が導通することを防止する。

その後、前段キャリー出力Ｃｏｕｔ（ｊ−１）がハイになるまで接続点Ｊ１の電圧は低電圧を維持し、接続点Ｊ２の電圧はクロック信号ＣＬＫ１がハイで、クロック信号ＣＬＫ２がローである時はトランジスタＭ１２を通じて低電圧になり、その反対の場合にはトランジスタＭ２を通じて低電圧を維持する。

このような方式で、ステージ４１０は前段キャリー信号Ｃｏｕｔ（ｊ−１）及び後段ゲート信号Ｇｏｕｔｊ＋１に基づいてクロック信号ＣＬＫ１、ＣＬＫ２に同期してキャリー信号Ｃｏｕｔ（ｊ）及びゲート信号Ｇｏｕｔ（ｊ）を生成する。

一方、ゲート駆動部４００は表示板部３００の一側周縁に集積されているが、このような表示装置の表示板部３００について図６乃至図９を参照して詳細に説明する。

図６は本発明の一つの実施例による表示装置用薄膜トランジスタ表示板の一つの画素の配置図であり、図７は図６に示した薄膜トランジスタ表示板を図６のＶＩＩ−ＶＩＩ’線に沿って切断した断面図である。図８は図４に示したゲート駆動部のステージのトランジスタＭ１０とキャパシタＣ３の配置図であり、図９は図８に示したトランジスタＭ１０とキャパシタＣ３をＩＸ−ＩＸ’線に沿って切断した断面図である。

絶縁基板１１０上に複数のゲート線１２１及びゲート駆動部４００の制御信号線１２６が形成されている。

ゲート線１２１はゲート信号を伝達し、主に横方向にゲート駆動部４００側に伸びている。各ゲート線１２１の一部は複数のゲート電極１２４を構成し、他の一部は下方向に突出して複数の突出部１２７を構成する。また、各ゲート線Ｇ_１−Ｇ_ｎはゲート駆動部４００に隣接した端部に面積の広い連結部１２９を有する。制御信号線１２６の一部は拡張されて互いに連結された複数の制御電極１２５を構成する。

ゲート線１２１及び制御信号線１２６は比抵抗の低い銀や銀合金などの銀系金属、アルミニウムやアルミニウム合金などのアルミニウム系金属、銅や銅合金などの銅系金属などからなる導電膜を含み、このような導電膜に加えて他の物質、特にＩＴＯまたはＩＺＯとの物理的、化学的、電気的接触特性の良いクロム、チタニウム、タンタル、モリブデン及びこれらの合金（例：モリブデン−タングステン合金）などからなる他の導電膜を含む多層膜構造を有し得る。下部膜と上部膜の組み合わせの例としては、クロム／アルミニウム−ネオジム合金などがある。

ゲート線１２１及び制御信号線１２６の側面は基板１１０の表面に対して傾いており、傾斜角は約３０〜８０゜範囲である。

ゲート線１２１及び制御信号線１２６上には窒化シリコンなどからなるゲート絶縁膜１４０が形成されている。

ゲート絶縁膜１４０上部には水素化非晶質シリコン（非晶質シリコンは略してａ−Ｓｉとも言う）などからなる複数の線状半導体１５１及び島型半導体５４が形成されている。線状半導体１５１は主に縦方向に伸びており、これから複数の突出部１５４がゲート電極１２４に向かって伸びている。また、線状半導体１５１はゲート線１２１と会う地点の付近で幅が広くなってゲート線１２１の広い面積を覆っている。島型半導体５４は制御電極１２５上に位置する。

半導体１５１、５４の上部にはシリサイドまたはｎ型不純物が高濃度でドーピングされているｎ＋水素化非晶質シリコンなどの物質で作られた複数の線状及び島型抵抗性接触部材１６１、１６５、６３、６５が形成されている。線状接触部材１６１は複数の突出部１６３を有しており、この突出部１６３と島型接触部材１６５は対をなして半導体１５１の突出部１５４上に位置する。島型接触部材６３、６５も対をなして半導体５４上に位置する。

半導体１５１、５４と抵抗性接触部材１６１、１６５、６３、６５の側面もやはり傾いており、傾斜角は３０〜８０゜である。

抵抗性接触部材１６１、１６５、６３、６５及びゲート絶縁膜１４０上には各々複数のデータ線１７１、複数の出力電極１７５、複数のストレージキャパシタ用導電体１７７と入力信号線７０ａ及び出力信号線７０ｂが形成されている。

データ線１７１は主に縦方向に伸びてゲート線１２１と交差し、データ電圧を伝達する。各データ線１７１から出力電極１７５に向かって伸びた複数の分枝が入力電極１７３を構成する。一対の入力電極１７３と出力電極１７５は互いに分離されており、ゲート電極１２４に対して互いに反対側に位置する。

入力信号線７０ａは制御電極１２５付近で横方向に複数の三つの主分子に分かれて入力信号線連結部７２を構成する。この入力信号線連結部７２から縦方向に複数の分枝がくし型で一定間隔をおいて伸びて出て入力電極７３を構成する。入力信号線連結部７２は制御電極１２５とほとんど重ならず、入力電極７３は一部のみが制御電極１２５と重なる。以下では入力信号線連結部７２と入力電極７３を合せて入力電極部と言う。

また、出力信号線７０ｂは入力信号線７０ａの分岐点の対向側で拡張されて出力電極拡張部７９を構成し、この出力電極拡張部７９は制御電極１２５と一定面積重なっている。出力電極拡張部７９から入力信号線連結部７２の間に出力信号線連結部７６が各々伸びており、出力信号線連結部７６の間に複数の分枝が伸びて出力電極７５を構成し、出力信号線連結部７６と出力電極７５もまた制御電極１２５と重なっている。以下では出力信号線連結部７６と出力電極７５及び出力電極拡張部７９を合せて出力電極部と言う。

ゲート電極１２４、入力電極１７３及び出力電極１７５は半導体１５１の突出部１５４と共に画素の薄膜トランジスタ（ＴＦＴ）を構成し、薄膜トランジスタのチャンネルは各々入力電極１７３と出力電極１７５との間の突出部１５４に形成される。また、制御電極１２５、入力電極部７２、７３及び出力電極部７５、７６、７９も半導体５４と共に駆動部のトランジスタＭ１０である薄膜トランジスタを構成し、薄膜トランジスタのチャンネルは入力電極７３と出力電極７５との間の半導体５４に形成される。出力電極７５が入力電極７３と交互に配列されているので、入力電極７３と出力電極７５との間に形成されるチャンネル部は馬蹄形状を有する。

また、前述したように、出力電極部７５、７６、７９と制御電極１２５がその間のゲート絶縁膜１４０を介在して重なるが、この部分がゲート駆動部のキャパシタＣ３の一つの成分となる。

ストレージキャパシタ用導電体１７７はゲート線１２１の拡張部１２７と重なっている。

データ線１７１、出力電極１７５、入力信号線７０ａ及び出力信号線７０ｂ、そしてストレージキャパシタ用導電体１７７もまた比抵抗の低い銀や銀合金などの銀系金属、アルミニウムやアルミニウム合金などのアルミニウム系金属などからなる導電膜を含み、このような導電膜に加えて他の物質、特にＩＴＯまたはＩＺＯとの物理的、化学的、電気的接触特性の良いクロム、チタニウム、タンタル、モリブデン及びこれらの合金（例：モリブデン−タングステン合金）などからなる他の導電膜を含む多層膜構造を有することもできる。下部膜と上部膜の組み合わせの例としてはクロム／アルミニウム−ネオジム合金などがある。

データ線１７１、出力電極１７５、入力信号線７０ａ及び出力信号線７０ｂ、そしてストレージキャパシタ用導電体１７７の側面もまた傾いており、傾斜角は基板１１０の表面に対して約３０〜８０゜範囲である。

抵抗性接触部材１６１、１６５、６３、６５はその下部の半導体１５１、５４とその上部のデータ線１７１及び出力電極１７５と入力信号線７０ａ及び出力信号線７０ｂの間にのみ存在し、接触抵抗を下げる役割を果たす。

データ線１７１と出力電極１７５、入力信号線７０ａと出力信号線７０ｂ、そしてストレージキャパシタ用導電体１７７と露出された半導体１５１、５４部分の上には平坦化特性が優れていて感光性を有する有機物質、プラズマ化学気相蒸着（ＰＥＣＶＤ）で形成されるａ−Ｓｉ：Ｃ：Ｏ、ａ−Ｓｉ：Ｏ：Ｆなど誘電率４．０以下の低遺伝率絶縁物質、または無機物質である窒化シリコンなどからなる保護膜１８０が形成されている。これとは異なって保護膜１８０は有機物と窒化シリコンの二重層からなることができる。

保護膜１８０にはデータ線１７１の端部１７９と出力電極１７５、ストレージキャパシタ用導電体１７７及び出力電極拡張部７９の一部分を各々露出する複数の接触孔１８２、１８５、１８７、１８６が形成されており、ゲート絶縁膜１４０と共に制御電極１２５の一部分及びゲート線１２１の連結部１２９を露出する接触孔１８３、１８８が形成されている。

保護膜１８０上にはＩＴＯまたはＩＺＯからなる複数の画素電極１９０と複数の接触補助部材８２と補助電極８３及び連結補助部材８４が形成されている。

画素電極１９０は接触孔１８５、１８７を通じて出力電極１７５及びストレージキャパシタ用導電体１７７と各々物理的・電気的に連結されて出力電極１７５からデータ電圧の印加を受けて、導電体１７７にデータ電圧を伝達する。

図２を再び参照すれば、データ電圧が印加された画素電極１９０は共通電圧の印加を受ける他の表示板２００の共通電極２７０と共に電場を生成することによって二つの電極１９０、２７０の間の液晶層３の液晶分子を再配列させる。

また、前述したように画素電極１９０と共通電極２７０はキャパシタを構成して薄膜トランジスタが遮断された後にも印加された電圧を維持するが、電圧維持能力を強化するために液晶キャパシタと並列に連結された他のキャパシタを置いて、これを“ストレージキャパシタ”Ｃ_ＳＴと言う。ストレージキャパシタＣ_ＳＴは図２とは異なって画素電極１９０及びこれと隣接するゲート線１２１（これを“前段ゲート線”と言う）の重畳などで作られ、ストレージキャパシタの静電容量、つまり、保持容量を増やすためにゲート線１２１を拡張した拡張部１２７を置いて重畳面積を大きくする一方、画素電極１９０と連結されて拡張部１２７と重なるストレージキャパシタ用導電体１７７を保護膜１８０下に置いて二つの間の距離を近くする。

画素電極１９０はまた、隣接するゲート線１２１及びデータ線１７１と重なって開口率を高めているが、重ならないこともある。

接触補助部材８２は接触孔１８２を通じてデータ線の端部１７９と連結される。接触補助部材８２はデータ線１７１の端部１７９と外部装置との接着性を補完して、これらを保護する役割を果たすもので、必須のものではなく、これらの適用可否は選択的である。

補助電極８３は接触孔１８３を通じて制御電極１２５と連結されており、出力電極拡張部７９と重なってゲート駆動部のキャパシタＣ３のもう一つの成分となる。このように、制御電極１２５に連結された補助電極８３が保護膜１８０を間に置いて出力電極拡張部７９と重なるのでトランジスタＭ１０のゲートソース間の静電容量、つまり、キャパシタＣ３の静電容量が増える。増える静電容量は保護膜１８０の誘電率と重畳面積に比例し、保護膜１８０の厚さに反比例する。例えば、出力電極拡張部７９を除いた残りの部分における静電容量を無視すれば、ゲート絶縁膜１４０の厚さがほぼ４５００Åであり、保護膜１８０の厚さが約２０００Åである場合、出力電極拡張部７９と制御電極１２５間の距離に比べて出力電極拡張部７９と補助電極８３の距離が約１／２である。ゲート絶縁膜１４０と保護膜１８０の誘電率が同一であれば出力電極拡張部７９と補助電極８３との間の静電容量はほぼ出力電極拡張部７９と制御電極１２５との間の静電容量の２倍である。したがって、補助電極８３がない場合に比べて静電容量は３倍程度となる。

したがって、小さい面積でも必要な静電容量を確保することができるので、ゲート駆動部４００が占める面積を減らして画素が存在する表示領域を広くすることができる。

一方、前述したようにトランジスタＭ１０の入力電極部７２、７３と制御電極１２５が重なる面積は出力電極部７５、７６、７９が制御電極１２５と重なってなす面積に比べて非常に小さいので、トランジスタＭ１０のゲートドレイン間寄生容量はゲートソース間寄生容量に比べて非常に小さいと言うことができる。

連結補助部材８４は接触孔１８６、１８８を通じて出力電極拡張部７９及びゲート線１２１の連結部１２９と各々物理的・電気的に連結されて出力電極拡張部７９からゲート電圧の印加を受けてゲート線１２１にゲート電圧を伝達する。

本発明の他の実施例によれば、画素電極１９０の材料として透明な導電性ポリマーなどを使用し、反射型液晶表示装置の場合、不透明な反射性金属を使用してもよい。この時、接触補助部材８２は画素電極１９０とは異なる物質、特にＩＴＯまたはＩＺＯで作ることができる。

このような方式で、ステージ４１０の全面積のうちの約４０乃至５０％を占めるトランジスタＭ１０の大きさを減らすことによって、ステージ一つが占める面積を同時に減らすことができる。その結果、ゲートとソースが短絡される危険を減して信頼度の高いゲート駆動部を提供することができ、さらにトランジスタを配置するのにも余裕を持って設計することができる。

したがって、トランジスタＭ１０が占める面積を減らすことによって、信頼性と設計マージンを確保することができる表示装置を提供することができる。

以上、本発明の好ましい実施例について詳細に説明したが、本発明の権利範囲はこれに限定されず、請求範囲で定義している本発明の基本概念を利用した当業者の多様な変形及び改良形態もまた本発明の権利範囲に属する。

本発明の一つの実施例による表示装置のブロック図である。 本発明の一つの実施例による液晶表示装置の一つの画素に対する等価回路図である。 本発明の一つの実施例によるゲート駆動部のブロック図である。 図３に示したゲート駆動部用シフトレジスターのｊ番目ステージの回路図の一例である。 図３に示したゲート駆動部の信号波形図である。 本発明の一つの実施例による表示装置用薄膜トランジスタ表示板の配置図である。 図６に示した薄膜トランジスタ表示板を図６のＶＩＩ−ＶＩＩ´線に沿って切断した断面図である。 図４に示したゲート駆動部のステージのトランジスタＭ１０とキャパシタＣ３の配置図である。 図８に示したトランジスタＭ１０及びキャパシタＣ３をＩＸ−ＩＸ´線に沿って切断した断面図である。

符号の説明

３ 液晶層
５４、１５１ 半導体
６３、６５、１６１、１６５ 抵抗性接触部材
７０ａ 入力信号線
７０ｂ 出力信号線
７２ 入力信号線連結部
７３ 入力電極
７６ 出力信号線連結部
７９ 出力電極拡張部
８３ 補助電極
１００ 下部表示板
１１０ 絶縁基板
１２１ ゲート線
１２４ ゲート電極
１２５ 制御電極
１２６ 制御信号線
１２７ 突出部
１２９ 連結部
１４０ ゲート絶縁膜
１７１ ゲート線
１７３ 入力電極
１７５ 出力電極
１７７ ストレージキャパシタ用導電体
１７９ 端部
１８０ 保護膜
１８５、１８６、１８７、１８８ 接触孔
１９０ 画素電極
２００ 上部表示板
２３０ 色フィルター
２７０ 共通電極
３００ 表示板部
４００ ゲート駆動部
４１０ ステージ
４２０ 入力部
４３０ プルアップ駆動部
４４０ プルダウン駆動部
４５０ 出力部
５００ データ駆動部
６００ 信号制御部
８００ 階調電圧生成部
Ｃ１−Ｃ３ キャパシタ
ＣＫ１、ＣＫ２ クロック端子
ＣＬＫ１、ＣＬＫ２ クロック信号
ＣＯＮＴ１ ゲート制御信号
ＣＯＮＴ２ データ制御信号
Ｃ_ＬＣ 液晶キャパシタ
Ｃ_ＳＴ ストレージキャパシタ
ＣＰＶ ゲートクロック信号
ＤＡＴ 映像信号
Ｄ１−Ｄｍ データ線
Ｇ１−Ｇｎ ゲート線
ＧＶ ゲート電圧端子
ＨＣＬＫ データクロック信号
Ｊ１、Ｊ２、Ｊ３、Ｊ４、Ｊ５ 接続点
ＬＯＡＤ ロード信号
Ｍ１、Ｍ２、Ｍ３、Ｍ４、Ｍ５、Ｍ６、Ｍ７、Ｍ８、Ｍ９、Ｍ１０、Ｍ１１、Ｍ１２、Ｍ１３ トランジスタ
ＭＣＬＫ メインクロック
ＯＵＴ１、ＯＵＴ２ 出力端子
Ｐｘ 画素
Ｓ セット端子
ＳＴＶ 走査開示信号
ＳＴＨ 水平同期開示信号
Ｑ スイッチング素子
Ｒ リセット端子
ＲＶＳ 反転信号
Ｖ_ｃｏｍ 共通電圧
Ｖ_ｏｎ ゲートオン電圧
Ｖ_ｏｆｆ ゲートオフ電圧
Ｈ_ｓｙｎｃ 水平同期信号
Ｖ_ｓｙｎｃ 垂直同期信号

Claims (15)

1. 互いに連結されていて、順次に出力信号を各々生成する複数のステージを含む表示装置の駆動装置であって、
   前記各ステージは、
   入力信号に応答して電圧を充電し、前記電圧の充電によって入力クロック信号に基づいて前記出力信号を生成して出す駆動部と、
   後段ステージのうちのいずれか一つの出力信号に応答して前記駆動部に充電された電圧を放電する放電部とを含み、
   前記入力信号は走査開始信号または前段ステージのうちのいずれか一つの出力信号であり、
   前記駆動部は、
   制御電極と、
   前記制御電極上に形成されている第１絶縁膜と、
   前記第１絶縁膜上に形成されている半導体層と、
   前記半導体層上に少なくとも一部分形成されている入力電極部と、
   前記半導体層上に少なくとも一部分形成されていて、前記制御電極と重なる出力電極部と、
   前記入力電極部及び出力電極部上に形成されている第２絶縁膜と、
   前記第２絶縁膜上に形成されていて前記制御電極と連結されており、前記出力電極部と重なる補助電極とを含む表示装置用駆動装置。
2. 前記入力電極部と前記出力電極部はくし型で交互に配列された複数の分枝を含み、
   前記出力電極部は前記分枝が連結されて、前記制御電極及び前記補助電極と重なる拡張部をさらに含む、請求項１に記載の表示装置用駆動装置。
3. 前記第１及び第２絶縁膜は前記制御電極を一部露出する接触孔を含み、
   前記補助電極は前記接触孔を通じて前記制御電極と連結されている、請求項２に記載の表示装置用駆動装置。
4. 前記補助電極は透明導電体を含んで成る、請求項３に記載の表示装置用駆動装置。
5. 前記補助電極はＩＴＯまたはＩＺＯからなる、請求項４に記載の表示装置用駆動装置。
6. 前記制御電極と前記出力電極部との間の静電容量が前記制御電極と前記入力電極部との間の静電容量より大きい、請求項５に記載の表示装置用駆動装置。
7. 前記半導体層は非晶質シリコンからなる、請求項１に記載の表示装置用駆動装置。
8. 前記駆動部は前記表示装置に集積されている、請求項７に記載の表示装置用駆動装置。
9. 基板と、
   前記基板上に形成されていて、複数の第１制御電極を含むゲート線と、
   前記基板上に形成されていて、前記ゲート線と分離されている第２制御電極と、
   前記ゲート線及び前記第２制御電極上に形成されている第１絶縁膜と、
   前記第１絶縁膜上に形成されていて、前記第１及び第２制御電極上に各々位置する第１及び第２半導体と、
   前記第１絶縁膜上に形成されていて、前記第１半導体と少なくとも一部分接する複数の第１入力電極部を含む複数のデータ線と、
   前記第１半導体と少なくとも一部分接していて、前記データ線と分離されている複数の第１出力電極部と、
   前記第２半導体と少なくとも一部分接する第２入力電極部と、
   前記第２半導体と少なくとも一部分接していて、前記第２入力電極部と分離されており、前記第２制御電極と重なって、前記ゲート線と電気的に連結されている第２出力電極部と、
   前記データ線、前記第２入力電極部、前記第１及び第２出力電極部上に形成されている第２絶縁膜と、
   前記第２絶縁膜上に形成されていて、前記第１出力電極部と連結されている複数の画素電極と、
   前記第２絶縁膜上に形成されていて、前記第２制御電極と連結されており、前記第２出力電極部と重なる補助電極とを含む表示装置用表示板。
10. 前記第２入力電極部と前記第２出力電極部はくし型で交互に配列された複数の分枝を含み、
    前記第２出力電極部は前記分枝が連結され、前記第２制御電極及び前記補助電極と重なる拡張部をさらに含む、請求項９に記載の表示装置用表示板。
11. 前記第１及び第２絶縁膜は前記第２制御電極を一部露出する接触孔を含み、
    前記補助電極は前記接触孔を通じて前記第２制御電極と連結されている、請求項１０に記載の表示装置用表示板。
12. 前記補助電極は透明導電体からなる、請求項１１に記載の表示装置用表示板。
13. 前記補助電極はＩＴＯまたはＩＺＯからなる、請求項１２に記載の表示装置用表示板。
14. 前記第２制御電極と前記第２出力電極部との間の静電容量が前記第２制御電極と前記第２入力電極部との間の静電容量より大きい、請求項１３に記載の表示装置用表示板。
15. 前記半導体層は非晶質シリコンからなる、請求項９に記載の表示装置用表示板。