JP2005322704A - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
JP2005322704A
JP2005322704A JP2004137965A JP2004137965A JP2005322704A JP 2005322704 A JP2005322704 A JP 2005322704A JP 2004137965 A JP2004137965 A JP 2004137965A JP 2004137965 A JP2004137965 A JP 2004137965A JP 2005322704 A JP2005322704 A JP 2005322704A
Authority
JP
Japan
Prior art keywords
semiconductor device
element circuit
semiconductor substrate
metal pattern
main surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004137965A
Other languages
Japanese (ja)
Inventor
Hiroki Naraoka
浩喜 楢岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2004137965A priority Critical patent/JP2005322704A/en
Publication of JP2005322704A publication Critical patent/JP2005322704A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54406—Marks applied to semiconductor devices or parts comprising alphanumeric information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/5448—Located on chip prior to dicing and remaining on chip after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector

Landscapes

  • Wire Bonding (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a semiconductor device which can easily recognize direction of an ultra small-sized semiconductor device, even if ink pointing and irradiation of laser to the surface of the semiconductor substrate are not possible. <P>SOLUTION: A metal pattern 19, provided on the first main surface, can be identified through a semiconductor substrate using an infrared camera, even if ink pointing and irradiation of laser to the surface of semiconductor substrate cannot be conducted, by forming the metal patten 19 indicating the direction of the semiconductor device, such as index marks or the like to an element circuit formation inhibiting region 25 on the first main surface to form an element circuit of the semiconductor substrate 10. Consequently, direction of the ultra small size semiconductor device can be readily identified. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、半導体装置および半導体装置の製造方法に関するものであり、特にその裏面（シリコン面）が露出した半導体基板を有する半導体装置に関するものである。   The present invention relates to a semiconductor device and a method for manufacturing the semiconductor device, and more particularly to a semiconductor device having a semiconductor substrate with its back surface (silicon surface) exposed.

近年、情報通信分野を中心とした携帯機器の小型軽量化、高機能化に伴い、半導体装置の小型化が要求されている。この要求にこたえるため、半導体装置が半導体チップとほぼ同サイズに形成される様々なチップサイズパッケージが実現されている。その１つの形態としてウェーハレベルチップサイズパッケージ（以下、ＷＬＣＳＰと称す）と称す半導体装置が存在する。これらＷＬＣＳＰでは半導体チップの表面は樹脂封止されているが、裏面（シリコン面）は露出している。以下に従来のＷＬＣＳＰについて半導体装置および半導体装置の製造方法について図８を参照しながら説明する。   2. Description of the Related Art In recent years, miniaturization of semiconductor devices has been demanded as portable devices centering on the information communication field have become smaller and lighter and have higher functionality. In order to meet this demand, various chip size packages have been realized in which a semiconductor device is formed to be approximately the same size as a semiconductor chip. As one of such forms, there is a semiconductor device called a wafer level chip size package (hereinafter referred to as WLCSP). In these WLCSPs, the surface of the semiconductor chip is resin-sealed, but the back surface (silicon surface) is exposed. A semiconductor device and a method for manufacturing the semiconductor device will be described below with reference to FIG.

図８（ａ）は従来の半導体装置を示す断面図である。
図８（ａ）において、１００は半導体基板、１０１は素子電極、１０２は絶縁層、１１１は金属配線、１０７は金属電極、１１３は外部金属端子、１１２は封止樹脂、１１０は外部金属端子形成用ランド、１１４はパッシベーション膜、１１６はコンタクトホール部および１１８はＷＬＣＳＰである半導体装置である。 FIG. 8A is a cross-sectional view showing a conventional semiconductor device.
In FIG. 8A, 100 is a semiconductor substrate, 101 is an element electrode, 102 is an insulating layer, 111 is a metal wiring, 107 is a metal electrode, 113 is an external metal terminal, 112 is a sealing resin, and 110 is an external metal terminal formation. , 114 is a passivation film, 116 is a contact hole portion, and 118 is a semiconductor device of WLCSP.

図８（ｂ）は従来の半導体装置を示す斜視図である。
図８（ｂ）において、捺印１１９は半導体基板１００上に形成されたものである。
図８（ｃ）は従来のウェーハ状態である半導体装置を示す平面図であり、素子回路が形成されていない、すなわち外部金属端子形成面と反対側の半導体基板表面である。 FIG. 8B is a perspective view showing a conventional semiconductor device.
In FIG. 8B, the stamp 119 is formed on the semiconductor substrate 100.
FIG. 8C is a plan view showing a conventional semiconductor device in a wafer state, in which the element circuit is not formed, that is, the surface of the semiconductor substrate opposite to the external metal terminal forming surface.

図８（ｃ）において、１１８は半導体装置、１１７は半導体ウェーハ、１１９は捺印、１０８はダイシングによるスクライブラインである。
次に、上記記載の従来の半導体装置１１８の製造方法について説明する。 In FIG. 8C, 118 is a semiconductor device, 117 is a semiconductor wafer, 119 is a seal, and 108 is a scribe line by dicing.
Next, a method for manufacturing the conventional semiconductor device 118 described above will be described.

まず、素子電極１０１から絶縁層１０２上に亘って金属配線１１１が形成され、金属配線１１１の一部である外部金属端子形成用ランド１１０上に金属電極１０７を形成する。次に、絶縁層１０２および金属配線１１１、金属電極１０７を覆う封止樹脂１１２を形成し、金属電極１０７表面上に外部金属端子１１３を形成する。封止樹脂１１２を形成後、または外部金属端子１１３を形成後、半導体基板１００の露出している表面上に半導体装置１１８の品番および半導体装置１１８の方向を示すインデックスマーク１２０を形成する。インデックスマーク１２０は、半導体装置１１８の方向を示す、１番ピンと称される金属電極等の特定の外部金属端子と、金属配線および外部金属端子形成用ランド介して電気的につながっており、外部金属端子形成面のコーナーに配置される特定の外部金属端子の位置を示すために、それとは反対側の半導体基板１００表面のコーナー付近へ配置されることが一般的である。また、半導体装置１１８は半導体ウェーハ状態である半導体基板１００を一括樹脂封止されており、所定のスクライブライン１０８上をダイシングし、個片に切り離されることによって製造される。これにより、半導体基板１００とほぼ同サイズの半導体装置１１８が製造され、究極の小型化が実現できるものである（例えば、特許文献１参照）。
特開２００３−６０１１９ First, the metal wiring 111 is formed from the element electrode 101 to the insulating layer 102, and the metal electrode 107 is formed on the external metal terminal forming land 110 that is a part of the metal wiring 111. Next, a sealing resin 112 that covers the insulating layer 102, the metal wiring 111, and the metal electrode 107 is formed, and an external metal terminal 113 is formed on the surface of the metal electrode 107. After forming the sealing resin 112 or forming the external metal terminal 113, an index mark 120 indicating the product number of the semiconductor device 118 and the direction of the semiconductor device 118 is formed on the exposed surface of the semiconductor substrate 100. The index mark 120 is electrically connected to a specific external metal terminal such as a metal electrode called a first pin indicating the direction of the semiconductor device 118 through a metal wiring and an external metal terminal forming land. In order to indicate the position of a specific external metal terminal arranged at the corner of the terminal forming surface, it is generally arranged near the corner of the surface of the semiconductor substrate 100 opposite to the terminal. Further, the semiconductor device 118 is manufactured by collectively sealing the semiconductor substrate 100 in a semiconductor wafer state, dicing on a predetermined scribe line 108 and cutting it into individual pieces. As a result, a semiconductor device 118 having substantially the same size as the semiconductor substrate 100 is manufactured, and the ultimate miniaturization can be realized (see, for example, Patent Document 1).
JP 2003-60119 A

従来の半導体装置では、素子回路の形成されていない、半導体基板の露出している表面上に品番および半導体装置の方向を表示する際、インク打点またはレーザー照射による加工という方法で、捺印しており、方向を表示するインデックスマークの形状は、通常、直径５００ｕｍ程度の円形が用いられ、方向を表示するインデックスマークの位置は半導体装置のコーナー付近へ配置されることが一般的である。   In the conventional semiconductor device, when displaying the product number and the direction of the semiconductor device on the exposed surface of the semiconductor substrate where the element circuit is not formed, it is stamped by a method of ink hitting or laser irradiation. The shape of the index mark for displaying the direction is usually a circle having a diameter of about 500 μm, and the position of the index mark for displaying the direction is generally arranged near the corner of the semiconductor device.

しかしながら、上記従来の半導体装置においては、以下のような諸問題があった。
半導体装置の全長・全幅が小さい場合、ＷＬＣＳＰにおいては捺印場所がシリコンが露出してる裏面に限られるため、捺印を行う面積が制約されそれにより文字数が制限される。さらに、インク打点やレーザー照射による加工での１文字の捺印形成に必要最小限の領域を確保できない超小型の半導体装置では、半導体装置の方向を表示するインデックスマークすら付することができなかった。半導体装置の方向を表示するインデックスマークを付すことができなければ、半導体装置の方向を確認できず、例えば、半導体装置が間違った方向のまま、トレーまたはエンボスなどの収納容器に収納された場合は、たとえＷＬＣＳＰが実装基板に実装された後に実施される外観検査において、ＷＬＣＳＰが正しい方向に搭載されているかどうかの判断が画像認識装置を装備した外観検査機においても判別することができない。また、半導体基板表面にインク打点やレーザー照射による凹凸がある場合、半導体基板の平面積に比較し、捺印される面積の割合が大きい超小型の半導体装置をトレーまたはエンボスなどの収納容器から実装基板上へ真空吸着パッドによる搬送時、その凹凸による真空破壊により半導体装置の落下や吸着ミスが発生する原因となる。 However, the conventional semiconductor device has the following problems.
When the total length and width of the semiconductor device are small, in WLCSP, the stamping location is limited to the back surface where the silicon is exposed, so that the area for marking is limited, thereby limiting the number of characters. Further, even in an ultra-small semiconductor device that cannot secure a minimum area necessary for forming a single character stamp by ink dot printing or laser irradiation, even an index mark that indicates the direction of the semiconductor device cannot be attached. If the index mark indicating the direction of the semiconductor device cannot be attached, the direction of the semiconductor device cannot be confirmed. For example, when the semiconductor device is stored in a storage container such as a tray or emboss in the wrong direction. Even in the appearance inspection performed after the WLCSP is mounted on the mounting substrate, it is impossible to determine whether the WLCSP is mounted in the correct direction even in the appearance inspection machine equipped with the image recognition device. In addition, if the surface of the semiconductor substrate has irregularities due to ink dots or laser irradiation, an ultra-small semiconductor device with a large proportion of the area to be stamped compared to the flat area of the semiconductor substrate can be mounted from a storage container such as a tray or emboss. When transported upward by a vacuum suction pad, the vacuum breakage caused by the unevenness causes the semiconductor device to drop or cause a suction error.

そこで、本発明は上記従来の諸問題を解決するものであり、その目的は、半導体基板表面にインク打点やレーザー照射を行うことができなくても、超小型の半導体装置の方向を容易に認識することができる半導体装置および半導体装置の製造方法を提供することにある。   Therefore, the present invention solves the above-mentioned conventional problems, and its purpose is to easily recognize the direction of an ultra-small semiconductor device even if the ink hitting point or laser irradiation cannot be performed on the surface of the semiconductor substrate. Another object of the present invention is to provide a semiconductor device and a method for manufacturing the semiconductor device.

上記の目的を達成するために、本発明の請求項１記載の半導体装置は、第１の主表面に素子回路が形成された半導体基板を用いて製造された半導体装置であって、前記第１の主表面上に設けられた素子回路形成禁止領域と、前記素子回路形成禁止領域上に形成された半導体装置の方向を表示する金属パターンとを有し、前記半導体基板を透過撮影して前記金属パターンを識別可能であることを特徴とする。   In order to achieve the above object, a semiconductor device according to claim 1 of the present invention is a semiconductor device manufactured using a semiconductor substrate having an element circuit formed on a first main surface, wherein the first An element circuit formation prohibition region provided on the main surface of the semiconductor device, and a metal pattern indicating the direction of the semiconductor device formed on the element circuit formation prohibition region. The pattern can be identified.

請求項２記載の半導体装置は、第１の主表面に素子回路が形成された半導体基板を用いて製造されたウェーハレベルチップサイズパッケージ形状の半導体装置であって、前記第１の主表面上に形成された前記素子回路と電気的に接続された複数の外部端子と、前記第１の主表面上に設けられた素子回路形成禁止領域と、前記素子回路形成禁止領域上に形成された半導体装置の方向を表示する金属パターンと、前記外部端子を露出する形状に前記半導体基板の前記第１の主表面を覆う封止樹脂とを有し、前記半導体基板を透過撮影して前記金属パターンを識別可能であることを特徴とする。
請求項３記載の半導体装置は、請求項１または請求項２のいずれかに記載の半導体装置において、前記金属パターンは図形であることを特徴とする。 The semiconductor device according to claim 2 is a semiconductor device having a wafer level chip size package shape manufactured using a semiconductor substrate in which an element circuit is formed on a first main surface, wherein the semiconductor device is formed on the first main surface. A plurality of external terminals electrically connected to the formed element circuit, an element circuit formation prohibition region provided on the first main surface, and a semiconductor device formed on the element circuit formation prohibition region A metal pattern for displaying the direction of the semiconductor substrate, and a sealing resin that covers the first main surface of the semiconductor substrate in a shape that exposes the external terminal, and identifies the metal pattern by transmitting through the semiconductor substrate. It is possible.
According to a third aspect of the present invention, in the semiconductor device according to the first or second aspect, the metal pattern is a figure.

請求項４記載の半導体装置は、請求項１または請求項２のいずれかに記載の半導体装置において、前記金属パターンは文字であることを特徴とする。
請求項５記載の半導体装置は、請求項１または請求項２のいずれかに記載の半導体装置において、前記金属パターンとして誘導素子を配置することを特徴とする。 According to a fourth aspect of the present invention, in the semiconductor device according to the first or second aspect, the metal pattern is a character.
According to a fifth aspect of the present invention, in the semiconductor device according to the first or second aspect, an inductive element is disposed as the metal pattern.

請求項６記載の半導体装置は、請求項１または請求項２または請求項３または請求項４のいずれかに記載の半導体装置において、前記透過撮影として赤外線顕微鏡および赤外線カメラで構成される画像認識装置を備えた外観検査機により撮影して前記金属パターンを認識することでその実装方向を判別することを特徴とする。   6. The semiconductor device according to claim 6, wherein the semiconductor device according to claim 1 or claim 2 or claim 3 or claim 4 comprises an infrared microscope and an infrared camera as the transmission photography. The mounting direction is discriminate | determined by image | photographing with the external appearance inspection machine provided with and recognizing the said metal pattern.

以上により、半導体基板表面にインク打点やレーザー照射を行うことができなくても、超小型の半導体装置の方向を容易に認識することができる半導体装置を提供することができる。   As described above, it is possible to provide a semiconductor device that can easily recognize the direction of an ultra-small semiconductor device even if the surface of the semiconductor substrate cannot be subjected to ink spotting or laser irradiation.

本発明の半導体装置は、半導体基板の素子回路を形成する第１の主表面上の素子回路形成禁止領域にインデックスマーク等の半導体装置の方向を示す金属パターンを形成することにより、半導体基板表面にインク打点やレーザー照射を行うことができなくても、赤外線カメラにより半導体基板を透過して素子回路が形成された第１の主表面上の金属パターンを識別できるので、超小型の半導体装置の方向を容易に認識することができる。   In the semiconductor device of the present invention, a metal pattern indicating the direction of the semiconductor device, such as an index mark, is formed on the element circuit formation prohibition region on the first main surface forming the element circuit of the semiconductor substrate. Even if ink spotting or laser irradiation cannot be performed, the metal pattern on the first main surface on which the element circuit is formed through the semiconductor substrate can be identified by the infrared camera. Can be easily recognized.

以下本発明の実施の形態について図面を参照しながら説明する。
図１は本実施の形態における半導体装置を示す斜視図、図２は本実施の形態における半導体装置の概略断面図である。また、図３（ａ）〜（ｄ）、図４（ａ）〜（ｄ）は本実施の形態における半導体装置の製造工程を示す概略断面図である。 Embodiments of the present invention will be described below with reference to the drawings.
FIG. 1 is a perspective view showing a semiconductor device in the present embodiment, and FIG. 2 is a schematic sectional view of the semiconductor device in the present embodiment. 3A to 3D and FIGS. 4A to 4D are schematic cross-sectional views showing the manufacturing process of the semiconductor device in the present embodiment.

図１、図２において、半導体装置２８は先に述べたＷＬＣＳＰであり、半導体基板１０と封止樹脂２２、外部金属端子２３、素子電極１１、絶縁層１２、金属電極１７、素子回路形成面に形成されたインデックスマーク等の半導体装置の方向を示す金属パターン１９、金属パターン１９を形成する領域である素子回路形成禁止領域２５、外部金属端子形成用ランド部２０、金属配線２１、パッシベーション膜２４、コンタクトホール部２６により構成される。   1 and 2, the semiconductor device 28 is the above-described WLCSP, on the semiconductor substrate 10 and the sealing resin 22, the external metal terminal 23, the element electrode 11, the insulating layer 12, the metal electrode 17, and the element circuit formation surface. Metal pattern 19 indicating the direction of the semiconductor device such as the formed index mark, element circuit formation prohibition region 25 which is a region for forming metal pattern 19, external metal terminal formation land portion 20, metal wiring 21, passivation film 24, The contact hole portion 26 is used.

さらに、半導体基板の素子回路を形成する第１の主表面上にはその裏面である第２の主表面側から赤外光がシリコン中を透過した際、素子回路内のシリコンを含有するアルミニウム金属配線等の赤外線を透過しない金属があると下層に形成された金属パターン１９を認識できないため素子回路形成禁止領域２５を設けてある。また、素子回路形成禁止２５は半導体装置の第１の主表面上における任意の領域に複数設置してもかまわない。   Furthermore, on the first main surface forming the element circuit of the semiconductor substrate, when infrared light is transmitted through the silicon from the second main surface side which is the back surface, the aluminum metal containing silicon in the element circuit The element circuit formation prohibition region 25 is provided because the metal pattern 19 formed in the lower layer cannot be recognized if there is a metal that does not transmit infrared rays such as wiring. Further, a plurality of element circuit formation prohibitions 25 may be installed in an arbitrary region on the first main surface of the semiconductor device.

次に、本実装形態の半導体装置での製造方法について、図３（ａ）〜（ｄ）、図４（ａ）〜（ｄ）を参照しながら説明する。
図３（ａ）〜（ｄ）、図４（ａ）〜（ｄ）は、図１および図２に示す半導体装置の構造を実現するための製造工程を示す概略断面図である。 Next, a manufacturing method using the semiconductor device according to the present embodiment will be described with reference to FIGS. 3 (a) to 3 (d) and FIGS. 4 (a) to 4 (d).
FIGS. 3A to 3D and FIGS. 4A to 4D are schematic cross-sectional views showing a manufacturing process for realizing the structure of the semiconductor device shown in FIGS.

まず、図３（ａ）に示すように、その表面に素子回路形成禁止領域２５と複数の素子回路（図示せず）が形成された素子回路形成領域を持つ半導体基板１０上に、感光性の絶縁材料をスピンコート法などにより塗布したのち、乾燥、露光および現像を順次に行い、半導体基板１０上の素子電極１１における領域を選択的に除去し、複数の素子電極１１を露出させたコンタクトホール部２６を有する絶縁層１２を形成する。なお、感光性を有する絶縁層１２としては、例えばエステル結合型ポリイミドおよびアクリレート系エポキシ等のポリマーなどの感光性を有するものであればよい。また、感光性を有する絶縁層１２はスピンコート法により塗布されたものだけでなく、フィルム状にあらかじめ形成された材料、例えばドライフィルムなどを用いても構わない。ただし、その場合は絶縁層１２を半導体基板１０上に貼り合わせた後、露光および現像を順次おこなうことにより絶縁層１２にコンタクトホール部２６を形成し、素子電極１１を露出させる。   First, as shown in FIG. 3A, a photosensitive substrate is formed on a semiconductor substrate 10 having an element circuit formation prohibition region 25 and an element circuit formation region on which a plurality of element circuits (not shown) are formed. After the insulating material is applied by spin coating or the like, drying, exposure, and development are sequentially performed to selectively remove regions in the device electrode 11 on the semiconductor substrate 10 and expose the plurality of device electrodes 11. The insulating layer 12 having the portion 26 is formed. The insulating layer 12 having photosensitivity may be any material having photosensitivity such as a polymer such as ester bond type polyimide and acrylate epoxy. In addition, the insulating layer 12 having photosensitivity is not limited to the one applied by spin coating, but a material previously formed in a film shape, such as a dry film, may be used. However, in that case, after the insulating layer 12 is bonded to the semiconductor substrate 10, the contact hole portion 26 is formed in the insulating layer 12 by sequentially performing exposure and development to expose the device electrode 11.

次に、図３（ｂ）に示すように、絶縁層１２およびコンタクトホール２６から露出している素子電極１１上の全面において、スパッタリング法等の薄膜形成技術により、例えば、厚みが０．２μｍ程度のＴｉＷ膜とその上に形成された厚みが０．５μｍ程度のＣｕ膜からなる金属薄膜層１３を形成する。   Next, as shown in FIG. 3B, for example, a thickness of about 0.2 μm is formed on the entire surface of the device electrode 11 exposed from the insulating layer 12 and the contact hole 26 by a thin film forming technique such as sputtering. A metal thin film layer 13 made of a TiW film and a Cu film having a thickness of about 0.5 μm formed thereon is formed.

次に、図３（ｃ）に示すように、金属薄膜層１３をスピンコート法でポジ型感光性レジスト膜またはネガ型感光性レジスト膜を覆った後、露光、現像を順次行いメッキレジスト１４を形成する。また、感光性のレジスト膜はスピンコート法により塗布されたものだけでなくフィルム状にあらかじめ形成された材料、例えばドライフィルムなどを用いても構わない。   Next, as shown in FIG. 3 (c), the metal thin film layer 13 is covered with a positive photosensitive resist film or a negative photosensitive resist film by a spin coating method, and then exposed and developed in sequence to form a plating resist 14. Form. Further, the photosensitive resist film is not limited to the one applied by spin coating, but a material previously formed in a film shape, such as a dry film, may be used.

次に、パターン形成されたメッキレジスト１４のパターン部以外の露出した金属薄膜層１３上に電解メッキ等の厚膜形成技術により、例えば厚みが５μｍ程度のＣｕ膜からなる金属厚膜層１５を選択的に形成し、金属配線パターン１９を形成する。その際、素子回路形成禁止領域２５にも薄膜金属層１３上に金属パターン１９を同様に形成する。   Next, the metal thick film layer 15 made of, for example, a Cu film having a thickness of about 5 μm is selected on the exposed metal thin film layer 13 other than the pattern portion of the patterned plating resist 14 by a thick film forming technique such as electrolytic plating. The metal wiring pattern 19 is formed. At this time, the metal pattern 19 is similarly formed on the thin film metal layer 13 in the element circuit formation prohibition region 25.

次に、図３（ｄ）に示すように、メッキレジスト１４を溶融除去後、感光性の厚膜レジスト膜、例えば、フィルム状にあらかじめ形成されたドライフィルムなどを貼り付けた後、露光、現像を順次行い、厚膜メッキレジスト１６を形成する。また、厚膜レジスト膜はスピンコート法など形成したポジ型感光性レジスト膜またはネガ型感光性レジスト膜を用いてもかまわない。パターン形成された厚膜メッキレジスト１６のパターン部以外の露出した金属薄膜層１３上において、電解メッキ等の厚膜形成技術により、例えば厚みが１００μｍ程度のＣｕ膜からなる金属電極１７を選択的に形成する。   Next, as shown in FIG. 3 (d), after the plating resist 14 is melted and removed, a photosensitive thick film resist film, for example, a dry film previously formed in a film shape is applied, and then exposure and development are performed. Are sequentially performed to form a thick film plating resist 16. The thick resist film may be a positive photosensitive resist film or a negative photosensitive resist film formed by spin coating or the like. On the exposed metal thin film layer 13 other than the pattern portion of the patterned thick film plating resist 16, the metal electrode 17 made of a Cu film having a thickness of, for example, about 100 μm is selectively formed by a thick film forming technique such as electrolytic plating. Form.

次に、図４（ａ）に示すように、金属電極１７を形成後、厚膜メッキレジスト１６を溶融除去し、金属薄膜層１３を溶融除去できるエッチング液を施す。例えば、Ｃｕ膜に対しては塩化鉄第二銅溶液で、ＴｉＷ膜に対しては過酸化水素水である。その際、エッチング液により全面エッチングされることにより、金属厚膜層１５よりも薄い薄膜金属層１３が先行して除去される。その時点でエッチングを完了することにより半導体基板１０において所定の金属配線２１、のちに外部金属端子形成用ランドとなる金属端子１７が形成される。例えば、Ｃｕメッキにて形成された金属配線２１は厚み５μｍに対して、Ｌｉｎｅ／Ｓｐａｃｅ＝２０μｍ／２０μｍの配線形成が可能である。   Next, as shown in FIG. 4A, after the metal electrode 17 is formed, the thick film plating resist 16 is melted and removed, and an etching solution capable of melting and removing the metal thin film layer 13 is applied. For example, a cupric chloride solution is used for the Cu film and a hydrogen peroxide solution is used for the TiW film. At this time, the thin film metal layer 13 thinner than the metal thick film layer 15 is removed in advance by etching the entire surface with an etching solution. By completing the etching at that time, a predetermined metal wiring 21 and then a metal terminal 17 to be an external metal terminal forming land are formed in the semiconductor substrate 10. For example, the metal wiring 21 formed by Cu plating can form a wiring of Line / Space = 20 μm / 20 μm with respect to a thickness of 5 μm.

次に、図４（ｂ）に示すように、金属配線２１および絶縁層１２上に、半導体ウェーハ全体を図示しない封止金型に挿入し、この封止金型内に封止樹脂が注入されることにより半導体基板１０の素子回路が形成された第１の主表面側に封止樹脂２２が形成され、絶縁膜１２、金属配線２１および金属電極１７の表面が覆われる。例えば、封止樹脂２２はエポキシ系樹脂を用いて、厚みは５０〜１００μｍを形成する。その際、封止樹脂２２によって、金属配線２１、外部金属端子形成用ランド２０、金属電極１７の側面、金属パターン１９は外部から保護される。その後、封止樹脂２２表面を研磨することで金属電極１７の表面を露出させ外部金属端子形成用ランド２０を形成する。   Next, as shown in FIG. 4B, the entire semiconductor wafer is inserted into a sealing mold (not shown) on the metal wiring 21 and the insulating layer 12, and a sealing resin is injected into the sealing mold. Thus, the sealing resin 22 is formed on the first main surface side where the element circuit of the semiconductor substrate 10 is formed, and the surfaces of the insulating film 12, the metal wiring 21 and the metal electrode 17 are covered. For example, the sealing resin 22 uses an epoxy resin and has a thickness of 50 to 100 μm. At that time, the metal wiring 21, the external metal terminal forming land 20, the side surface of the metal electrode 17, and the metal pattern 19 are protected from the outside by the sealing resin 22. Thereafter, the surface of the sealing resin 22 is polished to expose the surface of the metal electrode 17 to form the external metal terminal forming land 20.

次に、図４（ｃ）に示すように、金属電極１７の表面上に、スクリーン印刷法などにより外部金属端子２３を形成する。この外部金属端子２３は、半田材料で構成されており、直径約４００μｍ程度で半球状のバンプである。また、この外部金属端子２３は印刷バンプおよびボールのどちらであっても構わない。   Next, as shown in FIG. 4C, the external metal terminal 23 is formed on the surface of the metal electrode 17 by screen printing or the like. The external metal terminal 23 is made of a solder material, and is a hemispherical bump having a diameter of about 400 μm. The external metal terminal 23 may be a printed bump or a ball.

次に、図４（ｄ）に示すように、複数の半導体装置２８の集合体からなる半導体ウェーハにおいて、スクライブラインをダイシングし、複数の半導体装置２８を個片化する。
次に、半導体装置の実装方向の判別方法を説明する。 Next, as shown in FIG. 4D, the scribe line is diced in the semiconductor wafer formed by the assembly of the plurality of semiconductor devices 28 to divide the plurality of semiconductor devices 28 into individual pieces.
Next, a method for determining the mounting direction of the semiconductor device will be described.

図５に示すように、以上の工程を経て得られる半導体装置２８を実装基板３０に実装後、赤外線顕微鏡３１および赤外線カメラ３２で構成される画像認識装置３３を備えた外観検査機により、金属パターン１９を認識することで、実装方向を容易に判別できる。   As shown in FIG. 5, after mounting the semiconductor device 28 obtained through the above steps on the mounting substrate 30, a metal pattern is obtained by an appearance inspection machine including an image recognition device 33 including an infrared microscope 31 and an infrared camera 32. By recognizing 19, it is possible to easily determine the mounting direction.

また、同様に赤外線顕微鏡３１および赤外線カメラ３２で構成される画像認識装置３３を備えたテーピングマシン用いて半導体装置２８をエンボステーピング容器への収納する際の方向確認もできる。   Similarly, the direction when the semiconductor device 28 is housed in the embossed taping container can be confirmed using a taping machine including the image recognition device 33 including the infrared microscope 31 and the infrared camera 32.

なお、素子回路形成禁止領域２５に形成する金属パターン１９の平面形状は図６に示すように数字やアルファベット等の文字や記号、図形等任意の形状に形成でき、品種名区分やロットナンバー管理に適用できる。   As shown in FIG. 6, the planar shape of the metal pattern 19 formed in the element circuit formation prohibition region 25 can be formed in any shape such as numerals, letters, symbols, figures, etc. as shown in FIG. Applicable.

また、素子回路形成禁止領域２５に形成する金属パターン１９の平面形状は図７に示すように渦巻き状に形成し一端を素子回路形成領域の素子電極と接合し、他の一端を素子回路の形成領域から素子回路禁止領域２５内に延長されたシリコンを含有するアルミニウム金属配線２９と接続することで誘導素子を形成することができ、さらに素子回路禁止領域２５内に形成されるため良好なインダクタンス成分を得られる。   The planar shape of the metal pattern 19 formed in the element circuit formation prohibition region 25 is formed in a spiral shape as shown in FIG. 7, one end is joined to the element electrode in the element circuit formation region, and the other end is formed as an element circuit. An inductive element can be formed by connecting to the aluminum metal wiring 29 containing silicon extended from the region into the element circuit prohibition region 25, and since it is formed in the element circuit prohibition region 25, a good inductance component Can be obtained.

以上のように、半導体基板の素子回路を形成する第１の主表面上の一部の素子回路を形成しない領域に微細な金属パターンを形成し、品番およびインデックスマークとすることで、超小型半導体装置においても搬送時のミスの低減が図れる。また、方向表示手段を確保できることで超小型の半導体装置が間違った方向のまま、トレーまたはエンボステープなどの収納容器に収納された場合においても、半導体装置実装後の外観検査においてＷＬＣＳＰが正しい方向に搭載されているかどうかの判断を外観検査機にて判別することが可能となる。   As described above, a micro metal pattern is formed on a region of the first main surface on which the element circuit of the semiconductor substrate is formed where a part of the element circuit is not formed, and is used as a product number and an index mark. Even in the apparatus, errors during conveyance can be reduced. Further, since the direction display means can be secured, even when the ultra-small semiconductor device is stored in a storage container such as a tray or embossed tape in the wrong direction, WLCSP is in the correct direction in the appearance inspection after mounting the semiconductor device. It is possible to determine whether or not it is mounted by an appearance inspection machine.

また、レーザー照射などによる加工では半導体ウェーハ中を透過するレーザー光による
素子回路へのダメージを回避するため半導体ウェーハを薄く加工し、半導体装置の総取り付け高さを低くするとできなかったが、本発明においてはレーザー照射をしなくとも品番、インデックスマークを形成することができるため、それが可能となる。 Further, in the processing by laser irradiation or the like, it was not possible to process the semiconductor wafer thinly and reduce the total mounting height of the semiconductor device in order to avoid damage to the element circuit by the laser light transmitted through the semiconductor wafer. Since the product number and index mark can be formed without laser irradiation, this is possible.

以上の説明では、ＷＬＣＳＰを用いて説明したが、その他の形態の半導体装置等に対しても用いることができる。   Although the above description has been made using WLCSP, it can also be used for other types of semiconductor devices and the like.

本発明の半導体装置および半導体装置の製造方法、超小型の半導体装置の方向を容易に認識することができ、半導体装置等に有用である。   The semiconductor device of the present invention, the method for manufacturing the semiconductor device, and the direction of the ultra-small semiconductor device can be easily recognized, and is useful for semiconductor devices and the like.

本実施の形態における半導体装置を示す斜視図The perspective view which shows the semiconductor device in this Embodiment 本実施の形態における半導体装置の概略断面図Schematic cross-sectional view of the semiconductor device in the present embodiment 本実施の形態における半導体装置の製造工程を示す概略断面図Schematic cross-sectional view showing the manufacturing process of the semiconductor device in the present embodiment 本実施の形態における半導体装置の製造工程を示す概略断面図Schematic cross-sectional view showing the manufacturing process of the semiconductor device in the present embodiment 本実施の形態における半導体装置の実装方向判別装置の構成図Configuration diagram of semiconductor device mounting direction discriminating device in the present embodiment 本実施の形態における金属パターンとして文字を形成した半導体装置の斜視図The perspective view of the semiconductor device which formed the character as a metal pattern in this Embodiment 本実施の形態における金属パターンとして誘導素子を形成した半導体装置の斜視図The perspective view of the semiconductor device which formed the induction element as a metal pattern in this Embodiment （ａ）従来の半導体装置を示す断面図 （ｂ）従来の半導体装置を示す斜視図 （ｃ）従来のウェーハ状態である半導体装置を示す平面図(A) Sectional view showing a conventional semiconductor device (b) Perspective view showing a conventional semiconductor device (c) Plan view showing a semiconductor device in a conventional wafer state

符号の説明Explanation of symbols

１０ 半導体基板
１１ 素子電極
１２ 絶縁層
１３ 金属薄膜層
１４ メッキレジスト
１５ 金属厚膜層
１６ 厚膜メッキレジスト
１７ 金属電極
１９ 金属パターン
２０ 外部金属端子形成用ランド
２１ 金属配線
２２ 封止樹脂
２３ 外部金属端子
２４ パッシベーション膜
２５ 素子回路形成禁止領域
２６ コンタクトホール部
２８ 半導体装置
２９ 金属配線
３０ 実装基板
３１ 赤外線顕微鏡
３２ 赤外線カメラ
３３ 画像認識装置
１００ 半導体基板
１０１ 素子電極
１０２ 絶縁層
１０７ 金属電極
１０８ スクライブライン
１１０ 外部金属端子形成用ランド
１１１ 金属配線
１１２ 封止樹脂
１１３ 外部金属端子
１１４ パッシベーション膜
１１６ コンタクトホール部
１１７ 半導体ウェーハ
１１８ 半導体装置
１１９ 捺印
１２０ インデックスマーク DESCRIPTION OF SYMBOLS 10 Semiconductor substrate 11 Element electrode 12 Insulating layer 13 Metal thin film layer 14 Plating resist 15 Metal thick film layer 16 Thick film plating resist 17 Metal electrode 19 Metal pattern 20 External metal terminal formation land 21 Metal wiring 22 Sealing resin 23 External metal terminal 24 Passivation film 25 Element circuit formation prohibition area 26 Contact hole portion 28 Semiconductor device 29 Metal wiring 30 Mounting substrate 31 Infrared microscope 32 Infrared camera 33 Image recognition device 100 Semiconductor substrate 101 Element electrode 102 Insulating layer 107 Metal electrode 108 Scribe line 110 External metal Terminal forming land 111 Metal wiring 112 Sealing resin 113 External metal terminal 114 Passivation film 116 Contact hole portion 117 Semiconductor wafer 118 Semiconductor device 119 Sealing 120 Index Smark

Claims (6)

第１の主表面に素子回路が形成された半導体基板を用いて製造された半導体装置であって、
前記第１の主表面上に設けられた素子回路形成禁止領域と、
前記素子回路形成禁止領域上に形成された半導体装置の方向を表示する金属パターンとを有し、前記半導体基板を透過撮影して前記金属パターンを識別可能であることを特徴とする半導体装置。 A semiconductor device manufactured using a semiconductor substrate having an element circuit formed on a first main surface,
An element circuit formation prohibition region provided on the first main surface;
And a metal pattern for displaying a direction of the semiconductor device formed on the element circuit formation prohibition region, and the metal pattern can be identified by transmitting through the semiconductor substrate. 第１の主表面に素子回路が形成された半導体基板を用いて製造されたウェーハレベルチップサイズパッケージ形状の半導体装置であって、
前記第１の主表面上に形成された前記素子回路と電気的に接続された複数の外部端子と、
前記第１の主表面上に設けられた素子回路形成禁止領域と、
前記素子回路形成禁止領域上に形成された半導体装置の方向を表示する金属パターンと、
前記外部端子を露出する形状に前記半導体基板の前記第１の主表面を覆う封止樹脂と
を有し、前記半導体基板を透過撮影して前記金属パターンを識別可能であることを特徴とする半導体装置。 A wafer level chip size package semiconductor device manufactured using a semiconductor substrate having an element circuit formed on a first main surface,
A plurality of external terminals electrically connected to the element circuit formed on the first main surface;
An element circuit formation prohibition region provided on the first main surface;
A metal pattern indicating the direction of the semiconductor device formed on the element circuit formation prohibition region;
And a sealing resin that covers the first main surface of the semiconductor substrate in a shape that exposes the external terminal, and is capable of identifying the metal pattern through transmission through the semiconductor substrate. apparatus. 前記金属パターンは図形であることを特徴とする請求項１または請求項２のいずれかに記載の半導体装置。   The semiconductor device according to claim 1, wherein the metal pattern is a figure. 前記金属パターンは文字であることを特徴とする請求項１または請求項２のいずれかに記載の半導体装置。   The semiconductor device according to claim 1, wherein the metal pattern is a character. 前記金属パターンとして誘導素子を配置することを特徴とする請求項１または請求項２のいずれかに記載の半導体装置。   The semiconductor device according to claim 1, wherein an inductive element is disposed as the metal pattern. 前記透過撮影として赤外線顕微鏡および赤外線カメラで構成される画像認識装置を備えた外観検査機により撮影して前記金属パターンを認識することでその実装方向を判別することを特徴とする請求項１または請求項２または請求項３または請求項４のいずれかに記載の半導体装置。   2. The mounting direction is determined by recognizing the metal pattern by photographing with an appearance inspection machine having an image recognition device including an infrared microscope and an infrared camera as the transmission photographing. The semiconductor device according to claim 2, claim 3, or claim 4.
JP2004137965A 2004-05-07 2004-05-07 Semiconductor device Pending JP2005322704A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004137965A JP2005322704A (en) 2004-05-07 2004-05-07 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004137965A JP2005322704A (en) 2004-05-07 2004-05-07 Semiconductor device

Publications (1)

Publication Number Publication Date
JP2005322704A true JP2005322704A (en) 2005-11-17

Family

ID=35469767

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004137965A Pending JP2005322704A (en) 2004-05-07 2004-05-07 Semiconductor device

Country Status (1)

Country Link
JP (1) JP2005322704A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7875988B2 (en) 2007-07-31 2011-01-25 Seiko Epson Corporation Substrate and manufacturing method of the same, and semiconductor device and manufacturing method of the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7875988B2 (en) 2007-07-31 2011-01-25 Seiko Epson Corporation Substrate and manufacturing method of the same, and semiconductor device and manufacturing method of the same

Similar Documents

Publication Publication Date Title
CN101425512B (en) Stacked semiconductor package and method for manufacturing the same
US8431946B2 (en) Chip package and method for forming the same
US20070187711A1 (en) Wafer level package for image sensor components and fabricating method thereof
JP4257844B2 (en) Semiconductor device and manufacturing method thereof
US20160284751A1 (en) Chip scale sensing chip package and a manufacturing method thereof
US7989359B2 (en) Semiconductor module manufacturing method, semiconductor module, and mobile device
US9165890B2 (en) Chip package comprising alignment mark and method for forming the same
US7279792B2 (en) Semiconductor device and method of manufacturing same
US20080205014A1 (en) Three-dimensional interconnect interposer adapted for use in system in package and method of making the same
JP2006024891A (en) Semiconductor device and manufacturing method of the same
US20060057775A1 (en) Method of forming a wafer backside interconnecting wire
JP2007220870A (en) Semiconductor board and method for manufacturing semiconductor element
JP3988679B2 (en) Semiconductor substrate
JP2005322704A (en) Semiconductor device
US20040238973A1 (en) Semiconductor device having alignment post electrode and method of manufacturing the same
JP4292041B2 (en) Semiconductor substrate, semiconductor substrate manufacturing method, and semiconductor device manufacturing method
JP4506780B2 (en) Manufacturing method of semiconductor substrate
JP4341694B2 (en) Manufacturing method of semiconductor device
JP4987910B2 (en) Method for manufacturing solder layer of semiconductor element, method for manufacturing mark of semiconductor element, and method for dicing semiconductor element
US10937760B2 (en) Method for manufacturing a chip package
KR100886711B1 (en) Semiconductor package and method of manufacturing theereof
JP2011040655A (en) Method of manufacturing semiconductor device, and semiconductor device
JP2009070866A (en) Semiconductor device
JP2004311552A (en) Semiconductor device and its manufacturing method
JP2006012952A (en) Semiconductor device and its manufacturing method