JP2004311552A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2004311552A JP2004311552A JP2003100011A JP2003100011A JP2004311552A JP 2004311552 A JP2004311552 A JP 2004311552A JP 2003100011 A JP2003100011 A JP 2003100011A JP 2003100011 A JP2003100011 A JP 2003100011A JP 2004311552 A JP2004311552 A JP 2004311552A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- mark
- resin
- semiconductor
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
- H01L2223/5448—Located on chip prior to dicing and remaining on chip after dicing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/27—Manufacturing methods
- H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
【課題】半導体素子にダメージを与えることなく、半導体装置のマーク認識に優れた小型化、軽量化出来る半導体装置とその製造方法を提供すること。
【解決手段】第一主面に複数の電極が形成された半導体素子と、第一主面に前記電極が露出した状態で形成された樹脂層と、電極が形成された第一主面に相対する第二主面の少なくとも一箇所に半導体素子が露出した状態で樹脂層を形成したものであり、さらに第二主面に形成された樹脂層が感光性樹脂で形成されたものである。
【選択図】 図１
【解決手段】第一主面に複数の電極が形成された半導体素子と、第一主面に前記電極が露出した状態で形成された樹脂層と、電極が形成された第一主面に相対する第二主面の少なくとも一箇所に半導体素子が露出した状態で樹脂層を形成したものであり、さらに第二主面に形成された樹脂層が感光性樹脂で形成されたものである。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置およびその製造方法に関する。
【０００２】
【従来の技術】
近年、電子装置の小型化、軽量化により、電子装置に組み込まれる半導体装置は高密度で実装が行われており、半導体装置には小型化、軽量化、および低価格化の要求が強くなっている。そこで、従来の半導体装置としては、表面に複数の素子電極が形成された半導体素子の外囲に素子電極を露出するように封止樹脂が形成された半導体装置があった（例えば、特許文献１参照）。図３は前記特許文献１に記載された従来の半導体装置を示すものである。図３（ａ）〜（ｅ）は従来の半導体装置の製造工程を示す断面図であり、図３（ｆ）は従来の半導体装置の構成を示した断面図である。図３（ａ）〜（ｅ）および図３（ｆ）を用いて従来の半導体装置およびその製造工程を説明する。
【０００３】
複数の半導体素子１０２を形成した半導体ウェハ１０１の表面側に複数の素子電極１０４を形成し、素子電極１０４を形成した背面側を切削研磨する（図３（ａ））。
【０００４】
切削研磨された半導体ウェハ１０１の背面側に、所定の膜厚となるよう裏面封止樹脂１０５を形成する（図３（ｂ））。
【０００５】
裏面封止樹脂１０５にレーザー（図示せず）により製品を識別するロット番号や製品番号などのマーク１０６を形成する（図３（ｃ））。
【０００６】
マーク１０６を形成した後、ダイシングフレーム（支持部材）１０７に装着されたダイシングテープ１０８上に、裏面封止樹脂１０５が対向するように半導体ウェハ１０１を載置する。半導体ウェハ１０１をダイシングテープ１０８上に載置した後、ダイシングにより予め定められた切断線（図示せず。）に沿って半導体ウェハ１０１に切削溝１０３を形成する（図３（ｄ））。
【０００７】
ダイシング終了後、ダイシングテープ１０８を介してダイシングフレーム１０７に載置された状態の半導体ウェハ１０１に対し、その側面（周囲面）を覆うと共に、表面側に設けられた素子電極１０４を露出させ、切削溝１０３を充填するよう表面を覆う封止樹脂１０９を形成した（図３（ｅ））後、半導体装置１１０を個片に分割した（図３（ｆ））。
【０００８】
次に半導体装置の構成を図３（ｆ）を用いて説明する。半導体素子１０２の表面に複数の素子電極１０４が形成され、素子電極１０４を露出するように半導体素子１０２とその側面部との外囲を封止樹脂１０９により封止されている。素子電極１０４が形成された表面に対する裏面を裏面封止樹脂１０５により封止されている。裏面封止樹脂１０５にはレーザー（図示せず）により製品を識別するロット番号や製品番号など示したマーク１０６が形成されている（図３（ｃ））。
【０００９】
【特許文献１】
特開２００１−３２６２９９号公報
【００１０】
【発明が解決しようとする課題】
しかしながら、前記従来の構成では、表面封止樹脂をレーザー照射により削り取った凹部を識別マークとしていることから、マーク部とマーク部周辺とのコントラストが弱く、マークの視認性に問題がある。また、レーザーを強く照射することでマーク部とマーク部周辺とのコントラストを強くすることも考えられる。しかしながら、識別マークの深さ以上に表面封止樹脂の厚みを確保することが必要であり、半導体装置の小型化、軽量化に限界がある。さらに、近年の小型化、軽量化された半導体装置では、レーザーを強く照射すれば半導体素子自体にダメージが加わり半導体装置の特性不具合になるという問題があった。
【００１１】
そこで本発明が解決しようとする課題は、半導体素子にダメージを与えることなく、半導体装置のマーク認識に優れた小型化、軽量化出来る半導体装置とその製造方法を提供することである。
【００１２】
【課題を解決するための手段】
前記従来の課題を解決するために、本発明の半導体装置は第一主面に複数の電極が形成された半導体素子と、半導体素子の電極形成面に相対する第二主面に形成されたマークと、第二主面およびマーク上面に透光性樹脂を備えたものであり、さらにマークが金属もしくは樹脂からなるものである。また、半導体装置の製造方法は、第一主面に複数の電極が形成された半導体素子の第二主面にマークを形成する工程と、半導体素子の第二主面およびマークを覆うよう透光性樹脂を形成する工程とを備えたものである。これによれば、金属もしくは樹脂からなるマークを形成し、その上に形成する封止樹脂として透明樹脂を使用することによりレーザーを用いずに安価に行うことができる。さらに、裏面が樹脂で保護されるため、裏面に直接レーザーを用いてマーキングする方法に比べ半導体素子へのダメージが少なく、またマーキング部は透明樹脂により保護されるため、従来では強度や耐食性等の問題でマーキング材料として使用が難しい材料を使用することができる。
【００１３】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を用いて詳しく説明する。
【００１４】
（実施の形態）
図１（ａ）は本発明に係る半導体装置を示す斜視図であり、図１（ｂ）は図１（ａ）のＸ−Ｘ’線に沿った断面図である。図１（ａ）、（ｂ）において、１は半導体装置、２は半導体素子、３は半導体素子２の第一主面、４は半導体素子２の第二主面、５ａは第一主面３に形成された樹脂、５ｂは第二主面４に形成された樹脂、６はマーク、７は半導体素子２に形成された素子電極、８は外部電極である。
【００１５】
図１（ａ）、（ｂ）に示すように、素子電極７が形成された半導体素子２の第一主面３に素子電極７を露出した状態で樹脂層５ａが形成され、素子電極７と導通接続した例えばＣｕからなる外部電極８が形成されている。そして、半導体素子２の第二主面４に例えばＡｌからなる金属をパターニングしたマーク６が形成されている。さらに、金属によりパターニングされたマーク６を覆うように、透光性の樹脂５ｂとして例えばエポキシ樹脂が形成されている。
【００１６】
上述した実施の形態では、レーザーによるマーキングのように半導体素子２や樹脂５ｂにダメージを与えないので半導体装置の信頼性を向上することが出来る。
【００１７】
さらに、マーキングは透光性樹脂５ｂにより保護されるため、従来では強度や耐食性等の問題でマーキング材料として使用が難しい材料を使用することが可能となる。
【００１８】
つぎに、実施の形態における半導体装置の製造方法について説明する。図２（ａ）〜（ｅ）は本発明の実施の形態における半導体装置の製造方法の工程フローに沿った断面図である。
【００１９】
複数の半導体素子２からなる半導体ウェハ（図示せず。）の第一主面３に素子電極７を形成する（図２（ａ））。半導体素子２の第一主面３にフォトリソグラフ法や印刷法を用い、素子電極７が露出する状態で樹脂５ａを形成する。続いて露出した素子電極７と導通接続した例えばＣｕからなる外部電極８をめっき法などにより形成する（図２（ｂ））。
【００２０】
半導体素子２の第二主面４に、パターニングされた例えばＡｌからなる金属層によりマーク６を形成する。マーク６は、蒸着やめっき等により金属層を形成した後、エッチング等による方法でパターニングをすることで得られる（図２（ｃ））。
【００２１】
第二主面４およびマーク６を覆う様に透光性樹脂５ｂを形成する（図２（ｄ））。
【００２２】
スクライブレーン９により所定の位置で個々の半導体装置に分割する（図２（ｅ）参照）。
【００２３】
上述した実施の形態では、レーザーによるマーキングのように半導体素子２や樹脂５ｂにダメージを与えないので装置の信頼性を向上することが出来る。
【００２４】
さらに、マーク６は透光性樹脂５ｂにより保護されるため、従来では強度や耐食性等の問題でマーキング材料として使用が難しい材料を使用することが可能となる。
【００２５】
なお、本実施の形態において、マーク６の形成に金属層を用いて説明したが、樹脂を目的とする部分だけに印刷法やディスペンサー法で形成することでマーク６を形成することも可能である。
【００２６】
以上、本発明による半導体装置とその製造方法について説明したが、本発明の思想に逸脱しない限り適宜変更可能である。
【００２７】
【発明の効果】
以上のように本発明のマーキング方法は、従来では強度や耐食性等の問題でマーキング材料として使用が難しかった材料を使用することが可能となる。また、複数の製品を一括で処理することが可能であり、またレーザーを使わないので、非常に安価で且つチップへのダメージが少ないマーキングを行うことが可能となる。
【図面の簡単な説明】
【図１】（ａ）は本発明の実施の形態１の半導体装置を示す斜視図
（ｂ）は本発明の図１（ａ）のＸ−Ｘ’に沿った断面図
【図２】（ａ）〜（ｅ）は本発明の実施の形態１の半導体装置の製造方法の工程フローを示した断面図
【図３】（ａ）〜（ｆ）は従来の半導体装置の製造方法の工程フローを示した断面図
【符号の説明】
１ 半導体装置
２ 半導体素子
３ 第一主面
４ 第二主面
５ａ 樹脂
５ｂ 樹脂
６ マーク
７ 素子電極
８ 外部電極
９ スクライブレーン
１０１ 半導体ウェハ
１０２ 半導体素子
１０３ 切削溝
１０４ 素子電極
１０５ 裏面封止樹脂
１０６ マーク
１０７ ダイシングフレーム
１０８ ダイシングテープ
１０９ 封止樹脂
１１０ 半導体装置
【発明の属する技術分野】
本発明は、半導体装置およびその製造方法に関する。
【０００２】
【従来の技術】
近年、電子装置の小型化、軽量化により、電子装置に組み込まれる半導体装置は高密度で実装が行われており、半導体装置には小型化、軽量化、および低価格化の要求が強くなっている。そこで、従来の半導体装置としては、表面に複数の素子電極が形成された半導体素子の外囲に素子電極を露出するように封止樹脂が形成された半導体装置があった（例えば、特許文献１参照）。図３は前記特許文献１に記載された従来の半導体装置を示すものである。図３（ａ）〜（ｅ）は従来の半導体装置の製造工程を示す断面図であり、図３（ｆ）は従来の半導体装置の構成を示した断面図である。図３（ａ）〜（ｅ）および図３（ｆ）を用いて従来の半導体装置およびその製造工程を説明する。
【０００３】
複数の半導体素子１０２を形成した半導体ウェハ１０１の表面側に複数の素子電極１０４を形成し、素子電極１０４を形成した背面側を切削研磨する（図３（ａ））。
【０００４】
切削研磨された半導体ウェハ１０１の背面側に、所定の膜厚となるよう裏面封止樹脂１０５を形成する（図３（ｂ））。
【０００５】
裏面封止樹脂１０５にレーザー（図示せず）により製品を識別するロット番号や製品番号などのマーク１０６を形成する（図３（ｃ））。
【０００６】
マーク１０６を形成した後、ダイシングフレーム（支持部材）１０７に装着されたダイシングテープ１０８上に、裏面封止樹脂１０５が対向するように半導体ウェハ１０１を載置する。半導体ウェハ１０１をダイシングテープ１０８上に載置した後、ダイシングにより予め定められた切断線（図示せず。）に沿って半導体ウェハ１０１に切削溝１０３を形成する（図３（ｄ））。
【０００７】
ダイシング終了後、ダイシングテープ１０８を介してダイシングフレーム１０７に載置された状態の半導体ウェハ１０１に対し、その側面（周囲面）を覆うと共に、表面側に設けられた素子電極１０４を露出させ、切削溝１０３を充填するよう表面を覆う封止樹脂１０９を形成した（図３（ｅ））後、半導体装置１１０を個片に分割した（図３（ｆ））。
【０００８】
次に半導体装置の構成を図３（ｆ）を用いて説明する。半導体素子１０２の表面に複数の素子電極１０４が形成され、素子電極１０４を露出するように半導体素子１０２とその側面部との外囲を封止樹脂１０９により封止されている。素子電極１０４が形成された表面に対する裏面を裏面封止樹脂１０５により封止されている。裏面封止樹脂１０５にはレーザー（図示せず）により製品を識別するロット番号や製品番号など示したマーク１０６が形成されている（図３（ｃ））。
【０００９】
【特許文献１】
特開２００１−３２６２９９号公報
【００１０】
【発明が解決しようとする課題】
しかしながら、前記従来の構成では、表面封止樹脂をレーザー照射により削り取った凹部を識別マークとしていることから、マーク部とマーク部周辺とのコントラストが弱く、マークの視認性に問題がある。また、レーザーを強く照射することでマーク部とマーク部周辺とのコントラストを強くすることも考えられる。しかしながら、識別マークの深さ以上に表面封止樹脂の厚みを確保することが必要であり、半導体装置の小型化、軽量化に限界がある。さらに、近年の小型化、軽量化された半導体装置では、レーザーを強く照射すれば半導体素子自体にダメージが加わり半導体装置の特性不具合になるという問題があった。
【００１１】
そこで本発明が解決しようとする課題は、半導体素子にダメージを与えることなく、半導体装置のマーク認識に優れた小型化、軽量化出来る半導体装置とその製造方法を提供することである。
【００１２】
【課題を解決するための手段】
前記従来の課題を解決するために、本発明の半導体装置は第一主面に複数の電極が形成された半導体素子と、半導体素子の電極形成面に相対する第二主面に形成されたマークと、第二主面およびマーク上面に透光性樹脂を備えたものであり、さらにマークが金属もしくは樹脂からなるものである。また、半導体装置の製造方法は、第一主面に複数の電極が形成された半導体素子の第二主面にマークを形成する工程と、半導体素子の第二主面およびマークを覆うよう透光性樹脂を形成する工程とを備えたものである。これによれば、金属もしくは樹脂からなるマークを形成し、その上に形成する封止樹脂として透明樹脂を使用することによりレーザーを用いずに安価に行うことができる。さらに、裏面が樹脂で保護されるため、裏面に直接レーザーを用いてマーキングする方法に比べ半導体素子へのダメージが少なく、またマーキング部は透明樹脂により保護されるため、従来では強度や耐食性等の問題でマーキング材料として使用が難しい材料を使用することができる。
【００１３】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を用いて詳しく説明する。
【００１４】
（実施の形態）
図１（ａ）は本発明に係る半導体装置を示す斜視図であり、図１（ｂ）は図１（ａ）のＸ−Ｘ’線に沿った断面図である。図１（ａ）、（ｂ）において、１は半導体装置、２は半導体素子、３は半導体素子２の第一主面、４は半導体素子２の第二主面、５ａは第一主面３に形成された樹脂、５ｂは第二主面４に形成された樹脂、６はマーク、７は半導体素子２に形成された素子電極、８は外部電極である。
【００１５】
図１（ａ）、（ｂ）に示すように、素子電極７が形成された半導体素子２の第一主面３に素子電極７を露出した状態で樹脂層５ａが形成され、素子電極７と導通接続した例えばＣｕからなる外部電極８が形成されている。そして、半導体素子２の第二主面４に例えばＡｌからなる金属をパターニングしたマーク６が形成されている。さらに、金属によりパターニングされたマーク６を覆うように、透光性の樹脂５ｂとして例えばエポキシ樹脂が形成されている。
【００１６】
上述した実施の形態では、レーザーによるマーキングのように半導体素子２や樹脂５ｂにダメージを与えないので半導体装置の信頼性を向上することが出来る。
【００１７】
さらに、マーキングは透光性樹脂５ｂにより保護されるため、従来では強度や耐食性等の問題でマーキング材料として使用が難しい材料を使用することが可能となる。
【００１８】
つぎに、実施の形態における半導体装置の製造方法について説明する。図２（ａ）〜（ｅ）は本発明の実施の形態における半導体装置の製造方法の工程フローに沿った断面図である。
【００１９】
複数の半導体素子２からなる半導体ウェハ（図示せず。）の第一主面３に素子電極７を形成する（図２（ａ））。半導体素子２の第一主面３にフォトリソグラフ法や印刷法を用い、素子電極７が露出する状態で樹脂５ａを形成する。続いて露出した素子電極７と導通接続した例えばＣｕからなる外部電極８をめっき法などにより形成する（図２（ｂ））。
【００２０】
半導体素子２の第二主面４に、パターニングされた例えばＡｌからなる金属層によりマーク６を形成する。マーク６は、蒸着やめっき等により金属層を形成した後、エッチング等による方法でパターニングをすることで得られる（図２（ｃ））。
【００２１】
第二主面４およびマーク６を覆う様に透光性樹脂５ｂを形成する（図２（ｄ））。
【００２２】
スクライブレーン９により所定の位置で個々の半導体装置に分割する（図２（ｅ）参照）。
【００２３】
上述した実施の形態では、レーザーによるマーキングのように半導体素子２や樹脂５ｂにダメージを与えないので装置の信頼性を向上することが出来る。
【００２４】
さらに、マーク６は透光性樹脂５ｂにより保護されるため、従来では強度や耐食性等の問題でマーキング材料として使用が難しい材料を使用することが可能となる。
【００２５】
なお、本実施の形態において、マーク６の形成に金属層を用いて説明したが、樹脂を目的とする部分だけに印刷法やディスペンサー法で形成することでマーク６を形成することも可能である。
【００２６】
以上、本発明による半導体装置とその製造方法について説明したが、本発明の思想に逸脱しない限り適宜変更可能である。
【００２７】
【発明の効果】
以上のように本発明のマーキング方法は、従来では強度や耐食性等の問題でマーキング材料として使用が難しかった材料を使用することが可能となる。また、複数の製品を一括で処理することが可能であり、またレーザーを使わないので、非常に安価で且つチップへのダメージが少ないマーキングを行うことが可能となる。
【図面の簡単な説明】
【図１】（ａ）は本発明の実施の形態１の半導体装置を示す斜視図
（ｂ）は本発明の図１（ａ）のＸ−Ｘ’に沿った断面図
【図２】（ａ）〜（ｅ）は本発明の実施の形態１の半導体装置の製造方法の工程フローを示した断面図
【図３】（ａ）〜（ｆ）は従来の半導体装置の製造方法の工程フローを示した断面図
【符号の説明】
１ 半導体装置
２ 半導体素子
３ 第一主面
４ 第二主面
５ａ 樹脂
５ｂ 樹脂
６ マーク
７ 素子電極
８ 外部電極
９ スクライブレーン
１０１ 半導体ウェハ
１０２ 半導体素子
１０３ 切削溝
１０４ 素子電極
１０５ 裏面封止樹脂
１０６ マーク
１０７ ダイシングフレーム
１０８ ダイシングテープ
１０９ 封止樹脂
１１０ 半導体装置
Claims (3)
- 第一主面に複数の電極が形成された半導体素子と、前記半導体素子の電極形成面に相対する第二主面に形成されたマークと、前記第二主面および前記マーク上面に透光性樹脂を備えたことを特徴とする半導体装置。
- 前記マークが金属もしくは樹脂からなることを特徴とした請求項１記載の半導体装置。
- 第一主面に複数の電極が形成された半導体素子の第二主面にマークを形成する工程と、前記半導体素子の第二主面およびマークを覆うよう透光性樹脂を形成する工程とを備えたことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003100011A JP3841060B2 (ja) | 2003-04-03 | 2003-04-03 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003100011A JP3841060B2 (ja) | 2003-04-03 | 2003-04-03 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004311552A true JP2004311552A (ja) | 2004-11-04 |
| JP3841060B2 JP3841060B2 (ja) | 2006-11-01 |
Family
ID=33464265
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003100011A Expired - Fee Related JP3841060B2 (ja) | 2003-04-03 | 2003-04-03 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3841060B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7776703B2 (en) | 2007-12-06 | 2010-08-17 | Nec Electronics Corporation | Process for manufacturing semiconductor device |
| WO2010113584A1 (ja) * | 2009-03-31 | 2010-10-07 | 三洋電機株式会社 | 半導体装置およびその製造方法 |
| WO2020054355A1 (ja) * | 2018-09-11 | 2020-03-19 | リンテック株式会社 | 保護膜形成用フィルム、保護膜形成用複合シート、検査方法及び識別方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20210101574A (ko) | 2020-02-10 | 2021-08-19 | 삼성전자주식회사 | 반도체 패키지 및 반도체 패키지의 제조 방법 |
-
2003
- 2003-04-03 JP JP2003100011A patent/JP3841060B2/ja not_active Expired - Fee Related
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7776703B2 (en) | 2007-12-06 | 2010-08-17 | Nec Electronics Corporation | Process for manufacturing semiconductor device |
| WO2010113584A1 (ja) * | 2009-03-31 | 2010-10-07 | 三洋電機株式会社 | 半導体装置およびその製造方法 |
| JP2010238948A (ja) * | 2009-03-31 | 2010-10-21 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
| US9059225B2 (en) | 2009-03-31 | 2015-06-16 | Semiconductor Components Industries, Llc | Semiconductor device and the method of manufacturing the same |
| US9607897B2 (en) | 2009-03-31 | 2017-03-28 | Semiconductor Components Industries, Llc | Semiconductor device and method for manufacturing the same |
| WO2020054355A1 (ja) * | 2018-09-11 | 2020-03-19 | リンテック株式会社 | 保護膜形成用フィルム、保護膜形成用複合シート、検査方法及び識別方法 |
| JP6686241B1 (ja) * | 2018-09-11 | 2020-04-22 | リンテック株式会社 | 保護膜形成用フィルム、保護膜形成用複合シート、検査方法及び識別方法 |
| CN112154536A (zh) * | 2018-09-11 | 2020-12-29 | 琳得科株式会社 | 保护膜形成用膜、保护膜形成用复合片、检查方法及识别方法 |
| KR20210057703A (ko) * | 2018-09-11 | 2021-05-21 | 린텍 가부시키가이샤 | 보호막 형성용 필름, 보호막 형성용 복합 시트, 검사 방법 및 식별 방법 |
| KR102596665B1 (ko) | 2018-09-11 | 2023-11-01 | 린텍 가부시키가이샤 | 보호막 형성용 필름, 보호막 형성용 복합 시트, 검사 방법 및 식별 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3841060B2 (ja) | 2006-11-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI269374B (en) | Method for making a semiconductor device | |
| JP2000260733A (ja) | 半導体装置の製造方法 | |
| US7436047B2 (en) | Wafer having scribe lanes suitable for sawing process, reticle used in manufacturing the same, and method of manufacturing the same | |
| TWI277374B (en) | Protective layer during scribing | |
| TW201438181A (zh) | 半導體裝置及其製造方法 | |
| TWI574331B (zh) | 晶片封裝結構及形成方法 | |
| JPH1140522A (ja) | 半導体ウエハの製造方法、この方法により作製された半導体ウエハ、半導体チップの製造方法、およびこの方法により製造された半導体チップ、ならびにこの半導体チップを備えたｉｃカード | |
| JP2002280480A (ja) | 回路装置の製造方法 | |
| JP4257844B2 (ja) | 半導体装置およびその製造方法 | |
| US20170141014A1 (en) | Semiconductor package with integrated heatsink | |
| TWI248173B (en) | Semiconductor device and method of manufacturing the same | |
| US20060141750A1 (en) | Semiconductor integrated device and method for manufacturing same | |
| JP2002076196A (ja) | チップ型半導体装置及びその製造方法 | |
| TW200818292A (en) | Semiconductor device and method for manufacturing the same | |
| US20130236996A1 (en) | Method for manufacturing led package struture and method for manufacturing leds using the led packange struture | |
| JP2009141147A (ja) | 半導体装置の製造方法 | |
| JP3600131B2 (ja) | 回路装置の製造方法 | |
| TW201108889A (en) | Installation substrate and method for manufacturing thin illumination device using the same | |
| JP2004311552A (ja) | 半導体装置およびその製造方法 | |
| JP2004207276A (ja) | 回路装置およびその製造方法 | |
| JP2007266421A (ja) | 半導体装置およびその製造方法 | |
| JP2007048971A (ja) | 半導体装置の製造方法 | |
| JP4292041B2 (ja) | 半導体基板、半導体基板の製造方法および半導体装置の製造方法 | |
| JP2002373950A (ja) | 気密封止ｉｃパッケージの製造方法 | |
| JP2004311496A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Effective date: 20041201 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
| RD01 | Notification of change of attorney |
Effective date: 20050708 Free format text: JAPANESE INTERMEDIATE CODE: A7421 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060515 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060523 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060622 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060718 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060731 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090818 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 4 Free format text: PAYMENT UNTIL: 20100818 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110818 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20110818 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120818 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |