JP2005311591A - 電流駆動装置 - Google Patents

Abstract

【課題】 出力電流の不均一性を改善する装置の提供
【解決手段】 タイミング制御回路１０３は、カレントコピー回路１０１１〜１０１Ｎにおける動作モードと切り替える。カレントコピー回路１０１１〜１０１Ｎは、記憶モードになると基準電流源１０２からの基準電流を記憶し、出力モードになると記憶している電流を対応するスイッチ１０４１〜１０４Ｎに出力する。選択回路１０５は、入力された表示データＤＡＴＡに応じてスイッチ１０４１〜１０４ＮをＯＮ／ＯＦＦする。信号出力端子１０６は、カレントコピー回路１０１１〜１０１Ｎよりスイッチ１０４１〜１０４Ｎを介して入力される電流を加算し、加算した電流を出力電流として外部に出力する。
【選択図】 図２

Description

本発明は、電流駆動装置に関するものであり、特に、有機ＥＬ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）パネルやＬＥＤパネルなどの表示用ドライバとして好適な電流駆動装置に関する。

近年、フラットパネルディスプレイは大画面、高精細化するとともに、薄型軽量化および低コスト化が進んできている。そのような背景の中で、表示用ドライバは出力端子間の出力電流のばらつきを低減することで、表示画質の均一性を高める性能が求められている。カレントミラーの静的動作の電流ばらつきは、個々のトランジスタの拡散プロセスによるばらつきや、電源配線の抵抗によるゲート電圧のばらつきなどがある。また、カレントミラーの動的動作におけるばらつきは、表示パネルからの電荷注入や瞬時的な電源の変動によるものがある。また、一般的にドライバ用半導体は、多出力構成であって平面パネルの額縁部に実装されるために棒状のスリム形状となっている。このＬＳＩ形状の制約により配置されるトランジスタの特性はスリムレイアウトの素子位置によって異なるため、カレントミラー構成では同一のゲート電圧が印加された場合であっても電流加算型ＤＡ変換回路の各々からの出力電流が等しくなるとはいえない。

このようなばらつきの低減方法として、本出願人は、特願２００３−２８１８４８に示すような電流駆動装置を提案した。

特願２００３−２８１８４８に記載された従来の電流駆動装置の全体構成を図２５（ａ）に示す。電流加算型ＤＡ変換回路１４０１〜１４０４の各々には、共通のゲート配線１４１１が接続されている。バイアス回路１４１９は、ゲート配線１４１１に与えるゲート電圧を発生する。バイアス回路１４１９は、Ｐ型トランジスタ１４２１とＮ型トランジスタ１４２２から構成されており、Ｐ型トランジスタ１４２１のゲートには、バイアス用Ｐ型トランジスタ１４２３のゲートとドレインが接続されており、バイアス用Ｐ型トランジスタ１４２３のゲートとドレインは電流源１４２４に接続されている。バイアス用Ｐ型トランジスタ１４２３は、電流源１４２４によって任意に設定された電流を引き出す。バイアス用Ｐ型トランジスタ１４２３は、ゲートとドレインが短絡されているため、ＭＯＳ型ダイオードとして動作し、引き出された電流値に応じたゲート電圧が発生する。また、バイアス用Ｐ型トランジスタ１４２３とＰ型トランジスタ１４１９はいわゆるカレントミラー構成となっており、Ｐ型トランジスタ１４２３とＰ型トランジスタ１４１９とのゲートサイズ比に応じた電流が、Ｐ型トランジスタ１４１９から発生する。したがって、電流源１４２４によって設定された任意の電流値に応じた電流がＰ型トランジスタ１４１９から発生することになる。Ｐ型トランジスタ１４１９から発生した電流は、Ｎ型トランジスタ１４２２のドレインに入力される。Ｎ型トランジスタ１４２２は、ドレインとゲートが接続され、ソースは接地されている。これにより、Ｎ型トランジスタ１４２２はＮ型のＭＯＳダイオード構造となり、入力された電流に応じたゲート電圧が発生する。Ｎ型トランジスタ１４２２のゲートは電流加算型ＤＡ変換回路１４０５〜１４１０のゲート（図２５（ｂ）参照）に接続されており、一定の基準電圧が均等に分配されている。また、電流加算型ＤＡ変換回路１４０１〜１４０４にはバイアス回路１４１９とは別のバイアス回路１４２０が接続されている。バイアス回路１４２０は、Ｐ型トランジスタ１４２５とＮ型トランジスタ１４２６から構成されており、Ｐ型トランジスタ１４２５のゲートには、Ｐ型トランジスタ１４２３のゲートおよびＰ型トランジスタ１４１９のゲートが接続されている。また、Ｐ型トランジスタ１４２５のドレインは、Ｎ型トランジスタ１４２６のドレインとゲートが接続されており、１４２６のゲートは、複数の電流加算型ＤＡ変換回路のゲートに接続されている。

電流加算型ＤＡ変換回路１４０１〜１４０４のトランジスタレベルの回路図を図２５（ｂ）に示す。Ｎ型トランジスタ１４０５〜１４１０は、共通のゲート配線１４１１に一定のバイアス電圧を印加して、一定電流を出力する。スイッチ１４１２〜１４１７は、Ｎ型トランジスタ１４０５〜１４１０のドレイン端子に接続されて、１出力分の電流加算型ＤＡ変換回路の信号出力端子１４１８との接続を開閉する。

このように、電流加算型ＤＡ変換回路には一定のバイアス電圧が供給されており、複数のＮ型トランジスタ１４０５〜１４１０は一定の電流値を発生する構成となり、スイッチ１４１２〜１４１７によって、任意の加算電流値が得られることになる。バイアス回路１４２０は、バイアス回路１４１９と実質的には同じものであり、互いに並列接続された構成となっている。このため、スリムレイアウトの両端部にバイアス電流を供給することで電流の偏りを抑制しようとするものである。上記構成は、単体のドライバＬＳＩ内の出力電流を一定に試みるものである。

また、１出力分の電流加算型ＤＡ変換回路は、同一半導体上に複数配置されている。図２５（ａ）では４出力分の構成しか示していないが、多出力化にともない４００〜６００端子のＤＡ変換回路が同一半導体上に配置されている。

次に、異なる半導体ＬＳＩ間における電流分配について従来の電流駆動装置の動作を説明する。バイアス回路１４２０は、異なる半導体の接続部に近接した位置に配置されている。バイアス回路１４２０内のＰ型トランジスタ１４２５は、Ｐ型トランジスタ１４２７に近接配置されている。Ｐ型トランジスタ１４２７は、Ｐ型トランジスタ１４２５のゲートと同一サイズであり、ゲートをＰ型トランジスタ１４２５と共用しており、ソースは共通の電源に接続されている。この構成により、カレントミラーと同一の構成となり、ドレイン電圧が同じであれば同じ電流を出力することが可能となる。Ｐ型トランジスタ１４２７のドレインは、出力端子１４３０を通じて、次段の電流駆動装置の基準電流入力端子１４３１に接続され、Ｎ型トランジスタ１４２８のドレインとゲートに接続される。Ｎ型トランジスタ１４２８のゲートは、電流加算型ＤＡ変換回路１４２９のゲートに接続される。電流加算型ＤＡ変換回路１４２９は、電流加算型ＤＡ変換回路１４０１〜１４０５と同じ構成である。

上記の構成をとることで、従来の電流駆動装置では、複数の電流加算型ＤＡ変換回路に同じ基準電圧を供給することができるため、１つのＬＳＩ内および複数のＬＳＩ間で共通の基準電圧を共有することができる。これにより均一な出力電流が得られる。
特開平１１−３３８５６１号公報 特開平１１−８８０７２号公報 特開平１１−３４０７６５号公報 特開２００２−２１５０９５号公報

しかしながら、従来の電流駆動装置は近傍に配置された素子の特性が同一であるということを前提に構成しているものであり、超スリム形状を有するドライバＬＳＩではこの前提条件が常に成立するとは限らない。

例えば、従来の電流駆動装置では、電流加算型ＤＡ変換回路１４０１〜１４０４は、電流駆動装置のほぼ出力端子ピッチ（３０〜５０μｍ）に相当するトランジスタ間隔で配置されているが、トランジスタの配置が近接されているとは限らず、近傍素子の特性が得られない場合がある。

また、バイアス用Ｎ型トランジスタ１４２２，１４２６は、電流加算型ＤＡ変換回路１４０１〜１４０４に供給するゲート電圧を安定化させるために低インピーダンスにする必要がある。よって、バイアス用Ｎ型トランジスタ１４２２，１４２６は、Ｗ／Ｌ比率を高めるために素子数を増大したりＷ／Ｌ比率を大きくしたりするので、出力用トランジスタに比較して素子配置面積が大きくなる傾向がある。このため、図２５（ａ）の電流加算型ＤＡ変換回路１４０４と次段の１４２９との間では、カレントミラー用のＮ型トランジスタ１４２６，１４２８間での素子ばらつきが大きくなり、チップ間の接続点で表示ばらつきが発生する場合がある。

本発明の目的は、出力電流の不均一性を改善する装置を提供することである。

この発明の１つの局面に従うと、電流駆動装置は、入力信号に応じた出力電流を生成する。前記装置は、Ｒ個（Ｒは自然数）のカレントコピー回路と、出力電流生成部とを備える。Ｒ個のカレントコピー回路の各々は、記憶モードになると外部より入力された所定の電流値を有する電流を記憶し、出力モードになると自己に記憶している電流を出力する。出力電流生成部は、Ｒ個のカレントコピー回路のうち前記入力信号に応じた個数のカレントコピー回路からの電流を加算することによって出力電流を生成する。

上記電流駆動装置では、カレントコピー回路の各々は、常に安定した電流を出力することができる。これにより、同一の入力信号に応じた出力電流を均一にすることができる。

好ましくは、上記Ｒ個のカレントコピー回路の各々は、ＭＯＳ型トランジスタと、容量と、入力端子と、出力端子と、切り替え部とを含む。ＭＯＳ型トランジスタは、第１のノードと第２のノードとの間に接続される。容量は、ＭＯＳ型トランジスタのゲートと第２のノードとの間に接続される。入力端子は、上記所定の電流値の電流を入力する。切り替え部は、記憶モードになると前記入力端子と前記第１のノードとを接続するとともに前記第１のノードと前記ＭＯＳ型トランジスタのゲートとを接続し、出力モードになると前記出力端子と前記第１のノードとを接続するとともに前記第１のノードと前記ＭＯＳ型トランジスタのゲートとを非接続する。

上記電流駆動装置では、記憶モードになると、ＭＯＳ型トランジスタは、ドレインとゲートが接続されているので、ＭＯＳトランジスタ特性を示す。よって、ＭＯＳトランジスタは、負荷として所定の電流値を有する電流を流すことになる。このとき、ＭＯＳトランジスタのゲートには、所定の電流値を有する電流を流すためのゲート電圧が一義的に発生する。従って、容量は、このゲート電圧に応じた電荷を蓄積する。このように、容量は、所定の電流値を有する電流を流すためのバイアス電圧を保持することになる。また、出力モードになると、ＭＯＳトランジスタのゲートには容量に蓄積された電荷に応じたゲート電圧が印加されるので、ＭＯＳトランジスタは、出力端子に基準電流と同じ電流値を有する電流を出力することができる。このように、カレントコピー回路は、カレントミラー構成と比較するとトランジスタのばらつきによる影響を受けにくいので、常に安定した電流を出力することができる。また、電圧は抵抗の影響を受けやすいが、電流は抵抗の影響を受けにくい。よって、共通のゲート電圧を用いて同一の電流量を有する電流を生成するカレントミラーと比較すると、カレントコピー回路は、電流を直接記憶するので、配線抵抗等の影響を受けにくい。また、同じ特性を有するトランジスタを製造するよりも同じ特性を有する容量を作成する方が容易である。

好ましくは、前記電流駆動装置は、さらに制御部を備える。制御部は、前記Ｒ個のカレントコピー回路の各々における動作モードを記憶モードおよび出力モードのうちいずれか１つに決定する。

上記電流駆動装置では、カレントコピー回路の動作モードを制御することができる。

好ましくは、前記制御部は、前記Ｒ個のカレントコピー回路のうち少なくとも１つにおける動作モードを記憶モードに決定し他のカレントコピー回路における動作モードを出力モードに決定する。

上記電流駆動装置では、所定の電流値を有する電流を１つ用いるだけで、すべてのカレントコピー回路に記憶される電流の電流値を均一にすることができる。

好ましくは、前記電流駆動装置は、さらに、入力端子と、出力端子とを備える。入力端子は、前記所定の電流値を示す電流を入力する。出力端子は、入力端子によって入力された基準電流を外部に出力する。前記Ｒ個のカレントコピー回路の各々は、記憶モードになると前記入力端子によって入力された所定の電流値を有する電流を記憶し、出力モードになると自己に記憶している電流を出力する。

上記電流駆動装置では、異なる半導体集積回路に構成された電流駆動装置を複数用いる場合でも、各々の電流駆動装置に含まれるカレントコピー回路に共通の基準電流（所定の電流値を有する電流）を入力することができる。また、電圧は抵抗の影響を受けやすいが、電流は抵抗の影響を受けにくい。よって、各々の電流駆動装置に含まれるカレントコピー回路が記憶する電流の電流量は均一になる。これにより、各々の電流駆動装置からの出力電流を均一にすることができる。

好ましくは、上記電流駆動装置は、複数存在する。複数の電流駆動装置は直列に接続される。直列に接続された電流駆動装置のうち先頭に含まれる入力端子には、外部から所定の電流値を有する電流（基準電流）が入力される。複数の電流駆動装置の各々に含まれる入力端子は、その電流駆動装置の直前に接続された電流駆動装置に含まれる出力端子からの基準電流を入力する。

好ましくは、前記電流駆動装置は、さらに信号転送部を備える。信号転送部は、入力信号を保持し、保持した入力信号を出力する信号転送部を備える。前記出力電流生成部は、
前記Ｒ個のカレントコピー回路のうち信号転送部からの入力信号に応じた個数のカレントコピー回路からの電流を加算することによって出力電流を生成する。前記制御部は、信号転送部が入力信号を出力していない期間に、前記Ｒ個のカレントコピー回路の各々における動作モードを記憶モードおよび出力モードのうちいずれか１つに決定する。

上記電流駆動装置では、出力信号生成部は、信号転送部からの入力信号を入力しないと
出力電流を生成する動作（出力動作）を行わない。よって、出力電流生成部によって出力動作が行われない期間にカレントコピー回路が所定電流を記憶するので、常に安定した出力動作を実現することができる。

好ましくは、前記制御部は、前記信号転送部が入力信号を出力していない期間に、前記Ｒ個のカレントコピー回路のうち少なくとも１つにおける動作モードを記憶モードに決定する。

上記電流駆動装置では、出力動作が行われない期間にＲ個のカレントコピー回路を１つずつ記憶モードにすれば、所定の電流値を有する電流を１つ用いるだけですべてのカレントコピー回路に記憶される電流の電流値を均一にすることができる。また、複数のカレントコピー回路を記憶モードにすれば、すべてのカレントコピー回路に電流を記憶させるためにかかる時間を短縮することができる。

好ましくは、前記入力信号には、有効なデータを含む有効データ区間と、有効なデータを含まない無効区間が存在する。前記制御部は、前記信号転送部が無効区間の入力信号を保持している間に、前記Ｒ個のカレントコピー回路の各々における動作モードを記憶モードおよび出力モードのうちいずれか１つに決定する。

上記電流駆動装置では、信号転送部が無効期間の入力信号を保持している間、信号転送部からの出力はないので、出力電流生成部は出力動作を行わない。よって、出力電流生成部によって出力動作が行われない期間にカレントコピー回路が所定電流を記憶するので、常に安定した出力動作を実現することができる。

好ましくは、前記出力電流生成部による出力電流の生成には、前記カレントコピー回路が最大Ｎ個（Ｎは自然数であり、Ｎ＜Ｒである）必要である。前記出力電流生成部は、前記Ｒ個のカレントコピーのうち出力モードになっているカレントコピー回路の中から前記入力信号に応じた個数のカレントコピー回路からの電流を加算することによって出力電流を生成する。

上記電流駆動装置では、（Ｒ−Ｎ）個の冗長なカレントコピー回路を備えている。出力電流生成部は、制御部による決定に応じて、出力モードになっているカレントコピー回路を認識する。よって、出力電流生成部によって出力電流の生成が行われている間でも、カレントコピー回路を記憶モードにすることができる。

好ましくは、前記電流駆動装置は、さらに、割り当て部を備える。割り当て部は、前記出力電流生成部に対して前記Ｒ個のカレントコピー回路のうち出力モードになっているカレントコピー回路をＮ個割り当てる。前記出力電流生成部は、前記割り当て部によって割り当てられたＮ個のカレントコピー回路のうち前記入力信号に応じた個数のカレントコピー回路からの電流を加算することによって出力電流を生成する。

上記電流駆動装置では、出力電流生成部にＮ個のカレントコピー回路が常に対応付けられているので、出力電流生成部は、安定して出力電流を生成することができる。

好ましくは、前記制御部は、前記Ｒ個のカレントコピー回路のうち少なくともＮ個のカレントコピー回路における動作モードを出力モードに決定する。

上記電流駆動装置では、出力動作に必要なカレントコピー回路を確保することができる。

この発明のもう１つの局面に従うと、電流駆動装置は、Ｍ個（Ｍは自然数）の入力信号に応じたＭ個の出力電流を生成する。上記装置は、Ｍ個の出力電流生成部と、Ｐ個（Ｐは自然数）のカレントコピー回路と、制御部とを備える。前記Ｐ個のカレントコピー回路の各々は、記憶モードになると外部より入力された所定の電流値を有する電流を記憶し、出力モードになると自己に記憶している電流を出力する。前記制御部は、前記Ｐ個のカレントコピー回路の各々における動作モードを記憶モードおよび出力モードのうちいずれか１つに決定する。前記Ｍ個の出力電流生成部の各々は、前記Ｐ個のカレントコピー回路のうち出力モードになっているカレントコピー回路の中から前記Ｍ個の入力信号のうち１つに応じた個数のカレントコピー回路からの電流を加算することによって出力電流を生成する。出力電流生成部による出力電流の生成には、前記カレントコピー回路が最大Ｎ個（Ｎは自然数であり、Ｎ×Ｍ＜Ｐである）必要である。

上記電流駆動装置では、（Ｐ−Ｎ×Ｍ）個の冗長なカレントコピー回路を備えている。よって、出力電流生成部によって出力電流が生成されている間でも、カレントコピー回路を記憶モードにすることができる。これにより、すべてのカレントコピー回路に所定の電流値を有する電流を記憶させることができるため、隣接する出力信号生成部に限らずすべての出力電流生成部によって生成される出力電流を均一にすることができる。

好ましくは、前記電流駆動装置は、さらに割り当て部を備える。割り当て部は、前記Ｍ個の出力電流生成部の各々に対して前記Ｐ個（Ｐ＞Ｎ×Ｍである）のカレントコピー回路のうち出力モードになっているカレントコピー回路をＮ個ずつ割り当てる。前記Ｍ個の出力電流生成部の各々は、割り当て部によって割り当てられたＮ個のカレントコピー回路から前記Ｍ個の入力信号のうち１つに応じた個数のカレントコピー回路からの電流を加算することによって出力電流を生成する。

上記電流駆動装置では、出力電流生成部にＮ個のカレントコピー回路が常に対応付けられているので、出力電流生成部は、安定して出力電流を生成することができる。

好ましくは、前記制御部は、前記Ｐ個のカレントコピー回路のうち少なくともＮ×Ｍ個のカレントコピー回路における動作モードを出力モードにする。

上記電流駆動装置では、出力電流生成部による出力電流の生成に必要なカレントコピー回路を確保することができる。

この発明のさらにもう１つの局面に従うと、電流駆動装置は、Ｍ個（Ｍは自然数）の入力データを含む入力信号に応じたＭ個の出力電流を生成する。前記装置は、Ｍ個の信号転送部と、Ｑ個（Ｑは自然数であり、Ｑ＞Ｍである）の出力電流生成部と、Ｑ×Ｎ個（Ｎは自然数）のカレントコピー回路と、制御部と、割り当て部とを備える。Ｍ個の信号転送部の各々は、Ｍ個の入力データのうちいずれか１つを保持し、保持した入力データを出力する。前記Ｑ個の出力電流生成部の各々は、Ｎ個のカレントコピー回路が対応付けられている。Ｑ×Ｎ個のカレントコピーの各々は、記憶モードになると外部より入力された所定の電流値を有する電流を記憶し、出力モードになると自己に記憶している電流を出力する。制御部は、Ｑ×Ｎ個のカレントコピー回路の各々における動作モードを記憶モードおよび出力モードのうちいずれか１つに決定する。割り当て部は、Ｍ個の信号転送部の各々に対して、Ｑ個の出力電流生成部の中で自己に対応付けられているＮ個のカレントコピー回路がすべて出力モードになっている出力電流生成部のうちいずれか１つを割り当てる。前記Ｑ個の出力電流生成部の各々は、前記Ｎ個のカレントコピー回路のうち前記割り当て部によって自己に割り当てられた信号転送部からの入力データに応じた個数のカレントコピー回路からの電流を加算することによって出力電流を生成する。

上記電流駆動装置では、冗長な出力電流生成部およびカレントコピー回路が備えられている。割り当て部は、制御部による決定を参照して、出力モードになっているカレントコピー回路を認識する。よって、出力電流生成部によって出力電流が生成されている間でも、カレントコピー回路を記憶モードにすることができる。これにより、すべてのカレントコピー回路に所定の電流値を有する電流を記憶させることができるため、隣接する出力信号生成部に限らずすべての出力電流生成部によって生成される出力電流を均一にすることができる。

好ましくは、前記制御部は、前記Ｑ個の出力電流生成部のうち少なくともＭ個の出力電流生成部の各々に対応付けられているＮ個のカレントコピー回路における動作モードを出力モードに決定する。

上記電流駆動装置では、出力電流の生成に必要な出力電流生成部およびカレントコピー回路を確保することができる。

この発明のさらにもう１つの局面に従うと、電流駆動装置は、Ｍ個（Ｍは自然数）の入力データを含む入力信号に応じたＭ個の出力電流を生成する。前記装置は、保持指示部と、Ｑ個（Ｑは自然数であり、Ｑ＞Ｍである）の信号転送部と、Ｑ個の出力電流生成部と、Ｑ×Ｎ個（Ｎは自然数）のカレントコピー回路と、制御部と、割り当て部とを備える。Ｑ個の信号転送部は、前記Ｑ個の出力電流生成部と対応している。Ｑ個の出力電流生成部の各々は、Ｎ個のカレントコピー回路が対応付けられている。Ｑ×Ｎ個のカレントコピーの各々は、記憶モードになると外部より入力された所定の電流値を有する電流を記憶し、出力モードになると自己に記憶している電流を出力する。制御部は、Ｑ×Ｎ個のカレントコピー回路の各々における動作モードを記憶モードおよび出力モードのうちいずれか１つに決定する。保持指示部は、Ｑ個の信号転送部のうち対応付けられたＮ個のカレントコピー回路がすべて出力モードになっている出力電流生成部に対応する信号転送部に対して指示信号を出力する。Ｑ個の信号転送部の各々は、保持指示部からの指示信号に応じてＭ個の入力データのうちいずれか１つを保持し、保持した入力データを出力する。Ｑ個の出力電流生成部は、自己に対応付けられているＮ個のカレントコピー回路のうち自己に対応する信号転送部からの入力データに応じた個数のカレントコピー回路からの電流を加算することによって出力電流を生成する。

上記電流駆動装置では、保持指示部は、制御部による決定を参照して、出力モードになっているカレントコピー回路を認識する。冗長な信号転送部，出力電流生成部，およびカレントコピー回路が備えられている。割り当て部は、制御部による決定を参照して、出力モードになっているカレントコピー回路を認識する。よって、出力電流生成部によって出力電流が生成されている間でも、カレントコピー回路を記憶モードにすることができる。これにより、すべてのカレントコピー回路に所定の電流値を有する電流を記憶させることができるため、隣接する出力信号生成部に限らずすべての出力電流生成部によって生成される出力電流を均一にすることができる。

好ましくは、上記保持指示部は、直列に接続されたＱ個の指示選択部を含む。直列に接続されたＱ個の指示選択部の先頭には、指示信号が入力される。Ｑ個の指示選択部の各々は、自己よりも位置的に前に存在する指示選択部のうち対応付けられたカレントコピー回路がすべて出力モードになっている出力電流生成部に対応する指示選択部の中で自己に最も位置的に近い指示選択部からの指示信号を保持し、保持した指示信号を出力する。

上記電流駆動装置では、指示選択部の各々は、制御部による決定を参照して、出力モードになっているカレントコピー回路を認識する。直列に接続された指示選択部は、出力電流を生成することができない出力電流生成部に対応する指示選択部を介さずに、指示信号を伝送することができる。よって、出力電流生成部によって出力電流が生成されている間でも、カレントコピー回路を記憶モードにすることができる。

好ましくは、前記制御部は、Ｑ個の出力電流生成部のうち少なくともＭ個の出力電流生成部の各々に対応付けられているＮ個のカレントコピー回路における動作モードを出力モードに決定する。

上記電流駆動装置では、出力電流の生成に必要な信号転送部，出力電流生成部，およびカレントコピー回路を確保することができる。よって、出力電流生成部によって出力電流が生成されている間でも、カレントコピー回路を記憶モードにすることができる。

この発明のさらにもう１つの局面に従うと、電流駆動装置は、入力信号に応じて出力電流を生成する。前記装置は、カレントコピー回路と、バイアス用トランジスタと、電流加算型ＤＡ変換部とを備える。カレントコピー回路は、記憶モードになると外部より入力された所定の電流値を有する電流を記憶し、出力モードになると自己に記憶している電流を出力する。バイアス用トランジスタは、カレントコピー回路からの電流に応じたバイアス電圧を出力する。電流加算型ＤＡ変換部は、Ｒ個（Ｒは自然数）の出力用トランジスタと、出力電流生成部とを含む。Ｒ個の出力トランジスタの各々は、バイアス用トランジスタからのバイアス電圧に応じた電流を出力する。出力電流生成部は、Ｒ個の出力用トランジスタのうち入力信号に応じた個数の出力用トランジスタからの電流を加算することによって出力電流を生成する。

出力電流の生成に用いられるＮ個の電流をすべてカレントコピー回路によって供給する場合だと、Ｎ個のカレントコピー回路に所定の電流値を有する電流（基準電流）を記憶させる必要がある。上記電流駆動装置では、Ｎ個の出力用トランジスタの各々とバイアス用トランジスタとがカレントミラーを構成している。この構成により、Ｎ個の出力用トランジスタの各々はカレントコピー回路からの基準電流と同一の電流を出力する。これにより、１つのカレントコピー回路に基準電流を記憶させるだけで、同一の入力信号に応じた出力電流を均一にすることができる。

好ましくは、前記電流駆動装置は、さらに、外部から所定の電流値を有する電流を入力する入力端子を備える。前記カレントコピー回路は、記憶モードになると前記入力端子によって入力された所定の電流を記憶する。

上記電流駆動装置では、異なる半導体集積回路に構成された電流駆動装置を複数用いる場合でも、各々の電流駆動装置に含まれるカレントコピー回路に共通の基準電流（所定の電流値を有する電流）を入力することができる。また、電圧は抵抗の影響を受けやすいが、電流は抵抗の影響を受けにくい。よって、各々の電流駆動装置に含まれるカレントコピー回路が記憶する電流の電流量は均一になる。これにより、各々の電流駆動装置からの出力電流を均一にすることができる。

好ましくは、上記電流駆動装置は、複数存在する。各々の電流駆動装置に含まれる入力端子には、共通の基準電流（所定の電流値を有する電流）が入力される。

好ましくは、上記Ｎ個のカレントミラー回路の各々は、外部からのＮ個の電流のうちいずれか１つを入力する。上記Ｎ個の電流の各々は、他の電流と電流値が異なる。上記出力電流生成部は、上記Ｎ個のカレントコピー回路のうち上記入力信号に応じたカレントコピー回路を選択し、選択したカレントコピー回路からの電流を加算することによって出力電流を生成する。

上記電流駆動装置では、Ｎ個のカレントコピー回路の各々は、他のカレントコピー回路に記憶された電流と異なる電流値を有する電流を記憶する。例えば、あるカレントコピー回路は電流値「Ｉ」を有する電流を記憶し、別のカレントコピー回路は電流値「２Ｉ」を有する電流を記憶する。例えば、出力電流生成部は、入力信号に応じた出力電流を生成するために「３Ｉ」の電流量が必要であるならば、電流量「Ｉ」の電流を記憶しているカレントコピー回路と電流量「２Ｉ」の電流量を記憶しているカレントコピー回路とを選択する。よって、電流量「３Ｉ」の出力電流が生成される。このように、各々のカレントコピー回路が記憶する電流を適当に選択することにより、すべてのカレントコピー回路が記憶する電流の電流量が等しい場合と比較すると、カレントコピー回路の総数を削減することができる。これにより、すべてのカレントコピー回路に電流を記憶させる時間を短縮することができ、回路素子面積を削減することができる。

以上のように、カレントコピー回路の各々は、常に安定した電流を出力することができる。これにより、同一の入力信号に応じた出力電流を均一にすることができる。

また、すべてのカレントコピー回路に所定の電流値を有する電流を記憶させることができるため、隣接する出力信号生成部に限らずすべての出力電流生成部によって生成される出力電流を均一にすることができる。

以下、この発明の実施の形態を図面を参照して詳しく説明する。なお、図中同一または相当部分には同一の符号を付しその説明は繰り返さない。

＜カレントコピー回路＞
まず、本発明の実施形態に用いられるカレントコピー回路の構成を図１に示す。このカレントコピー回路は、入力された電流を記憶するキャリブレーションモードと記憶した電流を出力する出力モードとを行う。（以下、カレントコピー回路に電流を記憶させることを「キャリブレーション」と記載する。）カレントコピー回路は、基準電流源００１と、Ｎ型トランジスタ００２と、容量００３と、電流出力端子００４と、スイッチ００５，００６とを備える。基準電流源００１は、一定の電流値を有する電流（基準電流）を供給する。Ｎ型トランジスタ００２は、接地ノードとノードＮ００２との間に接続され、Ｎ型トランジスタ００２のゲートはノードＮ００３と接続される。容量００３は、接地ノードとノードＮ００３との間に接続される。スイッチ００５は、動作モードに応じて、基準電流源００１および電流出力端子００４のうちいずれか一方とノードＮ００２とを接続する。スイッチ００６は、動作モードに応じて、ノードＮ００２とノードＮ００３とを接続する。

なお、容量００３は、Ｎ型トランジスタ００２のゲート端子に本来備わっている寄生容量であっても構わない。

《キャリブレーションモード》
次に、図１に示したカレントコピー回路によるキャリブレーションモードについて説明する。

まず、スイッチ００５は、基準電流源００１とノードＮ００２とを接続する。また、スイッチ００６は、ノードＮ００２とノードＮ００３とを接続する。これにより、Ｎ型トランジスタ００２のドレインとゲートは短絡するので、基準電流源００１からＮ型トランジスタ００２に対して一定の電流値を有する電流（基準電流）が供給される。

このとき、Ｎ型トランジスタ００２は、ドレインとゲートが接続されているので、ＭＯＳトランジスタ特性を示す。よって、Ｎ型トランジスタ００２は、負荷として基準電流源００１からの基準電流を流すことになる。このとき、Ｎ型トランジスタ００２のゲートには、基準電流源００１からの基準電流を流すためのゲート電圧が一義的に発生する。従って、容量００３は、このゲート電圧に応じた電荷を蓄積する。このように、容量００３は、基準電流と等しい電流値を有する電流を流すためのゲート電圧を保持することになる。

《出力モード》
次に、図１に示したカレントコピー回路による出力モードについて説明する。

まず、スイッチ００５は、電流出力端子００４とノードＮ００２とを接続する。また、スイッチ００６は、ノードＮ００２とノードＮ００５とを接続しない。上述のキャリブレーションモードの際に容量００３には基準電流と等しい電流値を有する電流を流すためのゲート電圧に応じた電荷が蓄積されている。よって、Ｎ型トランジスタ００２のゲートには、容量００３に蓄積された電荷に応じたゲート電圧が印加されるので、電流出力端子００４に電源を接続すれば電流出力端子００４に基準電流と等しい電流値を有する電流を引き込むことができる。

この一連の動作により、一定の電流をコピーすることができるためカレントコピーと称されている。

《回路記号》
ここで、図１（ａ）に示したカレントコピー回路を図１（ｂ）に示すように３端子回路素子として表すことにする。図１（ｂ）において、カレントコピー回路は、基準電流入力端子ＩＲＥＦと、電流出力端子ＩＯＵＴと、切り替え制御端子ＣＡＬ／ＯＵＴとを備える。基準電流入力端子ＩＲＥＦは基準電流源００１に接続され、記憶モードになると基準電流源００１からの電流を入力する。電流出力端子ＩＯＵＴは、出力モードになるとカレントコピー回路にコピーされた電流を出力する。切り替え制御端子ＣＡＬ／ＯＵＴは、外部より入力された切り替え信号に応じて、キャリブレーションモードと出力モードとを切り替える。例えば、切り替え制御端子ＣＡＬ／ＯＵＴに対する切り替え信号の出力が「Ｈ」の場合にはカレントコピー回路はキャリブレーションモードになり、切り替え制御端子ＣＡＬ／ＯＵＴに対する切り替え信号の出力が「Ｌ」の場合にはカレントコピー回路は出力モードになる。

（第１の実施形態）
＜全体構成＞
この発明の第１の実施形態による電流駆動装置の全体構成を図２に示す。この装置は、１画素分の表示データＤＡＴＡを入力して、入力した表示データＤＡＴＡに応じた出力電流を出力する。この装置は、カレントコピー回路１０１１〜１０１Ｎと、基準電流源１０２と、タイミング制御回路１０３と、スイッチ１０４１〜１０４Ｎと、選択回路１０５と、信号出力端子１０６とを備える。カレントコピー回路１０１１〜１０１Ｎの各々は、図１（ｂ）に示したカレントコピー回路であり、基準電流入力端子ＩＲＥＦが基準電流源１０２に接続され、電流出力端子ＩＯＵＴがスイッチ１０４１〜１０４Ｎのうちいずれか１つに接続され、切り替え制御端子ＣＡＬ／ＯＵＴがタイミング制御回路１０３に接続される。タイミング制御回路１０３は、カレントコピー回路１０１１〜１０１Ｎの各々の切り替え端子ＣＡＬ／ＯＵＴに切り替え信号ＣＡＬを出力する。選択回路１０５は、外部より入力された表示データＤＡＴＡに応じて、スイッチ１０４１〜１０４Ｎに選択信号Ｓ１０５１〜Ｓ１０５Ｎを出力する。スイッチ１０４１〜１０４Ｎの各々は、選択回路１０５からの選択信号に応じて、自己に対応するカレントコピー回路の電流出力端子ＩＯＵＴと信号出力端子１０６とを接続する。信号出力端子１０６は、カレントコピー回路１０１１〜１０１Ｎより入力された電流を加算し、加算した電流を出力電流として外部に出力する。

本実施形態の電流駆動装置を実際の表示パネルに応用する場合、例えばＱＣＩＦ表示では、信号出力端子１０６が１７６個必要となる（ＲＧＢカラーの場合はこの３倍必要）ので、電流駆動装置は１７６個必要になる。また、表示データＤＡＴＡの階調数Ｎが６４階調（６ビット）である場合、必要なカレントコピー回路の総数は１７６×（２＾６−１）＝１７６×６３＝１１０８８個となる。

＜キャリブレーションモード＞
図２に示した電流駆動装置によるキャリブレーションモードについて説明する。なお、カレントコピー回路１０１１〜１０１Ｎには基準電流が保持されていない場合を想定する。また、基準電流源１０２から供給される電流は、カレントコピー回路１つに含まれる容量が所定の電荷を蓄積するために必要な電流量であるとする。つまり、基準電流源１０２より供給される電流は、同時に２つ以上のカレントコピー回路に供給することができず、１つのカレントコピー回路のみに供給することができるものとする。

まず、タイミング制御回路１０３は、カレントコピー回路１０１１〜１０１Ｎのうちカレントコピー回路１０１１に対する切り替え信号ＣＡＬの出力を「Ｈ」にして他のカレントコピー回路１０１２〜１０１Ｎに対する切り替え信号ＣＡＬの出力を「Ｌ」にする。これにより、カレントコピー回路１０１１は、キャリブレーションを行う。

次に、タイミング制御回路１０３は、カレントコピー回路１０１１に対する切り替え信号ＣＡＬの出力を「Ｌ」にしてカレントコピー回路１０１２に対する切り替え信号ＣＡＬの出力を「Ｈ」にする。また、他のカレントコピー回路１０１３〜１０１Ｎに対する切り替え信号ＣＡＬの出力は、「Ｌ」のままである。これにより、カレントコピー回路１０１２は、キャリブレーションを行う。

このように、カレントコピー回路１０１１〜１０１Ｎに対する切り替え信号ＣＡＬの出力を順番に切り替えることによって、すべてのカレントコピー回路１０１１〜１０１Ｎをキャリブレーションする。つまり、カレントコピー回路１０１１〜１０１Ｎに対するタイミング制御回路１０３からの切り替え信号ＣＡＬの出力がすべて「Ｌ」になれば、すべてのカレントコピー回路１０１１〜１０１Ｎに対するキャリブレーションを完了している。

＜出力モード＞
次に、図２に示した電流駆動装置による出力モードについて説明する。

まず、選択回路１０５は、外部より表示データＤＡＴＡを入力する。選択回路１０５は、入力した表示データＤＡＴＡに応じて、スイッチ１０４１〜１０４Ｎに選択信号Ｓ１０５１〜Ｓ１０５Ｎを出力する。例えば、表示データＤＡＴＡが「００Ｈ」の場合、選択回路１０５は、選択信号Ｓ１０５１〜１０５Ｎの出力をすべて「Ｌ」にし、スイッチ１０４１〜１０４Ｎのうちすべてに対してオンにする制御を行わない。一方、表示データＤＡＴＡが「３ＦＨ」の場合、選択回路１０５は、選択信号Ｓ１０５１〜Ｓ１０５Ｎの出力をすべて「Ｈ」にし、スイッチ１０４１〜１０４Ｎのうちすべてに対してオンする制御を行う。表示データＤＡＴＡが「３ＦＨ」の場合、スイッチ１０４１〜１０４Ｎのうちすべてがオンになるので、信号出力端子１０６は、カレントコピー回路１０１１〜１０１Ｎの各々から出力される電流をすべて加算した大きな電流を引き込むことになる。

＜リフレッシュ＞
キャリブレーションを１回しか行わない場合、カレントコピー回路１０１１〜１０１Ｎの内部において容量００３やＮ型トランジスタ００２のゲートでのリークによって容量００３による基準電圧（ゲート電圧）が変動してしまう。そのため、カレントコピー回路に対するキャリブレーションを定期的に更新する（リフレッシュする）必要がある。この動作原理はダイナミックＲＡＭと同じものである。

＜効果＞
以上のような構成により、超スリム形状のドライバＬＳＩであっても唯一の基準電流をすべてのカレントコピー回路に保持させることができるため、選択部に入力される表示データに応じた出力電流の電流値を常に同じ値にすることができる。つまり、隣接端子に限らずすべての出力端子の出力電流を一定値に設定することができる。これにより、表示パネルの均一化が実現することができる。

なお、図１において、カレントコピー回路の構成素子としてＮ型トランジスタを用いたが、Ｐ型トランジスタを用いても構わない。この場合、カレントコピー回路は、図３（ａ）、（ｂ）のように構成される。図３（ａ）に示したカレントコピー回路は、基準電流源００１と、Ｐ型トランジスタ０１２と、容量００３と、電流出力端子００４と、スイッチ００５，００６とを備える。Ｐ型トランジスタ０１２は、電源電圧端子とノードＮ００２との間に接続され、Ｐ型トランジスタ０１２のゲートはノードＮ００３と接続される。容量００３は、電源電圧端子とノードＮ００３との間に接続される。スイッチ００５は、動作モードに応じて、基準電流源００１および電流出力端子００４のうちいずれか一方とノードＮ００２とを接続する。スイッチ００６は、動作モードに応じて、ノードＮ００２とノードＮ００３とを接続する。

（第２の実施形態）
表示パネルは近年ますます高精細化・大画面化されつつある。この場合、単一の半導体集積回路だけではすべての表示データに応じた出力電流を生成することは困難であり、多くの半導体集積回路を用いて、出力電流を生成する処理を各々の半導体集積回路よって分担する必要がある。このような場合、複数の半導体集積回路に対して基準電流を分配することが求められる。

＜全体構成＞
この発明の第２の実施形態による電流駆動装置の全体構成を図４に示す。この装置は、マスター２１と、スレーブ２２とを備える。マスター２１およびスレーブ２２は、図１に示したカレントコピー回路を含む半導体集積回路である。

＜マスターの内部構成＞
マスター２１は、図２に示したタイミング制御回路１０３に代えて、分配電流出力端子２０１と、キャリー信号出力端子２０２と、タイミング制御回路２０３を備える。その他の構成は図２と同様である。分配電流出力端子２０１は、基準電流源１０２によって供給された基準電流を外部に出力する。タイミング制御回路２０３は、カレントコピー回路１０１１〜１０１Ｎに対してカレントコピー回路１０１１から順番に切り替え信号ＣＡＬを出力し、すべてのカレントコピー回路１０１１〜１０１Ｎに対して切り替え信号ＣＡＬを出力し終えるとキャリー信号出力端子２０２にキャリー信号ＣＡＲＲＹを出力する。キャリー信号ＣＡＲＲＹは、例えば、シフトレジスタや加算回路等においてタイミングや演算結果にあふれが発生した場合に発生するフラグである。

＜スレーブの内部構成＞
スレーブ２２は、図２に示したタイミング制御回路１０３および基準電流源１０２に代えて、分配電流入力端子２０４と、キャリー信号入力端子２０５と、タイミング制御回路２０６と、分配電流出力端子２０１と、キャリー信号出力端子２０２とを備える。その他の構成は図２と同様である。分配電流出入力端子２０４は、マスター２１に含まれる分配電流出力端子２０１からの基準電流を入力し、入力した基準電流をカレントコピー回路１０１１〜１０１Ｎおよび分配電流出力端子２０１に供給する。キャリー信号出力端子２０５は、マスター２１に含まれるキャリー信号出力端子２０２からのキャリー信号ＣＡＲＲＹを入力し、入力したキャリー信号ＣＡＲＲＹをタイミング制御回路２０６に出力する。タイミング制御回路２０６は、キャリー信号入力端子２０５からのキャリー信号ＣＡＲＲＹを入力すると、カレントコピー回路１０１１〜１０１Ｎに対してカレントコピー回路１０１１から順番に切り替え信号ＣＡＬを出力し始め、すべてのカレントコピー回路１０１１〜１０１Ｎに対して切り替え信号ＣＡＬを出力し終えるとキャリー信号出力端子２０２にキャリー信号ＣＡＲＲＹを出力する
＜キャリブレーションモード＞
図４に示した電流駆動装置によるキャリブレーションモードについて説明する。なお、タイミング制御回路２０３は、所定のクロックに同期して、カレントコピー回路１０１１〜１０１Ｎに対してカレントコピー回路１０１１から順番に切り替え信号ＣＡＬを出力するものとする。

〈マスター２１内部の動作〉
まず、タイミング制御回路２０３は、カレントコピー回路１０１１〜１０１Ｎのうちカレントコピー回路１０１１への切り替え信号ＣＡＬを「Ｈ」にして他のカレントコピー回路１０１２〜１０１Ｎへの切り替え信号ＣＡＬを「Ｌ」にする。

次に、タイミング制御回路２０３は、所定のクロックに同期して、カレントコピー回路１０１１への切り替え信号ＣＡＬを「Ｌ」にしてカレントコピー回路１０１２への切り替え信号ＣＡＬを「Ｈ」にする。また、他のカレントコピー回路１０１３〜１０１Ｎへの切り替え信号ＣＡＬは「Ｌ」のままである。このようにして、タイミング制御回路２０３は、所定のクロックに同期して、カレントコピー回路１０１１〜１０１Ｎに対して切り替え信号ＣＡＬを順次出力する。

次に、カレントコピー回路１０１Ｎへの切り替え信号ＣＡＬの出力が「Ｈ」のとき、タイミング制御回路２０３は、所定のクロックに同期して、切り替え信号ＣＡＬの出力を「Ｌ」にするとともにキャリー信号出力端子２０２にキャリー信号ＣＡＲＲＹを出力する。

〈スレーブ２２内部の動作〉
次に、タイミング制御回路２０６は、キャリー信号出力端子２０２およびキャリー信号入力端子２０５を介してキャリー信号ＣＡＲＲＹが入力されると、カレントコピー回路１０１１に切り替え信号ＣＡＬを出力する。

次に、タイミング制御回路２０６は、タイミング制御回路２０６と同様に、所定のクロックに同期してカレントコピー回路１０１１〜１０１Ｎに対して切り替え信号ＣＡＬを順次出力する。

次に、カレントコピー回路１０１Ｎへの切り替え信号ＣＡＬの出力が「Ｈ」のとき、タイミング制御回路２０６は、所定のクロックに同期して、カレントコピー回路１０１Ｎへの切り替え信号ＣＡＬの出力を「Ｌ」にするとともにキャリー信号出力端子２０２にキャリー信号ＣＡＲＲＹを出力する。

このように、マスター２１およびスレーブ２２の各々に含まれるカレントコピー回路１０１１〜１０１Ｎは、所定のクロックに同期して、キャリブレーションされる。

＜効果＞
以上のように、初段の電流駆動装置（マスター）から隣接した次段の電流駆動装置（スレーブ）に対して基準電流を伝送することによって、複数の電流駆動装置（半導体集積回路）の間で安定した基準電流を供給することができる。これにより、複数の電流駆動装置の各々に含まれるカンレトコピー回路に対して共通の基準電流源を用いてキャリブレーションすることができるので、各々の電流駆動装置の出力電流は均一になる。よって、大画面・高精細表示パネルにおいても安定した出力電流を発生させることができる。

なお、本実施形態では、マスターおよびスレーブを１つずつしか記載していないが、マスターの後段に複数のスレーブを直列に接続する構成でも構わない。この場合、後段に続くスレーブの分配電流入力端子２０４，キャリー信号入力端子２０５を直前の分配電流出力端子２０１，キャリー信号出力端子２０２に接続すればよい。

（第３の実施形態）
＜全体構成＞
この発明の第３の実施形態による液晶駆動装置の全体構成を図５に示す。この液晶駆動装置は、表示パネル３０１と、基準電流源３０２と、コントローラ３０３と、走査ドライバ３０４と、表示データ線３０５と、データドライバ３０６１，３０６２，３０６３と、タイミング制御回路３０７を備える。

表示パネル３０１は、Ｌ個のライン３０１１〜３０１Ｌを含む。ライン３０１１〜３０１Ｌの各々には、所定の個数の電流制御素子（有機ＥＬやＬＥＤ等）が直列に配置されている。基準電流源３０２は、一定の電流値を有する基準電流をデータドライバ３０６１，３０６２，３０６３に供給する。コントローラ３０３は、ロードタイミング信号ＬＤ，スタートタイミング信号ＳＴＡＲＴ，表示データＤＡＴＡ，および走査制御信号Ｓ３０３を出力する。走査ドライバ３０４は、コントローラ３０３からの走査制御信号Ｓ３０３に応じて、ライン３０１１〜３０１Ｌに走査信号Ｓ３０４１〜Ｓ３０４Ｌを出力する。表示データ線３０５は、コントローラ３０３からの表示データＤＡＴＡを伝送する。データドライバ３０６１は、コントローラ３０３からのスタートタイミング信号ＳＴＡＲＴに応じて表示データ線３０５に伝送されている表示データＤＡＴＡを保持し、コントローラ３０３からのロードタイミング信号ＬＤに応じて表示データＤＡＴＡに対応する電流をライン３０１１〜３０１Ｌのうち走査信号が入力されているラインに出力する。また、データドライバ３０６１は、コントローラ３０３からのスタートタイミング信号ＳＴＡＲＴをキャリー信号ＣＡＲＲＹとして後段のデータドライバ３０６２に出力する。データドライバ３０６２，３０６３の各々は、前段のデータドライバ３０６１，３０６２からのキャリー信号ＣＡＲＲＹに応じて表示データ線３０５に伝送されている表示データＤＡＴＡを保持し、コントローラ３０３からのロードタイミング信号ＬＤに応じて表示データＤＡＴＡに対応する電流をライン３０１１〜３０１Ｌのうち走査信号が入力されているラインに出力する。また、データドライバ３０６２は、直後に配置されたデータドライバ３０６３にキャリー信号ＣＡＲＲＹを出力し、データドライバ３０６３は、タイミング制御回路３０７にキャリー信号ＣＡＲＲＹを出力する。走査ドライバ３０４によって走査信号が入力されたラインに存在する電流制御素子は、データドライバ３０６１，３０６２，３０６３からの出力電流に応じて発光する。タイミング制御回路３０７は、コントローラ３０３からのロードタイミング信号ＬＤとデータドライバ３０６３からのキャリー信号ＣＡＲＲＹを参照して、データドライバ３０６１，３０６２，３０６３の各々に切り替え信号ＣＡＬを出力する。また、データドライバ３０６１，３０６２，３０６３の各々は、タイミング制御回路３０７からの切り替え信号ＣＡＬを入力する。

なお、この図の例ではデータドライバは３個だけの実装例であるが、大画面・高精細になれば多数のデータドライバが必要となる場合がある。

＜データドライバの内部構成＞
図５に示したデータドライバ３０６１，３０６２，３０６３の各々の内部構成について説明する。データドライバ３０６１，３０６２，３０６３の各々は同様の構成であるので、代表してデータドライバ３０６１の内部構成を図６に示す。データドライバ３０６１は、シフトレジスタ３１１と、第１ラッチ群３１２と、第２ラッチ群３１３と、電流駆動装置群３１４とを含む。シフトレジスタ３１１は、所定のクロックＣＬＫに同期して、コントローラ３０３からのスタートタイミング信号ＳＴＡＲＴを順次シフトすることによってラッチタイミング信号ＬＡＴＣＨを第１ラッチ群３１２に出力する。また、シフトレジスタ３１１は、コントローラ３０３からのスタートタイミング信号ＳＴＡＲＴがあふれると、あふれたスタートタイミング信号ＳＴＡＲＴをキャリー信号ＣＡＲＲＹとして後段のデータドライバに出力する。第１ラッチ群３１２は、シフトレジスタ３１１からのラッチタイミング信号ＬＡＴＣＨに同期して、表示データ線３０５に伝送されている表示データＤＡＴＡを取り込んで自己に保持する。第２ラッチ群３１３は、コントローラ３０３からのロードタイミング信号ＬＤに同期して、第１ラッチ群３１１によって保持されている表示データＤＡＴＡを取り込み、取り込んだ表示データＤＡＴＡを電流駆動装置群３１４に出力する。電流駆動装置群３１４は、基準電流源３０２からの基準電流を用いて第２ラッチ群３１３からの表示データＤＡＴＡに応じた出力電流を生成し、生成した出力電流を表示パネル３０２のライン３０１１〜３０１Ｌのうち所定のラインに出力する。また、電流駆動装置群３１４は、タイミング制御回路３０６からの切り替え信号ＣＡＬを入力する。

なお、データドライバ３０６２，３０６３には、スタート信号ＳＴＡＲＴに代えて、キャリー信号ＣＡＲＲＹが入力される。

＜各々の内部構成＞
次、図６に示したシフトレジスタ３１１，第１ラッチ群３１２，第２ラッチ群３１３，および電流駆動装置群３１４の各々の内部構成について説明する。

シフトレジスタ３１１は、Ｍ個のフリップフロップ３１１１〜３１１Ｍを含む。第１ラッチ群３１２は、Ｍ個の第１ラッチ回路３１２１〜３１２Ｍを含む。第２ラッチ群３１３は、Ｍ個の第２ラッチ回路３１３１〜３１３Ｍを含む。電流駆動装置群３１４は、Ｍ個の電流駆動装置３１４１〜３１４Ｍを含む。第１ラッチ回路３１２１〜３１２Ｍは、第２ラッチ回路３１３１〜３１３Ｍと一対一で接続される。第２ラッチ回路３１３１〜３１３Ｍは、電流駆動装置３１４１〜３１４Ｍと一対一で接続される。

＜各々の回路の関係＞
ここで、代表して、フリップフロップ３１１１，第１ラッチ回路３１２１，第２ラッチ回路３１３１，電流駆動装置３１４１について図７を参照しつつ説明する。

フリップフロップ３１１１は、所定のクロックＣＬＫに同期して、外部より入力したスタートタイミング信号ＳＴＡＲＴを保持し、保持したスタートタイミング信号ＳＴＡＲＴをラッチタイミング信号ＬＡＴＣＨとして第１ラッチ回路３１２１に出力する。第１ラッチ回路３１２１および第２ラッチ回路３１３１の各々は、１画素分の表示データＤＡＴＡを保持することができる。電流駆動装置３１４１は、図２に示した電流駆動装置と同様の構成であり、選択回路１０５と、カレントコピー回路１０１１〜１０１Ｎと、スイッチ１０４１〜１０４Ｎと、信号出力端子１０６とを含む。

第１ラッチ回路３１２１は、フリップフロップ３１１１からのラッチタイミング信号ＬＡＴＣＨに同期して、表示データ線３０５に伝送されている表示データＤＡＴＡのうち１画素分の表示データＤＡＴＡを取り込んで自己に保持する。第２ラッチ回路３１３１は、コントローラ３０３からのロードタイミング信号ＬＤに同期して、第１ラッチ回路３１２１によって保持されている１画素分の表示データＤＡＴＡを取り込んで、取り込んだ１画素分の表示データＤＡＴＡを電流駆動装置３１４１に含まれる選択回路１０５に出力する。電流駆動装置３１４１に含まれる選択回路１０５は、第２ラッチ回路３１３１からの１画素分の表示データＤＡＴＡに応じて、スイッチ１０４１〜１０４Ｎに対して選択信号Ｓ１０５１〜１０５Ｎを出力する。信号出力端子１０６は、カレントコピー回路１０１１〜１０１Ｎより入力されたすべての電流を加算し、加算した電流を出力電流として所定の電流制御素子に出力する。また、電流駆動装置３１４１に含まれるカレントコピー回路１０１１〜１０１Ｎの各々は、タイミング制御回路３０７からの切り替え信号ＣＡＬを入力する。

＜動作＞
図５に示した液晶駆動装置による動作には、表示データＤＡＴＡを表示パネル３０１に表示する画像表示モードと、電流駆動装置３１４１〜３１４Ｎの各々に含まれるカレントコピー回路１０１１〜１０１Ｎをキャリブレーションするキャリブレーションモードとがある。

《画像表示モード》
まず、通常モードについて図８を参照しつつ説明する。図中、スタートタイミング信号ＳＴＡＲＴが２回出力されているが、これは２ライン分の表示データＤＡＴＡを転送していることを示す。実際の表示の場合、１パネルの表示を行うには表示の走査線数＋帰線期間線数分のスタートタイミング信号ＳＴＡＲＴが出力されるのが通例である。

まず、コントローラ３０３は、データドライバ３０６１にスタートタイミング信号ＳＴＡＲＴを出力する。データドライバ３０６１では、シフトレジスタ３１１は、コントローラ３０３からのスタートタイミング信号ＳＴＡＲＴを順次シフトさせることによってラッチタイミング信号ＬＡＴＣＨを第１ラッチ群３１２に出力する。

また、コントローラ３０３は、１つのスタートタイミング信号ＳＴＡＲＴに対し１ライン分の表示データＤＡＴＡ（表示データ＃１，＃２，＃３）を表示データ線３０５に出力する。このとき、コントローラ３０３は、スタートタイミング信号ＳＴＡＲＴよりも若干の時間遅延後に表示データＤＡＴＡを表示データ線３０５に出力する。

次に、データドライバ３０６１では、第１ラッチ群３１２は、シフトレジスタ３１１からのラッチタイミング信号ＬＡＴＣＨに同期して、表示データ線３０５に伝送されている表示データ＃１を保持する。次に、データドライバ３０６１に含まれるシフトレジスタ３１１は、データドライバ３０６２にキャリー信号ＣＡＲＲＹを出力する。

次に、データドライバ３０６２では、シフトレジスタ３１１は、データドライバ３０６１からのキャリー信号ＣＡＲＲＹを順次シフトさせることによってラッチタイミング信号ＬＡＴＣＨを第１ラッチ群３１２に出力する。次に、データドライバ３０６２では、第１ラッチ群３１２は、シフトレジスタ３１１からのラッチタイミング信号ＬＡＴＣＨに同期して、表示データ線３０５に伝送されている表示データ＃２を保持する。次に、データドライバ３０６２に含まれるシフトレジスタ３１１は、データドライバ３０６３にキャリー信号ＣＡＲＲＹを出力する。

次に、データドライバ３０６３では、データドライバ３０６２と同様の動作が行われ、第１ラッチ群３１２は、表示データ＃３を保持する。次に、データドライバ３０６３に含まれるシフトレジスタ３１１は、タイミング制御回路３０７にキャリー信号ＣＡＲＲＹを出力する。

このようにして、表示データ＃１，＃２，＃３は、データドライバ３０６１，３０６２，３０６３の第１ラッチ群３１２に保持される。

次に、データドライバ３０６３に含まれる第１ラッチ群３１２が表示データ＃３を保持すると、次のスタートタイミング信号ＳＴＡＲＴがコントローラ３０３によって入力されるまでの期間は無効期間（ブランキング期間）Ｂｌａｎｋとなる。つまり、表示データＤＡＴＡ１ライン分につき１つのブランキング期間が存在する。ＣＲＴ表示の場合、ブランキング期間Ｂｌａｎｋは走査線が帰線する期間として利用されている。液晶や有機ＥＬのパネルにおいてはブランキング期間Ｂｌａｎｋは低減しつつあるが、それでもコントローラ３０３への表示データＤＡＴＡを入力するタイミングや他の制御回路の都合により任意のブランキング期間Ｂｌａｎｋを設定することが通例行われている。

一方、走査ドライバ３０４は、コントローラ３０３からの走査制御信号Ｓ３０３に応じて、表示パネル３０１のライン３０１１〜３０１Ｌに対して走査信号Ｓ３０４１〜Ｓ３０４Ｌを１ラインずつ出力する。例えば、走査ドライバ３０４は、１番上のライン３０１１から順番に走査信号Ｓ３０４１〜Ｓ３０４Ｌを出力する。走査信号が入力されたラインに存在する電流制御素子は、データドライバ３０６１，３０６２，３０６３からの出力電流を入力する。

次に、コントローラ３０３は、データドライバ３０６１，３０６２，３０６３の各々に含まれる第２ラッチ群３１３にロードタイミング信号ＬＤを出力する。データドライバ３０６１，３０６２，３０６３の各々に含まれる第２ラッチ群３１３は、コントローラ３０３からのロードタイミング信号ＬＤに同期して、第１ラッチ群３１２が保持している表示データ＃１，＃２，＃３を取り込む。各々の第２ラッチ群３１３による表示データＤＡＴＡ＃１，＃２，＃３の取り込みと同時に、電流駆動装置群３１４は、一斉に動作を開始し表示データＤＡＴＡ＃１，＃２，＃３に応じた出力電流Ｉ＃１，Ｉ＃２，Ｉ＃３を表示パネル３０１のライン３０１１〜３０１Ｌのうち走査ドライバ３０４からの走査信号が入力されているラインに出力する。

このようにして、走査信号が入力されたラインに存在する電流制御素子の各々に電流駆動装置３０６１，３０６２，３０６３からの出力電流Ｉ＃１，Ｉ＃２，Ｉ＃３が入力されることにより、１ライン分の表示データＤＡＴＡが表示される。すべてのラインに対して上述の動作を順次行えば、画像１つ分の表示データＤＡＴＡを表示することができる。

《キャリブレーションモード》
次に、図５に示した液晶駆動装置によるキャリブレーションモードについて図８を参照しつつ説明する。液晶駆動装置は、ブランキング期間中に、カレントコピー回路１１０１〜１０１Ｎをキャリブレーションする。

まず、データドライバ３０６１，３０６２，３０６３の第１ラッチ群３１２によって１ライン分の表示データ＃１，＃２，＃３が保持されたとき、データドライバ３０６３に含まれるシフトレジスタ３１１は、タイミング制御回路３０７に対してキャリー信号ＣＡＲＲＹを出力している。

次に、タイミング制御回路３０７は、データドライバ３０６３からのキャリー信号ＣＡＲＲＹを入力すると、データドライバ３０６１，３０６２，３０６３の各々に含まれるＮ×Ｍ個のカレントコピー回路に対する切り替え信号ＣＡＬの出力を開始する。

次に、タイミング制御回路３０７は、コントローラ３０３からのロードタイミング信号ＬＤを入力すると、データドライバ３０６１，３０６２，３０６３の各々に含まれるＮ×Ｍ個のカレントコピー回路に対する切り替え信号ＣＡＬの出力を中止する。

このように、タイミング制御回路３０７は、ロードタイミング信号ＬＤおよびキャリー信号ＣＡＲＲＹを参照して、キャリブレーションすることが可能な期間（キャリブレーション可能期間）を確保する。

＜効果＞
以上のように、タイミング制御回路がブランキング期間中にキャリブレーション可能期間を確保することにより、表示パネルに表示乱れを発生することなく、正常にキャリブレーションすることができる。表示の乱れが生じないのは、ブランキング期間に入る前に走査ドライバからの出力がＬになり、表示データＤＡＴＡが表示画素に保持されているからである。

なお、本実施形態による液晶駆動装置は、データドライバを３つしか備えていないが、４つ以上用いても構わない。この場合、初段のデータドライバがコントローラ３０３からのスタートタイミング信号を入力し、タイミング制御回路３０７が最後尾のデータドライバからのキャリー信号を入力する構成にすればよい。

（第４の実施形態）
＜全体構成＞
この発明の第４の実施形態による液晶駆動装置の全体構成は第３の実施形態と同様である。この液晶駆動装置は、ブランキング期間中にカレントコピー回路のうちいずれかをキャリブレーションする。

＜キャリブレーションモード＞
この発明の第４の実施形態による液晶駆動装置の動作について説明する。なお、ここでは、液晶駆動装置に含まれるデータドライバ３０６１，３０６２，３０６３のうち３０６１のみ駆動するものとし、データドライバ３０６１は、合計１１０８８個のカレントコピー回路を含んでいるものとする。

《キャリブレーション１》
はじめに、１つのブランキング期間中に１１０８８個のカレントコピー回路のうちいずれか１個をキャリブレーションする場合について図９を参照しつつ説明する。

この場合、タイミング制御回路３０７は、１つのブランキング期間中に１１０８８個のカレントコピー回路の各々に出力する切り替え信号ＣＡＬのうちいずれか１つを「Ｈ」にする。よって、すべてのカレントコピー回路に対してキャリブレーションを完了するには１１０８８（＝１７６×６３）ライン分の時間が必要となる。

《キャリブレーション２》
次に、１つのブランキング期間中に１１０８８個のカレントコピー回路のうちいずれか２個をキャリブレーションする場合について図１０を参照しつつ説明する。

この場合、タイミング制御回路３０７は、１つの無効期間中に１１０８８個のカレントコピー回路の各々に出力する切り替え信号ＣＡＬのうちいずれか２つを「Ｈ」にする。よって、すべてのキャリブレーションを完了するには５５４４（＝１１０８８／２）ライン分の時間が必要となる。

＜効果＞
以上のように、１つの無効期間中に複数のカレントコピー回路にキャリブレーションを行うことも可能である。これにより、キャリブレーションにかかる時間を短縮することができる。

なお、本実施形態による液晶駆動装置は、１つのブランキング期間中に１個または２個のカレントコピー回路をキャリブレーションするが、３個以上のカレントコピー回路をキャリブレーションしても構わない。

また、複数のカレントコピー回路を同時にキャリブレーションする場合、基準電流源３０２は、複数のカレントコピーをキャリブレーションするために必要な電流量を有する電流を供給する構成しておけばよい。例えば、１個のカレントコピー回路をキャリブレーションするために必要な基準電流の電流量が「Ｉ」ならば、基準電流源３０２は、「２Ｉ」の電流量を有する基準電流を供給すればよい。

（第５の実施形態）
これまでの実施形態の説明では、信号出力端子１０６が出力する出力電流のもととなる電流は、Ｎ個のカレントコピー回路１０１１〜１０１Ｎによって構成されている。この場合、すべてのカレントコピー回路をキャリブレーションするために必要な時間が長くかかるので、この長時間を想定してカレントコピー回路に含まれる容量００３を大きくしておく必要があった。この場合、カレントコピー回路の容量００３に対して短期間で電荷を蓄積するためには基準電流を大きくなければならない。また、必要な出力電流が小さい場合（例えば１μＡ以下）、これに伴い基準電流が小さくので、限られたブランキング期間中に蓄積するためにカレントコピー回路の容量００３を小さくしなければならない。また、キャリブレーションする時間を多くするためにブランキング期間を大きくすると、表示データＤＡＴＡを転送するための時間が短くなるという課題が発生する。

＜全体構成＞
この発明の第５の実施形態による電流駆動装置の全体構成を図１１に示す。この装置は、カレントコピー回路とカレントミラー回路とを組み合わせて構成される。この装置は、半導体集積回路５００と、基準電流源５０４と、タイミング制御回路５０５と、スイッチ５０６とを備える。半導体集積回路５００は、カレントコピー回路５０１１，５０１２と、バイアス用Ｎ型トランジスタ５０２１，５０２２と、電流加算型ＤＡ変換部（ＤＡＣ）５０３１〜５０３８と、接続端子５０７とを含む。基準電流源５０４は、図２に示した基準電流源１０２と同様の構成である。カレントコピー回路５０１１，５０１２は、図３に示したＰ型カレントコピー回路と同様の構成である。バイアス用Ｎ型トランジスタ５０２１，５０２２は、ＭＯＳダイオード構造になっており、カレントコピー回路５０１１，５０１２からの電流をドレインに入力し、入力した電流に応じたゲート電圧がゲートに発生する。電流加算型ＤＡ変換部５０３１〜５０３４の各々は、バイアス用Ｎ型トランジスタ５０２１のゲートに発生したゲート電圧を入力し、外部より入力された表示データＤＡＴＡに応じた電流を出力する。電流加算型ＤＡ変換部５０３５〜５０３８の各々は、バイアス用Ｎ型トランジスタ５０２２のゲートに発生したゲート電圧を入力し、外部より入力された表示データＤＡＴＡに応じた電流を出力する。接続端子５０７は、半導体集積回路５００の入出力端子であり、カレントコピー回路５０１１，５０１２の各々の基準電流入力端子ＩＲＥＦと接続される。タイミング制御回路５０５は、カレントコピー回路５０１１，５０１２に切り替え信号ＣＡＬを出力するとともにスイッチ５０６に開閉信号Ｓ５０５０をスイッチ５０６に出力する。スイッチ５０６は、タイミング制御回路５０５からの開閉信号Ｓ５０５０に応じて、接続端子５０７と基準電流源５０４とを接続する。

＜電流加算型ＤＣ変換部の内部構成＞
図１１に示した電流加算型ＤＣ変換部５０３１〜５０３８の内部構成について説明する。なお、電流加算型ＤＣ変換部５０３１〜５０３８は同様の内部構成であるので、代表して、電流加算型ＤＣ変換部５０３１の内部構成を図１２に示す。電流加算型ＤＣ変換部５０３１は、出力用Ｎ型トランジスタ５１１１〜５１１Ｎと、選択回路５１２と、スイッチ５１３１〜５１３Ｎと、信号出力端子５１４とを備える。Ｎ型トランジスタ５１１１〜５１１Ｎの各々のゲートは、バイアス用Ｎ型トランジスタ５０２１のゲートと接続されておりカレントミラーを形成しているので、バイアス用Ｎ型トランジスタ５０２１のゲートで発生したゲート電圧をゲートに入力する。出力用Ｎ型トランジスタ５１１１〜５１１Ｎの各々のドレインはスイッチのうちいずれか１つと接続され、出力用Ｎ型トランジスタ５１１１〜５１１Ｎの各々のソースは接地ノードに接続される。出力用Ｎ型トランジスタ５１１１〜５１１Ｎの各々は、ゲート電圧に応じた電流をドレインより出力する。選択回路５１２は、外部より入力された表示データＤＡＴＡに応じて、スイッチ５１３１〜５１３Ｎに選択信号Ｓ５１２１〜Ｓ５１２Ｎを出力する。スイッチ５１３１〜５１３Ｎの各々は、選択回路５１２からの選択信号に応じて、自己に対応する出力用Ｎ型トランジスタのドレインと信号出力端子５１４とを接続する。信号出力端子５１４は、出力用Ｎ型トランジスタ５１３１〜５１３Ｎから入力された電流をすべて加算し、加算した電流を出力電流として外部に出力する。

なお、電流加算型ＤＡ変換部５０３５〜５０３８の各々に含まれる出力用トランジスタ５１１１〜５１１Ｎのゲートは、バイアス用Ｎ型トランジスタ５０２２のゲートと接続されている。

＜キャリブレーションモード＞
図１１に示した電流駆動装置によるキャリブレーションモードについて説明する。

まず、タイミング制御回路５０５は、カレントコピー回路５０１１に対する切り替え信号ＣＡＬの出力を「Ｈ」にし、その他のカレントコピー回路５０１２に対する切り替え信号ＣＡＬの出力を「Ｌ」にする。また、タイミング制御回路５０５は、カレントコピー回路５０１１，５０１２に対する切り替え信号ＣＡＬの出力のうち少なくとも１つを「Ｈ」にすると、スイッチ５０６に対する開閉信号Ｓ５０５０の出力を「Ｈ」にする。

次に、スイッチ５０６は、タイミング制御回路からの開閉信号Ｓ５０５０の出力が「Ｈ」であるので、接続端子５０７と基準電流源５０４と接続する。これにより、基準電流源５０７によって供給された電流は、カレントコピー回路５０１１，５０１２の基準電流入力端子ＩＲＥＦに入力される。

次に、カレントコピー回路５０１１は、タイミング制御回路５０５からの切り替え信号ＣＡＬの出力が「Ｈ」であるので、キャリブレーションされる。

次に、タイミング制御回路５０５は、カレントコピー回路５０１に対する切り替え信号ＣＡＬの出力を「Ｌ」にし、カレントコピー回路５０１２に対する切り替え信号ＣＡＬの出力を「Ｈ」にする。

このようにして、カレントコピー回路５０１１，５０１２をキャリブレーションする。

＜出力モード＞
図１１に示した電流駆動装置による出力モードについて説明する。

まず、電流加算型ＤＣ変換部５０３１〜５１３８の各々に含まれる選択回路５１２は、外部からの表示データＤＡＴＡを入力する。ここで、代表して電流加算型ＤＣ変換部５０３１について説明する。

次に、選択回路５１２は、入力した表示データＤＡＴＡに応じて、スイッチ５１３１〜５１３Ｎの各々に選択信号Ｓ５１２１〜Ｓ５１２Ｎを出力する。例えば、表示データＤＡＴＡが「００Ｈ」の場合、選択回路１０５は、選択信号Ｓ５１２１〜Ｓ５１２Ｎをすべて「Ｌ」にし、スイッチ５１３１〜５１３Ｎのすべてに対してオンにする制御を行わない。一方、表示データＤＡＴＡが「３ＦＨ」の場合、選択回路１０５は、選択信号Ｓ５１２１〜Ｓ５１２Ｎをすべて「Ｈ」にし、スイッチ５１３１〜５１３Ｎのすべてに対してオンする制御を行う。表示データＤＡＴＡが「３ＦＨ」の場合、スイッチ５１３１〜５１３Ｎのうちすべてがオンになるので、信号出力端子５１４は、出力用Ｎ型トランジスタ５１１１〜５１１Ｎの各々から出力される電流がすべて加算された大きな電流を引き込むことになる。

上述の動作が、電流加算型ＤＣ変換部５０３１〜５０３８の各々において行われる。

＜効果＞
以上のように、第１の実施形態と比較すると、キャリブレーションするカレントコピー回路の個数を（１１０８８−４４）個削減することができ、キャリブレーションのための時間が大幅に低減されることになる。

なお、本実施形態による電流駆動装置は、カレントコピー回路を２個しか備えていないが、３個以上備える構成でも構わない。この場合、カレントコピー回路１つに対して、１個のバイアス用Ｎ型トランジスタと４つの電流加算型ＤＡ変換部とを備える構成にすればよい。

また、カレントコピー回路１つに対して電流加算型ＤＡ変換部を５つ以上備える構成でも構わない。

（第５の実施形態の変形例）
＜全体構成＞
この発明の第５の実施形態の変形例による電流駆動装置の全体構成を図１３に示す。この装置は、半導体集積回路５２０，５２１と、基準電流源５０４と、タイミング制御回路５０５とを備える。タイミング制御回路５０５は、半導体集積回路５２０，５２１の各々に切り替え信号ＣＡＬを出力する。

＜半導体集積回路の内部構成＞
半導体集積回路５２０，５２１について説明する。半導体集積回路５２０，５２１の各々は同様の構成であるので、代表して、半導体集積回路５２０の内部構成について説明する。半導体集積回路５２０は、カレントコピー回路５０１と、バイアス用Ｎ型トランジスタ５０２と、電流加算型ＤＣ変換部５０３１〜５０３４と、スイッチ５１６と、接続端子５０７とを備える。カレントコピー回路５０１は、図３に示したＰ型カレントコピー回路と同様の構成である。バイアス用Ｎ型トランジスタ５０２は、ＭＯＳダイオード構造になっており、カレントコピー回路５０１からの電流をドレインに入力し、入力した電流に応じたゲート電圧がゲートに発生する。スイッチ５１６は、タイミング制御回路５０５からの切り替え信号ＣＡＬに応じて、カレントコピー回路５０１の基準電流入力端子ＩＲＥＦを接続端子５０７に接続する。

＜キャリブレーションモード＞
図１３に示した電流駆動装置によるキャリブレーションモードについて説明する。

まず、タイミング制御回路５０５は、半導体集積回路５２０に含まれるカレントコピー回路５０１およびスイッチ５１６に対する切り替え信号ＣＡＬの出力を「Ｈ」にし、その他の半導体集積回路５２１に含まれるカレントコピー回路５０１およびスイッチ５１６に対する切り替え信号ＣＡＬの出力を「Ｌ」にする。

次に、スイッチ５１６は、タイミング制御回路５０５からの切り替え信号ＣＡＬの出力が「Ｈ」であるので、接続端子５０７と基準電流源５０４と接続する。これにより、基準電流源５０７によって供給された電流は、カレントコピー回路５０１の基準電流入力端子ＩＲＥＦに入力される。

次に、カレントコピー回路５０１は、タイミング制御回路５０５からの切り替え信号ＣＡＬの出力が「Ｈ」であるので、キャリブレーションされる。

次に、タイミング制御回路５０５は、半導体集積回路５２０に含まれるカレントコピー回路５０１およびスイッチ５１６に対する切り替え信号ＣＡＬの出力を「Ｌ」にし、半導体集積回路５２１に含まれるカレントコピー回路５０１およびスイッチ５１６に対する切り替え信号ＣＡＬの出力を「Ｈ」にする。

このようにして、半導体集積回路５２０，５２１の各々に含まれるカレントコピー回路５０１をキャリブレーションする。

＜効果＞
以上のように、第２の実施形態と比較すると、出力数が１７６の場合キャリブレーションするカレントコピー回路の個数は（（１１０８８×２）−（４４×２））個削減することができる。

なお、本実施形態による電流駆動装置は、半導体集積回路を２個しか備えていないが、３個以上備える構成でも構わない。この場合、各々の半導体集積回路の接続端子を基準電流源に接続すればよい。

（第６の実施形態）
上述の実施形態における電流駆動装置では、信号出力端子の個数Ｍ（Ｍは自然数である）に対して１出力に必要となるカレントコピー回路の個数Ｎ（Ｎは自然数である）を乗じた個数（Ｎ×Ｍ個）のカレントコピー回路を備えている。例えば、６４階調（６ビット）の表示データＤＡＴＡの場合、電流駆動装置は、信号出力端子１つに対して６３個のカレントコピー回路を備えている。

＜全体構成＞
この発明の第６の実施形態による電流駆動装置の全体構成を図１４に示す。この装置は、Ｎ個の信号出力端子６０１１〜６０１Ｍに対してＰ個（Ｐは自然数であり、Ｐ＞（１出力に必要なカレントコピー回路の個数Ｎ×出力数Ｍ）である）のカレントコピー回路６０２１〜６０２Ｐを備える。例えば、信号出力端子が３個であり表示データＤＡＴＡの階調数が６ビットである場合、この装置は、１８９（＝６３×３）個よりも多いカレントコピー回路を備える。この装置は、さらに、基準電流源６０３と、タイミング制御回路６０４と、割り当て回路６０５とを備える。基準電流源６０３は、図２に示した基準電流源１０２と同様である。タイミング制御回路６０４は、Ｐ個のカレントコピー回路６０２１〜６０２Ｐの各々に切り替え信号ＣＡＬを出力するとともに、割り当て回路にキャリブレーション信号Ｓ６０４０を出力する。キャリブレーション信号Ｓ６０４０は、カレントコピー回路６０２１〜６０２Ｐのうちキャリブレーション中のカレントコピー回路を示す。割り当て出力回路６０５は、タイミング制御回路６０４からのキャリブレーション信号Ｓ６０４０と入力した表示データＤＡＴＡとを参照して、Ｐ個のカレントコピー回路６０２１〜６０２Ｐのうちキャリブレーション中でないカレントコピー回路を信号出力端子６０１１〜６０１Ｍの各々に割り当てる。信号出力端子６０１１〜６０１Ｍの各々は、割り当て部によって自己に割り当てられたカレントコピー回路からの電流を加算し、加算した電流を出力電流として外部に出力する。

＜動作＞
図１４に示した電流駆動装置の動作について説明する。

まず、タイミング制御回路６０４は、カレントコピー回路６０２１〜６０１Ｐに対する切り替え信号ＣＡＬの出力のうち１つを「Ｈ」にし、その他の切り替え信号ＣＡＬの出力を「Ｌ」にする。ここでは、カレントコピー回路６０２２に対する切り替え信号ＣＡＬの出力を「Ｈ」にするものとする。この場合、カレントコピー回路６０２２は、キャリブレーションされる。

一方、タイミング制御回路６０４は、キャリブレーション中のカレントコピー回路を示すキャリブレーション信号Ｓ６０４０を割り当て回路６０５に出力する。この場合、「カレントコピー回路６０２２」を示すキャリブレーション信号Ｓ６０４０を出力する。

次に、割り当て回路６０５は、タイミング制御回路６０４からのキャリブレーション信号Ｓ６０４０を参照して、Ｐ個のカレントコピー回路６０２１〜６０２Ｐのうちキャリブレーション中でないカレントコピー回路６０２１，６０２３〜６０２Ｐを選出する。次に、割り当て回路６０５は、外部より入力した表示データＤＡＴＡに応じた電流を信号出力端子６０１１〜６０１Ｎの各々から出力するために、選出したカレントコピー回路６０２１，６０２３〜６０２Ｐのうち表示データＤＡＴＡの各々に応じた個数のカレントコピー回路を信号出力端子６０１１〜６０１Ｎの各々に割り当てる。例えば、割り当て回路６０５に入力された表示データＤＡＴＡが先頭から順番に「００Ｈ」，「３ＦＨ」，「０１Ｈ」である場合、割り当て回路６０５は、信号出力端子６０１１に対してカレントコピー回路を割り当てず、キャリブレーション中でないカレントコピー回路６０２１，６０２３〜６０２Ｐのうち６３個を信号出力端子６０１２に対して割り当て、キャリブレーション中でないカレントコピー回路６０２１，６０２３〜６０２Ｐのうち１個を信号出力端子６０１３に対して割り当てる。

次に、信号出力端子６０１１〜６０１Ｎの各々は、割り当て回路６０５によって割り当てられたカレントコピー回路からの電流を加算して、加算した電流を出力電流として外部に出力する。

＜効果＞
以上のように、冗長なカレントコピー回路が配置されているため、出力電流を出力している期間でも、あまっているカレントコピー回路をキャリブレーションすることができる。これにより、ブランキング期間が極めて短い場合や、精度を高めためにカレントコピー回路の容量が大きい場合でも、十分充電までの時間を確保することができる。

（第７の実施形態）
＜全体構成＞
この発明の第７の実施形態による電流駆動装置の全体構成を図１５に示す。この装置は基準電流源６０３と、Ｍ個の選択部７０１１〜７０１Ｍと、Ｑ個（Ｑは自然数であり、Ｑ＞Ｍである）のカレントコピー回路群７０２１〜７０２Ｑと、タイミング制御部７０３と、割り当て回路７０４とを備える。選択部７０１１〜７０１Ｍの各々は、選択回路１０５と、スイッチ１０４１〜１０４Ｎと、信号出力端子１０６とを含む。カレントコピー回路群７０２１〜７０２Ｑの各々は、１出力に必要となるカレントコピー回路１０１１〜１０１Ｎを含む。つまり、この電流駆動装置には、合計Ｑ×Ｎ個のカレントコピー回路が含まれる。タイミング制御回路７０３は、Ｑ×Ｎ個のカレントコピー回路の各々に切り替え信号ＣＡＬを出力するとともに、キャリブレーション信号Ｓ７０３を割り当て回路７０４に出力する。キャリブレーション信号Ｓ７０３は、Ｑ×Ｎ個のカレントコピー回路のうちキャリブレーション中のカレントコピー回路を示す。割り当て回路７０４は、タイミング制御部７０３からのキャリブレーション信号Ｓ７０３０を参照して、出力電流生成部７０２１〜７０２Ｑのうちキャリブレーション中でない出力電流生成部を選択部７０１１〜７０１Ｍの各々に対して割り当てる。

＜動作＞
図１５に示した電流駆動装置による動作について図１６を参照しつつ説明する。なお、ここでは、出力数Ｍ＝５とし、１出力に必要なカレントコピー回路の個数Ｎ＝４とし、出力電流生成部の個数Ｑ＝６とする。つまり、この電流駆動装置は６個のカレントコピー群７０２１〜７０２６と５個の選択部７０１１〜７０１５とを含み、１個の選択部は４個のスイッチ１０４１〜１０４４を含み、１個のカレントコピー回路群は４個のカレントコピー回路１０１１〜１０１４を含むものとする。よって、冗長となるカレントコピー回路は４つ存在する。

時刻ｔにおいて、カレントコピー回路群７０２６に含まれるカレントコピー回路１０１３がキャリブレーション中であるので、タイミング制御回路７０３は、割り当て回路７０４に対して「カレントコピー回路群７０２６に含まれるカレントコピー回路１０１３」を示すキャリブレーション信号Ｓ７０３を出力する。次に、割り当て回路７０４は、タイミング制御回路７０３からのキャリブレーション信号Ｓ７０３を参照して、カレントコピー回路群７０２６を除くカレントコピー回路群７０２１〜７０２５を選出する。次に、割り当て回路７０３は、選択部７０１１〜７０１５に対してカレントコピー回路群７０２１〜７０２５を割り当てる。ここで、選択部７０１１〜７０１５の各々に含まれるスイッチ１０４１〜１０４４は、割り当てられたカレントコピー回路群に含まれるカレントコピー回路１０１１〜１０１４と一対一で接続される。

時刻ｔ＋１において、カレントコピー回路群７０２６に含まれるカレントコピー回路１０１２は、キャリブレーション中である。時刻ｔと同様に、割り当て回路７０４は、選択部７０１１〜７０１５に対してカレントコピー回路群７０２１〜７０２５を割り当てる。

時刻ｔ＋２において、カレントコピー回路群７０２１に含まれるカレントコピー回路１０１１がキャリブレーション中であるので、タイミング制御回路７０３は、割り当て回路７０４に対して「カレントコピー回路群７０２１に含まれるカレントコピー回路１０１１」を示すキャリブレーション信号Ｓ７０３を出力する。次に、割り当て回路７０４は、タイミング制御回路７０３からのキャリブレーション信号Ｓ７０３を参照して、カレントコピー回路群７０２１を除くカレントコピー回路群７０２２〜７０２６を選出する。次に、割り当て回路７０３は、選択部７０１１〜７０１５に対してカレントコピー回路群７０２２〜７０２６を割り当てる。

時刻ｔ＋３において、カレントコピー回路群７０２１に含まれるカレントコピー回路１０１２がキャリブレーション中であるので、タイミング制御回路７０３は、割り当て回路７０４に対して「カレントコピー回路群７０２１に含まれるカレントコピー回路１０１２」を示すキャリブレーション信号Ｓ７０３を出力する。時刻ｔ＋３と同様に、割り当て回路７０３は、選択部７０１１〜７０１５に対してカレントコピー回路群７０２２〜７０２６を割り当てる。

＜効果＞
以上のように、冗長なカレントコピー回路を備えることにより、ブランキング期間の有無にかかわらず、カレントコピー回路をキャリブレーションすることができる。また、Ｍ個の選択部７０１１〜７０１Ｍの各々に対して出力モード中のカレントコピー回路が常に割り当てられているので、出力電流の出力を安定して行うことができる。また、キャリブレーションの精度を寄生容量のサイズやリークに応じて自由に設計することができる。

（第７の実施形態の変形例）
＜全体構成＞
この発明の第７の実施形態の変形例による電流駆動装置の全体構成を図１７に示す。この装置は、図１５に示したタイミング制御回路７０３，割り当て回路７０４，およびＱ個の出力電流生成部７０１１〜７０１Ｑに代えて、タイミング制御回路７１３，割り当て回路７１４，およびＰ個（Ｐ＞Ｎ×Ｍである）のカレントコピー回路７１１１〜７１１Ｐとを備える。その他の構成は図１５と同様である。タイミング制御回路７１３は、カレントコピー回路７１１１〜７１１Ｐの各々に切り替え信号ＣＡＬを出力するとともに、キャリブレーション信号Ｓ７１３を割り当て回路７１４に出力する。キャリブレーション信号Ｓ７１３は、Ｐ個のカレントコピー回路７１１１〜７１１Ｐのうちキャリブレーション中のカレントコピー回路を示す。割り当て回路７１４は、タイミング制御回路７１３からのキャリブレーション信号Ｓ７１３を参照して、選択部７０１１〜７０１Ｍの各々に含まれるスイッチ１０４１〜１０４Ｎに対してカレントコピー回路７１１１〜７１１Ｐのうちキャリブレーション中でないカレントコピー回路を割り当てる。

＜動作＞
図１７に示した電流駆動装置による動作について図１８を参照しつつ説明する。なお、ここでは、出力数Ｍ＝５とし、１出力に必要なカレントコピー回路の個数Ｎ＝４とし、カレントコピー回路の総数Ｐ＝２１とする。つまり、この電流駆動装置は、２１個のカレントコピー回路７１１１〜７１１２１と５個の選択部７０１１〜７０１５とを含み、１個の選択部は４個のスイッチ１０４１〜１０４４を含むものとする。よって、冗長となるカレントコピー回路は１つ存在する。

時刻ｔにおいて、カレントコピー回路７１１２１がキャリブレーション中であるので、タイミング制御回路７１３は、割り当て回路７１４に対して「カレントコピー回路７１１２１」を示すキャリブレーション信号Ｓ７１３を出力する。次に、割り当て回路７１４は、タイミング制御回路７１３からのキャリブレーション信号Ｓ７１３を参照して、カレントコピー回路７１１２１を除くカレントコピー回路７１１１〜７１１２０を選出する。次に、割り当て回路７１４は、選択部７０１１に対してカレントコピー回路７１１１〜７１１４を割り当て、選択部７０１２に対してカレントコピー回路７１１５〜７１１８を割り当て、選択部７０１３に対してカレントコピー回路７１１９〜７１１１２を割り当て、選択部７０１４に対してカレントコピー回路７１１１３〜７１１１６を割り当て、選択部７０１５に対してカレントコピー回路７１１１７〜７１１２０を割り当てる。

時刻ｔ＋１において、カレントコピー回路７１１１がキャリブレーション中であるので、タイミング制御回路７１３は、割り当て回路７１４に対して「カレントコピー回路７１１１」を示すキャリブレーション信号Ｓ７１３を出力する。次に、割り当て回路７１４は、タイミング制御回路７１３からのキャリブレーション信号Ｓ７１３を参照して、カレントコピー回路７１１１を除くカレントコピー回路７１１２〜７１１２１を選出する。次に、割り当て回路７１４は、選択部７０１１に対してカレントコピー回路７１１２〜７１１５を割り当て、選択部７０１２に対してカレントコピー回路７１１６〜７１１９を割り当て、選択部７０１３に対してカレントコピー回路７１１０〜７１１１３を割り当て、選択部７０１４に対してカレントコピー回路７１１１４〜７１１１７を割り当て、選択部７０１５に対してカレントコピー回路７１１１８〜７１１２１を割り当てる。

時刻ｔ＋２において、カレントコピー回路７１１２がキャリブレーション中であるので、タイミング制御回路７１３は、割り当て回路７１４に対して「カレントコピー回路７１１２」を示すキャリブレーション信号Ｓ７１３を出力する。次に、割り当て回路７１４は、タイミング制御回路７１３からのキャリブレーション信号Ｓ７１３を参照して、カレントコピー回路７１１２を除くカレントコピー回路７１１１，７１１３〜７１１２１を選出する。次に、割り当て回路７１４は、選択部７０１１に対してカレントコピー回路７１１１，７１１３〜７１１５を割り当て、選択部７０１２に対してカレントコピー回路７１１６〜７１１９を割り当て、選択部７０１３に対してカレントコピー回路７１１０〜７１１１３を割り当て、選択部７０１４に対してカレントコピー回路７１１１４〜７１１１７を割り当て、選択部７０１５に対してカレントコピー回路７１１１８〜７１１２１を割り当てる。

次に、時刻ｔ＋３，ｔ＋４，ｔ＋５において、同様の処理を行う。

このようにして、割り当て回路７１４は、タイミング制御回路７１３からのキャリブレーション信号Ｓ７１３を参照して、カレントコピー回路７１１１〜７１１２１のうちキャリブレーション中でないカレントコピー回路を選択部７０１１〜７０１５の各々に割り当てる。

＜効果＞
以上のように、冗長なカレントコピー回路を備えることにより、ブランキング期間の有無にかかわらず、カレントコピー回路をキャリブレーションすることができる。また、Ｍ個の選択部７０１１〜７０１Ｍの各々に対して出力モード中のカレントコピー回路が常に割り当てられているので、出力電流の出力を安定して行うことができる。また、キャリブレーションの精度を寄生容量のサイズやリークに応じて自由に設計することができる。

（第８の実施形態）
＜全体構成＞
この発明の第８の実施形態による液晶駆動装置は、図５に示したデータドライバ３０６１，３０６２，３０６３とタイミング制御回路３０７とに代えて、データドライバ８０１１，８０１２，８０１３とタイミング制御回路８０２とを備える。その他の構成は図５と同様である。タイミング制御回路８０２は、データドライバ８０１１，８０１２，８０１３の各々に含まれるカレントコピー回路に切り替え信号ＣＡＬを出力するとともに、キャリブレーション信号Ｓ８０２を出力する。キャリブレーション信号Ｓ８０２は、キャリブレーション中のカレントコピー回路を示す。

＜データドライバの内部構成＞
データドライバ８０１１，８０１２，８０１３の内部構成について説明する。データドライバ８０１１，８０１２，８０１３は同様の構成であるので、代表して、データドライバ８０１１の内部構成を図１９に示す。データドライバ８０１１は、図６に示した電流駆動装置群３１４に代えて、電流駆動装置群８１４と割り当て回路８１１とを含む。電流駆動装置群８１４は、Ｑ個（Ｑ＞Ｍ）の電流駆動装置３１４１〜３１４Ｑを含む。タイミング制御回路８０２は、電流駆動装置３１４１〜３１４Ｑの各々に含まれるＮ個のカレントコピー回路１０１１〜１０１Ｎに切り替え信号ＣＡＬを出力するとともに、割り当て回路８１１にキャリブレーション信号Ｓ８０２を出力する。キャリブレーション信号Ｓ８０２は、Ｑ個の電流駆動装置３１４１〜３１４Ｑの各々に含まれるＮ個のカレントコピー回路１０１１〜１０１Ｎのうちキャリブレーション中のカレントコピー回路を示す。割り当て回路８１１は、タイミング制御回路８０２からのキャリブレーション信号Ｓ８０２を参照して、第２ラッチ回路３１３１〜３１３Ｍに対して電流駆動装置３１４１〜３１４Ｑを割り当てる。

＜動作＞
図１９に示したデータドライバ８０１１による動作について図２０を参照しつつ説明する。なお、ここでは、出力数Ｍ＝５とし、１出力に必要なカレントコピー回路の個数Ｎ＝４とし、電流駆動装置の個数Ｑ＝６とする。つまり、このデータドライバは５個の第２ラッチ回路３１３１〜３１３５と６個の電流駆動装置３１４１〜３１４６とを含み、１個の出力電流生成部は４個のカレントコピー回路１０１１〜１０１４を含むものとする。よって、冗長となる電流駆動装置は１つである。

まず、タイミング制御回路８０２は、電流駆動装置３１４６に含まれるカレントコピー回路１０１１に対する切り替え信号ＣＡＬの出力を「Ｈ」にする。このとき、タイミング制御回路８０２は、「電流駆動装置３１４６に含まれるカレントコピー回路１０１１」を示すキャリブレーション信号Ｓ８０２を割り当て回路８１１に対して出力する。

次に、割り当て回路８１１は、タイミング制御回路８０２からのキャリブレーション信号Ｓ８０２を参照して、電流駆動装置３１４６を除く電流駆動装置３１４１〜３１４５を選出する。次に、割り当て回路８１１は、第２ラッチ回路３１３１〜３１３５に対して電流駆動装置３１４１〜３１４５を割り当てる。

また、電流駆動装置３１４１に含まれるカレントコピー回路１０１１に対する切り替え信号ＣＡＬの出力を「Ｈ」にする場合、タイミング制御回路８０２は、「電流駆動装置３１４１に含まれるカレントコピー回路１０１１」を示すキャリブレーション信号Ｓ８０２を割り当て回路８１１に対して出力する。割り当て回路８１１は、上述のような動作を行い、第２ラッチ３１３１〜３１３５に対して電流駆動装置３１４２〜３１４６を割り当てる。

＜効果＞
以上のように、冗長な電流駆動装置を備えることにより、出力電流を出力している間でもカレントコピー回路をキャリブレーションすることができる。また、第２ラッチ回路と電流駆動装置との対応が常に適切にとれているため安定して動作することができる。

なお、本実施形態では冗長な電流駆動装置を（Ｑ−Ｍ）個備える構成であるが、これに加えて冗長な第２ラッチ回路を（Ｑ−Ｍ）個備える構成も同様の効果を得ることができる。この場合、Ｑ個の第２ラッチ回路とＱ個の電流駆動装置とを一対一で対応付け、タイミング制御回路８０２からのキャリブレーション信号に応じてＭ個の第１ラッチ回路の各々にＱ個のラッチ回路のうちいずれか１つを割り当てる割り当て回路を用いればよい。

（第９の実施形態）
＜全体構成＞
この発明の第９の実施形態による液晶駆動装置は、図５に示したデータドライバ３０６１，３０６２，３０６３とタイミング制御回路３０７に代えて、データドライバ９００１，９００２，９００３とタイミング制御回路９０１とを備える。その他の構成は図５と同様である。タイミング制御回路９０１は、データドライバ９００１，９００２，９００３の各々に含まれるカレントコピー回路に切り替え信号ＣＡＬを出力するとともに、キャリブレーション信号Ｓ９０１を出力する。キャリブレーション信号Ｓ９０１は、キャリブレーション中のカレントコピー回路を示す。

＜データドライバの内部構成＞
データドライバ９００１，９００２，９００３の内部構成について説明する。データドライバ９００１，９００２，９００３は同様の構成であるので、代表してデータドライバ９００１の内部構成を図２１に示す。データドライバ９００１は、シフトレジスタ９１１と、第１ラッチ群９１２と、第２ラッチ群９１３と、電流駆動装置群９１４とを含む。シフトレジスタ９１１は、タイミング制御回路９０１からのキャリブレーション信号Ｓ９０１に応じて、コントローラ３０３からのスタートタイミング信号ＳＴＡＲＴを所定のクロックＣＬＫに同期して順次シフトすることによってラッチタイミング信号ＬＡＴＣＨを第１ラッチ群９１２に出力する。また、シフトレジスタ９１１は、コントローラ３０３からのスタートタイミング信号ＳＴＡＲＴがあふれると、あふれたスタートタイミング信号ＳＴＡＲＴをキャリー信号ＣＡＲＲＹとして後段のデータドライバに出力する。第１ラッチ群９１２は、Ｑ個の第１ラッチ回路３１２１〜３１２Ｑを含む。第２ラッチ群９１３は、Ｑ個の第２ラッチ回路３１３１〜３１３Ｑを含む。電流駆動装置群９１４は、Ｑ個の電流駆動装置３１４１〜３１４Ｑを含む。第１ラッチ回路３１２１〜３１２Ｑは、第１ラッチ回路３１４１と同様の構成であり、第２ラッチ回路３１３１〜３１３Ｑと一対一で接続される。第２ラッチ回路３１３１〜３１３Ｑは、第２ラッチ回路３１３１と同様の構成であり、電流駆動装置３１４１〜３１４Ｑと一対一で接続される。また、タイミング制御回路９０１は、電流駆動装置３１４１〜３１４Ｑに含まれるカレントコピー回路１０１１〜１０１Ｎの各々に切り替え信号ＣＡＬを出力するとともに、シフトレジスタ９１１にキャリブレーション信号Ｓ９０１を出力する。

なお、データドライバ３０６２，３０６３には、スタート信号ＳＴＡＲＴに代えて、キャリー信号ＣＡＲＲＹが入力される。

＜シフトレジスタの内部構成＞
図２１に示したシフトレジスタ９１１の内部構成を図２２に示す。シフトレジスタ９１１は、Ｑ個のフリップフロップ３１１１〜３１１Ｑと、セレクタ制御回路９１５と、Ｑ個のセレクタ９１１１〜９１１Ｑとを含む。Ｑ個のフリップフロップ３１１１〜３１１Ｑは、フリップフロップ３１１１と同様の構成であり、第１ラッチ回路３１２１〜３１２Ｑと一対一で接続される。セレクタ制御回路９１５は、キャリブレーション信号Ｓ９０１に応じて、セレクタ９１１１〜９１１Ｑを制御する。キャリブレーション信号Ｓ９０１は、Ｑ個の電流駆動装置３１４１〜３１４Ｑの各々に含まれるＮ個のカレントコピー回路１０１１〜１０１Ｎのうちキャリブレーション中のカレントコピー回路を示す。

＜セレクタ制御回路＞
図２２に示したセレクタ制御回路９１５について説明する。セレクタ制御回路９１５は、タイミング制御回路９０１からのキャリブレーション信号Ｓ９０１に示されたカレントコピー回路を含む電流駆動装置を識別し、識別した電流駆動装置と一対一で対応しているフリップフロップを選出する。次に、セレクタ制御回路９１５は、選出したフリップフロップの直後に接続されているセレクタに対してセレクト信号ＳＡＹを出力し、検出したフリップフロップの直前に接続されているセレクタに対してセレクト信号ＳＢＸを出力し、他のセレクタに対してセレクト信号ＳＢＹを出力する。

＜セレクタ＞
図２３に示したセレクタ９１１１〜９１１Ｑについて説明する。セレクタ９１１１〜９１１Ｑの各々は、端子Ａ，Ｂ，Ｘ，Ｙ，Ｚを含む。端子Ａは、直前のセレクタに含まれる端子Ｘに接続される。端子Ｂは、直前のフリップフロップの出力端子と接続される。端子Ｙは、直後のフリップフロップの信号入力端子と接続される。端子Ｚは、接地ノードと接続される。セレクタ９１１１〜９１１Ｑの各々は、セレクト信号ＳＡＹを入力すると端子Ａと端子Ｙとを接続し、セレクト信号ＳＢＸを入力すると端子Ｂと端子Ｘとを接続するとともに端子Ｙと端子Ｚとを接続し、セレクト信号ＳＢＹを入力すると端子Ｂと端子Ｙとを接続する。

＜動作＞
次に、図２１に示したデータドライバ９００１の動作について図２３を参照しつつ説明する。なお、ここでは、出力数Ｍ＝５とし、１出力に必要なカレントコピー回路の個数Ｎ＝４とし、フリップフロップの個数Ｑ＝６とし、セレクタの個数Ｑ＝６とする。つまり、このデータドライバ９００１は６個のセレクタ９１１１〜９１１７と６個のフリップフロップ３１１１〜３１１６と６個の第１ラッチ回路３１２１〜３１２６と６個の第２ラッチ回路３１３１〜３１３６と６個の電流駆動装置３１４１〜３１４６とを含み、１個の電流駆動装置は４個のカレントコピー回路１０１１〜１０１４を含むものとする。よって、冗長となるフリップフロップ，第１ラッチ回路，第２ラッチ回路，および電流駆動回路を１組備える。

まず、タイミング制御回路９０１は、電流駆動装置３１４６に含まれるカレントコピー回路１０１１に対する切り替え信号ＣＡＬの出力を「Ｈ」にし他のカレントコピー回路に対する切り替え信号ＣＡＬの出力を「Ｌ」にする。このとき、タイミング制御回路９０１は、「電流駆動装置３１４６に含まれるカレントコピー回路１０１１」を示すキャリブレーション信号Ｓ９０１をセレクタ制御回路９１５に出力する。

次に、セレクタ制御回路９１５は、タイミング制御回路９０１からのキャリブレーション信号Ｓ９０１を参照して、電流駆動装置３１４１〜３１４６のうちキャリブレーション中のカレントコピー回路を含む電流駆動装置３１４６を選別し、選別した電流駆動回路３１４６に対応するフリップフロップ３１１６を選出する。

次に、セレクタ制御回路９１５は、選出したフリップフロップ３１１６の直前に接続されたセレクタ９１１６に対してセレクト信号ＳＢＸを出力し、選出したフリップフロップ３１１６の直後に接続されたセレクタ９１１７に対してセレクト信号ＳＡＹを出力し、他のセレクタ９１１１〜９１１５に対してセレクト信号ＳＢＹを出力する。

次に、セレクタ９１１６は、セレクタ制御回路９１５からのセレクト信号ＢＹに応じて、端子Ｂと端子Ｙとを接続する。一方、セレクタ９１１７は、セレクト制御回路９１５からのセレクトＡＸ信号に応じて、端子Ａと端子Ｘとを接続する。また、他のセレクタ９１１１〜９１１５の各々は、セレクタ制御回路９１１５からのセレクト信号ＳＢＹに応じて端子Ｂと端子Ｙとを接続する。

このような接続により、フリップフロップ３１１５からのスタートタイミング信号ＳＴＡＲＴは、フリップフロップ３１１６を介さずに、キャリー信号ＣＡＲＲＹとして外部に伝送される。

また、電流駆動装置３１４１に含まれるカレントコピー回路１０１１がキャリブレーション中である場合、セレクタ制御回路９１５は、上述の動作のように、キャリブレーション信号Ｓ９０１を参照して、セレクタ９１１１にセレクト信号ＳＢＸを出力し、セレクタ９１１２にセレクト信号ＳＡＹを出力し、他のセレクタ９１１３〜９１１７にセレクト信号ＳＢＹを出力する。よって、コントローラ３０３からのスタートタイミング信号ＳＴＡＲＴは、フリップフロップ３１１１を介さずに、フリップフロップ３１１２に伝送される。

＜効果＞
以上のように、セレクタによってジャンプされたフリップフロップはラッチタイミング信号を出力しないので、そのフリップフロップに対応する第１ラッチ回路は表示データＤＡＴＡを取り込まない。このように、フリップフロップ，第１ラッチ群，第２ラッチ群，および電流駆動装置で構成される組を余分に備えることによって、キャリブレーション中のカレントコピー回路を用いずに出力電流を生成することができる。

なお、セレクタは、基本ロジックでも構わないし、オープンドレインによるワイヤードオア回路を用いても構わない。

なお、本実施形態では、ジャンプするフリップフロップは１つだけだが２つ以上連続してジャンプしても構わない。例えば２つのフリップフロップをジャンプする場合、セレクタ制御回路９１５は、ジャンプすべきフリップフロップのうち先頭のフリップフロップの直前に接続されたセレクタにセレクト信号ＳＢＸを出力し、ジャンプすべきフリップフロップのうち後ろのフリップフロップの直後に接続されたセレクタにセレクト信号ＳＡＹを出力し、ジャンプすべきフリップフロップの間に接続されたセレクタにセレクト信号ＳＡＸを出力すればいい。セレクタは、セレクト信号ＳＡＸを入力すると、端子Ａと端子Ｘとを接続する。これにより、複数のセレクタを連続してジャンプすることができる。

（第１１の実施形態）
この発明の第１１の実施形態による電流駆動装置の全体構成を図２４に示す。この装置は、カレントコピー回路１１１１〜１１１Ｑと、基準電流源１１２１〜１１２Ｑと、タイミング制御回路１１３と、スイッチ１１４１〜１１４Ｑと、選択回路１１５とを備える。カレントコピー回路１１１１〜１１１Ｑの各々は、図１に示した構成であり、電流出力端子ＩＯＵＴはスイッチ１１４１〜１１４Ｑのうちいずれか１つに接続され、切り替え制御端子ＣＡＬ／ＯＵＴはタイミング制御回路１１３に接続される。基準電流源１１２１〜１１２Ｑは、カレントコピー回路１１１１〜１１１Ｑの基準電流入力端子ＩＲＥＦに接続される。基準電流源１１２１〜１１２Ｑの各々は、電流量２＾（Ｑ−１）Ｉの一定電流を供給する。例えば、基準電流源１１２１は電流量Ｉの一定電流を供給し、基準電流源１１２２は電流量２Ｉの一定電流を供給する。選択回路１１５は、外部より入力した表示データＤＡＴＡに応じて、選択信号Ｓ１１５１〜１１５Ｑをスイッチ１１４１〜１１４Ｑに出力する。スイッチ１１４１〜１１４Ｑの各々は、選択回路１１５からの選択信号に応じて、自己に対応するカレントコピー回路と信号出力端子１１６とを接続する。

＜キャリブレーションモード＞
図２４に示した電流駆動装置によるキャリブレーションモードについて説明する。

カレントコピー回路１１１１〜１１１Ｑには、それぞれ基準電流源１１２１〜１１２Ｑが接続されているので、タイミング制御回路１１３はカレントコピー回路１１１１〜１１１Ｑのすべてに切り替え信号ＣＡＬを出力することができる。カレントコピー回路１１１１〜１１１Ｑの各々は、タイミング制御回路１１３からの切り替え信号ＣＡＬに応じて、自己に接続されている基準電流が供給する電流を記憶する。

＜出力モード＞
図２４に示した電流駆動装置による出力モードについて説明する。

まず、選択回路１１５は、外部から入力した表示データＤＡＴＡに応じて、スイッチ１１４１〜１１４Ｑに選択信号Ｓ１１５１〜１１５Ｑを出力する。例えば、表示データＤＡＴＡが「０３Ｈ」であるならば、選択回路１１５は、スイッチ１１４１に選択信号Ｓ１１５１を出力しスイッチ１１４２に選択信号Ｓ１１５２を出力する。

次に、スイッチ１１４１は、選択回路１１５からの選択信号Ｓ１１５１に応じて、カレントコピー回路１１１１の電流出力端子ＩＯＵＴと信号出力端子１１６とを接続する。一方、スイッチ１１４２は、選択回路１１５からの選択信号Ｓ１１５２に応じて、カレントコピー回路１１１２の電流出力端子ＩＯＵＴと信号出力端子１１６とを接続する。これにより、信号出力端子１１６は、カレントコピー回路１１１１からの一定電流（電流量Ｉ）とカレントコピー回路１１１２からの一定電流（電流量２Ｉ）とが引き込まれるので、電流量３Ｉの出力電流を外部に出力する。

＜効果＞
以上のように、基準電流源の電流量をＩ，２Ｉ，４Ｉ，・・・とすることにより、カレントコピー回路の個数を削減することができる。これにより、キャリブレーションの時間短縮とともに回路素子面積を削減することができる。

なお、上記に示している電流加算型ＤＡ変換回路では、Ｎ型トランジスタを用いて、出力電流は表示パネルからの引き込み電流を制御することを示していたが、電流を出力する形式のものでも同様に構成できることは言うまでもないことである。

また、一定電流に制限する場合にも同じ効果が得られることは明らかである

以上のように、本発明の電流駆動装置は、出力電流の不均一性を改善することが可能であり、有機ＥＬ表示装置に用いられる電流駆動方式の表示装置のドライバ等として有用である。

カレントコピー回路（Ｎ型）の構成を示す図である。 この発明の第１の実施形態による電流駆動装置の全体構成を示す図である。 カレントコピー回路（Ｐ型）の構成を示す図である。 この発明の第２の実施形態による電流駆動装置の全体構成を示す図である。 この発明の第３の実施形態による液晶駆動装置の全体構成を示す図である。 図５に示したデータドライバの内部構成を示す図である。 図５に示したデータドライバの内部構成を示す図である。 図５に示した液晶駆動装置による動作を示すタイミングチャートである。 この発明の第４の実施形態による この発明の第４の実施形態による この発明の第５の実施形態による電流駆動装置の全体構成を示す図である。 図１１に示した電流加算型ＤＡ変換部の内部構成を示す図である。 この発明の第５の実施形態の変形例による電流駆動装置の全体構成を示す図である。 この発明の第６の実施形態による電流駆動装置の全体構成を示す図である。 この発明の第７の実施形態による電流駆動装置の全体構成を示す図である。 図１５に示した電流駆動装置による動作を示す図である。 この発明の第７の実施形態の変形例による電流駆動装置の全体構成を示す図である。 図１７に示した電流駆動装置による動作を示す図である。 この発明の第８の実施形態によるデータドライバの内部構成を示す図である。 図１９に示したデータドライバによる動作を示す図である。 この発明の第９の実施形態によるデータドライバの内部構成を示す図である。 図２１に示したシフトレジスタの内部構成を示す図である。 図２１に示したデータドライバによる動作を示す図である。 この発明の第１０の実施形態による電流駆動装置の全体構成を示す図である。 従来の液晶駆動装置の構成を示す図である。

符号の説明

００１，１０２，３０２，５０４，６０３，１１２１〜１１２Ｋ 基準電流源
００２ Ｎ型トランジスタ
０１２ Ｐ型トランジスタ
００３ 容量
００４ 電流出力端子
００５，００６ スイッチ
１０１１〜１０１Ｎ，５０１１，５０１２，５０１，６０２１〜６０２Ｐ，７０１１〜７０１Ｐ，１１１１〜１１１Ｋ カレントコピー回路
１０３，２０３，２０６，３０７，６０４，７０３，７１３，８０２，９０１，１１３ タイミング制御回路
１０４１〜１０４Ｎ，５１３１〜５１３Ｎ，１１４１〜１１４Ｋ スイッチ
１０５，５１２，７０１１〜７０１Ｍ，１１５ 選択回路
１０６，５１４，６０１１〜６０１Ｍ，１１６ 信号出力端子
２０１ 分配電流出力端子
２０２ キャリー信号出力端子
２０４ 分配電流入力端子
２０５ キャリー信号入力端子
３０１ 表示パネル
３０３ コントローラ
３０４ 走査ドライバ
３０５ 表示データ線
３０６１〜３０６３，８０１１〜８０１３，９０１１〜９０１３ データドライバ
３１１，９１１ シフトレジスタ
３１２，９１２ 第１ラッチ群
３１３，９１３ 第２ラッチ群
３１４，８１４，９１４ 電流駆動装置群
３１１１〜３１１Ｍ〜３１１Ｑ 第１ラッチ回路
３１２１〜３１２Ｍ〜３１２Ｑ 第２ラッチ回路
３１４１〜３１４Ｍ〜３１４Ｑ 電流駆動装置
５０２１，５０２２，５０２ バイアス用トランジスタ
５０３１〜５０３８ 電流加算型ＤＡ変換部
５０６，５１６ スイッチ
５０７ 接続端子
５１１１〜５１１Ｎ 出力用トランジスタ
６０５，７０４，７１４ 割り当て回路
７０２１〜７０２Ｑ カレントコピー回路群
９１１１〜９１１Ｑ セレクタ
９１５ セレクタ制御回路
ＤＡＴＡ，＃１，＃２，＃３ 表示データ
ＣＡＬ 切り替え信号
Ｓ１０５１〜Ｓ１０５Ｎ，Ｓ５１２１〜Ｓ５１２Ｎ 選択信号
ＣＡＲＲＹ キャリー信号
ＳＴＡＲＴ スタートタイミング信号
ＬＤ ロードタイミング信号
ＬＡＴＣＨ ラッチタイミング信号
Ｂｌａｎｋ ブランキング期間（無効期間）
Ｉ＃１，Ｉ＃２，Ｉ＃３ 出力電流
Ｓ５０５０ 開閉信号
Ｓ６０４０，Ｓ７０３０，Ｓ７１３，Ｓ８０２，Ｓ９０１ キャリブレーション信号
ＳＢＹ，ＳＢＸ，ＳＡＹ，ＳＡＸ セレクト信号

Claims (22)

1. 入力信号に応じた出力電流を生成する装置であって、
   前記装置は、
   Ｒ個（Ｒは自然数）のカレントコピー回路と、
   出力電流生成部とを備え、
   前記Ｒ個のカレントコピー回路の各々は、
   記憶モードになると外部より入力された所定の電流値を有する電流を記憶し、出力モードになると自己に記憶している電流を出力し、
   前記出力電流生成部は、
   前記Ｒ個のカレントコピー回路のうち前記入力信号に応じた個数のカレントコピー回路からの電流を加算することによって出力電流を生成する
   ことを特徴とする電流駆動装置。
2. 請求項１において、
   前記Ｒ個のカレントコピー回路の各々は、
   第１のノードと第２のノードとの間に接続されるＭＯＳ型トランジスタと、
   前記ＭＯＳ型トランジスタのゲートと前記第２のノードとの間に接続される容量と、
   前記所定の電流値の電流を入力する入力端子と、
   出力端子と、
   記憶モードになると前記入力端子と前記第１のノードとを接続するとともに前記第１のノードと前記ＭＯＳ型トランジスタのゲートとを接続し、出力モードになると前記出力端子と前記第１のノードとを接続するとともに前記第１のノードと前記ＭＯＳ型トランジスタのゲートとを非接続する切り替え部とを含む
   ことを特徴とする電流駆動装置。
3. 請求項１において、
   前記電流駆動装置は、さらに
   前記Ｒ個のカレントコピー回路の各々における動作モードを記憶モードおよび出力モードのうちいずれか１つに決定する制御部を備える
   ことを特徴とする電流駆動装置。
4. 請求項３において、
   前記制御部は、
   前記Ｒ個のカレントコピー回路のうち少なくとも１つにおける動作モードを記憶モードに決定し他のカレントコピー回路における動作モードを出力モードに決定する
   ことを特徴とする電流駆動装置。
5. 請求項１において、
   前記電流駆動装置は、さらに
   前記所定の電流値を有する電流を入力する入力端子と、
   前記入力端子によって入力された基準電流を外部に出力する出力端子とを備え、
   前記Ｒ個のカレントコピー回路の各々は、
   記憶モードになると前記入力端子によって入力された所定の電流値を有する電流を記憶し、出力モードになると自己に記憶している電流を出力する
   ことを特徴とする電流駆動装置。
6. 請求項３において、
   前記電流駆動装置は、さらに
   前記入力信号を保持し、保持した入力信号を出力する信号転送部を備え、
   前記出力電流生成部は、
   前記Ｒ個のカレントコピー回路のうち前記信号転送部からの入力信号に応じた個数のカレントコピー回路からの電流を加算することによって出力電流を生成し、
   前記制御部は、
   前記信号転送部が入力信号を出力していない期間に、前記Ｒ個のカレントコピー回路の各々における動作モードを記憶モードおよび出力モードのうちいずれか１つに決定する
   ことを特徴とする電流駆動装置。
7. 請求項６において、
   前記制御部は、
   前記信号転送部が入力信号を出力していない期間に、前記Ｒ個のカレントコピー回路のうち少なくとも１つにおける動作モードを記憶モードに決定する
   ことを特徴とする電流駆動装置。
8. 請求項６において、
   前記入力信号には、有効なデータを含む有効データ区間と、有効なデータを含まない無効区間が存在し、
   前記制御部は、
   前記信号転送部が無効区間の入力信号を保持している間に、前記Ｒ個のカレントコピー回路の各々における動作モードを記憶モードおよび出力モードのうちいずれか１つに決定する
   ことを特徴とする電流駆動装置。
9. 請求項３において、
   前記出力電流生成部による出力電流の生成には、前記カレントコピー回路が最大Ｎ個（Ｎは自然数であり、Ｎ＜Ｒである）必要であり、
   前記出力電流生成部は、
   前記Ｒ個のカレントコピーの中で出力モードになっているカレントコピー回路のうち前記入力信号に応じた個数のカレントコピー回路からの電流を加算することによって出力電流を生成する
   ことを特徴とする電流駆動装置。
10. 請求項９において、
    前記電流駆動装置は、さらに、
    前記出力電流生成部に対して前記Ｒ個のカレントコピー回路のうち出力モードになっているカレントコピー回路をＮ個割り当てる割り当て部を備え、
    前記出力電流生成部は、
    前記割り当て部によって割り当てられたＮ個のカレントコピー回路のうち前記入力信号に応じた個数のカレントコピー回路からの電流を加算することによって出力電流を生成する
    ことを特徴とする電流駆動装置。
11. 請求項９において、
    前記制御部は、
    前記Ｒ個のカレントコピー回路のうち少なくともＮ個のカレントコピー回路における動作モードを出力モードに決定する
    ことを特徴とする電流駆動装置。
12. Ｍ個（Ｍは自然数）の入力信号に応じたＭ個の出力電流を生成する装置であって、
    前記装置は、
    Ｍ個の出力電流生成部と、Ｐ個（Ｐは自然数）のカレントコピー回路と、制御部とを備え、
    前記Ｐ個のカレントコピー回路の各々は、
    記憶モードになると外部より入力された所定の電流値を有する電流を記憶し、出力モードになると自己に記憶している電流を出力し、
    前記制御部は、
    前記Ｐ個のカレントコピー回路の各々における動作モードを記憶モードおよび出力モードのうちいずれか１つに決定し、
    前記Ｍ個の出力電流生成部の各々は、
    前記Ｐ個のカレントコピー回路のうち出力モードになっているカレントコピー回路の中から前記Ｍ個の入力信号のうち１つに応じた個数のカレントコピー回路からの電流を加算することによって出力電流を生成し、
    前記出力電流生成部による出力電流の生成には、前記カレントコピー回路が最大Ｎ個（Ｎは自然数であり、Ｎ×Ｍ＜Ｐである）必要である
    ことを特徴とする電流駆動装置。
13. 請求項１２において、
    前記電流駆動装置は、さらに
    前記Ｍ個の出力電流生成部の各々に対して前記Ｐ個（Ｐ＞Ｎ×Ｍである）のカレントコピー回路のうち出力モードになっているカレントコピー回路をＮ個ずつ割り当てる割り当て部を備え、
    前記Ｍ個の出力電流生成部の各々は、
    前記割り当て部によって割り当てられたＮ個のカレントコピー回路から前記Ｍ個の入力信号のうち１つに応じた個数のカレントコピー回路からの電流を加算することによって出力電流を生成する
    ことを特徴とする電流駆動装置。
14. 請求項１２において、
    前記制御部は、
    前記Ｐ個のカレントコピー回路のうち少なくともＮ×Ｍ個のカレントコピー回路における動作モードを出力モードにする
    ことを特徴とする電流駆動装置。
15. Ｍ個（Ｍは自然数）の入力データを含む入力信号に応じたＭ個の出力電流を生成する装置であって、
    前記装置は、
    Ｍ個の信号転送部と、Ｑ個（Ｑは自然数であり、Ｑ＞Ｍである）の出力電流生成部と、Ｑ×Ｎ個（Ｎは自然数）のカレントコピー回路と、制御部と、割り当て部とを備え、
    前記Ｍ個の信号転送部の各々は、
    前記Ｍ個の入力データのうちいずれか１つを保持し、保持した入力データを出力し、
    前記Ｑ個の出力電流生成部の各々は、
    Ｎ個のカレントコピー回路が対応付けられており、
    前記Ｑ×Ｎ個のカレントコピーの各々は、
    記憶モードになると外部より入力された所定の電流値を有する電流を記憶し、出力モードになると自己に記憶している電流を出力し、
    前記制御部は、
    前記Ｑ×Ｎ個のカレントコピー回路の各々における動作モードを記憶モードおよび出力モードのうちいずれか１つに決定し、
    前記割り当て部は、
    前記Ｍ個の信号転送部の各々に対して、前記Ｑ個の出力電流生成部の中で自己に対応付けられているＮ個のカレントコピー回路がすべて出力モードになっている出力電流生成部のうちいずれか１つを割り当て、
    前記Ｑ個の出力電流生成部の各々は、
    自己に対応付けられているＮ個のカレントコピー回路のうち前記割り当て部によって自己に割り当てられた信号転送部からの入力データに応じた個数のカレントコピー回路からの電流を加算することによって出力電流を生成する
    ことを特徴とする電流駆動装置。
16. 請求項１５において、
    前記制御部は、
    前記Ｑ個の出力電流生成部のうち少なくともＭ個の出力電流生成部の各々に対応付けられているＮ個のカレントコピー回路における動作モードを出力モードに決定する
    ことを特徴とする電流駆動装置。
17. Ｍ個（Ｍは自然数）の入力データを含む入力信号に応じたＭ個の出力電流を生成する装置であって、
    前記装置は、
    保持指示部と、Ｑ個（Ｑは自然数であり、Ｑ＞Ｍである）の信号転送部と、Ｑ個の出力電流生成部と、Ｑ×Ｎ個（Ｎは自然数）のカレントコピー回路と、制御部と、割り当て部とを備え、
    前記Ｑ個の信号転送部は、前記Ｑ個の出力電流生成部と対応しており、
    前記Ｑ個の出力電流生成部の各々は、
    Ｎ個のカレントコピー回路が対応付けられており、
    前記Ｑ×Ｎ個のカレントコピーの各々は、
    記憶モードになると外部より入力された所定の電流値を有する電流を記憶し、出力モードになると自己に記憶している電流を出力し、
    前記制御部は、
    前記Ｑ×Ｎ個のカレントコピー回路の各々における動作モードを記憶モードおよび出力モードのうちいずれか１つに決定し、
    前記保持指示部は、
    Ｑ個の信号転送部のうち対応付けられたＮ個のカレントコピー回路がすべて出力モードになっている出力電流生成部に対応する信号転送部に対して指示信号を出力し、
    前記Ｑ個の信号転送部の各々は、
    前記保持指示部からの指示信号に応じて前記Ｍ個の入力データのうちいずれか１つを保持し、保持した入力データを出力し、
    前記Ｑ個の出力電流生成部は、
    自己に対応付けられているＮ個のカレントコピー回路のうち自己に対応する信号転送部からの入力データに応じた個数のカレントコピー回路からの電流を加算することによって出力電流を生成する
    ことを特徴とする電流駆動装置。
18. 請求項１７において、
    前記保持指示部は、
    直列に接続されたＱ個の指示選択部を含み、
    前記直列に接続されたＱ個の指示選択部の先頭には、指示信号が入力され、
    前記Ｑ個の指示選択部の各々は、
    自己よりも位置的に前に存在する指示選択部のうち対応付けられたカレントコピー回路がすべて出力モードになっている出力電流生成部に対応する指示選択部の中で自己に最も位置的に近い指示選択部からの指示信号を保持し、保持した指示信号を出力する
    ことを特徴とする電流駆動装置。
19. 請求項１７において、
    前記制御部は、
    前記Ｑ個の出力電流生成部のうち少なくともＭ個の出力電流生成部の各々に対応付けられているＮ個のカレントコピー回路における動作モードを出力モードに決定する
    ことを特徴とする電流駆動装置。
20. 入力信号に応じて出力電流を生成する装置であって、
    前記装置は、
    記憶モードになると外部より入力された所定の電流値を有する電流を記憶し、出力モードになると自己に記憶している電流を出力するカレントコピー回路と、
    前記カレントコピー回路からの電流に応じたバイアス電圧を出力するバイアス用トランジスタと、
    電流加算型ＤＡ変換部とを備え、
    前記電流加算型ＤＡ変換部は、
    Ｒ個（Ｒは自然数）の出力用トランジスタと、出力電流生成部とを含み、
    前記Ｒ個の出力トランジスタの各々は、
    前記バイアス用トランジスタからのバイアス電圧に応じた電流を出力し、
    前記出力電流生成部は、
    前記Ｒ個の出力用トランジスタのうち前記入力信号に応じた個数の出力用トランジスタからの電流を加算することによって出力電流を生成する
    ことを特徴とする電流駆動装置。
21. 請求項２０において、
    前記電流駆動装置は、さらに
    外部から所定の電流値を有する電流を入力する入力端子を備え、
    前記カレントコピー回路は、
    記憶モードになると前記入力端子によって入力された所定の電流を記憶する
    ことを特徴とする電流駆動装置。
22. 請求項１において、
    前記Ｎ個のカレントミラー回路の各々は、
    外部からのＮ個の電流のうちいずれか１つを入力し、
    前記Ｎ個の電流の各々は、
    他の電流と電流値が異なり、
    前記出力電流生成部は、
    前記Ｎ個のカレントコピー回路のうち前記入力信号に応じたカレントコピー回路を選択し、選択したカレントコピー回路からの電流を加算することによって出力電流を生成する
    ことを特徴とする電流駆動装置。

Images