JP2005302971A - 半導体チップ実装体の製造方法、半導体チップ実装体 - Google Patents

半導体チップ実装体の製造方法、半導体チップ実装体 Download PDF

Info

Publication number
JP2005302971A
JP2005302971A JP2004116271A JP2004116271A JP2005302971A JP 2005302971 A JP2005302971 A JP 2005302971A JP 2004116271 A JP2004116271 A JP 2004116271A JP 2004116271 A JP2004116271 A JP 2004116271A JP 2005302971 A JP2005302971 A JP 2005302971A
Authority
JP
Japan
Prior art keywords
semiconductor chip
thermosetting resin
resin sheet
exposed surface
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004116271A
Other languages
English (en)
Inventor
Shin Aoki
慎 青木
Kuniyasu Hosoda
邦康 細田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2004116271A priority Critical patent/JP2005302971A/ja
Priority to TW93117541A priority patent/TWI248139B/zh
Priority to CN 200410058664 priority patent/CN1681097A/zh
Publication of JP2005302971A publication Critical patent/JP2005302971A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector

Landscapes

  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

【課題】半導体チップおよび配線基板を有する半導体チップ実装体の製造方法ならびにその製造方法により製造される半導体チップ実装体において、半導体チップを、意図する形状の樹脂で容易に覆うこと。
【解決手段】配線基板と半導体チップとの間にアンダーフィル樹脂が満たされかつ配線基板上に半導体チップがフリップチップ接続された状態となるように半導体チップの実装体を組み立てる工程と、フリップチップ接続された半導体チップの露出面上に該露出面より大きい面積を有する熱硬化性樹脂シートを配置する工程と、半導体チップの露出面上に配置された熱硬化性樹脂シートを加熱し露出面を覆うように熱硬化性樹脂シートで半導体チップを封止する工程とを具備する。
【選択図】図１

Description

本発明は、半導体チップおよび配線基板を有する半導体チップ実装体の製造方法ならびにその製造方法により製造される半導体チップ実装体に係り、特に、半導体チップが配線基板にフリップチップ接続される半導体チップ実装体の製造方法および半導体チップ実装体に関する。
実装面積の狭小化や電気的特性の向上を意図して半導体チップを配線基板にフリップチップ接続する実装方法が採られるようになってきている。特に小型軽量化が求められる携帯機器や高周波（高速）の電気的処理が求められる電子機器などでその傾向が強い。そのような機器の一例として、例えばハードディスクドライブなどの磁気ディスク装置では、電気的処理を行う配線基板は記録メディアである磁気ディスクを収めた容器内に一体的に組み付けられる。
磁気ディスクは、その性質上、塵埃を非常に嫌うため内部空間と外部との間は通常、限られた経路でのみ通気される構造になっている。配線基板の半導体チップがフリップチップ接続されていると、上記のように配線基板の狭小化や電気的特性向上に好都合であるが、反面、半導体チップの背面からシリコンの屑が発生しこの屑が磁気ディスクの表面を汚染する原因となり得る。そこで、例えば、フリップチップ接続された半導体チップを上部から封止するようにオーバコート樹脂を設ける構造が採られ得る。
オーバコート樹脂を設けた半導体チップ実装体の構造は、例えば下記特許文献１、特許文献２に開示がある。特許文献１では、オーバコート樹脂としてもともと液状を呈する樹脂を硬化させたものを用いている。特許文献２では、オーバコート樹脂として、下層がエポキシ樹脂、上層がポリイミド樹脂の積層構造のものを用いている。両者ともオーバコート樹脂は、半導体チップ上から配線基板の上に及んで形成されている。
特開２００３−１２４４０２号公報 特開２００３−２４９５０９号公報
オーバコート樹脂とするために液状の樹脂を使用する場合は、一般的に、樹脂量の調整が難しい。少ない場合は、半導体チップ上すべてを覆うという必要最低限の要求が満たされない不良が生じ得る。特に、半導体チップ表面に対する濡れ性が不足ではじいてしまうという現象や、半導体チップの四隅で露出が生じやすいなどの現象がある。樹脂量が多い場合は、樹脂が半導体チップの回りにも広がり必要のない領域をも硬化させてしまう不良や、硬化後の樹脂の高さが必要以上に高くなり用意された空間の高さ制限を超えてしまうような不良が生じ得る。
本発明は、上記の事情を考慮してなされたもので、半導体チップおよび配線基板を有する半導体チップ実装体の製造方法ならびにその製造方法により製造される半導体チップ実装体において、半導体チップを、意図する形状の樹脂で容易に覆うことが可能な半導体チップ実装体の製造方法および半導体チップ実装体を提供することを目的とする。
上記の課題を解決するため、本発明に係る半導体チップ実装体の製造方法は、配線基板と半導体チップとの間にアンダーフィル樹脂が満たされかつ前記配線基板上に前記半導体チップがフリップチップ接続された状態となるように前記半導体チップの実装体を組み立てる工程と、前記フリップチップ接続された半導体チップの露出面上に該露出面より大きい面積を有する熱硬化性樹脂シートを配置する工程と、前記半導体チップの露出面上に配置された前記熱硬化性樹脂シートを加熱し前記露出面を覆うように前記熱硬化性樹脂シートで前記半導体チップを封止する工程とを具備することを特徴とする。
すなわち、この製造方法では、液状の樹脂を用いず熱硬化性樹脂シートを用いる。熱硬化性樹脂シートをフリップチップ接続された半導体チップの露出面上に配置し、その後、その熱硬化性樹脂シートを加熱して露出面を過不足なく樹脂で覆い半導体チップを封止する。よって、この製造方法によれば、露出面を覆う樹脂の量の制御は極めて良好になり、樹脂の多寡による不良の発生は効果的に抑制される。すなわち、半導体チップを意図する形状の樹脂で容易に覆うことが可能である。
また、本発明に係る半導体チップ実装体は、配線基板と、前記配線基板上にフリップチップ接続された半導体チップと、前記配線基板と前記半導体チップとの隙間を充填する樹脂と、前記半導体チップの前記配線基板側とは反対側に設けられ、前記配線基板上に及ぶことなく前記半導体チップを覆うように形成されている第２の樹脂と具備することを特徴とする。
この半導体チップ実装体は、上記の製造方法により製造され得るものであり、半導体チップを覆う樹脂量が良好に制御されているのでこの樹脂が配線基板上に及んでいない。すなわち、半導体チップを意図する形状の樹脂で容易に覆うことがなされたものである。
本発明によれば、半導体チップおよび配線基板を有する半導体チップ実装体の製造方法ならびにその製造方法により製造される半導体チップ実装体において、半導体チップを意図する形状の樹脂で容易に覆うことが可能である。
本発明の実施態様として、前記半導体チップを封止する前記工程のあとに、前記アンダーフィル樹脂および前記熱硬化性樹脂シートを最終硬化させるべく加熱する工程をさらに具備するようにしてもよい。前記アンダーフィル樹脂および前記熱硬化性樹脂シートの最終硬化を同時に行うものである。別々に行うより生産性が向上する。
また、実施態様として、前記フリップチップ接続された半導体チップの露出面上に該露出面より大きい面積を有する熱硬化性樹脂シートを配置する前記工程が、前記熱硬化性樹脂シートを真空吸着し得るコレットを用いてなされ、前記半導体チップの露出面上に配置された前記熱硬化性樹脂シートを加熱し前記露出面を覆うように前記熱硬化性樹脂シートで前記半導体チップを封止する前記工程が、前記コレットに一体的に設けられた加熱機構により加熱されかつ前記コレットにさらに一体的に設けられた加圧機構により加圧されてなされる、としてもよい。これによれば、コレットなどの治具を必要とするものの配線基板全体（半導体チップの実装体全体）として加熱せずに局所的加熱で樹脂シートを熱硬化させることができる。配線基板に熱耐性の小さい部品や部材が使用されている場合に向いている。
ここで、前記熱硬化性樹脂シートを吸着する前記コレットの表面が非接着性加工された表面であるとするとより好ましい。硬化された樹脂とコレットとの接着を防止するためである。
また、実施態様として、前記半導体チップの露出面上に配置された前記熱硬化性樹脂シートを加熱し前記露出面を覆うように前記熱硬化性樹脂シートで前記半導体チップを封止する前記工程が、前記実装体をオーブンで加熱してなされるとしてもよい。これによれば、実装体全体をオーブンで加熱するので、加熱処理として簡単でありかつ生産性高く半導体チップ封止ができる。
また、実施態様として、前記フリップチップ接続された半導体チップの露出面上に配置される前記熱硬化性樹脂シートが、無機材料からなるフィラーを含んでいるとしてもよい。このようなフィラーを含ませることにより熱による線膨張係数がシリコンのそれに近づき半導体チップとの界面での熱応力発生が抑制される。これにより信頼性を向上できる。
また、実施態様として、前記フリップチップ接続された半導体チップの露出面上に配置される前記熱硬化性樹脂シートが、トレイ状の形状を有し、かつ、前記露出面上に配置されることにより前記半導体チップの端面にも及んで対向する、としてもよい。これは、熱硬化性樹脂シートとして、加熱による変形がより小さい材料を用いる場合に向いている。このような材料は加熱によって半導体チップの端面上を覆うように変形しにくいのであらかじめ端面に対向するような形状にしておくものである。
また、実施態様として、配線基板と半導体チップとの間にアンダーフィル樹脂が満たされかつ前記配線基板上に前記半導体チップがフリップチップ接続された状態となるように前記半導体チップの実装体を組み立てる前記工程が、前記配線基板上にアンダーフィル樹脂を塗布するステップと、前記配線基板面上の前記アンダーフィル樹脂が塗布された部位に前記半導体チップをフリップチップ接続するステップとを有する、とすることができる。これは半導体チップのフリップチップ接続を実現するひとつの方法である。
また、実施態様として、配線基板と半導体チップとの間にアンダーフィル樹脂が満たされかつ前記配線基板上に前記半導体チップがフリップチップ接続された状態となるように前記半導体チップの実装体を組み立てる前記工程が、前記配線基板上に前記半導体チップをフリップチップ接続するステップと、前記フリップチップ接続された半導体チップと前記配線基板との隙間に前記アンダーフィル樹脂を侵入させ充填するステップとを有する、とすることができる。これは、半導体チップのフリップチップ接続を実現する別の方法である。
また、半導体チップとしての実施態様として、前記第２の樹脂が、無機材料からなるフィラーを含んでいる、とすることができる。このようなフィラーを含ませることにより熱による線膨張係数がシリコンのそれに近づき半導体チップとの界面での熱応力発生が抑制される。これにより信頼性を向上できる。
以上を踏まえ、以下では本発明の実施形態を図面を参照しながら説明する。図１は、本発明の一実施形態に係る半導体チップ実装体の製造方法を模式的断面で示す工程図である。（ａ）から順に工程が進行する。図１（ａ）から図１（ｆ）中に示す構成で同一または相当する部位には同一符号を付す。
まず、実装すべき半導体チップ１１を用意する。その機能面には外部接続のためのパッド（図示せず）が形成されている。このパッド上にフリップチップ接続のための半田ボール１２をあらかじめ配設しておく。そして、図１（ａ）に示すようにして、半導体チップ１１に配設された半田ボール１２にフラックスを適用する。具体的には、例えば、内部にペースト状のフラックス２２が溜められたフラックス槽２１の上面をスキージ２３の図で右から左方向に移動してフラックス２２の上面をならし、そのあと半導体チップ１１の半田ボール１２が配設された側をフラックス２２に接触させる。
図１（ａ）に示した工程で半田ボール１２にフラックスを付着させたら、次に、図１（ｂ）に示すように、絶縁板３１と絶縁板３１上にパターニング形成されたランド３２とを有する配線基板の所定の位置に合わせて、上記の半導体チップ１１をマウントする。このマウントではランド３２と半田ボール１２との位置合わせの精度を要する。例えばマウンタやフリップチップボンダを利用することができる。絶縁板３１は、ここでは例えばガラスエポキシ板のようなリジッドな板を想定するが、フレキシブルな素材（例えばポリイミド樹脂）の板であってもよい。
マウント後は、例えばリフロー炉に投入して半田ボール１２をリフローさせ半導体チップ１１を配線基板にフリップチップ接続させる。リフロー炉によるリフローに代えて、フリップチップボンダに一体的に組み込まれている加熱・加圧機構により半田ボール１２をリフローさせてもよい。これで半導体チップ１１の実装体が一応組み上がる。
次に、図１（ｃ）に示すように、フリップチップ接続された半導体チップ１１の周囲いずれかに例えばディスペンサを用いてアンダーフィル樹脂４１をディスペンスする。アンダーフィル樹脂４１はほぼ液状であり、半導体チップ１１の回りにディスペンスされることにより、半導体チップ１１と配線基板との隙間の毛管現象によりこの隙間に侵入していく。アンダーフィル樹脂４１は、例えばエポキシ系の樹脂であり、硬化後の、熱による線膨張係数を半導体チップ１１の素材であるシリコンに近づけるため例えばシリカのような無機材料からなるフィラーを含ませたものを使用すると好ましい。
次に、図１（ｄ）に示すように、例えばホットプレートを使用して半導体チップ１１の実装体を加温する。この加温には、アンダーフィル樹脂４１が硬化しない温度でありかつその粘度が低下するような温度を適用する。これにより、アンダーフィル樹脂４１の、半導体チップ１１と配線基板との隙間への侵入・充填が円滑に進行し隙間は満たされる。
次に、図１（ｅ）に示すように、半導体チップ１１がフリップチップ接続されたその露出面上にこの露出面の面積より大きな面積を有する熱硬化性樹脂シート５１を配置する。この配置は例えばマウンタを利用してまたは手作業で行うことができる。ここで熱硬化性樹脂シート５１は、厚さとして例えば５０μｍから２００μｍ程度とすることができる。初期の状態で表面に多少粘着性を有するようにしておくと配置後の位置ずれが生じにくく好ましい。
熱硬化性樹脂シート５１は、材質として各種の樹脂材料を用いることが可能であるが、代表的には例えばエポキシ系の樹脂などを用いることができる。熱硬化性樹脂は、基本的に加熱により硬化するが、硬化温度より高い温度では軟化して変形する。または、熱可塑性を有する樹脂であるＰＥＴ（ポリエチレンテレフタレート）を用いることもできる。なお、熱硬化性樹脂シート５１には、熱による線膨張係数をシリコンに近づけるため例えばシリカのような無機材料からなるフィラーを含ませるようにしてもよい。フィラーの混入率としては例えば５０重量％以下とすることができる。
次に、図１（ｆ）に示すように、半導体チップ１１の実装体をオーブンに投入し、熱硬化性樹脂シート５１およびアンダーフィル樹脂４１を熱硬化させる。このとき熱硬化性樹脂シート５１については一旦軟化させて半導体チップ１１の形状（特にその端面形状）になじむように変形させる。この目的をより容易に達成するため、熱硬化性樹脂シート１１として熱可塑性材料を混入させたものを用いることができる。アンダーフィル樹脂４１、熱硬化性樹脂シート５１が硬化すると、ぞれぞれ図１（ｆ）に示すような硬化したアンダーフィル樹脂４１ａ（樹脂）および硬化した熱硬化性樹脂シート５１ａ（第２の樹脂）を有する半導体チップ実装体が得られる。
なお、図１（ｆ）の工程でオーブンに投入して加熱する時間は、熱硬化性樹脂シート５１およびアンダーフィル樹脂４１を最終的に硬化させるのに必要な時間として、具体的には例えば１５分ないし１．５時間である。また、加熱温度は少なくとも半田ボール１２の融点より低い温度である。また、熱硬化性樹脂シート５１のガラス転移点については、これを一旦軟化させるのを容易にするため低め（例えば１２０℃）のものを選択すると有利である。
以上の製造方法で製造される半導体チップ実装体では、フリップチップ接続された半導体チップ１１の露出面が過不足のない樹脂で覆われることになる。すなわち、初期的に液状の樹脂を使用する場合のように、半導体チップ１１背面の一部露出、樹脂が半導体チップ１１の回り（特に配線基板の絶縁板３１上）に広がり必要のない領域をも硬化させる、硬化後の樹脂の高さが必要以上に高くなり用意された空間の高さ制限を超える、などの不良を効果的に低減することができる。
なお、図１に示した製造方法では、図１（ｆ）で熱硬化性樹脂シート５１とアンダーフィル樹脂４１とを同時に最終硬化するためオーブンに投入するとして説明したが、もちろん、図１（ｄ）に示す工程の後でアンダーフィル樹脂４１を先に最終硬化させておいて、図１（ｅ）に示す工程では硬化対象を熱硬化性樹脂シート５１のみとするようなプロセスも実行可能である。それぞれの樹脂に適切な処理温度および時間を設定できる。
次に、本発明の別の実施形態について図２を参照して説明する。図２は、本発明の別の実施形態に係る半導体チップ実装体の製造方法を模式的断面で示す工程図であり、図１での説明と同一または相当する部位には同一符号を付してある。その部位については加える事項がない限り説明を省略する。（ａ）から順に工程が進行する。
この実施形態は、図２（ａ）から（ｄ）までは、それぞれ図１（ａ）から（ｄ）に示した工程と全く同じである。図２（ｄ）に示す工程に続き、図２（ｅ）に示すように、半導体チップ１１がフリップチップ接続されたその露出面上にこの露出面の面積より大きな面積を有しかつトレイ上の形状を有する熱硬化性樹脂シート５５を配置する。熱硬化性樹脂シート５５は、そのトレイ内部の大きさを半導体チップ１１がほぼちょうど収まる大きさにし、かつ、トレイの深さを、この熱硬化性樹脂シート５５を半導体チップ１１に被せて配置したときにトレイ底面に半導体チップ１１の露出面が接触するように設定しておく。
熱硬化性樹脂シート５５の配置も熱硬化性樹脂シート５１と同様に、例えばマウンタを利用してまたは手作業で行うことができる。ここで熱硬化性樹脂シート５５は、厚さとして例えば５０μｍから２００μｍ程度とすることができる。
次に、図２（ｆ）に示すように、半導体チップ１１の実装体をオーブンに投入し、熱硬化性樹脂シート５５およびアンダーフィル樹脂４１を熱硬化させる。アンダーフィル樹脂４１、熱硬化性樹脂シート５５が硬化すると、ぞれぞれ図２（ｆ）に示すような硬化したアンダーフィル樹脂４１ａおよび硬化した熱硬化性樹脂シート５５ａを有する半導体チップ実装体が得られる。
この実施形態は、熱硬化性樹脂シート５５として、加熱したときの変形がより小さい性質のものを用いる場合に向いている。この意味で熱硬化性樹脂シート５５としてＰＥＴを使用する場合よりエポキシ系の樹脂を使用する場合により適合し得る。その他の基本的な効果については図１で説明した実施形態と同様である。
次に、本発明のさらに別の実施形態について図３を参照して説明する。図３は、本発明のさらに別の実施形態に係る半導体チップ実装体の製造方法を模式的断面で示す工程図であり、図１、図２での説明と同一または相当する部位には同一符号を付してある。その部位については加える事項がない限り説明を省略する。（ａ）から順に工程が進行する。この実施形態は、図１に示した実施形態に比較して半導体チップ１１をフリップチップ接続するまでの工程が効率化されている。それ以外は変更ない。
まず、図３（ａ）に示すように、所定の位置にランド３２がパターニング形成されている絶縁板３１の配線基板上にフラックス入りアンダーフィル樹脂４１Ａを例えばディスペンサで塗布する。このようなフラックス入りのアンダーフィル樹脂は一般的に周知である。ここで使用するアンダーフィル樹脂４１Ａも、無機材料からなるフィラーを含ませてあるものを用いてもよい。
次に、図３（ｂ）に示すように、絶縁板３１上のランド３２の位置に合わせて、半導体チップ１１をマウントする。このマウントではランド３２と半田ボール１２との位置合わせの精度を要する。例えばマウンタやフリップチップボンダを利用することができる。マウント後は、例えばリフロー炉に投入して半田ボール１２をリフローさせ半導体チップ１１を配線基板にフリップチップ接続させる。リフロー炉によるリフローに代えて、フリップチップボンダに一体的に組み込まれている加熱・加圧機構により半田ボール１２をリフローさせてもよい。これで半導体チップ１１の実装体が一応組み上がる。このフリップチップ接続工程では、アンダーフィル樹脂４１Ａの充填が同時に達成されたものとなり効率化される。なお、半田ボール１２をリフローするための加熱ではアンダーフィル樹脂４１Ａの最終的な硬化は終了していない。
次に、図３（ｃ）に示す工程に移行する。この工程は図１（ｅ）に示した工程と同じである。引き続き図３（ｄ）に示す工程を行う。この工程は図１（ｆ）に示した工程と同じである。これにより、アンダーフィル樹脂４１Ａも最終的に硬化されアンダーフィル樹脂４１Ａａとなる。
この実施形態は、基本的な効果として図１で説明した実施形態と同じである。さらにフリップチップ接続の工程を効率化することができる。もちろん、図２に示した実施形態の（ｅ）、（ｆ）の工程（トレイ状の熱硬化性樹脂シート５５を用いる工程）をそれぞれ図３（ｃ）、（ｄ）に代えて採用することもできる。
次に、本発明のさらに別の実施形態について図４を参照して説明する。図４は、本発明のさらに別の実施形態に係る半導体チップ実装体の製造方法を模式的断面で示す工程図であり、図１、図２、図３での説明と同一または相当する部位には同一符号を付してある。その部位については加える事項がない限り説明を省略する。（ａ）から順に工程が進行する。
まず、図４（ａ）、（ｂ）に示す工程を順に行う。これらの工程は、それぞれ図３（ａ）、（ｂ）に示した工程と同じである。すなわち効率化された半導体チップ１１のフリップチップ接続工程である。図４（ａ）、（ｂ）に示す工程に代えてもちろん図１または図２の（ａ）から（ｄ）の工程（あとからアンダーフィル樹脂４１を充填するフリップチップ接続工程）を採用することもできる。
次に、図４（ｃ）に示すように、真空吸着機能を有するコレット６１に熱硬化性樹脂シート５１Ａを吸着保持させる。熱硬化性樹脂シート５１Ａは、図１または図３に示した実施形態における熱硬化性樹脂シート５１と一応同じものであるとする。コレット６１には、これに一体的に付属して加熱機構６２、加圧機構６３が設けられている。
次に、図４（ｄ）に示すように、コレット６１に吸着保持された熱硬化性樹脂シート５１Ａを半導体チップ１１の露出面上に位置合わせの上、降下させる。さらに引き続いて、加熱機構６２による加熱と加圧機構６３による加圧とを同時に行い、熱硬化性樹脂シート５１Ａを半導体チップ１１背面に熱圧着させる。熱圧着のあとコレット６１、加熱機構６２、加圧機構６３からなる治具を半導体チップ１１上から取り除く。熱圧着により熱硬化性樹脂シート５１Ａは半導体チップ１１の端部に沿って多少変形した形状の熱硬化性樹脂シート５１Ａａになる。ここで熱圧着のあとコレット６１、加熱機構６２、加圧機構６３からなる治具を取り除くに際し、熱硬化性樹脂シート５１Ａａとコレット６１との接着を避けるためには、コレット６１としてその表面を非接着性加工したものを用いるのが有用である。
次に、図４（ｅ）に示すように、半導体チップ１１の実装体をオーブンに投入し、熱硬化性樹脂シート５１Ａａおよびアンダーフィル樹脂４１Ａを最終的に熱硬化させる。アンダーフィル樹脂４１Ａ、熱硬化性樹脂シート５１Ａａが硬化すると、ぞれぞれ図４（ｅ）に示すような硬化したアンダーフィル樹脂４１Ａａおよび硬化した熱硬化性樹脂シート５１Ａａａを有する半導体チップ実装体が得られる。
この実施形態による半導体チップ実装体でも、フリップチップ接続された半導体チップ１１の露出面が過不足のない樹脂で覆われる。したがって、半導体チップ１１背面の一部露出、樹脂が半導体チップ１１の回り（特に配線基板の絶縁板３１上）に広がり必要のない領域をも硬化させる、硬化後の樹脂の高さが必要以上に高くなり用意された空間の高さ制限を超える、などの不良を効果的に低減することができる。
この実施形態による工程は、コレット６１、加熱機構６２、加圧機構６３からなる治具を必要とする点で複雑であるが、配線基板全体（半導体チップ１１の実装体全体）として加熱せずに局所的加熱で熱硬化性樹脂シート５１Ａ、アンダーフィル樹脂４１Ａを熱硬化させるという方法にも適用できる。この場合には、図４（ｅ）に示す工程を行わずに図４（ｄ）に示す工程で熱硬化性樹脂シート５１Ａａおよびアンダーフィル樹脂４１Ａを加熱機構６２により最終的に加熱硬化させる。これによれば、配線基板に熱耐性の小さい部品や部材が使用されている場合に向く。
また、この実施形態においても熱硬化性樹脂シート５１Ａの代わりにトレイ状の熱硬化性樹脂シートを用いることができる。いずれの場合も、これらの熱硬化性樹脂シートは半導体チップ１１との熱圧着性のよい材料のものを選択して使用するのが好ましい。
本発明の一実施形態に係る半導体チップ実装体の製造方法を模式的断面で示す工程図。 本発明の別の実施形態に係る半導体チップ実装体の製造方法を模式的断面で示す工程図。 本発明のさらに別の実施形態に係る半導体チップ実装体の製造方法を模式的断面で示す工程図。 本発明のさらに別の実施形態に係る半導体チップ実装体の製造方法を模式的断面で示す工程図。
符号の説明
１１…半導体チップ、１２…半田ボール、２１…フラックス槽、２２…フラックス、２３…スキージ、３１…絶縁板、３２…ランド、４１…アンダーフィル樹脂（硬化前）、４１ａ…アンダーフィル樹脂（硬化後）、４１Ａ…フラックス入りアンダーフィル樹脂（硬化前）、４１Ａａ…フラックス入りアンダーフィル樹脂（硬化後）、５１…熱硬化性樹脂シート（硬化前）、５１ａ…熱硬化性樹脂シート（硬化後）、５１Ａ…熱硬化性樹脂シート（硬化前）、５１Ａａ…熱硬化性樹脂シート（熱圧着後）、５１Ａａａ…熱硬化性樹脂シート（硬化後）、５５…トレイ状の熱硬化性樹脂シート（硬化前）、５５ａ…トレイ状の熱硬化性樹脂シート（硬化後）、６１…コレット、６２…加熱機構、６３…加圧機構。

Claims (11)

  1. 配線基板と半導体チップとの間にアンダーフィル樹脂が満たされかつ前記配線基板上に前記半導体チップがフリップチップ接続された状態となるように前記半導体チップの実装体を組み立てる工程と、
    前記フリップチップ接続された半導体チップの露出面上に該露出面より大きい面積を有する熱硬化性樹脂シートを配置する工程と、
    前記半導体チップの露出面上に配置された前記熱硬化性樹脂シートを加熱し前記露出面を覆うように前記熱硬化性樹脂シートで前記半導体チップを封止する工程と
    を具備することを特徴とする半導体チップ実装体の製造方法。
  2. 前記半導体チップを封止する前記工程のあとに、前記アンダーフィル樹脂および前記熱硬化性樹脂シートを最終硬化させるべく加熱する工程をさらに具備することを特徴とする請求項１記載の半導体チップ実装体の製造方法。
  3. 前記フリップチップ接続された半導体チップの露出面上に該露出面より大きい面積を有する熱硬化性樹脂シートを配置する前記工程が、前記熱硬化性樹脂シートを真空吸着し得るコレットを用いてなされ、
    前記半導体チップの露出面上に配置された前記熱硬化性樹脂シートを加熱し前記露出面を覆うように前記熱硬化性樹脂シートで前記半導体チップを封止する前記工程が、前記コレットに一体的に設けられた加熱機構により加熱されかつ前記コレットにさらに一体的に設けられた加圧機構により加圧されてなされること
    を特徴とする請求項１記載の半導体チップ実装体の製造方法。
  4. 前記熱硬化性樹脂シートを吸着する前記コレットの表面が非接着性加工された表面であることを特徴とする請求項３記載の半導体チップ実装体の製造方法。
  5. 前記半導体チップの露出面上に配置された前記熱硬化性樹脂シートを加熱し前記露出面を覆うように前記熱硬化性樹脂シートで前記半導体チップを封止する前記工程が、前記実装体をオーブンで加熱してなされることを特徴とする請求項１記載の半導体チップ実装体の製造方法。
  6. 前記フリップチップ接続された半導体チップの露出面上に配置される前記熱硬化性樹脂シートが、無機材料からなるフィラーを含んでいることを特徴とする請求項１記載の半導体チップ実装体の製造方法。
  7. 前記フリップチップ接続された半導体チップの露出面上に配置される前記熱硬化性樹脂シートが、トレイ状の形状を有し、かつ、前記露出面上に配置されることにより前記半導体チップの端面にも及んで対向することを特徴とする請求項１記載の半導体チップ実装体の製造方法。
  8. 配線基板と半導体チップとの間にアンダーフィル樹脂が満たされかつ前記配線基板上に前記半導体チップがフリップチップ接続された状態となるように前記半導体チップの実装体を組み立てる前記工程が、前記配線基板上にアンダーフィル樹脂を塗布するステップと、前記配線基板面上の前記アンダーフィル樹脂が塗布された部位に前記半導体チップをフリップチップ接続するステップとを有することを特徴とする請求項１記載の半導体チップ実装体の製造方法。
  9. 配線基板と半導体チップとの間にアンダーフィル樹脂が満たされかつ前記配線基板上に前記半導体チップがフリップチップ接続された状態となるように前記半導体チップの実装体を組み立てる前記工程が、前記配線基板上に前記半導体チップをフリップチップ接続するステップと、前記フリップチップ接続された半導体チップと前記配線基板との隙間に前記アンダーフィル樹脂を侵入させ充填するステップとを有することを特徴とする請求項１記載の半導体チップ実装体の製造方法。
  10. 配線基板と、
    前記配線基板上にフリップチップ接続された半導体チップと、
    前記配線基板と前記半導体チップとの隙間を充填する樹脂と、
    前記半導体チップの前記配線基板側とは反対側に設けられ、前記配線基板上に及ぶことなく前記半導体チップを覆うように形成されている第２の樹脂と
    を具備することを特徴とする半導体チップ実装体。
  11. 前記第２の樹脂が、無機材料からなるフィラーを含んでいることを特徴とする請求項１０記載の半導体チップ実装体。
JP2004116271A 2004-04-09 2004-04-09 半導体チップ実装体の製造方法、半導体チップ実装体 Pending JP2005302971A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2004116271A JP2005302971A (ja) 2004-04-09 2004-04-09 半導体チップ実装体の製造方法、半導体チップ実装体
TW93117541A TWI248139B (en) 2004-04-09 2004-06-17 Method for manufacturing a semiconductor chip mounting body and a semiconductor chip mounting body
CN 200410058664 CN1681097A (zh) 2004-04-09 2004-07-27 半导体芯片安装体的制造方法和半导体芯片安装体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004116271A JP2005302971A (ja) 2004-04-09 2004-04-09 半導体チップ実装体の製造方法、半導体チップ実装体

Publications (1)

Publication Number Publication Date
JP2005302971A true JP2005302971A (ja) 2005-10-27

Family

ID=35067607

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004116271A Pending JP2005302971A (ja) 2004-04-09 2004-04-09 半導体チップ実装体の製造方法、半導体チップ実装体

Country Status (3)

Country Link
JP (1) JP2005302971A (ja)
CN (1) CN1681097A (ja)
TW (1) TWI248139B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012235168A (ja) * 2009-01-30 2012-11-29 Nitto Denko Corp ダイシングテープ一体型ウエハ裏面保護フィルム
JP2012235167A (ja) * 2009-01-30 2012-11-29 Nitto Denko Corp ダイシングテープ一体型ウエハ裏面保護フィルム
US8841780B2 (en) 2009-01-30 2014-09-23 Nitto Denko Corporation Dicing tape-integrated wafer back surface protective film
US9196533B2 (en) 2010-04-20 2015-11-24 Nitto Denko Corporation Film for back surface of flip-chip semiconductor, dicing-tape-integrated film for back surface of semiconductor, process for producing semiconductor device, and flip-chip semiconductor device

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103021880B (zh) * 2011-09-22 2015-07-08 株式会社东芝 半导体装置的制造方法
JP6320239B2 (ja) * 2013-09-24 2018-05-09 日東電工株式会社 半導体チップ封止用熱硬化性樹脂シート及び半導体パッケージの製造方法
CN105990304A (zh) * 2015-02-25 2016-10-05 扬智科技股份有限公司 芯片封装结构及其制造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012235168A (ja) * 2009-01-30 2012-11-29 Nitto Denko Corp ダイシングテープ一体型ウエハ裏面保護フィルム
JP2012235167A (ja) * 2009-01-30 2012-11-29 Nitto Denko Corp ダイシングテープ一体型ウエハ裏面保護フィルム
US8841780B2 (en) 2009-01-30 2014-09-23 Nitto Denko Corporation Dicing tape-integrated wafer back surface protective film
US9196533B2 (en) 2010-04-20 2015-11-24 Nitto Denko Corporation Film for back surface of flip-chip semiconductor, dicing-tape-integrated film for back surface of semiconductor, process for producing semiconductor device, and flip-chip semiconductor device

Also Published As

Publication number Publication date
TW200534409A (en) 2005-10-16
TWI248139B (en) 2006-01-21
CN1681097A (zh) 2005-10-12

Similar Documents

Publication Publication Date Title
US6166434A (en) Die clip assembly for semiconductor package
JP4390541B2 (ja) 半導体装置及びその製造方法
US5909057A (en) Integrated heat spreader/stiffener with apertures for semiconductor package
US6373142B1 (en) Method of adding filler into a non-filled underfill system by using a highly filled fillet
US6724080B1 (en) Heat sink with elevated heat spreader lid
US6949404B1 (en) Flip chip package with warpage control
JP5018826B2 (ja) 電子デバイスおよびその製造方法
US7906857B1 (en) Molded integrated circuit package and method of forming a molded integrated circuit package
US20070145571A1 (en) Semiconductor package structure with constraint stiffener for cleaning and underfilling efficiency
KR20100044703A (ko) 반도체 장치 및 그 제조 방법
US6773958B1 (en) Integrated assembly-underfill flip chip process
US6002171A (en) Integrated heat spreader/stiffener assembly and method of assembly for semiconductor package
JP5459108B2 (ja) 部品内蔵配線基板
US20090051047A1 (en) Semiconductor apparatus and method of manufacturing the same
JP2005303267A (ja) 積層型電子部品
KR100748558B1 (ko) 칩 사이즈 패키지 및 그 제조 방법
JP2005302971A (ja) 半導体チップ実装体の製造方法、半導体チップ実装体
JP2006253576A (ja) 半導体装置およびその製造方法
JP2009158890A (ja) 電子装置の製造方法
US20170110434A1 (en) Hollow-cavity flip-chip package with reinforced interconnects and process for making the same
JP2008192725A (ja) 半導体装置及びその製造方法並びに半導体装置の製造装置
JP4752717B2 (ja) モジュールの製造方法
JP3539528B2 (ja) 半導体装置およびその製造方法
JP2007266129A (ja) 半導体装置及び半導体装置の製造方法
JP4324773B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060607

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061002

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080219

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080417

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080708

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20081118