JP2005244479A - 伝送装置 - Google Patents
伝送装置 Download PDFInfo
- Publication number
- JP2005244479A JP2005244479A JP2004050071A JP2004050071A JP2005244479A JP 2005244479 A JP2005244479 A JP 2005244479A JP 2004050071 A JP2004050071 A JP 2004050071A JP 2004050071 A JP2004050071 A JP 2004050071A JP 2005244479 A JP2005244479 A JP 2005244479A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- deskew
- signal
- reflected wave
- transmitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31725—Timing aspects, e.g. clock distribution, skew, propagation delay
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/10—Distribution of clock signals, e.g. skew
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
【解決手段】 デスキュー量検出時には、デスキュー信号発生回路204からエッジからなるデスキュー信号を生成し送信器201から送信する。反射波検出回路205は、デスキュー信号の反射波を検出する。時間計測回路206は、デスキュー信号発生から反射波の検出までの時間を計り、計測された時間データを調整回路208に送り、デスキュー量を算出する。通常動作時には、スキュー調整回路207は、調整回路208からのデスキュー量に基づいてスキュー調整を行った信号を送信器201に送る。
【選択図】 図1
Description
(1)伝送路の長さを厳密に合わせる設計を行うことで、各レーンの受信器が受信するデータのスキューを少なくする方法。この場合、伝送路となる、例えばLSIのパッケージ、プリント基板、コネクタ、及びケーブルなどの伝送路長を、全てのレーンで同じ長さに合わせる必要がある。レーン数が多くなり、伝送路の形態が複雑化するほど、伝送路長を合わせる作業にかかる手間と時間も増大する。また、信号伝送速度が速くなるに従い、伝送路長の差をより小さくする必要があるため、これにかかる手間と時間は増加する。
さらに、反射波検出回路は、前記送信器の送信端の電圧変化に基づいて反射波を検出するものでもよく、また、デスキュー信号と少なくとも相関関係があるダミー信号を生成するダミー信号生成回路を備え、検出された反射波とダミー信号との差分を検出することによって反射波を検出するようにしてもよい。
また、従来のデスキュー用データパターンは受信器を介して他の伝送路をもどってくるので、伝送路自体のスキュー量を正確に測ることができなかったが、本発明では、送信時と同じ伝送路を介してもどってくる反射波を検出するので、伝送路の正確なスキュー量を求めることができる。
ステップS5では、デスキュー信号発生回路で生成されたデスキュー信号が、送信器201に送られると同時に、デスキュー信号生成フラグが時間計測回路206に送られ、時間計測回路206が時間の計測を開始する。ここで、デスキュー信号生成フラグは、デスキュー信号発生回路から供給しないで、送信器2の出力を検出してデスキュー信号を検出するデスキュー信号検出回路を設けて、このデスキュー信号検出回路からデスキュー信号生成フラグを供給するようにしてもよい(図4)。この場合は、ステップS5とステップS6とが入れ替わることになる。
(付記1)
スキュー調整回路と、送信器と、伝送路と、受信器とを備える複数の回路ブロックと、前記回路ブロックごとのデスキュー量情報を生成する調整回路とを有し、前記スキュー調整回路は、前記調整回路で生成された前記デスキュー情報に基づいてスキュー調整された信号を前記送信器に供給する伝送装置において、
前記回路ブロックは、
エッジからなるデスキュー信号を生成し前記送信器に供給するデスキュー信号発生回路と、
前記デスキュー信号による反射波を検出する反射波検出回路と、
前記デスキュー信号発生から前記反射波の検出までの時間を計る時間計測回路と、
を備え、
前記調整回路に前記時間計測回路で計測された前記時間のデータを供給する伝送装置。(1)
(付記2)
前記受信器の受信端を高終端モードとする高終端信号を発生する高終端信号発生回路を備え、前記デスキュー信号を送信する前に前記受信端を高終端とする付記1に記載の伝送装置。(2)
(付記3)
前記デスキュー信号発生回路が出力するエッジは、単一のパルスによって生成される付記1及び2に記載の伝送装置。(3)
(付記4)
前記反射波検出回路は、前記送信器の送信端の電圧変化に基づいて反射波を検出する付記1〜3のいずれか1項に記載の伝送装置。(4)
(付記5)
前記反射波検出回路は、前記デスキュー信号と少なくとも相関関係があるダミー信号を生成するダミー信号生成回路を備え、検出された反射波とダミー信号との差分を検出することによって反射波を検出する付記1〜4のいずれか1項に記載の伝送装置。(5)
(付記6)
前記反射波とダミー信号との差分は、さらに基準信号と比較される付記に記載の伝送装置。
(付記7)
前記デスキュー信号の発生を検出するために、送信器の送信端の信号を検出するデスキュー信号検出回路を備える付記1〜6に記載の伝送装置。
(付記8)
前記送信器の送信端の信号を検出するデスキュー信号の検出は前記反射波検出回路で行なわれる付記7に記載の伝送装置。
(付記9)
前記時計測回路は、システムクロックに非同期で該システムクロックを細分するクロックをカウントする第1の計数回路と前記システムクロックをカウントする第2の計数回路を備える付記1〜8のいずれか1項に記載の伝送装置。
201…送信器
202…受信器
203…伝送路
204…デスキュー信号発生器
205…反射波検出回路
206…時間計測回路
207…スキュー調整回路
208…調整回路
211…デスキュー信号検出回路
611…ダミー送信器
613…整合終端抵抗
614…差分増幅器
616…比較器
Claims (5)
- スキュー調整回路と、送信器と、伝送路と、受信器とを備える複数の回路ブロックと、前記回路ブロックごとのデスキュー量情報を生成する調整回路とを有し、前記スキュー調整回路は、前記調整回路で生成された前記デスキュー情報に基づいてスキュー調整された信号を前記送信器に供給する伝送装置において、
前記回路ブロックは、
エッジからなるデスキュー信号を生成し前記送信器に供給するデスキュー信号発生回路と、
前記デスキュー信号による反射波を検出する反射波検出回路と、
前記デスキュー信号発生から前記反射波の検出までの時間を計る時間計測回路と、
を備え、
前記調整回路に前記時間計測回路で計測された前記時間のデータを供給する伝送装置。 - 前記受信器の受信端を高終端モードとする高終端信号を発生する高終端信号発生回路を備え、前記デスキュー信号を送信する前に前記受信端を高終端とする請求項1に記載の伝送装置。
- 前記デスキュー信号発生回路が出力するエッジは、単一のパルスによって生成される請求項1及び2に記載の伝送装置。
- 前記反射波検出回路は、前記送信器の送信端の電圧変化に基づいて反射波を検出する請求項1〜3のいずれか1項に記載の伝送装置。
- 前記反射波検出回路は、前記デスキュー信号と少なくとも相関関係があるダミー信号を生成するダミー信号生成回路を備え、検出された反射波とダミー信号との差分を検出することによって反射波を検出する請求項1〜4のいずれか1項に記載の伝送装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004050071A JP2005244479A (ja) | 2004-02-25 | 2004-02-25 | 伝送装置 |
US11/041,432 US20050195928A1 (en) | 2004-02-25 | 2005-01-25 | Transmission apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004050071A JP2005244479A (ja) | 2004-02-25 | 2004-02-25 | 伝送装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005244479A true JP2005244479A (ja) | 2005-09-08 |
Family
ID=34908563
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004050071A Pending JP2005244479A (ja) | 2004-02-25 | 2004-02-25 | 伝送装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20050195928A1 (ja) |
JP (1) | JP2005244479A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006270133A (ja) * | 2005-03-22 | 2006-10-05 | Nec Corp | 時間差調整回路及び方法 |
JP2008079074A (ja) * | 2006-09-22 | 2008-04-03 | Fuji Xerox Co Ltd | データ伝送装置 |
JP2009071533A (ja) * | 2007-09-12 | 2009-04-02 | Advantest Corp | 差動信号伝送装置および試験装置 |
JP2009199275A (ja) * | 2008-02-20 | 2009-09-03 | Nec Corp | ブレードサーバ、及びスイッチブレード |
JP5633636B2 (ja) * | 2011-03-18 | 2014-12-03 | 富士通株式会社 | 伝送遅延差補正方法,通信装置および通信システム |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7734944B2 (en) * | 2006-06-27 | 2010-06-08 | International Business Machines Corporation | Mechanism for windaging of a double rate driver |
US7783911B2 (en) * | 2006-06-27 | 2010-08-24 | International Business Machines Corporation | Programmable bus driver launch delay/cycle delay to reduce elastic interface elasticity requirements |
US7752475B2 (en) * | 2006-06-27 | 2010-07-06 | International Business Machines Corporation | Late data launch for a double data rate elastic interface |
US7739538B2 (en) * | 2006-06-27 | 2010-06-15 | International Business Machines Corporation | Double data rate chaining for synchronous DDR interfaces |
US7882322B2 (en) * | 2006-06-27 | 2011-02-01 | International Business Machines Corporation | Early directory access of a double data rate elastic interface |
JP5800752B2 (ja) * | 2012-04-25 | 2015-10-28 | 三菱電機株式会社 | 信号源同期回路 |
US9557765B2 (en) | 2013-01-22 | 2017-01-31 | Via Technologies, Inc. | Mechanism for automatically aligning data signals and strobe signals on a source synchronous bus |
US9552320B2 (en) | 2013-01-22 | 2017-01-24 | Via Technologies, Inc. | Source synchronous data strobe misalignment compensation mechanism |
US9319035B2 (en) * | 2013-01-22 | 2016-04-19 | Via Technologies, Inc. | Source synchronous bus signal alignment compensation mechanism |
KR102166908B1 (ko) * | 2014-02-13 | 2020-10-19 | 삼성전자주식회사 | 고속 데이터 인터페이스 장치 및 상기 장치의 스큐 보정 방법 |
US10838449B2 (en) * | 2018-07-05 | 2020-11-17 | International Business Machines Corporation | Automatic detection of clock grid misalignments and automatic realignment |
JP2020154789A (ja) | 2019-03-20 | 2020-09-24 | キオクシア株式会社 | データ伝送装置およびデータ伝送方法 |
KR20220141938A (ko) * | 2021-04-13 | 2022-10-21 | 삼성전자주식회사 | 송신기, 그것을 갖는 데이터 통신 장치, 및 그것의 데이터 전송 방법 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0785543B2 (ja) * | 1988-02-22 | 1995-09-13 | 三菱電機株式会社 | 送受信モジュール点検確認装置 |
US5149931A (en) * | 1989-04-11 | 1992-09-22 | Mitsubishi Denki K.K. | Power source for electric discharge machining |
US4979177A (en) * | 1989-10-26 | 1990-12-18 | Tektronix, Inc. | Enhanced counter/timer resolution in a logic analyzer |
JP3237529B2 (ja) * | 1996-07-22 | 2001-12-10 | 安藤電気株式会社 | 伝送線路伝搬遅延時間測定装置 |
US6247138B1 (en) * | 1997-06-12 | 2001-06-12 | Fujitsu Limited | Timing signal generating circuit, semiconductor integrated circuit device and semiconductor integrated circuit system to which the timing signal generating circuit is applied, and signal transmission system |
US6336192B1 (en) * | 1998-02-16 | 2002-01-01 | Nippon Telegraph And Telephone Corporation | Parallel redundancy encoding apparatus |
JP3257528B2 (ja) * | 1998-12-28 | 2002-02-18 | 日本電気株式会社 | テストパタン生成方法および装置ならびにテストパタン生成プログラムを記録した記録媒体 |
JP3757757B2 (ja) * | 2000-05-18 | 2006-03-22 | 株式会社日立製作所 | リード優先メモリシステム |
JP2003338714A (ja) * | 2002-05-21 | 2003-11-28 | Mitsubishi Electric Corp | 増幅装置 |
US7190714B2 (en) * | 2002-12-23 | 2007-03-13 | Lsi Logic Corporation | Peripheral device receiver detection in a high noise environment |
-
2004
- 2004-02-25 JP JP2004050071A patent/JP2005244479A/ja active Pending
-
2005
- 2005-01-25 US US11/041,432 patent/US20050195928A1/en not_active Abandoned
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006270133A (ja) * | 2005-03-22 | 2006-10-05 | Nec Corp | 時間差調整回路及び方法 |
JP4543981B2 (ja) * | 2005-03-22 | 2010-09-15 | 日本電気株式会社 | 時間差調整回路及び方法 |
JP2008079074A (ja) * | 2006-09-22 | 2008-04-03 | Fuji Xerox Co Ltd | データ伝送装置 |
JP2009071533A (ja) * | 2007-09-12 | 2009-04-02 | Advantest Corp | 差動信号伝送装置および試験装置 |
JP2009199275A (ja) * | 2008-02-20 | 2009-09-03 | Nec Corp | ブレードサーバ、及びスイッチブレード |
US8635370B2 (en) | 2008-02-20 | 2014-01-21 | Nec Corporation | Blade server and switch blade |
JP5633636B2 (ja) * | 2011-03-18 | 2014-12-03 | 富士通株式会社 | 伝送遅延差補正方法,通信装置および通信システム |
Also Published As
Publication number | Publication date |
---|---|
US20050195928A1 (en) | 2005-09-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20050195928A1 (en) | Transmission apparatus | |
US7134056B2 (en) | High-speed chip-to-chip communication interface with signal trace routing and phase offset detection | |
EP1723534A2 (en) | Data sampling clock edge placement training for high speed gpu-memory interface | |
US7382151B1 (en) | Method for reducing cross-talk induced source synchronous bus clock jitter | |
US9250859B2 (en) | Deterministic FIFO buffer | |
JP2017028489A (ja) | スキュー補正回路、電子装置及びスキュー補正方法 | |
US6697974B2 (en) | Method and apparatus for adaptively compensating skews during data transmission on a bus | |
CN107533533B (zh) | 集成电路之间的通信 | |
KR100959846B1 (ko) | 차동 신호 전송 장치, 차동 신호 수신 장치 | |
US20130141076A1 (en) | Spread Spectrum Clock Signal Detection System and Method | |
JP4236913B2 (ja) | データ転送装置 | |
JP2002530986A (ja) | 2倍の分解能を持つパルスエッジ検出器 | |
US7249273B2 (en) | Synchronized serial interface | |
US10250259B2 (en) | Device and method for digital signal transmission | |
KR101100756B1 (ko) | 스큐 일치 출력 회로 | |
CN114679158B (zh) | 周期信号发生装置、信号处理***及其周期信号发生方法 | |
JP2012160992A (ja) | クロック同期式シリアル通信装置およびその通信制御方法 | |
JP4725159B2 (ja) | オープン検出回路、オープン検出方法及び半導体集積回路 | |
JP2000307561A (ja) | バスシステム装置 | |
US20080157840A1 (en) | Systems and Methods for Adding a Delay to a Signal | |
US20100040122A1 (en) | Simultaneous bi-directional data transfer | |
JP6695200B2 (ja) | シリアルデータの受信回路、トランシーバ回路、電子機器、アイドル状態の検出方法 | |
KR20230020896A (ko) | 장치 | |
KR20190134037A (ko) | 도메인 크로싱 기능을 갖는 반도체 장치 | |
Orbach et al. | A low cost implementation of a passive TDR using an FPGA |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070115 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090129 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090203 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090403 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20091208 |