JP2005244479A - 伝送装置 - Google Patents

伝送装置 Download PDF

Info

Publication number
JP2005244479A
JP2005244479A JP2004050071A JP2004050071A JP2005244479A JP 2005244479 A JP2005244479 A JP 2005244479A JP 2004050071 A JP2004050071 A JP 2004050071A JP 2004050071 A JP2004050071 A JP 2004050071A JP 2005244479 A JP2005244479 A JP 2005244479A
Authority
JP
Japan
Prior art keywords
circuit
deskew
signal
reflected wave
transmitter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004050071A
Other languages
English (en)
Inventor
Manabu Yamazaki
学 山▲崎▼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2004050071A priority Critical patent/JP2005244479A/ja
Priority to US11/041,432 priority patent/US20050195928A1/en
Publication of JP2005244479A publication Critical patent/JP2005244479A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/31725Timing aspects, e.g. clock distribution, skew, propagation delay
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/10Distribution of clock signals, e.g. skew

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

【課題】 簡易な構成及び容易な制御でスキュー調整量を得ることができる伝送装置。
【解決手段】 デスキュー量検出時には、デスキュー信号発生回路204からエッジからなるデスキュー信号を生成し送信器201から送信する。反射波検出回路205は、デスキュー信号の反射波を検出する。時間計測回路206は、デスキュー信号発生から反射波の検出までの時間を計り、計測された時間データを調整回路208に送り、デスキュー量を算出する。通常動作時には、スキュー調整回路207は、調整回路208からのデスキュー量に基づいてスキュー調整を行った信号を送信器201に送る。
【選択図】 図1

Description

本発明は、複数の伝送路を備えたスキュー調整可能な伝送装置に関する。
近年、データ通信技術は自動車・家電製品などにも適用範囲が広がってきており、情報処理装置及び通信装置などでは、使用周波数帯域もMHzからGHz帯域が使用されるようになっている。このようなデータ通信では、1本又は1対のデータ線のみでは所望の信号帯域が得られない場合などには、複数本あるいは複数対のデータ線が使用されるが、データ線間あるいはデータ線に対応した複数のポート間には、信号のばらつきがあってはいけない。しかしながら、使用される回路例えばLSIの特性のばらつき、LSIパッケージの伝送線路の配線長の相違、LSIが実装されるプリント基板のバックプレーン用コネクタやケーブルコネクタまでの配線長の相違、及びバックプレーン用コネクタやケーブルコネクタ自体の配線長の相違などが存在し、これにより各信号間に時間差又は位相差(スキュー)が発生する。使用する信号の伝送速度が増加するにつれて、わずかなスキュー量が問題となり、現在では非常に厳しい制約が存在するようになっている。
例えば、最近の規格であるPCI ExpressやInfiniBandなどでは、信号の伝送速度は2.5Gbps、すなわち1ビットあたり400ps/bitにも達している。プリント基板(FR4)上の電気の進行速度は通常6〜7ns/mであるから、伝送路長に50mmの差があった場合の信号のスキュー量(遅延量)は約350psになり、ほぼ1ビット分になる。
このようなスキューを調整する従来の方法あるいは方式は次のようなものである。
(1)伝送路の長さを厳密に合わせる設計を行うことで、各レーンの受信器が受信するデータのスキューを少なくする方法。この場合、伝送路となる、例えばLSIのパッケージ、プリント基板、コネクタ、及びケーブルなどの伝送路長を、全てのレーンで同じ長さに合わせる必要がある。レーン数が多くなり、伝送路の形態が複雑化するほど、伝送路長を合わせる作業にかかる手間と時間も増大する。また、信号伝送速度が速くなるに従い、伝送路長の差をより小さくする必要があるため、これにかかる手間と時間は増加する。
(2)受信器側に受信した信号を一時保存するレジスタを設け、高度なプロトコル制御により、受信した各レーン間のデータが揃った時点で、後段の処理回路にデータを渡す方法。この場合、伝送路長の差が大きくなるほど、また信号伝送速度が速くなるほど、必要なレジスタの数が増加する。
(3)伝送路の遅延時間に対応して調整した信号を送信して、デスキューを行う方式。これは、複数の伝送路に送信する信号に各伝送路に対応したスキューを持たせて各伝送路を伝搬する時間を等しくするもので、この方式によれば、前記(1)(2)に記載したような、受信側の複雑な配線設計、あるいは大規模なレジスタや高度な通信制御が不要になる。
図11を参照して、前記(3)のデスキュー方式を説明する。図11は、複数のポートすなわち複数の伝送路(例えば、ケーブル、プリンタ配線等)を有するデータ伝送装置を示す概略図であり、各ポートの回路ブロック120、121、122・・・は、伝送路ごとの回路ブロックを示したものである。回路ブロック121・・・は、回路ブロック120と同一構成である。
回路ブロック120は、送信器101、伝送路103、受信器102を備え、通常動作中はスキュー調整回路109でスキュー調整されたデータを送信する。しかしながら、スキュー調整回路で使用するデスキュー量を決定するためのデスキュー量検出動作時は、デスキュー用データパターン生成回路104から供給されるデスキュー用データパターンを送信することになる。
送信器101から送信されたデスキュー用データは、伝送路103を介して受信器102へと伝搬される。受信器102のデスキュー用データパターン検出回路105へもデータを伝える。デスキュー用データパターン検出回路105は、デスキュー用データパターンを受信したことを検出すると、そのことを通知回路106へ伝える。通知回路106は、伝送路107を介して、時間測定回路108へデスキュー用データパターンを受信したことを通知する。時間測定回路108は、デスキュー用データパターン生成回路104から供給されるデスキュー用データパターン生成/送信のタイミングと、通知回路106から供給されるデスキュー用データパターンの受信通知の時間差を測定し、その時間差情報を調整回路110へ供給する。調整回路110は、時間測定回路108から供給される時間差情報及びその他の回路ブロック121,122等から供給される時間差情報をもとに、各回路ブロック内の受信器の受信データのスキューがなくなるように各ブロック毎のデスキュー量を割り出し、各回路ブロック内のスキュー調整回路109へデスキュー量情報を提供する。スキュー調整回路109は、調整回路110から送られてきたデスキュー量情報をもとに、通常動作中のデータにスキューを与えてすなわち時間遅延を行って、送信器101へデータを供給する。
回路ブロック121等についても回路ブロック120と同様に、各回路ブロック121等のスキュー調整回路へ、デスキュー量情報を提供する。これにより、通常動作中は、各回路ブロックの受信器は、スキューのないデータの受信が可能となる。
このように、従来は、送信器がデスキュー用のデータパターンを送信し、受信器がこれを受信したら、専用の信号線を介して受信したことを送信器へ通知し、各ポート間の時間差を測定し、その後は、その時間差に応じて送信器にスキューを持たせて、各ポート間のデスキューを行っていた(特許文献1参照)。
しかしながら、このような従来のものでは、デスキュー量検出のためにはデスキュー用データパターンを送らなければならず、また、データは通常、コマンド、アドレス、データ等からなるデータ列として送信されるので、デスキュー用データパターンについても、このような専用のデータ列を定義する必要があった。
さらに、受信側に、デスキュー用データパターン検出回路、これを検出したことを送信側へ通知するための通知回路、及び通知のための伝送路が必要で、これに応じて制御も複雑になり、伝送路を含めた回路設計も複雑なものとなっていた。
特開平11−275066号公報
本発明の目的は、簡易な構成及び制御で、スキュー調整量を得る伝送装置を提供することである。
前記課題を解決するために、本発明は、スキュー調整回路と、送信器と、伝送路と、受信器とを備える複数の回路ブロックを有する伝送装置において、前記回路ブロックが、エッジからなるデスキュー信号を生成し送信器に供給するデスキュー信号発生回路と、デスキュー信号による反射波を検出する反射波検出回路と、デスキュー信号発生から反射波の検出までの時間を計る時間計測回路とを備えて、計測された時間データに基づいてスキュー調整を行うようにした。
また、本発明の伝送装置では、受信器を高終端モードとする高終端信号を発生する高終端信号発生回路を備えるようにしてもよく、デスキュー信号発生回路が出力するエッジは、単一のパルスによって生成されるようにしてもよい。
さらに、反射波検出回路は、前記送信器の送信端の電圧変化に基づいて反射波を検出するものでもよく、また、デスキュー信号と少なくとも相関関係があるダミー信号を生成するダミー信号生成回路を備え、検出された反射波とダミー信号との差分を検出することによって反射波を検出するようにしてもよい。
本発明のデスキュー用信号は、従来のようにデータパターンを必要としない。例えばローレベルからハイレベルへの立ち上がりのようなエッジがあればよく、構成を簡易にできる。
また、従来のデスキュー用データパターンは受信器を介して他の伝送路をもどってくるので、伝送路自体のスキュー量を正確に測ることができなかったが、本発明では、送信時と同じ伝送路を介してもどってくる反射波を検出するので、伝送路の正確なスキュー量を求めることができる。
また、本発明の一態様のように、受信器側の終端のインピーダンスを高くして、積極的に反射をおきやすくすると、反射波を容易に検出することができる。
さらに、本発明の他の態様のように、反射波検出回路にダミー信号発生回路を設けると、反射波の検出効率を上げることができる。
以下、図面を参照して実施の形態を説明する。図1に、本発明の一実施形態である伝送装置を示す。回路ブロック220、221、222、…は、伝送装置を構成する各伝送路の回路であり、その内部構成は同一である。
送信器201は、通常はスキュー調整回路207でデスキューされたデータ信号を送信し、受信器202は、送信器201が送信したデータ信号を伝送路203を介して受信する。伝送路203は、例えばLSIパッケージ、プリント基板、コネクタ、ケーブルなどで構成され、送信器201が送信したデータ信号を受信器202へ伝搬する。
スキュー調整回路207は、スキュー未調整の入力データを調整回路208から送られるデスキュー量情報に基づいて所定量の時間遅延させて、スキュー調整後のデータ433を得るものである。
ここで、通常の送信動作に使用されるスキュー調整回路の内部構成を説明する。図2に、本発明の一実施形態に用いるスキュー調整回路207を示す。スキュー調整回路207には、これから送信しようとするスキュー未調整のデータ401、同期クロック209及びデスキュー量情報1及び2が入力し、スキュー調整されたデータ433を出力する。
まず、スキュー未調整データ401は、D−フリップフロップ回路(DFF)411〜417からなる同期遅延回路のD端子に入力する。DFFのクロック端子には同期クロック209が入力し、同期クロック209の入力ごとに入力側のデータが出力側にシフトする。すなわち、DFF411〜417は、データ401を同期クロック209の周期単位で遅延させる。DFF411〜417の出力は、第1の選択回路409の入力端D1〜D7に入力する入力データ402〜408であり、スキュー未調整データ401に同期クロックの周期単位の遅延を付加したデータである。なお、選択回路409の入力端D0には、遅延されていないデータ401が入力される。
調整回路208から供給されるデスキュー量情報1(3ビットの情報で上位ビットから441、442、443で示す。)は、選択回路409の入力端S0〜S3に供給され、選択回路409は、デスキュー量情報1に応じて、入力端子D0〜D7に入力されたデータ401〜408を出力端子Oから出力信号410として出力する。
第1の選択回路409の出力信号410は、直列に接続されたバッファ418〜424に供給され、各バッファは同期クロック209の1/8ごとに出力信号425〜431を出力し、第2の選択回路432の入力端子D1〜D7に供給する。なお、入力端子D0には、出力信号410が供給される。選択回路432は、デスキュー量情報2のビット451〜453に応じて、入力端子D0〜D7に入力されたデータ425〜431を出力端子Oに出力する。出力された信号がスキュー調整後のデータ433となる。
すなわち、入力されたデータ401は、「同期クロック209の1周期の時間×デスキュー量情報1+同期クロック209の1周期の1/8の時間×デスキュー量情報2」の遅延を受け、所定のスキューが付加されたデータ433が生成される。
図3は、第1の選択回路409及び第2の選択回路432の論理動作を示す真理値表である。S2、S1、S0に入力するデスキュー情報量1又は2(3ビット)にしたがって、選択回路409、432の入力端子D0〜D7への入力信号が出力データ410又は433として出力する。
スキュー調整回路の動作は以上であり、通常時にはスキュー調整された信号が送信され、他の並列に送信される全ての信号の受信時間に差がでないように調整される。ここで、再び図1を参照して、デスキュー量を決定するためのデスキュー量検出動作を説明する。デスキュー量を検出する際には、送信器201には、デスキュー信号発生回路204から供給されるデスキュー信号が供給される。
本発明によれば、デスキュー信号発生回路204から供給されるデスキュー信号は、少なくともエッジを持ったデータであればよく、例えばエッジのみをもったデータ(0→1、または1→0)あるいはパルス(0→1→0、または1→0→1)等とすることができる。本例では0→1のエッジをデスキュー信号とする。デスキュー信号発生回路20は、デスキュー信号を送信器に供給すると同時に、デスキュー信号が発生したことを示すデスキュー信号生成フラグを時間計測回路206に与える。時間計測回路206では、デスキュー信号生成フラグを参照して時間計測を開始する。
通常動作時は、送信器、伝送路、受信器共に例えば50Ωでインピーダンスの整合をとって反射波の発生を抑えているが、デスキュー量検出時には、高終端信号発生装置(図示せず)から高終端信号210を受信器に供給し、受信端の終端抵抗を高くすることで高入力インピーダンスモードに設定し、反射波を積極的に発生させるモードに移行する。したがって、受信器に到達したデスキュー信号は受信端で確実に反射し、送られてきた伝送路201と同じ伝送路201を伝搬して送信器へ戻る。
送信器201の送信端には、反射波検出回路205を備え、送信器201が送信したデスキュー信号に対応する反射波を検出し、検出したことを時間計測回路206へ伝える。 時間計測回路206は、デスキュー信号発生回路204がデスキュー信号を発生してから、反射波検出回路205が反射波を検出するまでの時間を計測し、かかった時間に関する情報(例えば、計測時間そのものであれば、信号が伝送路を往復するのにかかった時間、その半分であれば、伝送路を信号が伝搬するのにかかった時間、などの情報)を調整回路208に伝える。調整回路208では、時間測定回路108からの情報をもとにデスキュー量を決定して、本例の場合デスキュー量情報1及び2としてスキュー調整回路に供給する。
図4には、本発明の実施形態である伝送装置の変形例を示す。図1に示した回路と同一の構成には同一の符号を付した。
図1のものは、時間計測回路206に時間計測を開始するタイミングをデスキュー信号発生回路204が供給していたのに対し、図4のものは、送信器201の電流波形または電圧波形の変化をデスキュー信号検出回路211が検出した時点で、時間計測を開始するタイミングを与える。反射波の検出は、図1のものと同様に、送信器201の電流波形または電圧波形の変化を反射波検出回路205によって検出して、時間計測を終了する。このようにすると、図1のものとは異なり、送信器による遅延分をカウントすることなく、伝送路による遅延のみを検出することができる。この時、デスキュー信号検出回路211と反射波検出回路205は、送信器201の同じノードの電流波形または電圧波形の変化を検出することで、機能を果たせるため、デスキュー信号検出回路211と反射波検出回路205を1つの回路に集約してもよい。
次に、図5〜図8を参照して、本実施形態の時間計測回路206及び反射波検出回路205の内部構成を説明する。まず図5及び6を参照して、時間計測回路206を説明する。
図5には、時間計測回路206の内部構成を示す。時間計測回路206は、第1の計数回路530及び第2の計数回路550を備え、デスキュー信号発生回路204によりデスキュー信号が生成されたことを示すデスキュー信号生成フラグ502により時間計測を開始し、反射波検出回路205により反射波検出フラグ501が供給された時点で計測を終了する。
第1の計数回路530は、反転回路521〜525からなるクロック生成回路520を備え、クロック生成回路520により生成された、システムの同期クロック209より周期の短い非同期クロック507をカウントして時間を計測する。第2の計数回路550は、同期クロック209をカウントして時間を計測する。第1の計数回路は、第2の計数回路でカウントされた同期クロック209の1周期をより細かくカウントするものである。
第1の計数回路530は、JKフリップフロップ533〜536、論理和回路537、538からなり、デスキュー信号生成フラグ502の変化点から反射波検出フラグ501の変化点までの時間を、クロック507の1周期を単位として計測する。すべてのJKフリップフロップ533〜536の出力がHになった場合と、デスキュー信号生成フラグ502がHで且つ同期クロック209の立上りのタイミングで、第1の計数回路530はリセットされる。すなわち、反射波検出フラグ501がLの時にしか、計数回路530の計数は進まない。
第2の計数回路550は、JKフリップフロップ552〜555、論理和回路556と557からなり、デスキュー信号生成フラグ502の変化点から反射波検出フラグ501の変化点までの時間を、同期クロック209の1周期を単位として計測する。すべてのJKフリップフロップ552〜555の出力がHになった場合と、デスキュー信号生成フラグ502がLの場合に、計数回路530はリセットされる。反射波検出フラグが501がLの時にしか、計数回路50の計数は進まない。
図6に、各信号の詳細なタイミングチャートを示す。ここでは、第1の計数回路550の動作の概略を説明する。第2の計数回路は、第1の計数回路の動作と同様であるので説明を省略する。
第1の計数回路がカウントする非同期クロック507は、システムの同期クロック209とは非同期で、より細かい時間を刻んでいる。第1の計数回路(第2の計数回路も同様)は、デスキュー信号生成フラグ502の立ち上がりで、非同期クロック507のカウントを開始し、反射波検出フラグ501が立ち上がりでカウントを終了する。
JKフリップフロップ533に入力する、カウントすべき信号531は、非同期クロック507と反射波検出フラグ501とが、アンド回路504に入力して得られ、反射波検出フラグ501がLの間だけ非同期クロック507と同じクロックを刻む。
また、JKフリップフロップ533に入力するイネーブル信号は、信号532と論理和回路537からの信号540とのアンドをとって得られる。信号532は、信号510とデスキュー信号生成フラグ502とのアンドをとって得られ、信号510は、同期クロック209と同期クロック209のインバータ508による反転信号とのナンドをとった者である。信号510は、通常はHで同期クロック209の立ち上がりでインバータの遅延分だけLになる。信号532は、デスキュー用フラグ502がHで信号510がHの場合のみHとなる。イネーブル信号539はこのチャートでは信号532と同一になっており、このときに信号531すなわち非同期クロック507をカウントする。
第1の計数回路530の出力である541〜541+mは、同期クロック209の立ち上がりから次の立ち上がりの期間、非同期クロック507をカウントした値を数値に変換して示したものである。
図7には、本発明の1実施形態の反射波検出回路205の一例を示す。反射波検出回路205は、先に述べたように、受信端で反射された信号の反射波を送信端において検出するものである。
デスキュー信号601は、デスキュー信号発生回路204から供給されたエッジである。デスキュー量検出時には、送信器201は、デスキュー信号601を伝送路203を介して送信する。デスキュー信号601の送信時には、高終端信号が受信器(図示せず)に供給され、受信端が高インピーダンスとなっている。
反射波検出回路205は、ダミー送信器611、整合終端抵抗613、差分増幅器614、比較器616、基準電圧源617からなる。ダミー送信器611は、デスキュー信号601から、ダミー信号612を生成する。本例では、ダミー信号612は、送信器602が送信する信号と同一の信号である。ダミー信号612は、整合終端抵抗613に供給されるとともに差分増幅器614の一方の入力端に供給される。ここで、整合終端抵抗613は、ダミー送信器611の特性インピーダンスと整合された抵抗器である。差分増幅器614のもう一方の入力端には、送信器端で検出される検出信号603(送信信号でもある。)が入力され、ダミー送信器611が生成したダミー信号612と検出信号603との電圧差を増幅し、差分増幅信号615を生成する。
送信器201から送信される信号に反射波が存在するので、差分増幅信号は反射波が戻ってくるまで一定の差分を出力する。差分増幅信号615は、比較器616の一方の入力端に入力する。比較器616のもう一方の入力端には、基準電圧617が入力されている。基準電圧617は、ダミー信号612と検出信号603の関係、差分増幅器614の増幅度、基準電圧617の値によって、反射波を検出する閾値となる。比較器616は、差分増幅信号615と基準電圧617とを比較し、差分増幅信号615が基準電圧617より大きくなるか小さくなるかを判定して、反射波検出フラグを生成する。基準電圧617は、ノイズによる誤作動を防止している。反射波検出フラグ618は、時間計測回路に供給され、時間計測を終了させる信号となる。本例では、ダミー信号を用いて送信信号すなわち検出信号と比較するようにしたので、検出感度を上げることができる。なお、ダミー信号は、送信信号と一致するものに限らない。送信信号と関数関係や相関関係をもつ信号を採用することもできる。
図8に、反射波検出回路の動作波形を示す。デスキュー信号601が図8に示すようなエッジであるとする。本例ではダミー信号612は、デスキュー信号と同一の波形をもつち、デスキュー信号601とダミー信号は同じ時刻t1で送信される。しかしながら送信端の電圧波形、すなわち検出信号603は、反射信号の存在により、定常状態の電圧の大きさになるまで時間がかかっている。すなわち差分615がある大きさを有することになる。時刻t2で反射波が戻ってくると、検出信号603は定常状態の送信信号を検出することになり、差分615は0に戻る。この時刻t2が反射波検出フラグとして、時間計測回路に送られることになる。なお、時刻t1は、デスキュー信号の送信を検出しているので、これに基づいて図4に記載したデスキュー信号検出回路211のデスキュー検出信号を生成してもよい。
最後に、図1に示した伝送装置におけるデスキュー量検出動作のフローを図9及び図10を参照して説明する。まず、ステップS1では、通常モードか否かが判定される。通常モードであれば、ステップS13(図10)に進み通常のデータ伝送を行なうが、通常モードではなく、デスキュー量検出を行なうのであれば、ステップS2に進み、受信器202に高終端信号210を送り受信器202を高終端モードに切替える。
ステップS3では、スキュー調整回路207に残っているデスキュー情報をクリアして新たなデスキュー情報を受け入れる準備を行なう。
ステップS4では、デスキュー信号発生回路204でデスキュー信号を生成する。
ステップS5では、デスキュー信号発生回路で生成されたデスキュー信号が、送信器201に送られると同時に、デスキュー信号生成フラグが時間計測回路206に送られ、時間計測回路206が時間の計測を開始する。ここで、デスキュー信号生成フラグは、デスキュー信号発生回路から供給しないで、送信器2の出力を検出してデスキュー信号を検出するデスキュー信号検出回路を設けて、このデスキュー信号検出回路からデスキュー信号生成フラグを供給するようにしてもよい(図4)。この場合は、ステップS5とステップS6とが入れ替わることになる。
ステップS6では、送信器201はデスキュー信号を送信し、ステップS7では、受信端で反射する反射波が検出されたか否かを判断する。検出されなければ、ステップS8に進み時間計測回路206による時間の計測を続けるが、反射波を検出すると、ステップS9に進む。
ステップS9では、時間計測回路206は、反射波検出による反射波検出フラグを受信して、時間の計測を停止し、その計測データを調整回路208に送る。
ステップS10では、調整回路208は、各伝送路あるいは各レーンの計測データを集計し、最適なデスキュー量を算出して各レーンのデスキュー情報とする。
ステップS11では、調整回路208は、スキュー調整回路207に該当するデスキュー情報を送る。その他のレーン(回路ブロック221等)に関しても同様にデスキュー情報が送られる。
ステップS12では、新たなデスキュー情報を受信したスキュー調整回路は、このデスキュー情報に見合ったスキュー量が生成されるように準備する。
そして、ステップS13で、受信器を高終端モードから通常終端モードへ移行して、ステップS14で通常のデータ伝送を開始する。
以上述べた本発明の実施の態様は、次の付記のとおりである。
(付記1)
スキュー調整回路と、送信器と、伝送路と、受信器とを備える複数の回路ブロックと、前記回路ブロックごとのデスキュー量情報を生成する調整回路とを有し、前記スキュー調整回路は、前記調整回路で生成された前記デスキュー情報に基づいてスキュー調整された信号を前記送信器に供給する伝送装置において、
前記回路ブロックは、
エッジからなるデスキュー信号を生成し前記送信器に供給するデスキュー信号発生回路と、
前記デスキュー信号による反射波を検出する反射波検出回路と、
前記デスキュー信号発生から前記反射波の検出までの時間を計る時間計測回路と、
を備え、
前記調整回路に前記時間計測回路で計測された前記時間のデータを供給する伝送装置。(1)
(付記2)
前記受信器の受信端を高終端モードとする高終端信号を発生する高終端信号発生回路を備え、前記デスキュー信号を送信する前に前記受信端を高終端とする付記1に記載の伝送装置。(2)
(付記3)
前記デスキュー信号発生回路が出力するエッジは、単一のパルスによって生成される付記1及び2に記載の伝送装置。(3)
(付記4)
前記反射波検出回路は、前記送信器の送信端の電圧変化に基づいて反射波を検出する付記1〜3のいずれか1項に記載の伝送装置。(4)
(付記5)
前記反射波検出回路は、前記デスキュー信号と少なくとも相関関係があるダミー信号を生成するダミー信号生成回路を備え、検出された反射波とダミー信号との差分を検出することによって反射波を検出する付記1〜4のいずれか1項に記載の伝送装置。(5)
(付記6)
前記反射波とダミー信号との差分は、さらに基準信号と比較される付記に記載の伝送装置。
(付記7)
前記デスキュー信号の発生を検出するために、送信器の送信端の信号を検出するデスキュー信号検出回路を備える付記1〜6に記載の伝送装置。
(付記8)
前記送信器の送信端の信号を検出するデスキュー信号の検出は前記反射波検出回路で行なわれる付記7に記載の伝送装置。
(付記9)
前記時計測回路は、システムクロックに非同期で該システムクロックを細分するクロックをカウントする第1の計数回路と前記システムクロックをカウントする第2の計数回路を備える付記1〜8のいずれか1項に記載の伝送装置。
本発明の伝送装置の一実施形態を示す図である。 本発明の伝送装置のスキュー調整回路を示す図である。 図2のスキュー調整装置の選択装置で使用される真理値表を示す図である。 本発明の伝送装置の一実施形態の他の例を示す図である。 本発明の一実施形態の時間計測回路を示す図である。 図5の時間計測回路のタイミングチャートを示す図である。 本発明の一実施形態の反射波検出回路を示す図である。 図7の反射波検出回路のタイミングチャートを示す図である。 本発明の一実施形態のフローチャートを示す図(その1)である。 本発明の一実施形態のフローチャートを示す図(その2)である。 従来のデスキュー調整可能な伝送装置を示す図である。
符号の説明
220、221、222…回路ブロック
201…送信器
202…受信器
203…伝送路
204…デスキュー信号発生器
205…反射波検出回路
206…時間計測回路
207…スキュー調整回路
208…調整回路
211…デスキュー信号検出回路
611…ダミー送信器
613…整合終端抵抗
614…差分増幅器
616…比較器

Claims (5)

  1. スキュー調整回路と、送信器と、伝送路と、受信器とを備える複数の回路ブロックと、前記回路ブロックごとのデスキュー量情報を生成する調整回路とを有し、前記スキュー調整回路は、前記調整回路で生成された前記デスキュー情報に基づいてスキュー調整された信号を前記送信器に供給する伝送装置において、
    前記回路ブロックは、
    エッジからなるデスキュー信号を生成し前記送信器に供給するデスキュー信号発生回路と、
    前記デスキュー信号による反射波を検出する反射波検出回路と、
    前記デスキュー信号発生から前記反射波の検出までの時間を計る時間計測回路と、
    を備え、
    前記調整回路に前記時間計測回路で計測された前記時間のデータを供給する伝送装置。
  2. 前記受信器の受信端を高終端モードとする高終端信号を発生する高終端信号発生回路を備え、前記デスキュー信号を送信する前に前記受信端を高終端とする請求項1に記載の伝送装置。
  3. 前記デスキュー信号発生回路が出力するエッジは、単一のパルスによって生成される請求項1及び2に記載の伝送装置。
  4. 前記反射波検出回路は、前記送信器の送信端の電圧変化に基づいて反射波を検出する請求項1〜3のいずれか1項に記載の伝送装置。
  5. 前記反射波検出回路は、前記デスキュー信号と少なくとも相関関係があるダミー信号を生成するダミー信号生成回路を備え、検出された反射波とダミー信号との差分を検出することによって反射波を検出する請求項1〜4のいずれか1項に記載の伝送装置。
JP2004050071A 2004-02-25 2004-02-25 伝送装置 Pending JP2005244479A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2004050071A JP2005244479A (ja) 2004-02-25 2004-02-25 伝送装置
US11/041,432 US20050195928A1 (en) 2004-02-25 2005-01-25 Transmission apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004050071A JP2005244479A (ja) 2004-02-25 2004-02-25 伝送装置

Publications (1)

Publication Number Publication Date
JP2005244479A true JP2005244479A (ja) 2005-09-08

Family

ID=34908563

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004050071A Pending JP2005244479A (ja) 2004-02-25 2004-02-25 伝送装置

Country Status (2)

Country Link
US (1) US20050195928A1 (ja)
JP (1) JP2005244479A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006270133A (ja) * 2005-03-22 2006-10-05 Nec Corp 時間差調整回路及び方法
JP2008079074A (ja) * 2006-09-22 2008-04-03 Fuji Xerox Co Ltd データ伝送装置
JP2009071533A (ja) * 2007-09-12 2009-04-02 Advantest Corp 差動信号伝送装置および試験装置
JP2009199275A (ja) * 2008-02-20 2009-09-03 Nec Corp ブレードサーバ、及びスイッチブレード
JP5633636B2 (ja) * 2011-03-18 2014-12-03 富士通株式会社 伝送遅延差補正方法,通信装置および通信システム

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7734944B2 (en) * 2006-06-27 2010-06-08 International Business Machines Corporation Mechanism for windaging of a double rate driver
US7783911B2 (en) * 2006-06-27 2010-08-24 International Business Machines Corporation Programmable bus driver launch delay/cycle delay to reduce elastic interface elasticity requirements
US7752475B2 (en) * 2006-06-27 2010-07-06 International Business Machines Corporation Late data launch for a double data rate elastic interface
US7739538B2 (en) * 2006-06-27 2010-06-15 International Business Machines Corporation Double data rate chaining for synchronous DDR interfaces
US7882322B2 (en) * 2006-06-27 2011-02-01 International Business Machines Corporation Early directory access of a double data rate elastic interface
JP5800752B2 (ja) * 2012-04-25 2015-10-28 三菱電機株式会社 信号源同期回路
US9557765B2 (en) 2013-01-22 2017-01-31 Via Technologies, Inc. Mechanism for automatically aligning data signals and strobe signals on a source synchronous bus
US9552320B2 (en) 2013-01-22 2017-01-24 Via Technologies, Inc. Source synchronous data strobe misalignment compensation mechanism
US9319035B2 (en) * 2013-01-22 2016-04-19 Via Technologies, Inc. Source synchronous bus signal alignment compensation mechanism
KR102166908B1 (ko) * 2014-02-13 2020-10-19 삼성전자주식회사 고속 데이터 인터페이스 장치 및 상기 장치의 스큐 보정 방법
US10838449B2 (en) * 2018-07-05 2020-11-17 International Business Machines Corporation Automatic detection of clock grid misalignments and automatic realignment
JP2020154789A (ja) 2019-03-20 2020-09-24 キオクシア株式会社 データ伝送装置およびデータ伝送方法
KR20220141938A (ko) * 2021-04-13 2022-10-21 삼성전자주식회사 송신기, 그것을 갖는 데이터 통신 장치, 및 그것의 데이터 전송 방법

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0785543B2 (ja) * 1988-02-22 1995-09-13 三菱電機株式会社 送受信モジュール点検確認装置
US5149931A (en) * 1989-04-11 1992-09-22 Mitsubishi Denki K.K. Power source for electric discharge machining
US4979177A (en) * 1989-10-26 1990-12-18 Tektronix, Inc. Enhanced counter/timer resolution in a logic analyzer
JP3237529B2 (ja) * 1996-07-22 2001-12-10 安藤電気株式会社 伝送線路伝搬遅延時間測定装置
US6247138B1 (en) * 1997-06-12 2001-06-12 Fujitsu Limited Timing signal generating circuit, semiconductor integrated circuit device and semiconductor integrated circuit system to which the timing signal generating circuit is applied, and signal transmission system
US6336192B1 (en) * 1998-02-16 2002-01-01 Nippon Telegraph And Telephone Corporation Parallel redundancy encoding apparatus
JP3257528B2 (ja) * 1998-12-28 2002-02-18 日本電気株式会社 テストパタン生成方法および装置ならびにテストパタン生成プログラムを記録した記録媒体
JP3757757B2 (ja) * 2000-05-18 2006-03-22 株式会社日立製作所 リード優先メモリシステム
JP2003338714A (ja) * 2002-05-21 2003-11-28 Mitsubishi Electric Corp 増幅装置
US7190714B2 (en) * 2002-12-23 2007-03-13 Lsi Logic Corporation Peripheral device receiver detection in a high noise environment

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006270133A (ja) * 2005-03-22 2006-10-05 Nec Corp 時間差調整回路及び方法
JP4543981B2 (ja) * 2005-03-22 2010-09-15 日本電気株式会社 時間差調整回路及び方法
JP2008079074A (ja) * 2006-09-22 2008-04-03 Fuji Xerox Co Ltd データ伝送装置
JP2009071533A (ja) * 2007-09-12 2009-04-02 Advantest Corp 差動信号伝送装置および試験装置
JP2009199275A (ja) * 2008-02-20 2009-09-03 Nec Corp ブレードサーバ、及びスイッチブレード
US8635370B2 (en) 2008-02-20 2014-01-21 Nec Corporation Blade server and switch blade
JP5633636B2 (ja) * 2011-03-18 2014-12-03 富士通株式会社 伝送遅延差補正方法,通信装置および通信システム

Also Published As

Publication number Publication date
US20050195928A1 (en) 2005-09-08

Similar Documents

Publication Publication Date Title
US20050195928A1 (en) Transmission apparatus
US7134056B2 (en) High-speed chip-to-chip communication interface with signal trace routing and phase offset detection
EP1723534A2 (en) Data sampling clock edge placement training for high speed gpu-memory interface
US7382151B1 (en) Method for reducing cross-talk induced source synchronous bus clock jitter
US9250859B2 (en) Deterministic FIFO buffer
JP2017028489A (ja) スキュー補正回路、電子装置及びスキュー補正方法
US6697974B2 (en) Method and apparatus for adaptively compensating skews during data transmission on a bus
CN107533533B (zh) 集成电路之间的通信
KR100959846B1 (ko) 차동 신호 전송 장치, 차동 신호 수신 장치
US20130141076A1 (en) Spread Spectrum Clock Signal Detection System and Method
JP4236913B2 (ja) データ転送装置
JP2002530986A (ja) 2倍の分解能を持つパルスエッジ検出器
US7249273B2 (en) Synchronized serial interface
US10250259B2 (en) Device and method for digital signal transmission
KR101100756B1 (ko) 스큐 일치 출력 회로
CN114679158B (zh) 周期信号发生装置、信号处理***及其周期信号发生方法
JP2012160992A (ja) クロック同期式シリアル通信装置およびその通信制御方法
JP4725159B2 (ja) オープン検出回路、オープン検出方法及び半導体集積回路
JP2000307561A (ja) バスシステム装置
US20080157840A1 (en) Systems and Methods for Adding a Delay to a Signal
US20100040122A1 (en) Simultaneous bi-directional data transfer
JP6695200B2 (ja) シリアルデータの受信回路、トランシーバ回路、電子機器、アイドル状態の検出方法
KR20230020896A (ko) 장치
KR20190134037A (ko) 도메인 크로싱 기능을 갖는 반도체 장치
Orbach et al. A low cost implementation of a passive TDR using an FPGA

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070115

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090203

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090403

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20091208