JP2005244294A - アナログ・ディジタル変換装置 - Google Patents

アナログ・ディジタル変換装置 Download PDF

Info

Publication number
JP2005244294A
JP2005244294A JP2004047594A JP2004047594A JP2005244294A JP 2005244294 A JP2005244294 A JP 2005244294A JP 2004047594 A JP2004047594 A JP 2004047594A JP 2004047594 A JP2004047594 A JP 2004047594A JP 2005244294 A JP2005244294 A JP 2005244294A
Authority
JP
Japan
Prior art keywords
analog
gain
correction data
gain correction
digital
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004047594A
Other languages
English (en)
Other versions
JP3915791B2 (ja
Inventor
Masaru Aiso
優 相曾
Masaaki Okabayashi
昌明 岡林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yamaha Corp
Original Assignee
Yamaha Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yamaha Corp filed Critical Yamaha Corp
Priority to JP2004047594A priority Critical patent/JP3915791B2/ja
Publication of JP2005244294A publication Critical patent/JP2005244294A/ja
Application granted granted Critical
Publication of JP3915791B2 publication Critical patent/JP3915791B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Analogue/Digital Conversion (AREA)

Abstract

【課題】 製造時の正確なゲイン特性に簡易に戻すことができるようにする。
【解決手段】 アナログ・ディジタル変換手段20aに入力されたアナログ波形信号は、PAD21およびHA22からなるアナログ増幅部によりレベル制御されてAD変換される。変換されたディジタル信号は、DSP16においてアナログ増幅部のアナログゲインを補正するゲイン補正データが乗算されてディジタル波形信号として出力される。製造時のゲイン補正データはフラッシュメモリ11に記憶されており、フラッシュメモリ11から電源バックアップされたRAM12に送られるため、製造時の正確なゲイン特性に簡易に戻すことができる。
【選択図】 図1

Description

この発明は、音響信号等の入力アナログ波形信号をディジタル波形信号に変換して出力するアナログ・ディジタル変換装置に関するものである。
従来、多数のマイクロホンあるいは電気・電子楽器などから出力されるオーディオ信号のレベルや周波数特性を調整し、ミキシングしていくつかのミキシング・グループにまとめてパワーアンプや各種録音機器に送り出すミキサが知られている。このようなミキサのディジタル入力端子に入力するディジタル波形信号はアナログ・ディジタル変換装置(以下、「AD変換装置」という)によりオーディオ信号等の入力アナログ波形信号をディジタル波形信号に変換して供給している。AD変換装置は複数チャンネルのアナログ波形信号をディジタル波形信号に変換するためにADコンバータをチャンネル毎に備えており、各チャンネルのADコンバータ毎に前置してADコンバータに適正なレベル範囲のアナログ波形信号が入力されるように、アナログ波形信号のレベルを制御するアナログ増幅手段が設けられている。アナログ増幅手段はアナログ動作となるため誤差を有しており、この誤差を補正するために各チャンネルのADコンバータ毎にゲイン調整用の可変抵抗が備えられている。この可変抵抗は、ADコンバータの製造時にAD変換における正確なゲイン特性が得られるように計測器を使用して調整されている。
従来のAD変換装置のADコンバータにおけるゲイン補正用の可変抵抗の調整は、計測器を使用してAD変換における正確なゲイン特性が得られるように手作業で可変抵抗を調整していることから、多大の調整時間が費やされると共にコストを押し上げる原因になってしまうという問題点があった。
また、ゲイン調整用の可変抵抗はAD変換装置のケースに収納されている変換基板上にあって、調整済みの可変抵抗が動かされると正確なゲイン特性からはずれてしまうことからユーザが調整を行なうことは禁止されている。この場合、ユーザがケースを開けてその可変抵抗を操作すると、製造時に行なわれたAD変換における正確なゲイン特性が得られる調整結果が失われてしまい、再度計測器を使用し多大の調整時間を費やして再調整しなければならないという問題点が生じるようになる。また、ADコンバータにおけるアナログ増幅手段のゲイン特性が経年変化等により変化する場合があるため、常に正確なゲイン特性を維持するには定期的に計測器を使用し多大の調整時間を費やして再調整する必要があるという問題点があった。
そこで、本発明は製造時の正確なゲイン特性に簡易に戻すことのできるアナログ・ディジタル変換装置を提供することを目的としている。また、本発明はユーザが簡易に正確なゲイン特性に調整することができるアナログ・ディジタル変換装置を提供することを目的としている。
上記目的を達成するために、本発明のアナログ・ディジタル変換装置は、アナログ・ディジタル変換手段から出力されるディジタル信号にアナログ増幅手段の誤差を補正するゲイン補正データを乗算してディジタル波形信号を出力することを最も主要な特徴としている。そして、ゲイン補正データが記憶されている不揮発性メモリ手段と、不揮発性メモリ手段から送られたゲイン補正データが記憶されるメモリ手段とを備えていることを他の特徴点としていると共に、ゲイン補正データを自動調整するようにしたことを他の特徴点としている。
本発明によれば、アナログ・ディジタル変換手段から出力されるディジタル信号に乗算されるメモリ手段に記憶されているゲイン補正データのイニシャライズ指示があった際に、不揮発性メモリ手段に記憶されているゲイン補正データによりメモリ手段のゲイン補正データが書き換えられることから、製造時の正確なゲイン特性に簡易に戻すことができるようになる。また、ゲイン自動調整が指示された際に、アナログ・ディジタル変換手段により変換されたディジタル信号のレベルが調整範囲内であるか否かを確認し、調整範囲内であることを条件に該ディジタル信号のレベルが入力アナログ信号のレベルに対応するようにゲイン補正データを決定することにより、ゲイン補正データを自動調整することが可能となり、ユーザが簡易に正確なゲイン特性に調整することができるようになる。
製造時の正確なゲイン特性に簡易に戻すことのできるアナログ・ディジタル変換装置を提供するという目的を、アナログ・ディジタル変換手段から出力されるディジタル信号に乗算されるアナログ増幅手段のゲインを補正するゲイン補正データを不揮発性メモリ手段からメモリ手段に送ることで実現した。また、ユーザが簡易に正確なゲイン特性に調整することができるアナログ・ディジタル変換装置を提供するという目的を、ゲイン補正データを自動調整できるようにしたことで実現した。
本発明の実施例のアナログ・ディジタル変換装置の構成を示すブロック図を図1に示す。
図1に示すアナログ・ディジタル変換装置(AD変換装置)1は、複数チャンネルのアナログ波形信号が入力可能とされており、チャンネル毎に入力されたアナログ波形信号をディジタル信号に変換するAD変換部20a、20b、・・・、20nを備えている。チャンネル数は、例えば8チャンネルとされアナログ波形信号はマイク、電気ギター、オーディオ装置等からのアナログ波形信号とされている。AD変換部20a、20b、・・・、20nは同様の構成とされており、代表してチャンネル1のAD変換部20aの構成が図示されている。AD変換部20aは、例えば0dbまたは−24dBの減衰量をアナログ波形信号に与える減衰器(PAD)21と、例えば、6dBあるいは12dBステップでアナログ波形信号のレベルを制御するヘッドアンプ(HA)22と、HA22から出力されるレベル制御されたアナログ波形信号をディジタル信号に変換するADコンバータ(ADC)23とを備えている。PAD21とHA22によりアナログ増幅部が構成されており、このアナログ増幅部において設定可能なアナログゲイン範囲は、例えば6dBステップで−10dB〜+56dBの範囲において設定できるようにされている。本発明の実施例において、入力するアナログ波形信号の基準レベルは0dB=0.775Vrmsに規定されている。また、ADコンバータ23のヘッドルーム(基準レベルからクリッピングレベルまでのマージン)は、例えば+20dBとされており、アナログゲインが+2dBに設定された場合には+18dBのアナログ信号まで正しくディジタル信号に変換できるものとされている。
AD変換部20a〜20nから出力されたディジタル信号はDSP(Digital Signal Processor)16に入力される。DSP16は処理部であり、AD変換されたディジタル出力にPAD21とHA22とからなるアナログ増幅部のアナログゲインの誤差を補正するゲイン補正データを乗算してAD変換における正確なゲイン特性のディジタル信号を得る処理を行っている。さらに、6dBステップで設定されるアナログ増幅部のゲインを補間するように、例えば1dBステップで設定されたディジタルゲインをAD変換されたディジタル出力に乗算する処理を行っている。また、AD変換されたディジタル出力にハイパスフィルタ処理を行うこともできる。DSP16から出力されたディジタル信号は波形データインタフェース(波形I/O)17を介して外部へディジタル波形信号として出力される。このディジタル波形信号は、例えばディジタル・ミキサに供給される。このように、AD変換装置1に入力されるアナログ波形信号のレベルを適正な範囲とするゲインは、アナログ増幅部に設定されるアナログゲインと、DSP16に設定されるディジタルゲインとから構成されている。
CPU(Central Processing Unit)10はAD変換装置1の全体の動作を制御しており、フラッシュメモリ11はCPU10が実行するAD変換に関連する制御プログラム等の動作ソフトウェアおよびアナログ増幅部のアナログゲインの誤差を補正してAD変換における正確なゲイン特性を得るためのゲイン補正データを格納している書き換え可能な不揮発性のメモリである。また、RAM(Random Access Memory)12はフラッシュメモリ11から送られたゲイン補正データが記憶される電源がバックアップされたメモリであり、RAM13はCPU10のワークエリアや各種データ等が記憶されるメモリである。操作子14は、AD変換装置1のパネルに備えられたチャンネル選択スイッチやゲインを設定可能なロータリーエンコーダ等の操作子であり、表示器15は選択されたチャンネルにおける設定されたゲインやゲイン補正データが表示可能な液晶や7セグメントLED等の表示器である。その他インタフェース(その他I/O)18は外部のパーソナルコンピュータ等のその他機器を接続することのできるインタフェースであり、パーソナルコンピュータをその他I/O18に接続した際にパーソナルコンピュータからAD変換装置1をリモートコントロールして制御することができるようになる。これらの各部はバス19を介してデータや命令の授受を行っている。
なお、フラッシュメモリ11に格納されているゲイン補正データは、アナログ波形信号をAD変換した際にアナログ増幅部のアナログゲインの誤差を補正して正確なゲイン特性を得るためのゲイン補正データであり、メーカでAD変換装置1の出荷時に所定の校正装置を用いてゲイン補正データの調整を行い、得られたゲイン補正データが初期値としてフラッシュメモリ11に格納されている。また、フラッシュメモリ11に動作ソフトウェアを格納することにより、フラッシュメモリ11内の動作ソフトウェアを書き換えることで、動作ソフトウェアをバージョンアップすることができる。
次に、本発明にかかるAD変換装置1のパネル構成の一例を図2に示す。ただし、図2には8チャンネルのアナログ波形信号をAD変換したディジタル波形信号を出力することのできる構成例が示されている。
この図に示すように、AD変換装置1のパネルには電源スイッチSW11と、表示器15である7セグメントLEDからなる3桁の表示器DPと、操作子14の一つであるロータリーエンコーダREとが設けられている。また、チャンネル1,チャンネル2,・・・チャンネル8のいずれかを選択する操作子14の一つである選択スイッチSW1,SW2,・・・SW8と、DSP16から出力されるAD変換された各チャンネルのディジタル波形信号のレベルを表示する6セグメントのレベルメータLM1、LM2、・・・LM8が設けられている。DSP16には、各チャンネルのレベルメータの各セグメントに対応して、ディジタル信号の最大レベルを0dBとしたスケールで0dB、−6dB、−12dB、−18dB、−30dB、−48dBの各レベル(そのレベル以上のとき|1|、未満のとき|0|)を検出するためのレベル検出器が備えられており、レベルメータの各セグメントの点灯状態は対応するレベル検出器の出力により制御される。このレベル検出器は6つのレベルしか検出できないが、より細かいレベル(例えば、100くらいのレベル)を精密に検出することのできるレベル検出器に置き換えても良い。
CPU10は、このレベル検出器における各チャンネルの検出結果を読み出すことができ、その検出結果に基づいて後述するゲイン補正データの自動調整処理を行う。なお、選択スイッチSW1〜SW8のいずれかを操作すると操作された選択スイッチに設けられたLED等のランプが点灯し、選択されたチャンネルが点灯により示されると共に、選択されたチャンネルにおいては、ロータリーエンコーダREを操作することにより例えば1dBステップのゲイン設定を行うことができるようになる。
ここで、各チャンネルのゲイン設定についてチャンネル1を例に挙げて説明する。チャンネル1のゲイン設定する場合には、まず、チャンネル選択スイッチSW1を操作してロータリーエンコーダREに設定するチャンネルをチャンネル1とする。この場合のチャンネル選択スイッチSW1を押している時間は短時間(例えば、2秒未満)とする。これにより、チャンネル選択スイッチSW1のランプが点灯してゲイン設定モードとされると共に、表示器DPにチャンネル1のゲイン値が表示される。なお、表示器DPの1桁目は”−”あるいは” ”が表示され、2桁目にはゲインの10の位の10進数が表示され、3桁目にはゲインの1の位の10進数が表示される。チャンネル1に設定されているゲインは、ロータリーエンコーダREを右回りあるいは左回りさせるよう操作することにより変更される。この場合の設定可能なゲイン範囲は、例えば−15dB〜+56dBの範囲で、ロータリーエンコーダREの1クリックに対して、例えば1dBステップでゲインが変更されるようになる。この場合、PAD21とHA22からなるアナログ増幅部に、例えば6dBステップでアナログゲインが設定され、その間の0〜5dBはディジタルゲインとして、例えば1dBステップでDSP16に振り分けて設定されるようになる。これにより、各チャンネル毎に−15dBから+56dBの範囲まで1dBステップでゲイン設定を行うことができる。なお、各チャンネル毎に設定されたゲイン値は電源バックアップされているRAM12に記憶され、電源スイッチSW11を切ってもゲイン値が保持されるようになる。
次に、各チャンネルのPADとHAからなるアナログ増幅部のアナログゲインの誤差を補正するゲイン補正データの値を調整するトリム設定についてチャンネル1を例に挙げて説明する。トリム設定では、各チャンネル毎にゲイン設定よりも細かい、例えば0.1dBステップで±1.5dBの範囲でゲイン補正データを調整することができる。このPADとHAからなるアナログ増幅部の誤差を補正するゲイン補正データの初期値は、AD変換装置1の製造時に自動測定により決定されてフラッシュメモリ11に書き込まれている。AD変換装置1がAD変換する際には、フラッシュメモリ11に格納されているゲイン補正データが電源バックアップされているRAM12に記憶され、DSP16へ送られる。これにより、アナログ増幅部のアナログゲインの誤差を補正して正確なゲイン特性を得ることができ、電源スイッチSW11を切ってもゲイン補正データが保持されるようになる。また、バックアップ電源が低下してRAM12に記憶されたゲイン補正データが消えた場合や、RAM12のイニシャライズの際にはフラッシュメモリ11に格納されているゲイン補正データがRAM12に記憶されるようになる。
チャンネル1のトリム設定を行う場合には、まず、チャンネル選択スイッチSW1を所定時間(例えば、2秒以上)押し続ける。これにより、ロータリーエンコーダREにトリム設定するチャンネルがチャンネル1とされ、表示器DPに電源バックアップされているRAM12に記憶されてDSP16に設定されているチャンネル1のゲイン補正データが表示される。また、選択されたチャンネル1のランプが点滅表示されてトリム設定モードになったことが表示される。この場合の表示器DPにおけるゲイン補正データの表示は、1桁目に”−”あるいは” ”が表示され、2桁目にゲイン補正データの整数部(10進数)と小数点が表示され、3桁目にゲイン補正データの小数部が10進数で表示される。チャンネル1に設定されているゲイン補正データは、ロータリーエンコーダREを右回りあるいは左回りさせるよう操作することにより変更される。この場合の設定可能なゲイン補正データの範囲は、例えば+1.5dB〜−1.5dBの範囲でロータリーエンコーダREの1クリックに対して、例えば0.1dBステップでゲイン補正データが変更されるようになる。変更されたゲイン補正データはDSP16に送られて変更後のゲイン補正データとされると共に、電源バックアップされているRAM12に記憶されているゲイン補正データが変更されたゲイン補正データにより上書きされる。
なお、トリム設定モードからゲイン設定モードに戻したいときには、選択されているチャンネル選択スイッチを短時間押すか、選択されていない他のチャンネル選択スイッチを操作することによりゲイン設定モードに移行し、ロータリーエンコーダREによりゲイン設定できるようになる。
また、電源バックアップされているRAM12のメモリイニシャライズを行うことができる。RAM12のメモリイニシャライズを行うには予め定められたチャンネル選択スイッチの一つ(例えば、チャンネル4のチャンネル選択スイッチ)とスイッチSW10とを押しながら電源スイッチSW11をオンにする(メモリイニシャライズ操作)。これにより、RAM12は初期化されてフラッシュメモリ11に格納されている各チャンネルのゲイン補正データがRAM12に記憶されるようになる。
上述したようなメーカからの出荷時やサービスセンターで修理を行ったときには、ゲイン補正データの再調整が必要になる。そのような場合、本発明のAD変換装置1は、電源オン時に所定の操作を行って「保守モード」で立ち上げることにより、各チャンネルのPADとHAからなるアナログ増幅部のアナログゲインの誤差を補正するゲイン補正データを自動で調整するトリム設定(自動)を行うことができる。
トリム設定(自動)を行う際には、各チャンネルにアナログ波形信号として基準レベル(例えば、+6dB)の基準アナログ信号を入力してトリム設定(自動)の準備を行う。次いで、ロータリーエンコーダREを操作してトリム設定(自動)を行う制御プログラムの番号を選択して、その番号を表示器DPに表示させる。これにより、トリム設定(自動)の制御プログラムが選択され、次いでスイッチSW10を操作すると選択されたトリム設定(自動)の制御プログラムが実行されてゲイン補正データが自動で調整されるようになる。また、その他I/O18に接続されたパーソナルコンピュータからターミナルソフトから、トリム設定(自動)の制御プログラムを実行するよう命令した場合も、ゲイン補正データが自動で調整されるようになる。
トリム設定(自動)の制御プログラムが実行されると、表示器DPに[−−−]と表示されてトリム設定(自動)の制御プログラムが実行中であることが示され、チャンネル1,チャンネル2,・・・チャンネル8の順で順次各チャンネルのゲイン補正データが自動で調整されるようになる。チャンネル1におけるゲイン補正データの自動設定について説明すると、AD変換部20aとDSP16におけるチャンネル1のゲインが所定ゲイン(例えば、−4dB)に設定され、その結果、ADコンバータ23には+2dBのアナログ信号が供給されてディジタル信号に変換される。前述したように、ADコンバータ23の最大レベルは+20dBであり、レベルメータではその最大レベルを0dBとして表示を行っているので、この+2dBのディジタル信号は−18dBのセグメントをぎりぎり点灯させるかさせないかのレベルとなる。このディジタル信号が、ぎりぎりで−18dBを点灯させるレベルとなるようにゲイン補正データが自動調整される。このようにして調整されたゲイン補正データがチャンネル1のゲイン補正データとして決定されてフラッシュメモリ11に書き込まれる。そして、上記したゲイン補正データの自動調整がチャンネル8まで順次行われて各チャンネルのゲイン補正データが決定され、フラッシュメモリ11に書き込まれるようになる。なお、基準アナログ信号が入力されていないチャンネルについてはゲイン補正データの自動設定はスキップされる。従って、調整を行いたいチャンネルに対してだけ基準アナログ信号を供給するようにすれば、適切なレベルのアナログ信号の供給されていないその他のチャンネルについては自動調整を自動的にスキップさせることができる。また、基準アナログ信号を供給していない状態で、誤操作によりトリム設定(自動)の制御プログラムを実行しても、不適切なゲイン補正データが設定されてしまうことを防止することができる。このようにして、ゲイン補正データの自動設定が全チャンネルにおいて完了し、決定されたゲイン補正データがフラッシュメモリ11に書き込まれると、表示器DPにトリム設定(自動)の制御プログラムの番号が表示されてゲイン補正データの自動調整が完了したことが示される。
なお、PADとHAからなるアナログ増幅部におけるアナログゲインが切り替わった時もゲイン誤差があるので、アナログゲインを自動的に所定のステップ(例えば、6dBステップあるいは12dBステップ)で順次切り替え、切り替える毎にアナログゲイン誤差を補正するゲイン補正データの自動設定を各チャンネル毎に行い、決定されたゲイン補正データをフラッシュメモリ11に書き込むようにしても良い。
また、本発明のAD変換装置1は、上記「保守モード」において各チャンネルのPADとHAからなるアナログ増幅部の誤差を補正するゲイン補正データを手動により調整するトリム設定(手動)を行うこともできる。
トリム設定(手動)を行うには、各チャンネルにアナログ波形信号として基準レベル(例えば、+6dB)の基準アナログ信号を入力する。次いで、ロータリーエンコーダREを操作してトリム設定(手動)を行うための制御プログラムの番号を選択して、その番号を表示器DPに表示させる。これにより、トリム設定(手動)の制御プログラムが選択され、次いでスイッチSW10を操作すると選択されたトリム設定(手動)の制御プログラムが実行されてゲイン補正データを手動で調整できるようになる。また、その他I/O18に接続されたパーソナルコンピュータで起動されたターミナルソフトから、トリム設定(手動)の制御プログラムを実行するよう命令した場合も、ゲイン補正データを手動で調整できるようになる。
トリム設定(手動)の制御プログラムが実行されると、レベルメータLM1〜LM8に各チャンネルにおいて基準アナログ信号をAD変換したディジタル信号のレベル(メータレベル)がそれぞれ表示されると共に、チャンネル1が選択状態とされてチャンネル選択スイッチSW1のランプが点灯し、表示器DPにチャンネル1のゲイン補正データが表示される。そして、AD変換部20aとDSP16におけるチャンネル1のゲインが所定ゲイン(例えば、−4dB)に設定される(ADコンバータ23では、+2dBのアナログ信号がディジタル信号に変換され、そのレベルはレベルメータLM1の−18dBを点灯させるかさせないかのレベルになる。ユーザは、ロータリーエンコーダREを左回りあるいは右回りに操作し、そのディジタル信号のレベルが−18dBのセグメントをぎりぎりで点灯させるレベルとなるようチャンネル1のゲイン補正データを微調整する。この際、表示器DPにはゲイン補正データの値が表示されており、その表示を見ながら調整を行うことができる。ロータリーエンコーダREは、例えば、0.1dBステップで±1.5dBの範囲でゲイン補正データの値を変化させることができる。
このようにして、チャンネル1のトリム設定(手動)が終了したらチャンネル選択スイッチSW2を操作して、選択されたチャンネル2において上述したトリム設定(手動)を行う。このようなトリム設定(手動)をチャンネル8まで同様にして行うことで、チャンネル1〜チャンネル8までのゲイン補正データが調整されるようになる。ここで、スイッチSW10を操作するとトリム設定(手動)が終了して調整された各チャンネルのゲイン補正データがフラッシュメモリ11に書き込まれる。同時に、表示器DPにトリム設定(手動)の制御プログラムの番号が表示されてゲイン補正データの手動調整が完了したことが示される。
なお、PADとHAからなるアナログ増幅部におけるアナログゲインが切り替わった時もゲイン誤差があるので、アナログゲインを所定のステップ(例えば、6dBステップあるいは12dBステップ)で順次切り替え、切り替える毎にアナログゲイン誤差を補正するゲイン補正データの手動設定を各チャンネル毎に行い、決定されたゲイン補正データをフラッシュメモリ11に書き込むようにしても良い。
次に、本発明にかかるAD変換装置1において「保守モード」でロータリーエンコーダREを操作してトリム設定(自動)を行う制御プログラムの番号を選択してスイッチSW10を操作することにより実行される複数チャンネルの自動調整処理のフローチャートを図3に示す。この複数チャンネルの自動設定処理は、上記した各チャンネルのPADとHAからなるアナログ増幅部のアナログゲインの誤差を補正するゲイン補正データを自動で調整するトリム設定(自動)の処理である。この実行に先立ち、人間の操作等により、AD変換装置1の各チャンネルには、図示しない外部の基準信号発生器より基準レベル(例えば、+6dB)の基準アナログ信号が供給されているものとする。
選択されたトリム設定(自動)の処理では、まず、ステップS10にて供給されている基準アナログ信号をAD変換部20a、20b、・・・20nに入力し、続くステップS11にて自動調整処理を行う最初のチャンネルであるチャンネル1の準備が行われる。この準備では、チャンネル1のAD変換部20aとDSP16におけるアナログゲインが所定ゲイン(例えば、−4dB)に設定される。そして、ステップS12にて、DSP16より読み出される1チャンネルのレベル検出結果に基づいて、1チャンネルのディジタル信号のレベルが−18dBとなるようゲイン補正データを微調整するトリム調整処理が行われる。このトリム調整処理では決定されたチャンネル1のゲイン補正データがフラッシュメモリ11に格納されて終了し、ステップS13にて自動調整処理を行う次のチャンネルであるチャンネル2が準備され、チャンネル2のAD変換部20bとDSP16におけるゲインが所定ゲイン(例えば、+4dB)に設定される。
ステップS14では全チャンネルの自動調整処理が終了したか否かが判断されるが、ここでは終了していないためNOと判断されてステップS12に戻りチャンネル2のADCから出力されるディジタル信号のレベルが−18dBとなるようなゲイン補正データが決定されるトリム調整処理が行われる。このトリム調整処理では決定されたチャンネル2のゲイン補正データがフラッシュメモリ11に格納されて終了する。このようなゲイン補正データの自動調整処理が全チャンネルについて終了した際に、ステップS14にてYESと判断されて複数チャンネルの自動調整処理は終了する。
次に、DSP16を備えるレベル検出器が、各チャンネルのディジタル信号のより細かい精密なレベルを検出できる場合に、複数チャンネルの自動調整処理のステップS12および図4の複数ゲインでの自動調整処理のステップS21で実行可能なトリム調整処理(例1)のフローチャートを図5に示す。
図5に示すトリム調整処理(例1)が開始されると、ステップS30にてPADとHAからなるアナログ増幅器に所定のアナログゲインGbが設定される。この所定のアナログゲインGbは、複数チャンネルの自動調整処理あるいは複数ゲインでの自動調整処理により定められている。次に、ステップS31にてDSP16のレベル検出器から当該チャンネルのAD変換されたディジタル信号の精密なレベルが読み出される。この読み出されたディジタル信号のレベルが調整可能範囲外にあるか否かがステップS32にて判断される。この判断では、読み出されたディジタル信号のレベルが、当該チャンネルに入力されている基準アナログ信号のレベルとアナログ増幅部に設定されているアナログゲインGbを勘案したレベルからゲイン補正データの調整範囲(例えば、±1.5dB)を超えている場合に調整可能範囲外と判断される。
ここで、読み出されたディジタル信号のレベルが調整可能範囲内にあり調整可能範囲外でないと判断されると、ステップS33に進んで読み出されたディジタル信号のレベルが基準アナログ信号に対応する所定レベルのディジタル信号となるゲイン補正データが決定される。このようにして決定されたゲイン補正データが当該チャンネルのゲイン補正データとしてフラッシュメモリ11に書き込まれ、トリム調整処理(例1)は終了する。
また、ステップS32にて読み出されたディジタル信号のレベルが調整可能範囲外と判断されると、ステップS35に分岐してゲイン補正データを決定できない旨のエラー表示を表示器DPに表示し、トリム調整処理(例1)は終了する。
図5の例では、例えば、ゲイン補正データを0.1dB精度で微調整しようとする場合、その調整が行われるディジタル信号のレベル(すなわち、−18dB)の近傍においてDSP16のレベル検出器から読み出されるディジタル信号のレベルがそれに応じた分解能(すなわち、0.1dB以下)でなければならない。その場合、レベル検出器が複雑化し規模が大きくなってしまう。図6には、DSP16の備えるレベル検出器の分解能が粗い(例えば6レベル)場合であっても、高精度(例えば、0.1dB精度)でゲイン補正データを調整できるトリム処理(例2)のフローチャートを示している。この処理も、ステップS12およびステップS21で実行可能である。
図6に示すトリム調整処理(例2)が開始されると、ステップS40にてPADとHAからなるアナログ増幅器に所定のアナログゲインGbが設定される。この所定のアナログゲインGbは、複数チャンネルの自動調整処理あるいは複数ゲインでの自動調整処理により定められている。次に、ステップS41にて調整データ(ゲイン補正データ)のレベルが最小値に設定されステップS42に進む。ステップS42では、DSP16のレベル検出器から当該チャンネルのディジタル信号の6つのレベルが読み出される。この読み出されたディジタル信号のレベルが調整可能範囲外にあるか否かがステップS43にて判断される。この判断では、読み出されたディジタル信号のレベルが、当該チャンネルに入力されている基準アナログ信号のレベルとアナログ増幅部に設定されているアナログゲインGbを勘案した所定レベルを超えている場合に調整可能範囲外と判断される。具体的に調整可能範囲外とされるのは、ゲイン補正データが最小値(−1.5dB)であるにも関わらず、ディジタル信号が−18dB以上であると判断される場合と、ゲイン補正データが最大値(+1.5dB)であるにも関わらず、ディジタル信号が−18dB未満であると判断される場合である。
ここで、読み出されたディジタル信号のレベルが調整可能範囲内にあり調整可能範囲外でないと判断されると、ステップS44に進んで調整データ(ゲイン補正データ)のレベルが1ステップ(例えば、0.1dB)だけ増加されて、ステップS45に進み最小値から1ステップ増加されたゲイン補正データが乗算されてDSP16のレベル検出器からゲイン補正されたディジタル信号のレベルが読み出される。次いで、ステップS46にて読み出されたディジタル信号のレベルが所定レベル(−18dB)以上となったか否かが判断される。ここで、基準値に達していないと判断されるとステップS43に戻り読み出されたディジタル信号のレベルが調整可能範囲内を条件としてステップS44にて調整データ(ゲイン補正データ)のレベルがさらに1ステップだけ増加される。そして、DSP16において最小値からさらに1ステップ増加されたゲイン補正データが乗算されてゲイン補正されたディジタル信号のレベルが読み出され(ステップS45)、ステップS46にて読み出されたディジタル信号のレベルが基準アナログ信号に対応する所定レベルのディジタル信号(基準値)以上となったか否かが再び判断される。このようなステップS43ないしステップS45の処理は、ステップS46にて読み出されたディジタル信号のレベルが基準アナログ信号に対応する所定レベルのディジタル信号(基準値)以上と判断されるまで繰り返し行われる。調整データ(ゲイン補正データ)の調整範囲は、±1.5dBの範囲とされる。
そして、ステップS46にて読み出されたディジタル信号のレベルが基準アナログ信号に対応する所定レベルのディジタル信号(基準値)以上になったと判断されると、ステップS47に進み調整データ(ゲイン補正データ)のレベルが1ステップ(0.1dB)だけ減少される。なお、このステップS46の処理は必ずしも行わなくてよい。このようにして決定された調整データ(ゲイン補正データ)が、ステップS48において当該チャンネルのゲイン補正データとしてフラッシュメモリ11に書き込まれ、トリム調整処理(例2)は終了する。
また、ステップS43にて読み出されたディジタル信号のレベルが調整可能範囲外と判断されると、ステップS49に分岐してゲイン補正データを決定できない旨のエラー表示を表示器DPに表示し、トリム調整処理(例2)は終了する。
なお、ステップS47の処理は省略するようにしてもよい。
次に、本発明にかかるAD変換装置1が実行するメイン処理のフローチャートを図7に示す。
AD変換装置1の電源スイッチSW11が投入されるとメイン処理が開始され、ステップS50にて動作モードの設定が行われる。動作モードの設定では、電源スイッチ投入の時点でAD変換装置1の操作子14に所定の操作が行われていたか否かを判定し、所定の操作が行われていた場合に、AD変換装置1のメインテナンスのための「保守モード」の動作プログラムを実行する。既に説明したように、この「保守モード」の動作プログラムでは、図3に示す複数チャンネルの自動調整処理を起動できる。一方、所定の操作が行われていなかった場合には、ステップS51以降の「通常モード」の処理が実行される。ステップS51では、パックアップ電源の電圧が低下してRAM12に記憶されたデータ(ゲイン補正データを含む)が消えてしまったか否か、あるいは、メモリイニシャライズ操作がされたか否かが判断される。ここで、RAM12のデータが消えてしまったと判断された場合、あるいは、メモリイニシャライズ操作がされたと判断された場合はステップS52に分岐して、フラッシュメモリ11に格納されているゲイン補正データを含む各種初期設定データが電源バックアップされているRAM12にコピーされて記憶されるようになる。そして、ステップS51にてNOと判断された場合、および、ステップS52の処理が終了した場合はステップS53に進み、AD変換装置1の初期化処理が行われる。その際、電源バックアップされているRAM12に記憶されている調整データ(ゲイン補正データ)がDSP16へ送られて設定される。
次いで、ステップS54にてAD変換装置1におけるパネルに設けられている操作子14が操作されたイベントや、その他の機器からその他I/O18を介してコマンドを受け取ったイベント、CPU10内のタイマがカウントアップしたイベントなどの各種イベントが検出されるが、ステップS55にてイベントがあると検出された場合はステップS56に進みイベントに応じたイベント処理が行われステップS54に戻る。また、ステップS55にてイベントが検出されない場合はそのままステップS54に戻る。このように、ステップS54ないしステップS56の処理は電源スイッチSW11がオフされるまで繰り返し実行され、操作子14が操作された際に、その操作子14の操作イベントに対応するイベント処理が実行されるようになる。
次に、メイン処理におけるステップS56で行われるイベント処理の一つであるnチャンネルのゲイン設定イベント処理のフローチャートを図8に示す。
このnチャンネルのゲイン設定イベント処理は、チャンネル選択スイッチを操作して選択されたチャンネルにおけるゲインを設定する処理であり、チャンネル選択スイッチのいずれかが短時間押された際に起動され、ステップS60にてロータリーエンコーダREからの入力値に基づいて、PDAとHAに設定するアナログゲインGb(例えば、6dBあるいは12dBステップ)と、DSP16に設定するディジタルゲインGs(例えば、1dBステップ)が決定される。次いで、決定されたアナログゲインGbが設定選択されたチャンネルにおけるPDAとHAにステップS61にて設定され、決定されたディジタルゲインGsがDSP16にステップS62にて設定される。これにより、選択されたチャンネルに所望のゲインを設定することができnチャンネルのゲイン設定イベント処理は終了する。
次に、メイン処理におけるステップS56で行われるイベント処理の一つであるnチャンネルのトリム設定イベント処理のフローチャートを図9に示す。
このnチャンネルのトリム設定イベント処理は、チャンネル選択スイッチを操作して選択されたチャンネルにおけるゲイン補正データを調整する処理であり、チャンネル選択スイッチが、例えば2秒以上押し続けられた際にトリム設定イベント処理が起動される。トリム設定イベント処理が起動されると、ステップS70にてロータリーエンコーダREからの入力値が調整データ(ゲイン補正データ)とされ、この調整データ(ゲイン補正データ)が選択されたチャンネルの調整後の調整データ(ゲイン補正データ)として電源バックされたRAM12にステップS71にて書き込まれて更新される。次いで、ステップS72にて調整後の調整データ(ゲイン補正データ)をDSP16に送る。これにより、選択されたチャンネルに適した調整データ(ゲイン補正データ)を設定することができnチャンネルのトリム設定イベント処理は終了する。
次に、メイン処理におけるステップS56で行われるイベント処理の一つであるDSPにおけるnチャンネルの信号処理のフローチャートを図10に示す。
このDSPにおけるnチャンネルの信号処理が開始されると、ステップS80にてDSP16に入力されたAD変換されたあるチャンネルのディジタル波形信号に、当該チャンネルにおいて設定されているディジタルゲインGsと調整データ(ゲイン補正データ)に応じた入力ゲインがDSP16において乗算される。次いで、スイッチSW9が操作されていてハイパスフィルタ処理が指示されているチャンネルについては、ステップS81にてハイパスフィルタ処理がディジタル波形信号に施される。次いで、ハイパスフィルタ処理されたディジタル波形信号のレベルが所定の送り出しレベルになるように出力ゲインがステップS82にて乗算されて、波形I/O17を介して外部へ出力されるようになる。このDSPにおけるnチャンネルの信号処理は、各チャンネルからDSP16へ入力されるAD変換されたディジタル波形信号に対して行われる処理であり、所定周期(例えば、サンプリング周期)の割り込みイベントにより全チャンネル分の処理が起動され実行される。
以上説明した実施例では、各チャンネル毎に1つのゲイン補正データを有し、それを各チャンネルの複数のゲインで共用するようになっていたが、各ゲイン毎にゲイン補正データを調整できるようにすることもできる。図4は、その場合に、「保守モード」のAD変換装置1において実行される複数ゲインでの自動調整処理のフローチャートである。この複数ゲインの自動調整処理は、上記した各チャンネルのPADとHAからなるアナログ増幅部おけるアナログゲインが切り替わった時もアナログゲイン誤差があるので、アナログゲインを自動的に所定のステップ(例えば、6dBステップあるいは12dBステップ)で順次切り替え、切り替える毎にアナログゲイン誤差を補正するゲイン補正データを自動で調整するトリム設定(自動)の処理である。
複数ゲインでの自動調整処理では、まず、チャンネル選択スイッチを操作して複数ゲインでの自動調整処理を行うチャンネルを選択する。次いで、ステップS20において、選択されたチャンネルにおけるPADとHAからなるアナログ増幅部に設定される最初のアナログゲインGbが決定され、外部の基準信号発生器から、決定されたゲインに適した基準レベル(そのゲインの結果ADC23に入力するレベルが+2dBとなるようなレベル)の基準アナログ信号を選択されたチャンネルに入力する。そして、ステップS21にて最初のアナログゲインGbにおいて当該チャンネルのADCから出力されるディジタル信号のレベルが所定レベル(例えば、−18dB)となるようにゲイン補正データが決定されるトリム調整処理が行われる。
ステップS21のトリム調整処理が終了すると、ステップS22にてPADとHAからなるアナログ増幅器に設定する1ステップ変更された次のアナログゲインGbが決定される。このアナログ増幅器に設定可能なゲインは、例えば、−10dB〜+56dBの範囲で6dBステップあるいは12dBステップとされる。そして、決定されたゲインに適したレベルの基準アナログ信号を当該チャンネルに入力して調整準備が終了し、ステップS23に進む。なお、設定されたゲインに適したレベルとは、例えばAD変換されたディジタル信号のレベルがゲインを変更しても同じレベル(例えば、−18dB)となるレベルである。すなわち、アナログゲインGbを6dB下げた(上げた)場合は、外部の基準信号発生器を制御して、供給される基準アナログ信号のレベルを自動的に6dBアップ(ダウン)するのが好適である。ここで、同じレベルとしている理由は、DSP16のレベル検出器における−18dBのレベルに基づいて自動調整を行っているためである。ステップS23では複数ゲインでの自動調整処理が終了したか否かが判断されるが、ここでは終了していないためNOと判断されてステップS21へ戻る。ステップS21では、決定された次のアナログゲインGbがチャンネルにおけるPADとHAからなるアナログ増幅器に設定され、当該アナログゲインGbでのトリム調整処理が行われる。すなわち、AD変換されたディジタル信号のレベルが当該アナログゲインGbでの基準アナログ信号に応じたレベルになるようにゲイン補正データが決定される。
ステップS21のトリム調整処理が終了すると、ステップS22にてPADとHAからなるアナログ増幅器に設定するさらに1ステップ変更された次のアナログゲインGbが決定され、決定されたゲインに適したレベルの基準アナログ信号が当該チャンネルに入力される。そして、再度戻ったステップS21にて決定されたさらに次のアナログゲインGbがチャンネルにおけるPADとHAからなるアナログ増幅器に設定され、当該アナログゲインGbでのトリム調整処理が行われる。このステップS22およびステップS21の処理は設定可能なゲインが1ステップづつ変更されて設定される毎に繰り返し実行されるが、最後のアナログゲインGbがステップS22で決定されてステップS21にて最後のアナログゲインGbでのトリム調整処理が終了した際に、ステップS22の処理は実質的に行われることなくステップS23に進み、ここでYESと判断されて複数ゲインでの自動調整処理が終了する。
この複数ゲインでの自動調整処理では、チャンネル選択スイッチで選択されたチャンネルについて所定ステップの複数のアナログゲインでのゲイン補正データを自動調整する処理を行うようにしたが、各チャンネルについて複数ゲインでの自動調整処理を順次行うことにより全チャンネルについて複数ゲインでの自動調整処理を行うようにしてもよい。また、複数ゲインでの自動調整処理を行う制御プログラムを用意して、この制御プログラムの番号をロータリーエンコーダREを操作して選択した上でスイッチSW10を操作することにより、複数ゲインでの自動調整処理を行う制御プログラムを実行するようにしてもよい。
以上の説明では、単体のアナログ・ディジタル変換装置として説明したが、アナログ・ディジタル変換装置をディジタル・ミキサ等の機器に組み込むようにしてもよい。
本発明の実施例のアナログ・ディジタル変換装置の構成を示すブロック図である。 本発明の実施例におけるアナログ・ディジタル変換装置のパネル構成の一例を示す図である。 本発明にかかるアナログ・ディジタル変換装置において実行される複数チャンネルの自動調整処理のフローチャートである。 本発明にかかるアナログ・ディジタル変換装置において実行される複数ゲインでの自動調整処理のフローチャートである。 本発明にかかるアナログ・ディジタル変換装置において実行される複数チャンネルの自動調整処理および複数ゲインでの自動調整処理で実行されるトリム調整処理(例1)である。 本発明にかかるアナログ・ディジタル変換装置において実行される複数チャンネルの自動調整処理および複数ゲインでの自動調整処理で実行される他のトリム調整処理(例2)である。 本発明にかかるアナログ・ディジタル変換装置において実行されるメイン処理のフローチャートである。 本発明にかかるアナログ・ディジタル変換装置において実行されるメイン処理におけるイベント処理の一つであるnチャンネルのゲイン設定イベント処理のフローチャートである。 本発明にかかるアナログ・ディジタル変換装置において実行されるメイン処理におけるイベント処理の一つであるnチャンネルのトリム設定イベント処理のフローチャートである。 本発明にかかるアナログ・ディジタル変換装置において実行されるメイン処理におけるイベント処理の一つであるDSPにおけるnチャンネルの信号処理のフローチャートである。
符号の説明
1 AD変換装置、10 CPU、11 フラッシュメモリ、12 RAM、13 RAM、14 操作子、15 表示器、16 DSP、17 波形データI/O、18 その他I/O、19 バス、20a AD変換部、20b AD変換部、DP 表示器、LM1〜LM8 レベルメータ、RAM12 ゲイン補正データが、RE ロータリーエンコーダ、SW1〜SW8 チャンネル選択スイッチ、SW11 電源スイッチ

Claims (3)

  1. 入力アナログ波形信号に設定されたアナログゲインを乗算するアナログ増幅手段と、
    該アナログ増幅手段から出力される入力アナログ波形信号をディジタル信号に変換するアナログ・ディジタル変換手段と、
    該アナログ・ディジタル変換手段から出力されるディジタル信号に、前記アナログ増幅手段の誤差を補正するゲイン補正データを乗算してディジタル波形信号を出力する処理手段と、
    前記ゲイン補正データが記憶されている不揮発性メモリ手段と、
    該不揮発性メモリ手段から送られた前記ゲイン補正データが記憶されると共に、記憶された該ゲイン補正データを前記処理手段に送る電源がバックアップされているメモリ手段と、
    該メモリ手段に記憶されている前記ゲイン補正データを調整できると共に、前記ゲイン補正データが調整された際に、前記メモリ手段に記憶されている前記ゲイン補正データを調整後のゲイン補正データで更新すると共に前記処理手段に送る調整手段とを備え、
    前記メモリ手段のイニシャライズ指示があった際に、前記メモリ手段に記憶されている前記ゲイン補正データを、前記不揮発性メモリ手段に記憶されている前記ゲイン補正データにより書き換えるようにしたことを特徴とするアナログ・ディジタル変換装置。
  2. 入力アナログ波形信号に設定されたアナログゲインを乗算するアナログ増幅手段と、
    該アナログ増幅手段から出力される入力アナログ波形信号をディジタル信号に変換するアナログ・ディジタル変換手段と、
    該アナログ・ディジタル変換手段から出力されるディジタル信号に、前記アナログ増幅手段の誤差を補正するゲイン補正データを乗算してディジタル波形信号を出力する処理手段と、
    前記ゲイン補正データが記憶されている不揮発性メモリ手段と、
    前記ゲイン補正データの自動調整を指示する指示手段と、
    該指示手段により前記自動調整が指示された際に、基準レベルのアナログ波形信号を所定のアナログゲインが設定されている前記アナログ増幅手段に入力し、前記アナログ増幅手段から出力されたアナログ波形信号を前記アナログ・ディジタル変換手段により変換したディジタル信号のレベルが調整範囲内であるか否かを確認し、調整範囲内であることを条件に該ディジタル信号のレベルが前記入力アナログ波形信号のレベルに対応するように前記ゲイン補正データを決定し、決定された該ゲイン補正データを前記不揮発性メモリへ書き込むようにしたことを特徴とするアナログ・ディジタル変換装置。
  3. 前記アナログ増幅手段では所定ステップの整数倍のステップ毎のアナログゲインが設定可能とされ、前記処理手段では前記所定ステップ毎のディジタルゲインが設定可能とされており、設定されるゲインが前記アナログゲインと前記ディジタルゲインとに振り分けて設定されるようにしたことを特徴とする請求項1または2記載のアナログ・ディジタル変換装置。
JP2004047594A 2004-02-24 2004-02-24 アナログ・ディジタル変換装置 Expired - Fee Related JP3915791B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004047594A JP3915791B2 (ja) 2004-02-24 2004-02-24 アナログ・ディジタル変換装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004047594A JP3915791B2 (ja) 2004-02-24 2004-02-24 アナログ・ディジタル変換装置

Publications (2)

Publication Number Publication Date
JP2005244294A true JP2005244294A (ja) 2005-09-08
JP3915791B2 JP3915791B2 (ja) 2007-05-16

Family

ID=35025611

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004047594A Expired - Fee Related JP3915791B2 (ja) 2004-02-24 2004-02-24 アナログ・ディジタル変換装置

Country Status (1)

Country Link
JP (1) JP3915791B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008096698A (ja) * 2006-10-12 2008-04-24 Korg Inc 楽器用調律器
JP2010288091A (ja) * 2009-06-11 2010-12-24 Nec Toshiba Space Systems Ltd パイプライン型アナログ・ディジタル変換器およびその補正方法
JP2012506197A (ja) * 2008-10-17 2012-03-08 サムスン エレクトロニクス カンパニー リミテッド 移動通信システムの利得制御装置及び方法
JP5159951B2 (ja) * 2009-05-29 2013-03-13 三菱電機株式会社 アナログユニット
US9729161B2 (en) 2012-05-11 2017-08-08 Mitsubishi Electric Corporation Analog converter and programmable logic controller system

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008096698A (ja) * 2006-10-12 2008-04-24 Korg Inc 楽器用調律器
JP2012506197A (ja) * 2008-10-17 2012-03-08 サムスン エレクトロニクス カンパニー リミテッド 移動通信システムの利得制御装置及び方法
US8811549B2 (en) 2008-10-17 2014-08-19 Samsung Electronics Co., Ltd. Apparatus and method for automatically controlling gain in portable communication system
JP5159951B2 (ja) * 2009-05-29 2013-03-13 三菱電機株式会社 アナログユニット
US8547256B2 (en) 2009-05-29 2013-10-01 Mitsubishi Electric Corporation Analog unit
JP2010288091A (ja) * 2009-06-11 2010-12-24 Nec Toshiba Space Systems Ltd パイプライン型アナログ・ディジタル変換器およびその補正方法
US9729161B2 (en) 2012-05-11 2017-08-08 Mitsubishi Electric Corporation Analog converter and programmable logic controller system

Also Published As

Publication number Publication date
JP3915791B2 (ja) 2007-05-16

Similar Documents

Publication Publication Date Title
JP3773049B2 (ja) つまみの位置に応じてデシベルリニアな減衰率データを生成する楽音の減衰率制御装置
US8923533B2 (en) Control data generation device and method
US7882743B2 (en) Method and system for noise dosimeter
JP3915791B2 (ja) アナログ・ディジタル変換装置
US9628038B2 (en) Audio signal processing system
US4748598A (en) Method to calibrate acoustic instruments, and calibration system
US20180266856A1 (en) Interface devices for use with measurement probes with enhanced functionality
JPH0627831B2 (ja) シンチレ−シヨンカメラ
US6931341B2 (en) Automatic adjusting method for measuring equipment and apparatus using the same
JP2009284016A (ja) 回路装置の出力値自動調整回路
JP2001174489A (ja) デジタル電圧計
JPS58136134A (ja) デイジタル・アナログ変換装置
JP2704141B2 (ja) 無線装置およびこの無線装置の計測調整方式
JP4123966B2 (ja) パラメータ表示装置
JPH04323568A (ja) アナログ計測回路
CN108055038B (zh) 一种变频器及其校正方法、模拟量校正方法、***
US20110109542A1 (en) Image display device and method of controlling the same
US8705772B2 (en) Method for adjusting the maximum output power of a valve power amplifier stage for an audio amplifier, and corresponding valve power amplifier stage
JP4768252B2 (ja) 光増幅器および光出力調整方法
JPH07146756A (ja) アナログ−デジタル変換器およびそのオートチューン装置
JP2000188547A (ja) A/d変換ユニット
JPH07298097A (ja) 撮像装置
CN115371796A (zh) 一种用于声校准的多功能校准装置及控制方法
JPH0225287B2 (ja)
JP4063227B2 (ja) 音響機器の制御装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060801

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060808

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061010

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070116

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070129

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313532

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110216

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120216

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130216

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140216

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees