JP2000188547A - Ａ／ｄ変換ユニット - Google Patents
Ａ／ｄ変換ユニットInfo
- Publication number
- JP2000188547A JP2000188547A JP10365626A JP36562698A JP2000188547A JP 2000188547 A JP2000188547 A JP 2000188547A JP 10365626 A JP10365626 A JP 10365626A JP 36562698 A JP36562698 A JP 36562698A JP 2000188547 A JP2000188547 A JP 2000188547A
- Authority
- JP
- Japan
- Prior art keywords
- analog
- digital
- correction
- input
- signals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【課題】 手間をかけずに補正できるようにする。
【解決手段】 アナログ信号が入力されるアナログ信号
入力部1 と、アナログ信号入力部1 に入力されたアナロ
グ信号をデジタル信号にＡ／Ｄ変換するＡ／Ｄ変換部3
と、アナログ信号入力部1 へのアナログ信号の入力及び
Ａ／Ｄ変換部3 によるＡ／Ｄ変換を制御する制御部5
と、を備えたＡ／Ｄ変換ユニットにおいて、制御部5
は、基準値としてアナログ入力部1 に入力された複数の
アナログ信号及びそれらのアナログ信号がそれぞれＡ／
Ｄ変換されてなる複数のデジタル信号から計算された両
信号間の関係に基づいて、デジタル信号を補正する補正
式が算出される構成にしてある。
入力部1 と、アナログ信号入力部1 に入力されたアナロ
グ信号をデジタル信号にＡ／Ｄ変換するＡ／Ｄ変換部3
と、アナログ信号入力部1 へのアナログ信号の入力及び
Ａ／Ｄ変換部3 によるＡ／Ｄ変換を制御する制御部5
と、を備えたＡ／Ｄ変換ユニットにおいて、制御部5
は、基準値としてアナログ入力部1 に入力された複数の
アナログ信号及びそれらのアナログ信号がそれぞれＡ／
Ｄ変換されてなる複数のデジタル信号から計算された両
信号間の関係に基づいて、デジタル信号を補正する補正
式が算出される構成にしてある。
Description
【０００１】
【発明の属する技術分野】本発明は、シーケンサの周辺
機器であるＡ／Ｄ変換ユニットに関する。
機器であるＡ／Ｄ変換ユニットに関する。
【０００２】
【従来の技術】従来、この種のＡ／Ｄ変換ユニットとし
て、図６に示すものがある。このものは、アナログスイ
ッチ（アナログ信号入力部）A 、増幅回路B 、Ａ／Ｄコ
ンバータ（Ａ／Ｄ変換部）C 、共有メモリ（デジタル信
号格納部）D 、マイクロプロセッサ（制御部）E を備え
ている。
て、図６に示すものがある。このものは、アナログスイ
ッチ（アナログ信号入力部）A 、増幅回路B 、Ａ／Ｄコ
ンバータ（Ａ／Ｄ変換部）C 、共有メモリ（デジタル信
号格納部）D 、マイクロプロセッサ（制御部）E を備え
ている。
【０００３】アナログスイッチ（アナログ信号入力部）
A は、アナログ信号が入力される第１乃至第６の接点部
SW0,SW1,SW2,SW3,SW4,SW5 を有している。このアナログ
スイッチA の有する第１乃至第４の接点部SW0,SW1,SW2,
SW3 には、アナログポートの第１乃至第４のチャンネル
CH0,CH1,CH2,CH3 から入力されたアナログ信号が入力さ
れ、また、第５の接点部SW4 には接地電位（０Ｖ）が入
力され、さらに、第６の接点部SW5 には、基準電圧発生
回路IC1 により発生された基準電位（１０Ｖ）が入力さ
れる。増幅回路B は、アナログスイッチA に入力された
アナログ信号を増幅する。
A は、アナログ信号が入力される第１乃至第６の接点部
SW0,SW1,SW2,SW3,SW4,SW5 を有している。このアナログ
スイッチA の有する第１乃至第４の接点部SW0,SW1,SW2,
SW3 には、アナログポートの第１乃至第４のチャンネル
CH0,CH1,CH2,CH3 から入力されたアナログ信号が入力さ
れ、また、第５の接点部SW4 には接地電位（０Ｖ）が入
力され、さらに、第６の接点部SW5 には、基準電圧発生
回路IC1 により発生された基準電位（１０Ｖ）が入力さ
れる。増幅回路B は、アナログスイッチA に入力された
アナログ信号を増幅する。
【０００４】Ａ／ＤコンバータC は、アナログスイッチ
A の接点部SW0,SW1,SW2,SW3 に入力されて増幅されたア
ナログ信号をデジタル信号にＡ／Ｄ変換する。このＡ／
ＤコンバータC は、そのＯＦＦ端子に、フルスケールの
下端電圧である接地電位（０Ｖ）が入力され、また、Ｖ
ref 端子に、フルスケールの上端電圧である基準電位
（１０Ｖ）が入力される。なお、この基準電圧は、基準
電圧発生回路IC2 により発生される。
A の接点部SW0,SW1,SW2,SW3 に入力されて増幅されたア
ナログ信号をデジタル信号にＡ／Ｄ変換する。このＡ／
ＤコンバータC は、そのＯＦＦ端子に、フルスケールの
下端電圧である接地電位（０Ｖ）が入力され、また、Ｖ
ref 端子に、フルスケールの上端電圧である基準電位
（１０Ｖ）が入力される。なお、この基準電圧は、基準
電圧発生回路IC2 により発生される。
【０００５】共有メモリD は、Ａ／Ｄ変換されてなるデ
ジタル信号を外部からアクセスされ得る状態で格納す
る。マイクロプロセッサE は、アナログスイッチA の接
点部SW0,SW1,SW2,SW3 へのアナログ信号の入力及びＡ／
ＤコンバータC によるＡ／Ｄ変換を制御するとともに共
有メモリD にデジタル信号を格納する。
ジタル信号を外部からアクセスされ得る状態で格納す
る。マイクロプロセッサE は、アナログスイッチA の接
点部SW0,SW1,SW2,SW3 へのアナログ信号の入力及びＡ／
ＤコンバータC によるＡ／Ｄ変換を制御するとともに共
有メモリD にデジタル信号を格納する。
【０００６】次に、図７に基づいて、このもののＡ／Ｄ
変換における誤差、詳しくは、オフセット誤差及びフル
スケール誤差の補正について説明する。このもののアナ
ログスイッチA の第５の接点部SW4 に入力された接地電
位（０Ｖ）からなるアナログ信号のＡ／Ｄ変換されてな
るデジタル信号が、同図に実線の一端で示すようにデジ
タル値「０」からずれた値から、同図に破線の一端で示
すようにデジタル値「０」になるよう、ＯＦＦ端子に入
力される下端電圧である接地電位を下端値用可変抵抗VR
1 により調整するとともに、アナログスイッチA の第６
の接点部SW5 に入力された基準電位（１０Ｖ）からなる
アナログ信号のＡ／Ｄ変換されてなるデジタル信号が、
同図に実線の他端で示すように、所定のデジタル値、例
えばデジタル値「４０００」からずれた状態から、同図
に破線の他端で示すようにデジタル値「４０００」にな
るよう、Ｖref 端子に入力される上端電圧である基準電
位を上端値用可変抵抗VR2 により調整する。
変換における誤差、詳しくは、オフセット誤差及びフル
スケール誤差の補正について説明する。このもののアナ
ログスイッチA の第５の接点部SW4 に入力された接地電
位（０Ｖ）からなるアナログ信号のＡ／Ｄ変換されてな
るデジタル信号が、同図に実線の一端で示すようにデジ
タル値「０」からずれた値から、同図に破線の一端で示
すようにデジタル値「０」になるよう、ＯＦＦ端子に入
力される下端電圧である接地電位を下端値用可変抵抗VR
1 により調整するとともに、アナログスイッチA の第６
の接点部SW5 に入力された基準電位（１０Ｖ）からなる
アナログ信号のＡ／Ｄ変換されてなるデジタル信号が、
同図に実線の他端で示すように、所定のデジタル値、例
えばデジタル値「４０００」からずれた状態から、同図
に破線の他端で示すようにデジタル値「４０００」にな
るよう、Ｖref 端子に入力される上端電圧である基準電
位を上端値用可変抵抗VR2 により調整する。
【０００７】
【発明が解決しようとする課題】上記した従来のＡ／Ｄ
変換ユニットにあっては、Ａ／Ｄ変換における誤差を補
正することができるので、信頼性を高くすることができ
る。
変換ユニットにあっては、Ａ／Ｄ変換における誤差を補
正することができるので、信頼性を高くすることができ
る。
【０００８】しかしながら、このものは、下端値用可変
抵抗VR1 及び上端値用可変抵抗VR2により、いちいち手
動で調整しなければならないために、補正に手間がかか
るという問題点があった。
抵抗VR1 及び上端値用可変抵抗VR2により、いちいち手
動で調整しなければならないために、補正に手間がかか
るという問題点があった。
【０００９】本発明は、上記の点に着目してなされたも
ので、その目的とするところは、手間をかけずに補正で
きるＡ／Ｄ変換ユニットを提供することにある。
ので、その目的とするところは、手間をかけずに補正で
きるＡ／Ｄ変換ユニットを提供することにある。
【００１０】
【課題を解決するための手段】上記した課題を解決する
ために、請求項１記載の発明は、アナログ信号が入力さ
れるアナログ信号入力部と、アナログ信号入力部に入力
されたアナログ信号をデジタル信号にＡ／Ｄ変換するＡ
／Ｄ変換部と、アナログ信号入力部へのアナログ信号の
入力及びＡ／Ｄ変換部によるＡ／Ｄ変換を制御する制御
部と、を備えたＡ／Ｄ変換ユニットにおいて、前記制御
部は、基準値としてアナログ入力部に入力された複数の
前記アナログ信号及びそれらのアナログ信号がそれぞれ
Ａ／Ｄ変換されてなる複数の前記デジタル信号から計算
された両信号間の関係に基づいて、前記デジタル信号を
補正する補正式が算出される構成にしてある。
ために、請求項１記載の発明は、アナログ信号が入力さ
れるアナログ信号入力部と、アナログ信号入力部に入力
されたアナログ信号をデジタル信号にＡ／Ｄ変換するＡ
／Ｄ変換部と、アナログ信号入力部へのアナログ信号の
入力及びＡ／Ｄ変換部によるＡ／Ｄ変換を制御する制御
部と、を備えたＡ／Ｄ変換ユニットにおいて、前記制御
部は、基準値としてアナログ入力部に入力された複数の
前記アナログ信号及びそれらのアナログ信号がそれぞれ
Ａ／Ｄ変換されてなる複数の前記デジタル信号から計算
された両信号間の関係に基づいて、前記デジタル信号を
補正する補正式が算出される構成にしてある。
【００１１】請求項２記載の発明は、請求項１記載の発
明において、前記制御部は、指定された指定時期に前記
補正式を算出する構成にしてある。
明において、前記制御部は、指定された指定時期に前記
補正式を算出する構成にしてある。
【００１２】請求項３記載の発明は、請求項２記載の発
明において、前記デジタル信号を外部からアクセスされ
得る状態で格納するデジタル信号格納部が設けられたも
のであって、前記制御部は、前記指定時期を指定するよ
う外部からデジタル信号格納部に格納された指定信号に
基づいて前記補正式を算出する構成にしてある。
明において、前記デジタル信号を外部からアクセスされ
得る状態で格納するデジタル信号格納部が設けられたも
のであって、前記制御部は、前記指定時期を指定するよ
う外部からデジタル信号格納部に格納された指定信号に
基づいて前記補正式を算出する構成にしてある。
【００１３】
【発明の実施の形態】本発明の一実施形態を図１乃至図
５に基づいて以下に説明する。このＡ／Ｄ変換ユニット
は、アナログスイッチ（アナログ信号入力部）1 、増幅
回路2 、Ａ／Ｄコンバータ（Ａ／Ｄ変換部）3 、共有メ
モリ（デジタル信号格納部）4 、マイクロプロセッサ
（制御部）5 を備えている。
５に基づいて以下に説明する。このＡ／Ｄ変換ユニット
は、アナログスイッチ（アナログ信号入力部）1 、増幅
回路2 、Ａ／Ｄコンバータ（Ａ／Ｄ変換部）3 、共有メ
モリ（デジタル信号格納部）4 、マイクロプロセッサ
（制御部）5 を備えている。
【００１４】アナログスイッチ（アナログ信号入力部）
1 は、アナログ信号が入力される第１乃至第６の接点部
SW0,SW1,SW2,SW3,SW4,SW5 を有している。このアナログ
スイッチ1 の有する第１乃至第４の接点部SW0,SW1,SW2,
SW3 には、アナログポートの第１乃至第４のチャンネル
CH0,CH1,CH2,CH3 から入力されたアナログ信号が入力さ
れ、また、第５の接点部SW4 には接地電位（０Ｖ）が入
力され、さらに、第６の接点部SW5 には、基準電圧発生
回路IC1 により発生された基準電位（５Ｖ）が入力され
る。増幅回路2 は、アナログスイッチ1 に入力されたア
ナログ信号を増幅する。
1 は、アナログ信号が入力される第１乃至第６の接点部
SW0,SW1,SW2,SW3,SW4,SW5 を有している。このアナログ
スイッチ1 の有する第１乃至第４の接点部SW0,SW1,SW2,
SW3 には、アナログポートの第１乃至第４のチャンネル
CH0,CH1,CH2,CH3 から入力されたアナログ信号が入力さ
れ、また、第５の接点部SW4 には接地電位（０Ｖ）が入
力され、さらに、第６の接点部SW5 には、基準電圧発生
回路IC1 により発生された基準電位（５Ｖ）が入力され
る。増幅回路2 は、アナログスイッチ1 に入力されたア
ナログ信号を増幅する。
【００１５】Ａ／Ｄコンバータ（Ａ／Ｄ変換部）3 は、
アナログスイッチ1 の接点部SW0,SW1,SW2,SW3 に入力さ
れて増幅されたアナログ信号をデジタル信号にＡ／Ｄ変
換する。このＡ／Ｄコンバータ3 は、そのＯＦＦ端子
に、フルスケールの下端電圧である接地電位（０Ｖ）が
基準値として入力され、また、Ｖref 端子に、フルスケ
ールの上端電圧である基準電位（１０Ｖ）が基準値とし
て入力される。なお、この基準電圧は、基準電圧発生回
路IC2 により発生されている。
アナログスイッチ1 の接点部SW0,SW1,SW2,SW3 に入力さ
れて増幅されたアナログ信号をデジタル信号にＡ／Ｄ変
換する。このＡ／Ｄコンバータ3 は、そのＯＦＦ端子
に、フルスケールの下端電圧である接地電位（０Ｖ）が
基準値として入力され、また、Ｖref 端子に、フルスケ
ールの上端電圧である基準電位（１０Ｖ）が基準値とし
て入力される。なお、この基準電圧は、基準電圧発生回
路IC2 により発生されている。
【００１６】共有メモリ4 は、図２に示すように、メモ
リエリア41及びＩ／Ｏエリア42を有し、Ａ／Ｄ変換され
てなるデジタル信号を外部からシーケンサＩ／Ｏバスを
介してアクセスされ得る状態で、メモリエリア41に設け
られたＡ／Ｄ変換データエリア41a に格納する。
リエリア41及びＩ／Ｏエリア42を有し、Ａ／Ｄ変換され
てなるデジタル信号を外部からシーケンサＩ／Ｏバスを
介してアクセスされ得る状態で、メモリエリア41に設け
られたＡ／Ｄ変換データエリア41a に格納する。
【００１７】マイクロプロセッサ5 は、アナログスイッ
チ1 の接点部SW0,SW1,SW2,SW3 へのアナログ信号の入力
及びＡ／Ｄコンバータ3 によるＡ／Ｄ変換を制御すると
ともに、共有メモリ4 にデジタル信号を格納する。
チ1 の接点部SW0,SW1,SW2,SW3 へのアナログ信号の入力
及びＡ／Ｄコンバータ3 によるＡ／Ｄ変換を制御すると
ともに、共有メモリ4 にデジタル信号を格納する。
【００１８】次に、図３に基づいて、このもののＡ／Ｄ
変換における誤差、詳しくは、オフセット誤差及びフル
スケール誤差の補正をするための補正式の算出について
説明する。初めに、このもののアナログスイッチ1 の第
５の接点部SW4 に基準値として入力された接地電位（０
Ｖ）からなるアナログ信号のＡ／Ｄ変換されてなるデジ
タル信号値「Ｄ1 」を求める。次に、アナログスイッチ
1 の第６の接点部SW5に基準値として入力された基準電
位（５Ｖ）からなるアナログ信号のＡ／Ｄ変換されてな
るデジタル信号値「Ｄ2 」、すなわち、誤差を含んでい
ないのならば、所定のデジタル値、例えばデジタル値
「２０００」となるはずのデジタル信号値を求める。
変換における誤差、詳しくは、オフセット誤差及びフル
スケール誤差の補正をするための補正式の算出について
説明する。初めに、このもののアナログスイッチ1 の第
５の接点部SW4 に基準値として入力された接地電位（０
Ｖ）からなるアナログ信号のＡ／Ｄ変換されてなるデジ
タル信号値「Ｄ1 」を求める。次に、アナログスイッチ
1 の第６の接点部SW5に基準値として入力された基準電
位（５Ｖ）からなるアナログ信号のＡ／Ｄ変換されてな
るデジタル信号値「Ｄ2 」、すなわち、誤差を含んでい
ないのならば、所定のデジタル値、例えばデジタル値
「２０００」となるはずのデジタル信号値を求める。
【００１９】そして、誤差を含んでいないのならば、
「Ｄ1 」ではなく「０」になるはずであり、「Ｄ2 」で
はなく「２０００」になるはずであるという関係に基づ
いて、マイクロプロセッサ5 により、誤差を含むデジタ
ル値ｙと誤差を含まぬデジタル値Ｙとの間の相関式、す
なわち、誤差の補正に用いられる補正式である(1) 式を
算出する。
「Ｄ1 」ではなく「０」になるはずであり、「Ｄ2 」で
はなく「２０００」になるはずであるという関係に基づ
いて、マイクロプロセッサ5 により、誤差を含むデジタ
ル値ｙと誤差を含まぬデジタル値Ｙとの間の相関式、す
なわち、誤差の補正に用いられる補正式である(1) 式を
算出する。
【００２０】 Ｙ＝２０００×（ｙ−Ｄ1 ）／（Ｄ2 −Ｄ1 ） (1) 次に、図３に基づいて、補正を含むこのものの全体の処
理の流れについて説明する。このものは、電源投入の後
に、前述した補正式の算出がなされる。それから、アナ
ログスイッチ1 の第１乃至第４の接点部SW0,SW1,SW2,SW
3 に入力されるアナログ信号のＡ／Ｄ変換を順次行う。
そして、マイクロプロセッサ5 により、(1) 式からなる
補正式のｙに、Ａ／Ｄ変換されてなるデジタル値を代入
し、誤差を含まぬ真のデジタル値Ｙを計算して、その計
算されてなる真のデジタル値Ｙを、共有メモリ4 に格納
する。
理の流れについて説明する。このものは、電源投入の後
に、前述した補正式の算出がなされる。それから、アナ
ログスイッチ1 の第１乃至第４の接点部SW0,SW1,SW2,SW
3 に入力されるアナログ信号のＡ／Ｄ変換を順次行う。
そして、マイクロプロセッサ5 により、(1) 式からなる
補正式のｙに、Ａ／Ｄ変換されてなるデジタル値を代入
し、誤差を含まぬ真のデジタル値Ｙを計算して、その計
算されてなる真のデジタル値Ｙを、共有メモリ4 に格納
する。
【００２１】その後は、共有メモリ4 のＩ／Ｏエリア42
に設けられた補正指令接点エリア42a に、外部のＣＰＵ
（図示せず）から、補正時期を指定するための指定信号
が格納されたときに、前述した補正式の算出がなされ
る。なお、指定信号が格納される補正指令接点エリア42
a は、共有メモリ4 のメモリエリア41に設けられてもよ
い。
に設けられた補正指令接点エリア42a に、外部のＣＰＵ
（図示せず）から、補正時期を指定するための指定信号
が格納されたときに、前述した補正式の算出がなされ
る。なお、指定信号が格納される補正指令接点エリア42
a は、共有メモリ4 のメモリエリア41に設けられてもよ
い。
【００２２】詳しくは、補正指令接点エリア42a に指定
信号が格納されると、図５に示すシーケンスプログラム
のフラグ立設部SP1 にフラグが立設され、このフラグの
立設により、補正をするよう出力部SP2 が所定の出力を
して、前述した補正式の算出がなされる。なお、この補
正式の算出の後に、前述したフラグの立設が解除され
る。
信号が格納されると、図５に示すシーケンスプログラム
のフラグ立設部SP1 にフラグが立設され、このフラグの
立設により、補正をするよう出力部SP2 が所定の出力を
して、前述した補正式の算出がなされる。なお、この補
正式の算出の後に、前述したフラグの立設が解除され
る。
【００２３】この補正式が算出された状態で、前述した
Ａ／Ｄ変換を順次行い、そして、前述したのと同様の手
順に従って、誤差を含まぬ真のデジタル値Ｙを計算し、
その計算されてなる真のデジタル値Ｙを、共有メモリ4
に格納する。
Ａ／Ｄ変換を順次行い、そして、前述したのと同様の手
順に従って、誤差を含まぬ真のデジタル値Ｙを計算し、
その計算されてなる真のデジタル値Ｙを、共有メモリ4
に格納する。
【００２４】かかるＡ／Ｄ変換ユニットにあっては、マ
イクロプロセッサ5 が、基準値としてアナログスイッチ
1 に入力された２つのアナログ信号値「０Ｖ」「５Ｖ」
及びそれらのアナログ信号がそれぞれＡ／Ｄ変換されて
なる２つのデジタル信号値「Ｄ1 」「Ｄ2 」から計算さ
れた両信号間の関係に基づいて、デジタル信号を補正す
る補正式を算出して、この補正式により補正されるので
あって、従来例のように手動で補正するわけではないか
ら、手間をかけずに補正できる。
イクロプロセッサ5 が、基準値としてアナログスイッチ
1 に入力された２つのアナログ信号値「０Ｖ」「５Ｖ」
及びそれらのアナログ信号がそれぞれＡ／Ｄ変換されて
なる２つのデジタル信号値「Ｄ1 」「Ｄ2 」から計算さ
れた両信号間の関係に基づいて、デジタル信号を補正す
る補正式を算出して、この補正式により補正されるので
あって、従来例のように手動で補正するわけではないか
ら、手間をかけずに補正できる。
【００２５】また、マイクロプロセッサ5 が、指定され
た指定時期に補正式を算出するのであるから、補正が必
要とされるときに、例えば、温度ドリフトが発生してい
るようなとき、適宜、補正式を算出して補正することが
でき、信頼性を一段と高めることができる。
た指定時期に補正式を算出するのであるから、補正が必
要とされるときに、例えば、温度ドリフトが発生してい
るようなとき、適宜、補正式を算出して補正することが
でき、信頼性を一段と高めることができる。
【００２６】また、マイクロプロセッサ5 が、指定時期
を指定するよう外部から共有メモリ4 に格納された指定
信号に基づいて補正式を算出するのであり、補正式を算
出するために、作業者がマイクロプロセッサ5 に指定時
期を指定するよう、指定信号を送信するわけではないか
ら、手間をかけずに信頼性を高めることができる。
を指定するよう外部から共有メモリ4 に格納された指定
信号に基づいて補正式を算出するのであり、補正式を算
出するために、作業者がマイクロプロセッサ5 に指定時
期を指定するよう、指定信号を送信するわけではないか
ら、手間をかけずに信頼性を高めることができる。
【００２７】なお、本実施形態では、指定時期を指定す
るよう外部から共有メモリ4 に格納された指定信号に基
づいて補正式を算出するようにしているが、補正式を算
出するために、作業者がマイクロプロセッサ5 に指定時
期を指定するよう、指定信号を送信しても、補正が必要
とされるときに、適宜補正式を算出して補正することが
できる。
るよう外部から共有メモリ4 に格納された指定信号に基
づいて補正式を算出するようにしているが、補正式を算
出するために、作業者がマイクロプロセッサ5 に指定時
期を指定するよう、指定信号を送信しても、補正が必要
とされるときに、適宜補正式を算出して補正することが
できる。
【００２８】また、本実施形態では、補正式である(1)
式は、１次式であるが、１次式に限るものではなく、２
次以上の式でもよい。
式は、１次式であるが、１次式に限るものではなく、２
次以上の式でもよい。
【００２９】また、本実施形態では、所定のデジタル値
は、「２０００」であるが、「２０００」に限るもので
はない。
は、「２０００」であるが、「２０００」に限るもので
はない。
【００３０】また、本実施形態では、基準値は、０Ｖ及
び５Ｖであるが、これらの電圧に限るものではない。
び５Ｖであるが、これらの電圧に限るものではない。
【００３１】
【発明の効果】請求項１記載の発明は、制御部が、基準
値としてアナログ入力部に入力された複数のアナログ信
号及びそれらのアナログ信号がそれぞれＡ／Ｄ変換され
てなる複数のデジタル信号から計算された両信号間の関
係に基づいて、デジタル信号を補正する補正式を算出し
て、この補正式により補正されるのであって、従来例の
ように手動で補正するわけではないから、手間をかけず
に補正することができる。
値としてアナログ入力部に入力された複数のアナログ信
号及びそれらのアナログ信号がそれぞれＡ／Ｄ変換され
てなる複数のデジタル信号から計算された両信号間の関
係に基づいて、デジタル信号を補正する補正式を算出し
て、この補正式により補正されるのであって、従来例の
ように手動で補正するわけではないから、手間をかけず
に補正することができる。
【００３２】請求項２記載の発明は、請求項１記載の発
明の効果に加えて、制御部が、指定された指定時期に補
正式を算出するのであるから、補正が必要とされるとき
に、適宜補正式を算出して補正することができ、信頼性
を一段と高めることができる。
明の効果に加えて、制御部が、指定された指定時期に補
正式を算出するのであるから、補正が必要とされるとき
に、適宜補正式を算出して補正することができ、信頼性
を一段と高めることができる。
【００３３】請求項３記載の発明は、制御部が、指定時
期を指定するよう外部からデジタル信号格納部に格納さ
れた指定信号に基づいて補正式を算出するのであって、
補正式を算出するために、作業者が制御部に指定時期を
指定するよう、指定信号を送信するわけではないから、
手間をかけずに、請求項２記載の効果を奏することがで
きる。
期を指定するよう外部からデジタル信号格納部に格納さ
れた指定信号に基づいて補正式を算出するのであって、
補正式を算出するために、作業者が制御部に指定時期を
指定するよう、指定信号を送信するわけではないから、
手間をかけずに、請求項２記載の効果を奏することがで
きる。
【図１】本発明の一実施形態の構成図である。
【図２】同上の共通メモリの内部構成図である。
【図３】同上の補正手順を示すフローチャートである。
【図４】同上の補正に使用する相関式を説明するグラフ
である。
である。
【図５】同上が指定時期に補正をするためのシーケンス
プログラムの説明図である。
プログラムの説明図である。
【図６】従来例の構成図である。
【図７】同上による補正を説明するグラフである。
1 アナログスイッチ（アナログ信号入力部） 3 Ａ／Ｄコンバータ（Ａ／Ｄ変換部） 4 共有メモリ（デジタル信号格納部） 5 マイクロプロセッサ（制御部）
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成１２年２月１８日（２０００．２．１
８）
８）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】０００３
【補正方法】変更
【補正内容】
【０００３】アナログスイッチ（アナログ信号入力部）
A は、アナログ信号が入力される第１乃至第６の接点部
SW0,SW1,SW2,SW3,SW4,SW5 を有している。このアナログ
スイッチA の有する第１乃至第４の接点部SW0,SW1,SW2,
SW3 には、アナログポートの第１乃至第４のチャンネル
CH0,CH1,CH2,CH3 から入力されたアナログ信号が入力さ
れる。増幅回路B は、アナログスイッチA に入力された
アナログ信号を増幅する。
A は、アナログ信号が入力される第１乃至第６の接点部
SW0,SW1,SW2,SW3,SW4,SW5 を有している。このアナログ
スイッチA の有する第１乃至第４の接点部SW0,SW1,SW2,
SW3 には、アナログポートの第１乃至第４のチャンネル
CH0,CH1,CH2,CH3 から入力されたアナログ信号が入力さ
れる。増幅回路B は、アナログスイッチA に入力された
アナログ信号を増幅する。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００６
【補正方法】変更
【補正内容】
【０００６】次に、図７に基づいて、このもののＡ／Ｄ
変換における誤差、詳しくは、オフセット誤差及びフル
スケール誤差の補正について説明する。このもののアナ
ログスイッチA の第１乃至第４の接点部SW0,SW1,SW2,SW
3 のいずれかに入力された接地電位（０Ｖ）からなるア
ナログ信号のＡ／Ｄ変換されてなるデジタル信号が、同
図に実線の一端で示すようにデジタル値「０」からずれ
た値から、同図に破線の一端で示すようにデジタル値
「０」になるよう、ＯＦＦ端子に入力される下端電圧で
ある接地電位を下端値用可変抵抗VR1 により調整すると
ともに、アナログスイッチA の第１乃至第４の接点部SW
0,SW1,SW2,SW3 のいずれかに入力された基準電位（１０
Ｖ）からなるアナログ信号のＡ／Ｄ変換されてなるデジ
タル信号が、同図に実線の他端で示すように、所定のデ
ジタル値、例えばデジタル値「４０００」からずれた状
態から、同図に破線の他端で示すようにデジタル値「４
０００」になるよう、Ｖref 端子に入力される上端電圧
である基準電位を上端値用可変抵抗VR2 により調整す
る。
変換における誤差、詳しくは、オフセット誤差及びフル
スケール誤差の補正について説明する。このもののアナ
ログスイッチA の第１乃至第４の接点部SW0,SW1,SW2,SW
3 のいずれかに入力された接地電位（０Ｖ）からなるア
ナログ信号のＡ／Ｄ変換されてなるデジタル信号が、同
図に実線の一端で示すようにデジタル値「０」からずれ
た値から、同図に破線の一端で示すようにデジタル値
「０」になるよう、ＯＦＦ端子に入力される下端電圧で
ある接地電位を下端値用可変抵抗VR1 により調整すると
ともに、アナログスイッチA の第１乃至第４の接点部SW
0,SW1,SW2,SW3 のいずれかに入力された基準電位（１０
Ｖ）からなるアナログ信号のＡ／Ｄ変換されてなるデジ
タル信号が、同図に実線の他端で示すように、所定のデ
ジタル値、例えばデジタル値「４０００」からずれた状
態から、同図に破線の他端で示すようにデジタル値「４
０００」になるよう、Ｖref 端子に入力される上端電圧
である基準電位を上端値用可変抵抗VR2 により調整す
る。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１５
【補正方法】変更
【補正内容】
【００１５】Ａ／Ｄコンバータ（Ａ／Ｄ変換部）3 は、
アナログスイッチ1 の接点部SW0,SW1,SW2,SW3,SW4,SW5
に入力されて増幅されたアナログ信号をデジタル信号に
Ａ／Ｄ変換する。このＡ／Ｄコンバータ3 は、そのＯＦ
Ｆ端子に、フルスケールの下端電圧である接地電位（０
Ｖ）が基準値として入力され、また、Ｖref 端子に、フ
ルスケールの上端電圧である基準電位（１０Ｖ）が基準
値として入力される。なお、この基準電圧は、基準電圧
発生回路IC2 により発生されている。
アナログスイッチ1 の接点部SW0,SW1,SW2,SW3,SW4,SW5
に入力されて増幅されたアナログ信号をデジタル信号に
Ａ／Ｄ変換する。このＡ／Ｄコンバータ3 は、そのＯＦ
Ｆ端子に、フルスケールの下端電圧である接地電位（０
Ｖ）が基準値として入力され、また、Ｖref 端子に、フ
ルスケールの上端電圧である基準電位（１０Ｖ）が基準
値として入力される。なお、この基準電圧は、基準電圧
発生回路IC2 により発生されている。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００１７
【補正方法】変更
【補正内容】
【００１７】マイクロプロセッサ5 は、アナログスイッ
チ1 の接点部SW0,SW1,SW2,SW3,SW4,SW5 へのアナログ信
号の入力及びＡ／Ｄコンバータ3 によるＡ／Ｄ変換を制
御するとともに、共有メモリ4 にデジタル信号を格納す
る。
チ1 の接点部SW0,SW1,SW2,SW3,SW4,SW5 へのアナログ信
号の入力及びＡ／Ｄコンバータ3 によるＡ／Ｄ変換を制
御するとともに、共有メモリ4 にデジタル信号を格納す
る。
【手続補正５】
【補正対象書類名】図面
【補正対象項目名】図６
【補正方法】変更
【補正内容】
【図６】
Claims (3)
- 【請求項１】 アナログ信号が入力されるアナログ信号
入力部と、アナログ信号入力部に入力されたアナログ信
号をデジタル信号にＡ／Ｄ変換するＡ／Ｄ変換部と、ア
ナログ信号入力部へのアナログ信号の入力及びＡ／Ｄ変
換部によるＡ／Ｄ変換を制御する制御部と、を備えたＡ
／Ｄ変換ユニットにおいて、 前記制御部は、基準値としてアナログ入力部に入力され
た複数の前記アナログ信号及びそれらのアナログ信号が
それぞれＡ／Ｄ変換されてなる複数の前記デジタル信号
から計算された両信号間の関係に基づいて、前記デジタ
ル信号を補正する補正式が算出されるよう成したことを
特徴とするＡ／Ｄ変換ユニット。 - 【請求項２】 前記制御部は、指定された指定時期に前
記補正式を算出するよう成したことを特徴とする請求項
１記載のＡ／Ｄ変換ユニット。 - 【請求項３】 前記デジタル信号を外部からアクセスさ
れ得る状態で格納するデジタル信号格納部が設けられた
ものであって、前記制御部は、前記指定時期を指定する
よう外部からデジタル信号格納部に格納された指定信号
に基づいて前記補正式を算出するよう成したことを特徴
とする請求項２記載のＡ／Ｄ変換ユニット。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10365626A JP2000188547A (ja) | 1998-12-22 | 1998-12-22 | Ａ／ｄ変換ユニット |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10365626A JP2000188547A (ja) | 1998-12-22 | 1998-12-22 | Ａ／ｄ変換ユニット |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000188547A true JP2000188547A (ja) | 2000-07-04 |
Family
ID=18484724
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10365626A Pending JP2000188547A (ja) | 1998-12-22 | 1998-12-22 | Ａ／ｄ変換ユニット |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000188547A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002369301A (ja) * | 2001-06-08 | 2002-12-20 | Atex Co Ltd | 電動車におけるａ／ｄ値の調整制御装置 |
| WO2014097747A1 (ja) * | 2012-12-18 | 2014-06-26 | 株式会社村田製作所 | 微弱電流測定装置 |
-
1998
- 1998-12-22 JP JP10365626A patent/JP2000188547A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002369301A (ja) * | 2001-06-08 | 2002-12-20 | Atex Co Ltd | 電動車におけるａ／ｄ値の調整制御装置 |
| WO2014097747A1 (ja) * | 2012-12-18 | 2014-06-26 | 株式会社村田製作所 | 微弱電流測定装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4903023A (en) | Subranging analog-to-digital converter with digital error correction | |
| JPH0738345A (ja) | オフセット調整装置 | |
| JP2000188547A (ja) | Ａ／ｄ変換ユニット | |
| JPH0664678B2 (ja) | アナログ入力装置 | |
| JPH0829269A (ja) | 温度補償回路 | |
| JPS5931249B2 (ja) | アナログ・デイジタル変換装置 | |
| JP3097346B2 (ja) | アナログ−デジタル変換器 | |
| JPS6068725A (ja) | Ａ−ｄ変換装置 | |
| JPH0373822B2 (ja) | ||
| JPS6161577B2 (ja) | ||
| JP3115358B2 (ja) | 圧力制御装置 | |
| JPH0915272A (ja) | 電圧測定回路 | |
| JPS63121320A (ja) | 誤差補正回路付ｄａ変換器 | |
| JP2940321B2 (ja) | オペアンプの温度特性補正装置 | |
| JP2000131348A (ja) | ディジタル測定装置 | |
| JPH02173534A (ja) | 温度測定装置 | |
| JP2003037500A (ja) | アナログデジタル変換装置 | |
| JPS61182331A (ja) | アナログデイジタル変換器 | |
| JPH0613899A (ja) | アナログ／ディジタル変換器の入力校正方法 | |
| JP3072576B2 (ja) | 自動調整回路 | |
| JP2851873B2 (ja) | フイードバツク制御装置 | |
| JP2023056616A (ja) | ガスセンサ | |
| JPH02147909A (ja) | 圧力センサの利得調整装置 | |
| JPH08330958A (ja) | アナログ出力ボードおよび変換テーブルの作成方法 | |
| JPS60144007A (ja) | 温度補償回路 |