JP2005243902A - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP2005243902A
JP2005243902A JP2004051404A JP2004051404A JP2005243902A JP 2005243902 A JP2005243902 A JP 2005243902A JP 2004051404 A JP2004051404 A JP 2004051404A JP 2004051404 A JP2004051404 A JP 2004051404A JP 2005243902 A JP2005243902 A JP 2005243902A
Authority
JP
Japan
Prior art keywords
die pad
lead
semiconductor element
semiconductor device
wing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004051404A
Other languages
English (en)
Inventor
Yutaka Kato
豊 加藤
Akira Koga
彰 小賀
Shuichi Ogata
秀一 尾方
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2004051404A priority Critical patent/JP2005243902A/ja
Publication of JP2005243902A publication Critical patent/JP2005243902A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/32257Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the layer connector connecting to a bonding area disposed in a recess of the surface of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49171Fan-out arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】ダイパッド露出構造の半導体装置において、アースとなるインナーリードとダイパッドを接続することにより、半導体素子裏面の接地を可能にする。
【解決手段】吊りリード10に支持されたダイパッド2上に搭載される半導体素子4と、ダイパッド2の側面における半導体素子搭載面側に屈曲したウイング9と、半導体素子4に金属細線5により接続されたインナーリード6と、インナーリード6と一連に設けられたアウターリード7と、半導体素子搭載面と半導体素子4とウイング9と金属細線5とインナーリード6とを樹脂封止する封止樹脂体8とを備え、ダイパッド2における半導体素子搭載面とは反対面を露出させた半導体装置において、ウイング9に形成された突出部9aと接地用インナーリード6aを金属細線5aにより接続する。
【選択図】図4

Description

本発明は、大きな発熱量の半導体素子を搭載するのに適した半導体装置、およびその製造方法に関するものである。
近年の電子機器の多機能化、小型・薄型化に伴い、半導体装置においては、薄型化が進んでいる。そこで、このような薄型の半導体装置では、放熱性を考慮した設計を行う必要があり、特許文献1には、次のようなものが提案されている。
以下、従来の半導体装置について図面を参照しながら説明する。
図8(a)は、従来の半導体装置を示す断面図であって、図8(b)に1点鎖線で示したA―A線における断面図、図8(b)は従来の半導体装置の平面図である。
図8(a),(b)に示すように、従来の半導体装置は、ダイパッド2の部分に半導体素子4が接着剤3を介したダイボンディングにより搭載され、半導体素子4のボンディングパッド(図示せず)と、ダイパッド2の周辺にある複数本のインナーリード6の先端とが、金属細線5でワイヤーボンディングされて電気的接続がなされ、所定の形状の金型にて四辺形の平板状に形成された封止樹脂体8でモールドされて、半導体装置を構成したものである。
また、各インナーリード6と一体で連続して設けられたアウターリード7は、封止樹脂体8の4辺からそれぞれ引き出され、リードフォーミング金型にて所定のリード形状に加工されたものであり、ダイパッド2の露出面(半導体素子4を搭載した面と反対の面)は封止樹脂体8から露出している。
次に、従来の半導体装置の製造方法について説明する。
まず、金属薄板をエッチング加工またはプレス加工により所望の電極形状に加工してリードフレーム1を作成する。このようにして得られたリードフレームの一例を図9に示す。図9(a)は図9(b)に1点鎖線で示したA―A線における断面図、図9(b)は平面図である。
図9(a),(b)において、リードフレーム1には、半導体素子4が搭載されるダイパッド2と、半導体素子4と結線するためのインナーリード6と、ダイパッド2を支持する吊りリード10とが形成されている。
吊りリード10には、階段状にディプレス(depress)加工が施され、ダイパッド2をインナーリード6の上面よりも下方に配置されるようにダウンセットされている。この構造は、半導体チップを搭載して半導体装置を構成した際、ダイパッド2の下面を封止樹脂体8の底面に露出させるための構成である。
そして、ダイパッド2は、その周辺部分にウイング9を有しており、半導体装置を構成し、ダイパッド2の下面が封止樹脂体8の底面から露出した際の水分浸入を防止する機能を有している。
また、吊りリード10のディプレス加工以外に、ダイパッド2のウイング9も曲げ加工が施され、ダイパッド2における半導体素子4の搭載側に屈曲している。
次に、図10(図10(a)は図10(b)に1点鎖線で示したA―A線における断面図、図10(b)は平面図)に示すように、ダイパッド2に半導体素子4を搭載し、接着剤3を用いて接着し、半導体素子4のボンディングパッド(図示せず)とインナーリード6とを金属細線5で結線する。このとき、ダイパッド2およびインナーリード6の金属細線を結線する面と反対面は、ヒートステージ(図示せず)に固定されている。
次に、図11(図11(a)は図11(b)に1点鎖線で示したA―A線における断面図、図11(b)は平面図)に示すように、ダイパッド2上に半導体素子4が搭載され、金属細線5で電気的に接続されたリードフレームを封止金型の上金型17と下金型18とで密封し、封止樹脂体8を、注入ゲート15より注入方向16の方向に注入して、樹脂封止する。このとき、ダイパッド2の底面が封止金型の下金型18の内壁面に当接している。封止樹脂の硬化後に、封止金型の上金型17と下金型18とを開いて半導体装置を得る。
特開2000−196006号公報 特開平10−4171号公報
しかしながら、従来の半導体装置において、ダイパッドの下面を封止樹脂から露出させることにより、薄型化および放熱性は実現するものの、半導体素子の裏面を接地するような要求があった場合に、下記のような問題があった。
半導体素子4の裏面を接地する場合には、ダイパッド2と、GND端子として使用しているインナーリード6とを金属細線5でワイヤーボンディングして、電気的接続する方法が考えられる。
しかし、そのような方法では、搭載されている半導体素子4が大きい場合、半導体素子4の端から出っ張るダイパッド部分が少ないため、ダイパッド2上に金属細線5をワイヤーボンディングすることができない。
また、ダイパッド2は周辺部分にウイング9を有しており、ダイパッド2とインナーリード6を金属細線5でワイヤーボンディングする際、金属細線5とウイング9との接触が起こるため、問題となる。
さらに、ダイパッド2がインナーリード6よりもダウンセットされているために、ダイパッド2とインナーリード6を金属細線5でワイヤーボンディングすることをより困難にしている。
そこで、ダイパッド2を支持する吊りリード10と、GND端子として使用しているインナーリード6を金属細線5でワイヤーボンディングして、電気的接続する方法が考えられる。
しかし、この方法では、吊りリード10と隣接するインナーリード6をGND端子にしなければならず、その結果、半導体装置の端子レイアウトに制約が設けられてしまうことが問題となる。
同様に、ダイパッド2を支持する吊りリード10と、半導体素子4のGNDとして使用するボンディングパッドとを金属細線5でワイヤーボンディングして、電気的に接続する方法が考えられるが、半導体素子4のボンディングパッドにおいてGNDパッドを角部に配置しなければならず、その結果、半導体素子4のボンディングパッドレイアウトに制約が設けられてしまうことが問題とされる。
また、特許文献2には、応力吸収手段を介してダイパッド2とインナーリード6を接続する方法が提案されている。ダイパッド2の周辺にウイング9が接続されている半導体装置に、この方法を採用する場合には、ダイパッド2に直接応力吸収手段を接続することができないため、ウイング9とインナーリード6を応力吸収手段で接続することになる。
この場合、応力吸収手段は、リードフレーム1の加工の際、ウイング9の曲げ加工で、ダイパッド2の半導体素子4の搭載面側に曲げられ、さらに、吊りリード11のディプレス加工で、ダイパッド2の半導体素子4の搭載面と反対側に曲げられる。これにより、応力吸収手段が強度不足になることが懸念される。つまり、加工の安定性が悪くなる。
本発明は、前記課題を解決するものであり、リードフレームのダイパッドのウイングを改良することにより、半導体素子の裏面を接地することができ、放熱性が良好で、品質の安定した半導体装置、およびその製造方法を提供することを目的とする。
前記目的を達成するため、請求項1記載の半導体装置は、複数の吊りリードに支持されたダイパッド上に搭載された半導体素子と、前記ダイパッドの少なくとも2側面に設けられた前記半導体素子の搭載面側に屈曲した複数のウイングと、前記半導体素子と金属細線で電気的に接続された複数本のインナーリードと、前記各インナーリードとそれぞれ一体で連続して設けられたアウターリードと、前記搭載面と前記半導体素子と前記複数のウイングと前記金属細線と前記インナーリード群を樹脂封止する四辺形の平板状に成形された封止樹脂体とを備え、前記アウターリード群を封止樹脂体の少なくとも二辺からそれぞれ引き出し、前記ダイパッドの前記半導体素子の搭載面と反対側面を露出させた半導体装置において、前記ウイングの少なくとも一つに、少なくとも一つの突出部を設けたことを特徴とする。
請求項2記載の半導体装置は、請求項1記載の半導体装置において、ウイングに設けられた突出部が前記インナーリードの金属細線を接続する部分と平行になるように屈曲したことを特徴とする。
請求項3記載の半導体装置は、請求項1または2記載の半導体装置において、ウイングに設けられた突出部が金属細線でインナーリードと電気的に接続されていることを特徴とする。
請求項4記載の半導体装置の製造方法は、ダイパッドと、前記ダイパッドを支持する複数の吊りリードと、前記ダイパッドの少なくとも2側面に設けられた複数のウイングと、前記ダイパッドの周辺に配置される複数のインナーリードと、前記各インナーリードとそれぞれ一体で連続して設けられたアウターリードと、ウイングに設けられた突出部とを、金属平板を用いて、一体に形成したリードフレームを用意する工程と、前記ウイングを前記ダイパッドの半導体素子の搭載面側に屈曲させるように前記リードフレームを加工する工程と、前記吊りリードを屈曲して前記ダイパッドを前記インナーリードの高さから下方にダウンセットし、そのダウンセットさせる段差が封止金型の深さより大きくなるように前記リードフレームを加工する工程と、前記ダイパッドに半導体素子を搭載する工程と、前記半導体素子と前記インナーリードを金属細線で電気的に接続する工程と、前記リードフレームのアウターリードを前記封止金型に型締めすることによって、前記ダイパッドの半導体素子の搭載面と反対の面を前記封止金型の内壁面に当接させながら樹脂封止する工程を有することを特徴とする。
請求項5記載の半導体装置の製造方法は、請求項4記載の半導体装置の製造方法において、ウイングに設けられた突出部が前記インナーリードの金属細線を接続する部分と平行になるように屈曲する工程を有することを特徴とする。
請求項6記載の半導体装置の製造方法は、請求項4または5記載の半導体装置の製造方法において、ウイングに設けられた突出部が金属細線でインナーリードと電気的に接続する工程を有することを特徴とする。
請求項7記載の半導体装置は、複数の吊りリードに支持されたダイパッド上に搭載された半導体素子と、前記ダイパッドの少なくとも2側面に設けられた前記半導体素子の搭載面側に屈曲した複数のウイングと、前記半導体素子と金属細線で電気的に接続された複数本のインナーリードと、各インナーリードとそれぞれ一体で連続して設けられたアウターリードと、前記搭載面と前記半導体素子と前記複数のウイングと前記金属細線と前記インナーリード群を樹脂封止する四辺形の平板状に成形された封止樹脂体とを備え、前記アウターリード群を前記封止樹脂体の少なくとも2辺からそれぞれ引き出し、前記ダイパッドの前記半導体素子の搭載面と反対側面を露出させた半導体装置において、少なくとも一つの前記ウイングの先端部分を、前記インナーリードの金属細線を接続する部分と平行になるように屈曲した屈曲部を設けたことを特徴とする。
請求項8記載の半導体装置は、請求項7記載の半導体装置において、ウイング先端に設けられた屈曲部が金属細線でインナーリードと電気的に接続されていることを特徴とする。
請求項9記載の半導体装置の製造方法は、ダイパッドと、前記ダイパッドを支持する複数の吊りリードと、前記ダイパッドの少なくとも2側面に設けられた複数のウイングと、前記ダイパッドの周辺に配置される複数のインナーリードと、前記各インナーリードとそれぞれ一体で連続して設けられたアウターリードとを、金属平板を用いて、一体に形成したリードフレームを用意する工程と、前記ウイングを前記ダイパッドの半導体素子の搭載面側に屈曲させ、さらに少なくとも一つの前記ウイングの先端部分を、前記インナーリードの金属細線を接続する部分と平行になるように屈曲した屈曲部を設けるように前記リードフレームを加工する工程と、前記吊りリードを屈曲して前記ダイパッドを前記インナーリードの高さから下方にダウンセットし、そのダウンセットさせる段差が封止金型の深さより大きくなるように前記リードフレームを加工する工程と、前記ダイパッドに半導体素子を搭載する工程と、前記半導体素子と前記インナーリードを金属細線で電気的に接続する工程と、前記リードフレームのアウターリードを前記封止金型に型締めすることによって、前記ダイパッドの半導体素子の搭載面と反対の面を前記封止金型の内壁面に当接させながら樹脂封止する工程を有することを特徴とする。
請求項10記載の半導体装置の製造方法は、請求項9記載の半導体装置の製造方法において、ウイング先端に設けられた屈曲部が金属細線でインナーリードと電気的に接続する工程を有することを特徴とする。
請求項11記載の半導体装置は、請求項1,2,3,7または8記載の半導体装置において、吊りリードがインナーリードの高さからダウンセットされていることを特徴とする。
請求項12記載の半導体装置は、請求項1,2,3,7,8または11記載の半導体装置において、ダイパッドの露出面の外周部に窪み部を設けたことを特徴とする。
請求項13記載の半導体装置の製造方法は、請求項4,5,6,9または10記載の半導体装置の製造方法において、ダイパッドの露出面の外周部に窪み部を設ける工程を有することを特徴とする。
前記構成によって、本発明の半導体装置およびその製造方法は、ダイパッドの下面を封止樹脂から露出させるタイプの半導体装置において、ダイパッドと一体で設けられたウイングに突出部あるいは屈曲部を設け、ウイングに設けた突出部あるいは屈曲部を金属細線でインナーリードに接続し、接続されたインナーリードと一体で連続して設けられたアウターリードを接地することにより、ダイパッドおよび半導体素子の裏面にGND電位を与えることができるものである。また、本半導体装置を実装する際には、ダイパッドの露出面に加えて、ダイパッドと接続されたインナーリードからも放熱が可能となるので、高い放熱効果が期待できるものである。
本発明によれば、ダイパッドの下面を封止樹脂から露出させるタイプの半導体装置において、ダイパッド周辺にあるウイングに設けた突出部あるいは屈曲部を金属細線でインナーリードに接続し、接続したインナーリードと一体に連続して設けたアウターリードを接地することにより、ダイパッドおよび半導体素子の裏面にGND電位を与えることが可能になる。
また、ウイングに設けられた突出部あるいは屈曲部は、金属細線でインナーリードに接続しているため、接地用に使用するインナーリードを固定する必要がないため、半導体素子のパッドレイアウト上の制約をなくすことができる。
さらに、本半導体装置を実装する際には、ダイパッドの露出面に加えて、ダイパッドとウイングおよび金属細線を介して接続されたインナーリードからも放熱が可能となるので、高い放熱効果が期待できる。
以下、本発明の実施の形態を図面を参照しながら説明する。
(第1の実施の形態)
本実施の形態では、まず、金属薄板をエッチング加工またはプレス加工により所望する電極形状に加工してリードフレーム1を作成する。図1は得られたリードフレームの一例を示した図であり、図1(a)は図1(b)に1点鎖線で示したA―A線における断面図、図1(b)は平面図である。
図1(a),(b)において、リードフレーム1には、半導体素子4が搭載されるダイパッド2、半導体素子4と結線するためのインナーリード6、ダイパッド2を支持する吊りリード10が形成されている。吊りリード10には、階段状にディプレス(depress)加工が施され、ダイパッド2をインナーリード6上面よりも下方に配置されるように、ダウンセットされている。
この構造は、半導体チップを搭載して半導体装置を構成した際、ダイパッド2の下面を封止樹脂体8の底面に露出させるための構成である。
そして、ダイパッド2は、その周辺部分がウイング9を有しており、半導体装置を構成し、ダイパッド2の下面が封止樹脂体8の底面から露出した際の水分浸入を防止する機能を有している。また、吊りリード10のディプレス加工以外に、ダイパッド2のウイング9も曲げ加工が施され、ダイパッド2の半導体素子4搭載側に屈曲している。
ウイング9の先端には突出部9aを有し、かつ突出部9aはインナーリード6の金属細線を接続する部分と平行になるように屈曲されている。ウイング9に設けられた突出部9aはインナーリード6上面よりも下方に配置に形成されている。
この構造は、半導体素子4を搭載して半導体装置を構成した際、インナーリード6から半導体素子4への金属細線5に、ウイング9に設けられた突出部9a、あるいはウイング9に設けられた突出部9aと接地用インナーリード6aを接続する接地用金属細線5aが接触してショートすることを防止するための構成である。
次に、図2(図2(a)は図2(b)の1点鎖線で示したA−A線における断面図、図2(b)は平面図)に示すように、ダイパッド2に半導体素子4を接着剤3を用いて接着する。半導体素子4のボンディングパッド(図示せず)とインナーリード6を金属細線5で、またウイング9に設けられた突出部9aと接地用インナーリード6aを接地用金属細線5aで、それぞれ結線する。このとき、ダイパッド2,突出部9a,インナーリード6,接地用インナーリード6aにおける金属細線5および接地用金属細線5aを結線する面と反対面は、ヒートステージ(図示せず)に固定されている。ここで、接着剤3は導電性のものを使用することにより、ダイパッド2を介して半導体素子4の裏面を接地することが可能となる。
次に、図3(図3(a)は、図3(b)に1点鎖線で示したA―A線における断面図、図3(b)は平面図)に示すように、ダイパッド2上に半導体素子4が搭載され、金属細線5及び接地用金属細線5aで電気的に接続されたリードフレームを封止金型の上金型17、下金型18とで、密封し、封止樹脂体8を注入ゲート15より注入方向16の方向に注入して樹脂封止する。このとき、ダイパッド2の底面が封止金型の下金型18の内壁面に当接している。封止樹脂の硬化後に、封止金型の上金型17と下金型18とを開く。
次に、インナーリード6と接地用インナーリード6aと一体で連続して設けられたアウターリード7と接地用アウターリード7aは、リードフォーミング金型にて所定のリード形状に加工され、図4(図4(a)は、図4(b)に1点鎖線で示したA―A線における断面図、図4(b)は平面図)に示すような半導体措置を得る。ここで、ダイパッド2の下面は封止樹脂体8の底面から露出している。
また、図5(図5(a)は図5(b)に1点鎖線で示したA―A線における断面図、図5(b)は平面図)に示すように、ダイパッド2の半導体素子4の搭載面と反対側の露出面の外周部には、窪み部19を形成している。この窪み部19は樹脂封止時の注入圧力を逃がすと共に、樹脂の流れをせき止めることができ、薄バリを一定範囲内に抑えることができる。従って、露出面の実効的な面積を確保でき、露出面の半田付けを可能にして、放熱効果を高めることができる。
本実施の形態によれば、ダイパッド2の下面を封止樹脂体8から露出させるタイプの半導体装置において、ウイング9に設けられた突出部9aと接地用インナーリード6aを接地用金属細線5aで接続することにより、ダイパッド2と接地用アウターリード7aを電気的に接続することができる。よって、接地用アウターリード7aを接地すれば、導電性の接着剤3を介して半導体素子4の裏面を接地することができるため、半導体素子の回路設計において、パッドレイアウト上の制約をなくし、耐熱性を確保した半導体装置を提供することができる。
なお、本実施の形態において、ウイング9に設けられた突出部9aがインナーリード6上面よりも下方に配置されない場合などでも、接地用インナーリード6aと接地用金属細線5aで接続することができ、かつ周囲のインナーリード6および金属細線5に接触しなければ、前記実施の形態の構成に限定されない。また、ウイング9に設けられた突出部9a,接地用金属細線5a,接地用インナーリード6a,接地用アウターリード7aは、それぞれ複数形成することも可能である。
(第2の実施の形態)
第2の実施の形態では、まず、図9に示す従来の半導体装置と同じリードフレームを作成する。従来の半導体装置と同じ加工についての説明は省略する。
図6(図6(a)は図6(b)に1点鎖線で示したA―A線における断面図、図6(b)は平面図)に示すように、リードフレーム1におけるウイング9の先端を半導体素子4の搭載面と平行になるように屈曲させ、屈曲部9bを形成する。屈曲部9bはインナーリード6上面よりも下方に配置に形成されている。
この構造は、半導体素子4を搭載して半導体装置を構成した際、インナーリード6から半導体素子4への金属細線5に、屈曲部9b、あるいは屈曲部9bと接地用インナーリード6aを接続する接地用金属細線5aが接触して、ショートすることを防止するための構成である。
次に、ダイパッド2に半導体素子4を接着剤3を用いて接着する。半導体素子4のボンディングパッド(図示せず)とインナーリード6を金属細線5で、屈曲部9bと接地用インナーリード6aを接地用金属細線5aでそれぞれ結線する。このとき、ダイパッド2,屈曲部9b,インナーリード6,接地用インナーリード6aの金属細線5、および接地用金属細線5aを結線する面と反対面は、ヒートステージに固定されている。ここで、接着剤3は導電性のものを使用することにより、ダイパッド2を介して半導体素子4の裏面を接地することが可能となる。
次に、ダイパッド2上に半導体素子4が搭載され、金属細線5および接地用金属細線5aで電気的に接続されたリードフレームを、封止金型の上金型17と下金型18とで密封し、封止樹脂体8を注入ゲート15より注入方向16の方向に注入して樹脂封止する。このとき、ダイパッド2の底面が封止金型の下金型18の内壁面に当接している。封止樹脂の硬化後に、封止金型の上金型17と下金型18とを開く。
次に、インナーリード6と接地用インナーリード6aと一体で連続して設けられたアウターリード7と接地用アウターリード7aは、リードフォーミング金型にて所定のリード形状に加工され、図7(図7(a)は図7(b)に1点鎖線で示したA―A線における断面図、図7(b)は平面図)に示すような半導体装置を得る。ここで、ダイパッド2の下面は封止樹脂体8の底面から露出している。
また、第1の実施の形態の半導体装置と同様に、ダイパッド2の半導体素子4の搭載面と反対側の露出面の外周部に窪み部19を形成することにより、同様の効果を得ることができる。
本実施の形態によれば、ダイパッド2の下面を封止樹脂体8から露出させるタイプの半導体装置において、ウイング9の屈曲部9bと接地用インナーリード6aを接地用金属細線5aで接続することにより、ダイパッド2と接地用アウターリード7aを電気的に接続することができる。よって、接地用アウターリード7aを接地すれば、導電性の接着剤3を介して半導体素子4の裏面を接地することができるため、半導体素子の回路設計において、パッドレイアウト上の制約をなくし、耐熱性を確保した半導体装置を提供することができる。
なお、本実施の形態において、ウイング9の屈曲部9bがインナーリード6の上面よりも下方に配置されない場合などでも、接地用インナーリード6aと接地用金属細線5aで接続することでき、かつ周囲のインナーリード6および金属細線5に接触しなければ、前記実施の形態の構成に限定されない。また、ウイング9の屈曲部9bは、必ずしも全てのウイング9に形成する必要はない。
本発明は、大きな発熱量の半導体素子を搭載するのに適した半導体装置、およびその製造方法に適用され、特に放熱性が良好で、品質の安定化が要求されるような半導体装置に実施して有効である。
本発明の第1の実施の形態の半導体装置における一製造工程を示す図であり、(a)は(b)の1点鎖線で示したA−A線における断面図、(b)は平面図 第1の実施の形態の半導体装置における一製造工程を示す図であり、(a)は(b)の1点鎖線で示したA−A線における断面図、(b)は平面図 第1の実施の形態の半導体装置における一製造工程を示す図であり、(a)は(b)の1点鎖線で示したA−A線における断面図、(b)は平面図 第1の実施の形態の半導体装置における一製造工程を示す図であり、(a)は(b)の1点鎖線で示したA−A線における断面図、(b)は平面図 第1の実施の形態の半導体装置に使用されるリードフレーム形状を示す図であり、(a)は(b)の1点鎖線で示したA−A線における断面図、(b)は平面図 本発明の第2の実施の形態の半導体装置における一製造工程を示す図であり、(a)は(b)の1点鎖線で示したA−A線における断面図、(b)は平面図 第2の実施の形態の半導体装置における一製造工程を示す図であり、(a)は(b)の1点鎖線で示したA−A線における断面図、(b)は平面図 従来の半導体装置を示す図であり、(a)は(b)の1点鎖線で示したA−A線における断面図、(b)は平面図 従来の半導体装置における一製造工程を示す図であり、(a)は(b)の1点鎖線で示したA−A線における断面図、(b)は平面図 従来の半導体装置における一製造工程を示す図であり、(a)は(b)の1点鎖線で示したA−A線における断面図、(b)は平面図 従来の半導体装置における一製造工程を示す図であり、(a)は(b)の1点鎖線で示したA−A線における断面図、(b)は平面図
符号の説明
1 リードフレーム
2 ダイパッド
3 接着剤
4 半導体素子
5 金属細線
5a 接地用金属細線
6 インナーリード
6a 接地用インナーリード
7 アウターリード
7a 接地用アウターリード
8 封止樹脂体
9 ウイング
9a 突出部
9b 屈曲部
10 吊りリード
15 注入ゲート
16 注入方向
17 上金型
18 下金型
19 窪み部

Claims (13)

  1. 複数の吊りリードに支持されたダイパッド上に搭載された半導体素子と、前記ダイパッドの少なくとも2側面に設けられた前記半導体素子の搭載面側に屈曲した複数のウイングと、前記半導体素子と金属細線で電気的に接続された複数本のインナーリードと、前記各インナーリードとそれぞれ一体で連続して設けられたアウターリードと、前記搭載面と前記半導体素子と前記複数のウイングと前記金属細線と前記インナーリード群を樹脂封止する四辺形の平板状に成形された封止樹脂体とを備え、前記アウターリード群を封止樹脂体の少なくとも2辺からそれぞれ引き出し、前記ダイパッドの前記半導体素子の搭載面と反対側面を露出させた半導体装置において、
    前記ウイングの少なくとも一つに、少なくとも一つの突出部を設けたことを特徴とする半導体装置。
  2. 前記ウイングに設けられた前記突出部が、前記インナーリードの前記金属細線を接続する部分と平行になるように屈曲したことを特徴とする請求項1記載の半導体装置。
  3. 前記ウイングに設けられた前記突出部が、前記金属細線で前記インナーリードと電気的に接続されていることを特徴とする請求項1または2記載の半導体装置。
  4. ダイパッドと、前記ダイパッドを支持する複数の吊りリードと、前記ダイパッドの少なくとも2側面に設けられた複数のウイングと、前記ダイパッドの周辺に配置される複数のインナーリードと、前記各インナーリードとそれぞれ一体で連続して設けられたアウターリードと、前記ウイングに設けられた突出部とを、金属平板を用いて一体に形成したリードフレームを用意する工程と、
    前記ウイングを前記ダイパッドの半導体素子の搭載面側に屈曲させるように前記リードフレームを加工する工程と、
    前記吊りリードを屈曲して前記ダイパッドを前記インナーリードの高さから下方にダウンセットし、そのダウンセットさせる段差が封止金型の深さより大きくなるように前記リードフレームを加工する工程と、
    前記ダイパッドに半導体素子を搭載する工程と、
    前記半導体素子と前記インナーリードを金属細線で電気的に接続する工程と、
    前記リードフレームのアウターリードを前記封止金型に型締めすることによって、前記ダイパッドの半導体素子の搭載面と反対の面を前記封止金型の内壁面に当接させながら樹脂封止する工程とを有することを特徴とする半導体装置の製造方法。
  5. 前記ウイングに設けられた前記突出部が、前記インナーリードの前記金属細線を接続する部分と平行になるように屈曲する工程を有することを特徴とする請求項6記載の半導体装置の製造方法。
  6. 前記ウイングに設けられた前記突出部が、前記金属細線で前記インナーリードと電気的に接続する工程を有することを特徴とする請求項4または5記載の半導体装置の製造方法。
  7. 複数の吊りリードに支持されたダイパッド上に搭載された半導体素子と、前記ダイパッドの少なくとも2側面に設けられた前記半導体素子の搭載面側に屈曲した複数のウイングと、前記半導体素子と金属細線で電気的に接続された複数本のインナーリードと、前記各インナーリードとそれぞれ一体で連続して設けられたアウターリードと、前記搭載面と前記半導体素子と前記複数のウイングと前記金属細線と前記インナーリード群を樹脂封止する四辺形の平板状に成形された封止樹脂体とを備え、前記アウターリード群を封止樹脂体の少なくとも2辺からそれぞれ引き出し、前記ダイパッドの前記半導体素子の搭載面と反対側面を露出させた半導体装置において、
    少なくとも一つの前記ウイングの先端部分を、前記インナーリードの前記金属細線を接続する部分と平行になるように屈曲した屈曲部を設けたことを特徴とする半導体装置。
  8. 前記ウイングの先端部分に設けられた前記屈曲部が、前記金属細線で前記インナーリードと電気的に接続されていることを特徴とする請求項7記載の半導体装置。
  9. ダイパッドと、前記ダイパッドを支持する複数の吊りリードと、前記ダイパッドの少なくとも2側面に設けられた複数のウイングと、前記ダイパッドの周辺に配置される複数のインナーリードと、前記各インナーリードとそれぞれ一体で連続して設けられたアウターリードとを、金属平板を用いて一体に形成したリードフレームを用意する工程と、
    前記ウイングを前記ダイパッドの半導体素子の搭載面側に屈曲させ、さらに少なくとも一つの前記ウイングの先端部分を、前記インナーリードの金属細線を接続する部分と平行になるように屈曲した屈曲部を設けるように前記リードフレームを加工する工程と、
    前記吊りリードを屈曲して前記ダイパッドを前記インナーリードの高さから下方にダウンセットし、そのダウンセットさせる段差が封止金型の深さより大きくなるように前記リードフレームを加工する工程と、
    前記ダイパッドに半導体素子を搭載する工程と、
    前記半導体素子と前記インナーリードを金属細線で電気的に接続する工程と、
    前記リードフレームのアウターリードを前記封止金型に型締めすることによって、前記ダイパッドの半導体素子の搭載面と反対の面を前記封止金型の内壁面に当接させながら樹脂封止する工程を有することを特徴とする半導体装置の製造方法。
  10. 前記ウイングの先端部分に設けられた屈曲部が、前記金属細線で前記インナーリードと電気的に接続する工程を有することを特徴とする請求項9記載の半導体装置の製造方法。
  11. 前記吊りリードが前記インナーリードの高さからダウンセットされていることを特徴とする請求項1,2,3,7または8記載の半導体装置。
  12. 前記ダイパッドの露出面の外周部に窪み部を設けたことを特徴とする請求項1,2,3,7,8または11記載の半導体装置。
  13. 前記ダイパッドの露出面の外周部に窪み部を設ける工程を有することを特徴とする請求項4,5,6,9または10記載の半導体装置の製造方法。
JP2004051404A 2004-02-26 2004-02-26 半導体装置および半導体装置の製造方法 Pending JP2005243902A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004051404A JP2005243902A (ja) 2004-02-26 2004-02-26 半導体装置および半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004051404A JP2005243902A (ja) 2004-02-26 2004-02-26 半導体装置および半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2005243902A true JP2005243902A (ja) 2005-09-08

Family

ID=35025320

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004051404A Pending JP2005243902A (ja) 2004-02-26 2004-02-26 半導体装置および半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2005243902A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101944522A (zh) * 2009-07-03 2011-01-12 瑞萨电子株式会社 引线框架及使用引线框架的电子部件

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101944522A (zh) * 2009-07-03 2011-01-12 瑞萨电子株式会社 引线框架及使用引线框架的电子部件
JP2011014758A (ja) * 2009-07-03 2011-01-20 Renesas Electronics Corp リードフレーム及びこれを用いた電子部品

Similar Documents

Publication Publication Date Title
US7728414B2 (en) Lead frame and resin-encapsulated semiconductor device
US6114750A (en) Surface mount TO-220 package and process for the manufacture thereof
JP2008135688A (ja) 半導体装置および半導体装置の製造方法
KR100355794B1 (ko) 리드프레임 및 이를 이용한 반도체패키지
JP4530863B2 (ja) 樹脂封止型半導体装置
JP2012033665A (ja) 半導体装置及びその製造方法
JP2002334975A (ja) 半導体装置の支持構造、ccd半導体装置、その製造方法、及び、ccd半導体装置用パッケージ
JP5169964B2 (ja) モールドパッケージの実装構造および実装方法
US20080073763A1 (en) Semiconductor device and method of manufacturing the same
JP2008252054A (ja) 半導体装置および半導体装置の製造方法
KR20040108582A (ko) 반도체 장치 및 그 제조 방법
JP3403699B2 (ja) 半導体装置および半導体装置の製造方法
JP2005243902A (ja) 半導体装置および半導体装置の製造方法
JP4767115B2 (ja) 半導体装置及びその製造方法
JP2002076234A (ja) 樹脂封止型半導体装置
JP2000196005A (ja) 半導体装置
JP2001177007A (ja) 半導体装置及びその製造方法
JP2000150725A (ja) 半導体装置およびその製造方法
JP2009158825A (ja) 半導体装置
KR100481927B1 (ko) 반도체패키지및그제조방법
JP6211956B2 (ja) 樹脂封止型半導体装置およびその製造方法
JPH10335361A (ja) 樹脂封止用金型並びに半導体装置及びその製造方法
JP2006073904A (ja) 半導体装置、リードフレーム、及びその製造方法
JPH11219969A (ja) 半導体装置
JP2001127234A (ja) リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法