JP2005223023A - 半導体レーザ装置の製造方法 - Google Patents

Abstract

【課題】 電流狭窄層の厚さを十分に厚くでき、もって光吸収損失を低減でき、閾値電流や動作電流も低減できる半導体レーザ装置の製造方法を提供する。
【解決手段】 半導体基板２上に、第１導電型クラッド層３と、活性層４と、第２導電型第１クラッド層５と、第２導電型エッチングストップ層６と、第２導電型第２クラッド層７と、第２導電型のキャップ層８とを形成する工程と、キャップ層上の所定の箇所にマスク層１４を形成する工程と、キャップ層と第２クラッド層とをエッチングしてリッジストライプ構造９を形成する工程と、リッジストライプ構造の上面及び両側面を含んでエッチングストップ層上に第１導電型の電流狭窄層１０_１ 、１０_２ を形成する工程と、マスク層上の電流狭窄層を除去すると共にエッチングストップ層上における電流狭窄層の厚さを所定の厚さにする工程と、マスク層を除去する工程と、第２導電型のコンタクト層１１を形成する工程とを有する。
【選択図】 図１

Description

本発明は、リッジ導波路型の半導体レ−ザ装置の製造方法に関する。

一般に、半導体レーザ装置としては、例えば埋め込み型の装置やリッジ導波路型の装置が知られている。上記リッジ導波路型の半導体レ−ザ装置は、その製造工程において活性層を大気中に露出させることがないため、特に酸化に対してレ−ザ特性が劣化し易いＧａＡｓ（化合物半導体）系レ−ザ装置に対しては信頼性の点で優れた構造である（例えば特許文献１）。

図２は従来のリッジ導波路型の半導体レ−ザ装置の一例を示す断面図である。従来のリッジ導波路型の半導体レ−ザ装置１は、以下に示す構造をしている。ここではｎ型を第１導電型とし、ｐ型を第２導電型として説明する。例えばｎ−ＧａＡｓ基板よりなる第１導電型の半導体基板２上には、ｎ−Ａｌ_０．５ Ｇａ_０．５ Ａｓよりなる第１導電型のクラッド層３、第１導電型の活性層４、ｐ−Ａｌ_０．５ Ｇａ_０．５ Ａｓよりなる第２導電型の第１クラッド層５、ｐ−Ａｌ_０．７ Ｇａ_０．３ Ａｓよりなる第２導電型のエッチングストップ層６が順次積層されている。上記エッチングストップ層６上に、ｎ−Ａｌ_０．６ Ｇａ_０．４ Ａｓよりなる電流狭窄層１０_１ 、１０_２ により挟まれたｐ−Ａｌ_０．５ Ｇａ_０．５ Ａｓよりなる第２導電型の第２クラッド層７を設け、この第２クラッド層７上にｐ−ＧａＡｓよりなる第２導電型のキャップ層８を積層してなるリッジストライプ構造９が形成されている。

更に、このリッジストライプ構造９及び上記電流狭窄層１０_１ 、１０_２ の上部には、ｐ−ＧａＡｓよりなるコンタクト層１１が積層され、このコンタクト層１１上にｐ型のオ−ミック電極１２が形成されている。尚、これらの積層方向と逆方向の半導体基板２側には、ｎ型のオ−ミック電極１３が形成されている。これらのｐ型のオ−ミック電極１２及びｎ型のオ−ミック電極１３側からそれぞれ電流を注入し、発振閾値以上になるとレ−ザ発振が生じて、活性層４からレ−ザ光が放出される。尚図２中の参照符号には導電型が併記されている。

次に、上記したリッジ導波路型の半導体レ−ザ装置１の製造方法について説明する。図３は従来のリッジ導波路型の半導体レ−ザ装置１の製造工程図である。
まず、図３（Ａ）に示すように、ＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により半導体基板２上に、例えば厚さ１．５μｍの第１導電型のクラッド層３、例えば厚さ０．０７μｍの活性層４、例えば厚さ０．３μｍの第２導電型の第１クラッド層５、例えば厚さ０．０３μｍのエッチングストップ層６、例えば厚さ０．７μｍの第２導電型の第２クラッド層７、例えば厚さ０．３μｍのキャップ層８を順次積層する。

次に、図３（Ｂ）に示すように、このキャップ層８の上に、例えばスパッタ法によりＳｉＯ_２ 絶縁膜（図示せず）を形成した後、図示しないフォトレジストを塗布して、フォトリソグラフィ法及びドライエッチング法により、上記ＳｉＯ_２ 絶縁膜をパターン化してストライプ状のマスク層１４を形成する。
次に、図３（Ｃ）に示すように、上記第２クラッド層７及びキャップ層８を、酒石酸により上記エッチングストップ層６までエッチングして上記マスク層１４以外の領域を除去し、これによりリッジストライプ構造９を形成する。ここで上記エッチングストップ層６に対する酒石酸のエッチングレ−トは、上記第２クラッド層７よりも２桁程度小さく、且つエッチング速度が遅いので、上記エッチングストップ層６でエッチングを停止することができる。

次に、図３（Ｄ）に示すように、例えばＭＯＣＶＤ法により第２回目の成長を行い、上記エッチングストップ層６上及びリッジストライプ構造９の両側面にｎ−Ａｌ_０．６ Ｇａ_０．４ Ａｓよりなる第１導電型の電流狭窄層１０_１ 、１０_２ を選択成長させて積層する。この場合、この電流狭窄層１０_１ 、１０_２ は、基本的には単結晶構造となっている。このとき光吸収損失等を低減する目的で上記電流狭窄層１０_１ 、１０_２ を厚く成長させようとすると、選択成長されずにマスク層１４上にＡｌＧａＡｓのポリ結晶が付着してしまうので好ましくない。そのため、この従来方法では、マスク層１４上にポリ結晶が付着しない程度の厚さまでの電流狭窄層１０_１ 、１０_２ を成長させている。この時の電流狭窄層１０_１ 、１０_２ の膜厚Ｌ１の最大値は０．３μｍ程度である。

その後、図３（Ｅ）に示すように、エッチングにより上記マスク層１４を除去し、更に、ＭＯＣＶＤ法により、第３回目の成長を行い、上記電流狭窄層１０_１ 、１０_２ 及びキャップ層８上にｐ−ＧａＡｓよりなる第２導電型のコンタクト層１１を積層する。この後、上記コンタクト層１１上にｐ型のオ−ミック電極１２を形成して、半導体基板２に前記した積層方向と逆方向にｎ型のオ−ミック電極１３を形成して、図２に示したリッジ導波路型の半導体レ−ザ装置１を得る。

特開平１１−４６０３７号公報

ところで、上記電流狭窄層１０_１ 、１０_２ は、その膜厚が厚ければ厚い程、活性層４からコンタクト層１１（光の吸収がある層）までの距離が長くなるため、光吸収損失を低減でき、また閾値電流や動作電流を低減できて好ましい。
しかしながら、図３（Ｄ）を参照して先に説明したように、この電流狭窄層１０_１ 、１０_２ の厚さを０．３μｍ以上の厚さまで成長させようとすると、マスク層１４上に特性劣化の原因となるポリ結晶が付着形成されてしまうので、この電流狭窄層１０_１ 、１０_２ の厚さを、０．３μｍよりも厚い値に設定することができない、といった問題があった。
本発明は、以上のような問題点に着目し、これを有効に解決すべく創案されたものである。本発明の目的は電流狭窄層の厚さを十分に厚くでき、もって光吸収損失を低減でき、閾値電流や動作電流も低減できる半導体レーザ装置の製造方法を提供することにある。

請求項１に係る発明は、第１導電型の半導体基板上に、第１導電型のクラッド層と、活性層と、第２導電型の第１クラッド層と、第２導電型のエッチングストップ層と、第２導電型の第２クラッド層と、第２導電型のキャップ層とを順次形成する工程と、前記キャップ層上の所定の箇所にマスク層を形成する工程と、前記マスク層をマスクとして前記キャップ層と第２クラッド層とをエッチングにより除去することによりリッジストライプ構造を形成する工程と、前記リッジストライプ構造の上面及び両側面を含んで前記エッチングストップ層上に第１導電型の電流狭窄層を形成する工程と、前記マスク層上の電流狭窄層を除去すると共に、前記エッチングストップ層上における前記電流狭窄層の厚さを所定の厚さにする工程と、前記マスク層を除去する工程と、第２導電型のコンタクト層を形成する工程と、を有することを特徴とする半導体レーザ装置の製造方法である。

本発明の半導体レーザ装置の製造方法によれば、電流狭窄層の厚さを十分に厚くでき、もって光吸収損失を低減でき、閾値電流や動作電流も低減できる。

以下に、本発明に係る半導体レーザ装置の製造方法の一実施例を添付図面に基づいて詳述する。
図１は本発明に係る半導体レーザ装置の製造方法の一例を示す工程図である。尚、図２に示す従来の製造方法と同一部分については同一参照符号を付して説明する。また半導体レーザ装置の全体構成は図２に示す場合と同じなのでここではその説明を省略する。
まず、図１（Ａ）〜図１（Ｃ）に示す工程は、図３（Ａ）〜図３（Ｃ）に示す工程と、それぞれ全く同じである。すなわち、まず、図１（Ａ）に示すように、ＭＯＣＶＤ法により第１導電型の半導体基板２上に、例えば厚さ１．５μｍの第１導電型の第１クラッド層（ｎ−Ａｌ_０．５ Ｇａ_０．５ Ａｓ）３、例えば厚さ０．０７μｍの活性層（Ａｌ_０．１３Ｇａ_０．８７Ａｓ）４、例えば厚さ０．３μｍの第２導電型の第１クラッド層（ｐ−Ａｌ_０．５ Ｇａ_０．５ Ａｓ）５、例えば厚さ０．０３μｍの第２導電型のエッチングストップ層（ｐ−Ａｌ_０．７ Ｇａ_０．３ Ａｓ）６、例えば厚さ０．７μｍの第２導電型の第２クラッド層（ｐ−Ａｌ_０．５ Ｇａ_０．５ Ａｓ）７、例えば厚さ０．３μｍの第２導電型のキャップ層（ｐ−ＧａＡｓ）８をこの順序で順次積層する。

次に、図１（Ｂ）に示すように、このキャップ層８の上に、例えばスパッタ法によりＳｉＯ_２ 絶縁膜（図示せず）を形成した後、図示しないフォトレジストを塗布して、フォトリソグラフィ法及びドライエッチング法により、上記ＳｉＯ_２ 絶縁膜をパターン化してストライプ状のマスク層１４を形成する。
次に、図１（Ｃ）に示すように、上記第２クラッド層７及びキャップ層８を、酒石酸により上記エッチングストップ層６までエッチングして上記マスク層１４以外の領域を除去し、これによりリッジストライプ構造９を形成する。ここで上記エッチングストップ層６に対する酒石酸のエッチングレ−トは、上記第２クラッド層７よりも２桁程度小さく、且つエッチング速度が遅いので、上記エッチングストップ層６でエッチングを停止することができる。

次に、図１（Ｄ）に示すように、ＭＯＣＶＤ法により第２回目の成長を行い、上記エッチングストップ層６上及びリッジストライプ構造９の両側面にｎ−Ａｌ_０．６ Ｇａ_０．４ Ａｓよりなる第１導電型の電流狭窄層１０_１ 、１０_２ を積層する。このとき従来方法とは異なり、マスク層１４上にもｎ−Ａｌ_０．６ Ｇａ_０．４ Ａｓよりなる第１導電型の電流狭窄層１０_３ （ポリ結晶）を形成しても良く、両側の電流狭窄層１０_１ 、１０_２ の厚さを、後述する研磨による減少分を含めた厚さ、例えば０．３μｍ以上の厚さになるよう設定する。また、この結果、この電流狭窄層１０_１ 、１０_２ の厚さは０．３μｍ以上の厚さで自由に選択できることになる。

次に、図１（Ｅ）に示すように、所定の研磨法を用いて、上記マスク層１４上の電流狭窄層１０_３ を除去してマスク層１４の表面を露出させて、所定の目的とする膜厚Ｌ２の電流狭窄層１０_１ 、１０_２ を得る。この研磨法としては、ＧａＡ_３ 系材料の研磨によく用いられる、例えばメカノケミカル研磨法（工作物の表面に加えられる機械的作用により誘起された物理的・化学的変化を積極的に利用する研磨法）等を用いることができる。この場合、マスク層１４の研磨レートは、ＧａＡ_３ 系材料と比較して著しく小さいので、ストッパーとして機能する。
この研磨に際しては、マスク層１４上の電流狭窄層１０_３ のみならず、この両側の電流狭窄層１０_１ 、１０_２ も削られるので、上記所定の膜厚Ｌ２が得られるように、研磨時間を設定し、また前述したように削られる分だけ図１（Ｄ）中の電流狭窄層１０_１ 、１０_２ の堆積時の膜厚を予め厚く設定しておく。

図１（Ｄ）及び図１（Ｅ）に示す場合には、両側の電流狭窄層１０_１ 、１０_２ の上面がマスク層１４の上面よりも低いが、これがマスク層１４の上面よりも高くなっている場合には、電流狭窄層１０_１ 、１０_２ の厚さＬ２が研磨により設定値（０．３μｍ以上）になった時にマスク層１４の表面が露出した状態となるように、マスク層１４の厚さ等を予め調整しておく。
次に、図１（Ｅ）に示すように、上記キャップ層８上のマスク層１４を除去する。この除去方法は、ＣＦ_４ 等のエッチングガスを利用したＲＩＥ（反応性イオンエッチング）法等で除去することができる。

次に、図１（Ｇ）に示すように、上記キャップ層８及び上記電流狭窄層１０_１ 、１０_２ の表面全体を覆ってｐ−ＧａＡｓよりなる第２導電型のコンタクト層１１を形成する。
そして、最後に、図１（Ｈ）に示すように、上記コンタクト層１１上にｐ型のオーミック電極１２を形成し、反対の半導体基板２上（図面では下方）にｎ型のオーミック電極１３を形成して、半導体レーザ装置２０を完成する。

このように、本発明方法では、リッジストライプ構造９の上面及び両側面に電流狭窄層１０_１ 、１０_２ 、１０_３ を形成して、メカノケミカル研磨等の方法でマスク層１４上の電流狭窄層１０_３ を除去し、その後このマスク層１４を除去して、コンタクト層１１を形成するようにしたので、電流狭窄層１０_１ 、１０_２ の厚さを自由に選択して形成することができ、その結果、この厚さを十分に厚く、例えば０．３μｍ以上の厚さに設定することができる。従って、良好な特性を維持しつつ光吸収損失を低減でき、閾値電流や動作電流も低減することができる。

尚、上記マスク層１４の材料としてＳｉＯ_２ を用いたがこれに限定されず、他にＳｉＣやＳｉＮ等も用いることができる。また、本実施例では化合物半導体（ＡｌＧａＡｓ）中のＡｌとＧａの原子量の比が種々示されているが、ここに示された原子量比に限定されないのは勿論である。また本実施例では、第１導電型としてｎ型を用い、第２導電型としてｐ型を用いたが、これらを逆の型とし、第１導電型としてｐ型を用い、第２導電型としてｎ型を用いるようにしてもよい。

本発明に係る半導体レーザ装置の製造方法の一例を示す工程図である。 従来のリッジ導波路型の半導体レ−ザ装置の一例を示す断面図である。 従来のリッジ導波路型の半導体レ−ザ装置１の製造工程図である。

符号の説明

２…半導体基板、３…クラッド層、４…活性層、５…第１クラッド層、６…エッチングストップ層、７…第２クラッド層、８…キャップ層、９…リッジストライプ構造、１０_１ ，１０_２ ，１０_３ …電流狭窄層、１１…コンタクト層、１２，１３…オーミック電極、１４…マスク層、２０…半導体レーザ装置。

Claims (1)

1. 第１導電型の半導体基板上に、第１導電型のクラッド層と、活性層と、第２導電型の第１クラッド層と、第２導電型のエッチングストップ層と、第２導電型の第２クラッド層と、第２導電型のキャップ層とを順次形成する工程と、
   前記キャップ層上の所定の箇所にマスク層を形成する工程と、
   前記マスク層をマスクとして前記キャップ層と第２クラッド層とをエッチングにより除去することによりリッジストライプ構造を形成する工程と、
   前記リッジストライプ構造の上面及び両側面を含んで前記エッチングストップ層上に第１導電型の電流狭窄層を形成する工程と、
   前記マスク層上の電流狭窄層を除去すると共に、前記エッチングストップ層上における前記電流狭窄層の厚さを所定の厚さにする工程と、
   前記マスク層を除去する工程と、
   第２導電型のコンタクト層を形成する工程と、
   を有することを特徴とする半導体レーザ装置の製造方法。
   
   

Images