JP2005243787A - 高周波モジュール - Google Patents

高周波モジュール Download PDF

Info

Publication number
JP2005243787A
JP2005243787A JP2004049554A JP2004049554A JP2005243787A JP 2005243787 A JP2005243787 A JP 2005243787A JP 2004049554 A JP2004049554 A JP 2004049554A JP 2004049554 A JP2004049554 A JP 2004049554A JP 2005243787 A JP2005243787 A JP 2005243787A
Authority
JP
Japan
Prior art keywords
frequency module
semiconductor element
temperature
module according
dielectric substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004049554A
Other languages
English (en)
Other versions
JP4484544B2 (ja
Inventor
Kenji Kitazawa
謙治 北澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2004049554A priority Critical patent/JP4484544B2/ja
Publication of JP2005243787A publication Critical patent/JP2005243787A/ja
Application granted granted Critical
Publication of JP4484544B2 publication Critical patent/JP4484544B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Transceivers (AREA)
  • Die Bonding (AREA)

Abstract

【課題】半導体素子の小型化に伴い放熱経路が減少しているため、金属より熱伝導度が一桁低い導電性樹脂を実装用の接着剤として用いると放熱が不充分となるため、高周波モジュール内部の温度上昇、パワーアンプの効率低下の原因となっていた。
【解決手段】誘電体基板２表面にパワーアンプなどの半導体素子４を実装する際、粒径が２０ｎｍ以下の銀粒子を３００℃以下の温度で溶着した有機樹脂を含まない高熱伝導の溶融銀層１５をもって実装することにより、熱抵抗を低減し、熱伝導度と放熱性を向上することが出来るため、パワーアンプの効率向上、モジュール内の温度低減を達成できる。
【選択図】図１

Description

本発明は、携帯電話、移動体通信、無線通信等に適用される高周波モジュールに関する。
携帯電話、無線ＬＡＮの市場は右肩上がりの成長が想定されており、第３世代の携帯電話の生産数は、急激に増加している。携帯電話の機能は第３世代に進歩するに従って、カメラ内蔵、テレビの受信、他の無線通信（ブルーツース、赤外線通信、無線ＬＡＮ）との併用化も進んでおり、高周波回路の占有面積は年々減少している。その為、携帯電話の部品は小形軽量化、複合化がめざましく、個々の性能をアップしつつ、部品点数の削減、低消費電力化への要求に対応する必要がある。
このような要求を実現するため、チップセットの集積化、性能向上が進んでおり、同様に周辺の高周波部品も集積化した高周波モジュールが提案されている。
高周波モジュールにおいて発熱性を伴うパワーアンプ等の半導体素子は、自身の小型化と、移動体通信システムにおける伝送容量の増加や伝送スピードの高速化に伴い大きな高周波電力を取り扱うため、半導体素子の単位面積当たりの発熱量が大幅に増加している。その放熱対策として、放熱フィンを取り付ける方法や、パワーアンプが搭載される誘電体基板に熱伝導率が大きな高熱伝導セラミックスである窒化アルミニウム等を用いる方法があり、良好な放熱性を得ることが出来る。さらに特許文献１では、パワーアンプを配線基板の背面に配置し外部電気回路基板に半田付けすることで放熱性を向上する技術が提案されている。
また、高周波モジュールにおいてパワーアンプの近傍に構成される高周波フィルタ装置等に用いられる表面弾性波素子は、一般的にリチウムタンタレート等の圧電体基板に表面弾性波を伝播させるための櫛形電極が形成されたものであるが、圧電体基板自身の電気的特性が温度変化による影響を大きく受けるため、モジュール内でパワーアンプ等の発熱体から離れた位置に配置することが必要不可欠となっている。このため、従来のパワーアンプと表面弾性波素子等とを一体に形成した高周波モジュールは、近年の移動体通信用情報端末機等の小型化・軽量化・高密度化・低価格化のための要求に十分に応えることができないという問題点があった。
これに対し、例えば特許文献２、特許文献３には、パワーアンプである能動回路素子と、表面弾性波素子である受動回路素子をモジュール基板上に搭載した高周波モジュールにおいて、パワーアンプから表面弾性波への伝熱対策を施した構造が提案されている。
特開２０００−３１３３１号 特開２００２−３５９３２７号 特開２００３−１００９８９号
特許文献２、３に開示された高周波モジュールでは、パワーアンプからの発熱によって、表面弾性波素子の特性変化が問題となる為、モジュール内の伝熱構造を改善することによって表面弾性波素子の特性劣化を抑えることが出来る。しかし、パワーアンプ等の半導体素子は年々小型化しており、モジュールの放熱経路が減少しているので、単位面積当たりの放熱量は増加している。
通常、半導体素子は導電性樹脂、半田等の接着剤を用いてモジュール基板に接続されているが、この接着剤は、金属材料の熱伝導率に比べて一桁小さい値となっている。その結果、パワーアンプで発生した熱は、接着剤、サーマルビアを通して充分に放熱されない為に熱抵抗が高くなり、モジュール内部の温度上昇、表面弾性波素子の特性劣化、パワーアンプの効率低下を招いていた。
従って、本発明の目的は、上記の点に鑑み、パワーアンプなどの半導体素子から発生する熱を効率よく放熱し、モジュール内部の温度を低減し、表面弾性波素子などの表面実装部品の特性、半導体素子の効率を改善し、かつ小型で高性能な、携帯型情報端末機、無線通信等の電子機器・電子装置等に好適な高周波モジュールを提供することにある。
本発明の高周波モジュールは、誘電体基板表面に、表面実装部品と、半導体素子を実装搭載してなる高周波モジュールであって、前記表面実装部品が半田層を介して実装され、前記半導体素子が実質的に有機分を含まない溶融銀層を介して実装されていることを特徴とする。
また、前記溶融銀層は、平均粒径が２０ｎｍ以下の銀粒子を溶着して形成してなることを特徴とする。
また、上記高周波モジュールにおいて、誘電体基板と半導体素子間に形成される前記溶融銀層は３００℃以下の温度で形成されたことを特徴とする。
さらに、誘電体基板と半導体素子間に形成される前記溶融銀層は熱伝導率が２００W／ｍ・K以上からなることが望ましい。
また、上記高周波モジュールにおける前記表面実装部品は、チップコンデンサ、チップインダクタ、チップ抵抗素子、表面弾性波素子、ＦＢＡＲ、ＢＡＷの群から選ばれる少なくとも１つであり、前記半導体素子はパワーアンプ、スイッチ、パワーコントロール、検波、電源コントロールの群から選ばれる少なくとも１つであることを特徴とする。
また、上記高周波モジュールにおける前記誘電体基板表面に実装された表面実装部品および半導体素子を熱硬化性樹脂で気密封止したことを特徴とする。
さらに、上記高周波モジュールにおける前記誘電体基板に分波回路、合波回路、カプラ、バラン、フィルタの少なくとも１つの受動回路を具備することを特徴とする。
また、上記高周波モジュールにおける前記半田層は、２５０℃よりも低い温度で形成される、または３００℃以下、２５０℃以上の温度で形成されることを特徴とする。
本発明の高周波モジュールによれば、誘電体基板表面に表面実装部品と半導体素子及びまたは表面弾性波素子を搭載してなる高周波モジュールであって、表面実装部品が半田層を介して実装され、前記半導体素子が実質的に有機分を含まない溶融銀層を介して実装されることによって、半導体素子から発生した熱を熱伝導率の高い溶融銀層によって低い熱抵抗で効果的に伝熱させることができ、これにより、パワーアンプなどの半導体素子の効率の向上と、モジュール内の低温化、表面弾性波素子の特性変動を低減し、高信頼性の高周波モジュールを提供することができる。
以下、図面に基づいて本発明の高周波モジュールを詳細に説明する。
図１は、本発明の高周波モジュールの一例を説明するための概略断面図である。この図１に示される高周波モジュール１は、フロントエンドモジュールと呼ばれるモジュール製品であり、複数の誘電体層を積層することによって誘電体基板２が形成されており、この誘電体基板２の表面には、チップコンデンサ、チップ抵抗素子、チップインダクタなどの表面実装部品３が実装されている。さらに、この誘電体基板２の表面には、パワーアップとなる半導体素子４もあわせて実装されている。
また、この高周波モジュール１によれば、誘電体基板２の内部には、配線回路層５や、垂直導体６によって３次元的な高周波回路が形成されている。また、誘電体基板２の底面には、グランド層７、他の外部回路と接続するための端子電極８が形成されている。
また、半導体素子４の直下には、半導体素子４から発生した熱を誘電体基板２の底面側に伝熱するためのサーマルビア９が形成されており、表面導体層１０およびグランド層７に接続されている。
また、誘電体基板２の表面には、さらに圧電体からなる表面弾性波素子１１が実装されている。場合によっては誘電体基板１表面には、整合回路パターンなどの高周波回路パターンなども導体材料によって被着形成されている。
本発明によれば、これら表面実装部品３、半導体素子４、圧電体からなる表面弾性波素子１１が接続、ボンディング、またはフェースダウンボンディングされるとともに、表面実装部品３，半導体素子４、圧電体からなる表面弾性波素子１１が封止用樹脂１２によって封止されている。
本発明の高周波モジュールにおいては、表面実装部品３および表面弾性波素子１１は、いずれも半田１３によって表面導体層１４に電気的に接続され実装されている。一方、半導体素子４は、実質的に有機分を含まない溶融銀層１５によって表面導体層１０に接続され実装されていることが重要である。
この溶融銀層１５は、平均粒径が２０ｎｍ以下、特に１５ｎｍ以下の微細な銀粒子を用い、これを３００℃以下の温度で熱処理することによって形成することができる。
この第１の実施の形態によれば、従来、平均粒径が０．５〜１０μｍのＡｇ粉末を用いた場合、７５０〜８００℃の温度で熱処理しなければ焼成できなかったのに対して、平均粒径が２０ｎｍ以下の銀粒子を用いることによって、３００℃以下の温度で焼成することができる。その結果、この焼成後の銀層は、銀粉末が溶融した状態で固化しているために、高純度の高熱伝導の銀層を形成することができる。
その結果、従来、合成樹脂と銀粒子との混合ペーストを硬化させて半導体素子を実装していた場合に比較して、熱伝導率を２００Ｗ／ｍ・Ｋ以上に高めることができ、半導体素子からの放熱性を大きく改善することができる。
このような溶融銀層を形成するには、平均粒径が２０ｎｍ以下、特に１５ｎｍ以下の微細な銀粒子に対して、１５０℃以下で揮発するような有機溶媒と混合してペーストを調製し、これを誘電体基板２の表面の表面導体層１０の表面に塗布後、半導体素子４を載置し、３００℃以下の温度で熱処理することによって半導体素子４を表面導体層１０の表面に実装することができる。
ここで用いられる有機溶媒としては、エチレングリコール、トリエチレングリコール、ジエチレングリコール、テルピネオール、ブタノールの群から選ばれる少なくとも１種が望ましく、かかる有機溶媒は、銀粒子１００質量部あたり、４０質量部以下の割合で添加、混合される。
本発明によれば、半導体素子４、及びその他の電子部品を同一の誘電体基板２の表面に実装するにあたり、表面実装部品３、表面弾性波素子１１などのその他の電子部品を半導体素子４よりも先に実装するか、または後に実装するかを、その他の電子部品を実装するための半田層の形成温度に応じて種々変更することでき、半導体素子、その他の電子部品の接続信頼性を高めた高周波回路モジュールを容易に形成することができる。
例えば、半導体素子４の実装をその他の電子部品の実装よりも先に行なう場合には、その他の電子部品の実装温度を２５０℃以下の半導体素子４の実装温度よりも低い温度で行なう。逆に、半導体素子４の実装をその他の電子部品の実装よりも後に行なう場合には、その他の電子部品の実装温度を２５０から３００℃の半導体素子４の実装温度よりも高い温度で行なう。これによって、銀溶融層１５の形成をいずれの場合も３００℃以下で行うことが可能となる。
また、前記実施の形態では、高周波モジュールが、フロントエンドモジュールの場合を説明したが、本発明の高周波モジュールは、これに限られるものではなく、半田実装される表面実装部品、溶融銀層を介して実装される半導体素子が実装されるものであれば、他の半導体装置であってもよい。
本発明における表面実装部品としては、チップコンデンサ、インダクタ、抵抗の群から選ばれる少なくとも１種が挙げられる。さらに半導体素子としては、パワーアンプ、スイッチ、パワーコントロール、検波、電源コントロール、光半導体素子、ＦＢＡＲ（Ｆｉｌｍ Ｂｕｌｋ Ａｃｏｕｓｔｉｃ Ｒｅｓｏｎａｔｏｒ）ＭＥＭＳのスイッチの群から選ばれる少なくとも１種が挙げられる。
また、表面実装部品を実装するのに用いられる半田としては、ＰｂＳｎ、ＡｕＳｎ、ＳｎＡｇＣｕ，ＳｎＡｇＢｉ，ＳｎＳｂの群から選ばれる少なくとも１種が用いられる。
０．９５モルＭｇＴｉＯ３−０．０５モルＣａＴｉＯ３で表される主成分１００質量部に対して、ＢをＢ２Ｏ３換算で１０質量部、ＬｉをＬｉＣＯ３換算で５質量部添加したセラミック原料粉末を用いて厚さ２００μｍのグリーンシートを作製した後、このグリーンシートに貫通孔を形成してその孔内に平均粒径が３μｍの銀粉末を含有する銀ペーストを充填してバイア導体を形成した後、グリーンシートの表面に、前記銀ペーストを回路パターンに印刷塗布した。このようにして作製した複数のグリーンシートを積層後、大気中で３００℃、４時間脱バインダ処理をし、さらに９００℃大気中で６時間焼成を行い、高周波モジュール用の多層配線基板を作製した。なお、半導体素子実装部には、図１の高周波モジュールのようにサーマルビアを設けた。
（半田実装）
表１に示す溶融温度の半田（ＳｎＳｂ＝２８０℃、ＳｎＡｇＢｉ＝２３５℃）をスクリーン印刷法にて塗布し、圧電体からなる表面弾性波素子のチップスケールパッケージ、およびチップコンデンサ、チップインダクタなどの表面実装部品を搭載した後、上記溶融温度の窒素雰囲気にてリフロー実装を行った。
（銀実装）
ディスペンサーにて平均粒径が表１に示すような種々の銀粒子を準備し、この銀粒子１００質量部にブタノールを３０質量部の割合で添加混合してＡｇペースト１を調製した。
また、比較のために、平均粒径が５〜１０μｍのＡｇ粒子とエポキシ樹脂とを混合した市販の導電性樹脂を用いた。
その後、このＡｇペーストを半導体素子搭載部の導体層表面に塗布後、半導体素子を載置し、窒素雰囲気で表１に示す温度の電気炉内で溶融させた後、金線を用いて半導体素子とその周囲に形成された電極とワイヤボンディングした。
なお、上記半田実装と銀実装とは、銀実装温度、半田実装温度のうち、温度が高い方を先に行った。最後に、モジュール表面にエポキシ系封止樹脂を塗布して一括封止した。
これに、コントロール電圧、基準電圧、電源をＯＮにし、高周波モジュールの出力端で最大出力が２５ｄＢｍとなるよう、入力側の信号レベルを調節した。この状態で、高周波モジュールの裏面温度を測定した。その結果を表１に示す。
Figure 2005243787
表１にみられるように、銀粒子の粒径が２０ｎｍよりも大きい試料Ｎｏ．７〜１２は、３００℃以下の温度条件で溶融銀層が形成できないため、裏面温度は６０℃以下、熱伝導度は１００Ｗ／ｍ・Ｋ以下であった。また半導体素子が誘電体基板から容易に剥離することが確認できた。また、樹脂と銀粒子を混合した導電性ペーストを接着剤として用いた試料Ｎｏ．１１、１２は、２００℃以下で接着固定できるが、裏面温度は６０℃以下、熱伝導度は１００Ｗ／ｍ・Ｋ以下であるため、溶融銀層を形成した試料Ｎｏ．１〜６よりもパワーアンプの効率が劣化していることが確認された。本発明品は、有機溶剤と混合した本発明の溶融銀の熱伝導度は３００Ｗ／ｍ・Ｋ以上と高く、その結果、モジュールの裏面温度が６０℃以上と高く、伝熱性に優れていることが確認された。そしてこれによりパワーアンプの効率も３９％以上と高い効率を得ることができた。
本発明の高周波モジュールの概略断面図を示す。 図１の高周波モジュールの概略平面図を示す。
符号の説明
１・・・・高周波モジュール
２・・・・誘電体基板
３・・・・表面実装部品
４・・・・半導体素子
５・・・・導体層 圧電体からなる表面弾性波素子
６・・・・ビア導体
９・・・・サーマルビア
１３・・・・半田
１５・・・・溶融銀層

Claims (10)

  1. 誘電体基板表面に、表面実装部品と、半導体素子を実装搭載してなる高周波モジュールであって、前記表面実装部品が半田層を介して実装され、前記半導体素子が実質的に有機分を含まない溶融銀層を介して実装されていることを特徴とする高周波モジュール。
  2. 前記溶融銀層は、平均粒径が２０ｎｍ以下の銀粒子を溶着して形成してなる請求項1記載の高周波モジュール。
  3. 前記溶融銀層は、３００℃以下の温度で形成したことを特徴とする請求項第１または請求項２記載の高周波モジュール。
  4. 前記溶融銀層の熱伝導率が２００W／ｍ・K以上であることを特徴とする請求項第１乃至請求項３のいずれか記載の高周波モジュール。
  5. 前記表面実装部品が、チップコンデンサ、チップインダクタ、チップ抵抗素子、表面弾性波素子、ＦＢＡＲ、ＢＡＷの群から選ばれる少なくとも１つであることを特徴とする請求項第１乃至請求項４のいずれか記載の高周波モジュール。
  6. 前記半導体素子が、パワーアンプ、スイッチ、パワーコントロール、検波、電源コントロールの群から選ばれる少なくとも１つであることを特徴とする請求項１乃至請求項５のいずれか記載の高周波モジュール。
  7. 前記誘電体基板表面に実装された前記表面実装部品および前記半導体素子を熱硬化性樹脂で気密封止してなることを特徴とする請求項１乃至請求項６のいずれか記載の高周波モジュール。
  8. 前記誘電体基板の表面およびまたは内部に、分波回路、合波回路、カプラ、バラン、フィルタの少なくとも１つの受動回路が形成されてなることを特徴とする請求項１乃至請求項７のいずれか記載の高周波モジュール。
  9. 前記半田層が、２５０℃よりも低い温度で形成されることを特徴とする請求項１乃至請求項８のいずれか記載の高周波モジュール。
  10. 前記半田層が、３００℃以下、２５０℃以上の温度で形成されることを特徴とする請求項１乃至請求項８のいずれか記載の高周波モジュール。
JP2004049554A 2004-02-25 2004-02-25 高周波モジュールの製造方法 Expired - Fee Related JP4484544B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004049554A JP4484544B2 (ja) 2004-02-25 2004-02-25 高周波モジュールの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004049554A JP4484544B2 (ja) 2004-02-25 2004-02-25 高周波モジュールの製造方法

Publications (2)

Publication Number Publication Date
JP2005243787A true JP2005243787A (ja) 2005-09-08
JP4484544B2 JP4484544B2 (ja) 2010-06-16

Family

ID=35025220

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004049554A Expired - Fee Related JP4484544B2 (ja) 2004-02-25 2004-02-25 高周波モジュールの製造方法

Country Status (1)

Country Link
JP (1) JP4484544B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008135594A (ja) * 2006-11-29 2008-06-12 Kyocera Corp 微小電子機械部品封止用基板及び複数個取り形態の微小電子機械部品封止用基板、並びに微小電子機械装置及び微小電子機械装置の製造方法
CN101938286A (zh) * 2009-06-30 2011-01-05 株式会社村田制作所 复合电子元器件模块
JP2012028613A (ja) * 2010-07-26 2012-02-09 Sumitomo Electric Device Innovations Inc 半導体装置
JP2012182395A (ja) * 2011-03-02 2012-09-20 Taiyo Yuden Co Ltd 電子デバイス
WO2019132941A1 (en) * 2017-12-28 2019-07-04 Intel Corporation Hybrid filter having an acoustic wave resonator embedded in a cavity of a package substrate
US11245977B2 (en) 2014-12-09 2022-02-08 Snaptrack, Inc. Electric component with sensitive component structures and method for producing an electric component with sensitive component structures

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001119130A (ja) * 1999-10-15 2001-04-27 Ebara Corp 電気接点の接合方法
JP2002126869A (ja) * 2000-10-25 2002-05-08 Harima Chem Inc 金属間のロウ付け接合方法
JP2004058088A (ja) * 2002-07-26 2004-02-26 Ebara Corp 接合方法及び接合体
JP2005129303A (ja) * 2003-10-22 2005-05-19 Denso Corp 導体組成物および導体組成物を用いた実装基板ならびに実装構造

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001119130A (ja) * 1999-10-15 2001-04-27 Ebara Corp 電気接点の接合方法
JP2002126869A (ja) * 2000-10-25 2002-05-08 Harima Chem Inc 金属間のロウ付け接合方法
JP2004058088A (ja) * 2002-07-26 2004-02-26 Ebara Corp 接合方法及び接合体
JP2005129303A (ja) * 2003-10-22 2005-05-19 Denso Corp 導体組成物および導体組成物を用いた実装基板ならびに実装構造

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008135594A (ja) * 2006-11-29 2008-06-12 Kyocera Corp 微小電子機械部品封止用基板及び複数個取り形態の微小電子機械部品封止用基板、並びに微小電子機械装置及び微小電子機械装置の製造方法
CN101938286A (zh) * 2009-06-30 2011-01-05 株式会社村田制作所 复合电子元器件模块
JP2011014659A (ja) * 2009-06-30 2011-01-20 Murata Mfg Co Ltd 複合電子部品モジュール
JP2012028613A (ja) * 2010-07-26 2012-02-09 Sumitomo Electric Device Innovations Inc 半導体装置
JP2012182395A (ja) * 2011-03-02 2012-09-20 Taiyo Yuden Co Ltd 電子デバイス
US11245977B2 (en) 2014-12-09 2022-02-08 Snaptrack, Inc. Electric component with sensitive component structures and method for producing an electric component with sensitive component structures
WO2019132941A1 (en) * 2017-12-28 2019-07-04 Intel Corporation Hybrid filter having an acoustic wave resonator embedded in a cavity of a package substrate

Also Published As

Publication number Publication date
JP4484544B2 (ja) 2010-06-16

Similar Documents

Publication Publication Date Title
US7385286B2 (en) Semiconductor module
JP2005277579A (ja) 高周波モジュールおよびそれを用いた通信機器
JPWO2014017159A1 (ja) モジュールおよびその製造方法
JP2006304145A (ja) 高周波モジュール
JP2006237238A (ja) 高周波モジュール
JP4484544B2 (ja) 高周波モジュールの製造方法
US9374908B2 (en) Electronic component and selection method
JP2005209881A (ja) セラミック積層基板および高周波電子部品
WO2014013831A1 (ja) モジュールおよびこのモジュールの製造方法
JP2007096519A (ja) 高周波モジュールおよびその製造方法
JP2007243989A (ja) 弾性表面波フィルタパッケージ
WO2015088028A1 (ja) 素子収納用パッケージおよび実装構造体
JP2003060107A (ja) 半導体モジュール
WO2014017160A1 (ja) モジュールおよびモジュール搭載装置
JP3948925B2 (ja) 高周波モジュール部品
JP2005129855A (ja) 高周波モジュール
JP2005277939A (ja) 高周波モジュール及び無線通信装置
JP2007150034A (ja) 絶縁基体および該絶縁基体を備える電子装置
JP4260835B2 (ja) 高周波モジュール部品
JP2012146940A (ja) 電子部品および電子装置
JP2004247699A (ja) 配線基板
JP2007266898A (ja) 高周波モジュールおよびその製造方法
JP2004146818A (ja) セラミック積層基板および高周波電子部品
WO2013099360A1 (ja) モジュールおよびこれを備えるモジュール搭載部品
JP2735750B2 (ja) メタライズ金属層を有する窒化アルミニウム質焼結体

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070119

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090915

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091111

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091208

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100128

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100223

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100323

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130402

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130402

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140402

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees