JP2007150034A - 絶縁基体および該絶縁基体を備える電子装置 - Google Patents

絶縁基体および該絶縁基体を備える電子装置 Download PDF

Info

Publication number
JP2007150034A
JP2007150034A JP2005343494A JP2005343494A JP2007150034A JP 2007150034 A JP2007150034 A JP 2007150034A JP 2005343494 A JP2005343494 A JP 2005343494A JP 2005343494 A JP2005343494 A JP 2005343494A JP 2007150034 A JP2007150034 A JP 2007150034A
Authority
JP
Japan
Prior art keywords
insulating base
electronic components
height
electronic
electronic component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005343494A
Other languages
English (en)
Inventor
Koichi Hirayama
浩一 平山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2005343494A priority Critical patent/JP2007150034A/ja
Publication of JP2007150034A publication Critical patent/JP2007150034A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16195Flat cap [not enclosing an internal cavity]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/30107Inductance

Landscapes

  • Wire Bonding (AREA)

Abstract

【課題】端子部の高さ位置が異なる複数の電子部品の端子部の電気的接続における電気的特性の低下を抑制し、その製造効率にも優れた絶縁基体および該絶縁基体を備える電子装置を提供する。
【解決手段】本発明に係る絶縁基体30は、外部と電気的導通を図るための端子部11,21を有する複数の電子部品10,20を搭載するための搭載面30a,30bを有しており、搭載面30a,30bは、各搭載面30a,30bに搭載状態にある電子部品10,20の端子部11,21の高さ位置の高低差が電子部品10の端子部11における高さH1と電子部品20の端子部21における高さH2との高低差(H1−H2)より小さくなるように、各々異なる高さに設定されている。
【選択図】図1

Description

本発明は、複数の電子部品を収納するための収納空間を規定する絶縁基体および該絶縁基体を備える電子装置に関する。
複数の電子部品(半導体素子など)を収納するための収納空間を規定する絶縁基体を備える電子装置は、例えば特許文献1,2に開示されている。
図2は、従来の複数の電子部品を収納してなる電子装置の一例を表す断面図である。図2に示す電子装置90は、電子部品91,92と、絶縁基体93と、蓋体94と、ボンディングワイヤ95を備えており、例えば携帯電話やパーソナルコンピュータなどの各種電子機器に使用される。電子部品91,92は、各々、外部と電気的導通を図るための端子部91a,92aを有する。電子部品91の端子部91aにおける高さh1は、電子部品92の端子部92aにおける高さh2よりも大きい。絶縁基体93は、電子部品91,92を搭載するための搭載面93aと、搭載面93aからの高さが電子部品91の高さh1と略等しい位置に形成されている段差部93bとを有する。段差部93bには、一端部が絶縁基体93の外表面(例えば下面)に露出している配線導体(図示せず)の他端部である配線パッド部96が形成されている。蓋体94は、絶縁基体93とともに電子部品91,92を収納するための収納空間を規定するためのものであり、絶縁基体93の上面93cに図示しない接合材を介して接合されている。ボンディングワイヤ95は、電子部品91,92の端子部91a,92aと配線パッド部96、あるいは、電子部品91の端子部91aと電子部品92の端子部92aとを電気的に接続するためのものである。
特開2005−50974号公報 特開2004−200264号公報
しかしながら、電子部品91,92を搭載面93a上に搭載すると、電子部品91の高さh1と電子部品92の高さh2とは異なる(h1>h2)ので、端子部91aと端子部92aとの高さ位置も異なる。この高さ位置が異なると、電子部品91の端子部91aと電子部品92の端子部92aとを電気的に接続するためのボンディングワイヤ95の長さが例えば高さ位置が略等しい場合に比べて長くなってしまう。したがって、電子装置90では、インダクタンスや電気抵抗などの電気的特性の低下を充分に抑制できない場合がある。
また、電子装置90の製造において、例えばボンディングマシンを使用してボンディングワイヤ95により端子部91aと端子部92aとを電気的に接続する場合に、各電子部品91,92の端子部91a,92aの高さh1,h2に応じてボンディングマシンの高さ設定を変更する必要がある。したがって、電子装置90では、その製造効率(生産性)の点で充分とは言えない。
本発明は、このような事情のもとで考え出されたものであって、端子部の高さ位置が異なる複数の電子部品の端子部の電気的接続における電気的特性の低下を抑制し、その製造効率にも優れた絶縁基体および該絶縁基体を備える電子装置を提供することを、目的とする。
本発明の第1の側面に係る絶縁基体は、外部と電気的導通を図るための端子部を有する複数の電子部品を搭載するための複数の搭載面を有しており、複数の搭載面は、該各搭載面に搭載される電子部品の端子部における高さに応じて異なる高さに設定されていることを特徴としている。ここで、「外部」とは、一の電子部品外の空間に位置している部位(例えば他の電子部品の端子部や配線導体の配線パッド部)を意味する。また、「各搭載面に搭載される電子部品の端子部における高さに応じて異なる高さに設定」とは、例えば端子部における高さが相対的に大きい第1電子部品と、端子部における高さが相対的に小さい第2電子部品とを、各々異なる搭載面に搭載する際に、第1電子部品を搭載する搭載面の高さを、第2電子部品を搭載する搭載面の高さより小さく設定することを意味する。
本絶縁基体における複数の搭載面は、各搭載面に搭載状態にある電子部品の端子部の高さ位置が略同一となるように設定されているのが好ましい。
本絶縁基体は、電子部品の端子部と電気的に接続する配線導体を備えており、配線導体における電子部品の端子部と電気的に接続する部位の高さ位置は、該電子部品の端子部の高さ位置と略同一となるように設定されているのが好ましい。
本発明の第2の側面に係る電子装置は、本発明の第1の側面に係る絶縁基体と、この絶縁基体の複数の搭載面に搭載され、外部と電気的導通を図るための端子部を有する複数の電子部品と、複数の電子部品の各端子部間、および、電子部品の端子部と配線導体における電子部品の端子部と電気的に接続する部位との間の少なくとも一方を電気的に接続するための導電性部材と、を備えることを特徴としている。
本電子装置における導電性部材はボンディングワイヤであるのが好ましい。
本電子装置は、絶縁基体と協働して、該絶縁基体の複数の搭載面に搭載される複数の電子部品を収納するための収納空間を規定する蓋体を更に備えるのが好ましい。
本発明の第1の側面に係る絶縁基体は、外部と電気的導通を図るための端子部を有する複数の電子部品を搭載するための複数の搭載面を有しており、複数の搭載面は、該各搭載面に搭載される電子部品の端子部における高さに応じて異なる高さに設定されている。そのため、本絶縁基体では、各電子部品の端子部の高さが異なる場合に、その高さの相違に応じて設定される各搭載面に搭載することにより、各搭載面に搭載状態にある電子部品の端子部の高さ位置の高低差を低減することができる。したがって、本絶縁基体では、例えば同一高さの搭載面に搭載状態にある各電子部品の端子部の高さ位置の高低差に比べて、各電子部品の端子部間を電気的に接続するための導電性部材(例えば、ボンディングワイヤ)の長さを短くすることができる。つまり、本絶縁基体は、端子部における高さが異なる複数の電子部品の端子部間の電気的接続における電気的特性の低下を抑制するうえで好適である。
また、本絶縁基体では、各搭載面に搭載状態にある各電子部品の端子部の高さ位置の高低差を低減することができるため、例えばボンディングマシンを使用してボンディングワイヤにより各端子部間を電気的に接続する場合に、各搭載面に搭載状態にある各電子部品の端子部の高さ位置に応じてボンディングマシンの高さ設定を変更する必要がない。したがって、本絶縁基体は、該絶縁基体を備える電子装置の製造効率(生産性)を高めるうえで好適である。
本絶縁基体における複数の搭載面は、各搭載面に搭載状態にある電子部品の端子部の高さ位置が略同一となるように設定されているのが好ましい。このような構成によると、端子部における高さが異なる各電子部品の端子部間の電気的接続における電気的特性の低下をより抑制し、且つ、該絶縁基体を備える電子装置の製造効率(生産性)をより高めるうえで好適である。
本絶縁基体は、電子部品の端子部と電気的に接続する配線導体を備えており、配線導体における電子部品の端子部と電気的に接続する部位の高さ位置は、該電子部品の端子部の高さ位置と略同一となるように設定されている。このような構成によると、電子部品の端子部と配線導体との間の電気的接続における電気的特性の低下をより抑制し、且つ、該絶縁基体を備える電子装置の製造効率(生産性)をより高めるうえで好適である。
本発明の第2の側面に係る電子装置では、絶縁基体が、外部と電気的導通を図るための端子部を有する複数の電子部品を搭載するための複数の搭載面を有しており、複数の搭載面は、該各搭載面に搭載される電子部品の端子部における高さに応じて異なる高さに設定されている。そのため、本電子装置では、各電子部品の端子部における高さが異なる場合に、その高さの相違に応じて設定される各搭載面に搭載することにより、各搭載面に搭載状態にある電子部品の端子部の高さ位置の高低差を低減することができる。したがって、本電子装置では、例えば同一高さの搭載面に搭載状態にある各電子部品の端子部の高さ位置の高低差に比べて、各電子部品の端子部間を電気的に接続するための導電性部材(例えば、ボンディングワイヤ)の長さを短くすることができる。つまり、本電子装置は、端子部における高さが異なる複数の電子部品の端子部間の電気的接続における電気的特性の低下を抑制するうえで好適である。
本電子装置における導電性部材はボンディングワイヤである。このような構成の場合において、上述の本発明における効果がより強く発揮される。
本電子装置は、絶縁基体と協働して、該絶縁基体の複数の搭載面に搭載される複数の電子部品を収納するための収納空間を規定する蓋体を更に備える。このような構成によると、絶縁基体の複数の搭載面に搭載される複数の電子部品を収納空間内に収納して気密封止するうえで好適である。
図1は、本発明の実施形態に係る電子装置Xを表す図であり、(a)はその平面図であり、(b)は(a)のIb−Ib線に沿った断面図である。電子装置Xは、電子部品10,20と、絶縁基体30と、蓋体40と、ボンディングワイヤ50とを備える。なお、図1(a)は、図面の見易さの観点から蓋体40を省略している。
電子部品10,20は、各々、外部と電気的導通を図るための端子部11,21を有する。本実施形態において電子部品10の端子部11における高さH1は、電子部品20の端子部21における高さH2よりも大きい。電子部品10,20としては、光半導体素子(ラインセンサ、エリアセンサ、イメージセンサ、電荷結合素子、EPROM(Erasable and Programmable Read Only Memory)など)、圧電素子(圧力センサ、加速度センサ、水晶振動子、弾性表面波素子など)、半導体集積回路素子(IC)、コンデンサ、抵抗器、インダクタなどが挙げられる。
絶縁基体30は、搭載面30a,30bおよび段差部30cを有しており、例えば平面視において略矩形状である。
搭載面30a,30bは、各々、電子部品10,20を搭載するための部位であり、絶縁基体30の下面30dを基準としての搭載面30aの高さH3は、絶縁基体30の下面30dを基準としての搭載面30bの高さH4より小さい。本実施形態においては、各搭載面30a,30bに搭載状態にある電子部品10,20の端子部11,21の高さ位置を略同一にすべく、以下の数式を満たすように高さH3,H4が設定されている。
Figure 2007150034
本実施形態における段差部30cには、後述する配線導体31の配線パッド部(電子部品10,20の端子部11,21と電気的に接合する部位)31aが設けられており、絶縁基体30の下面30dを基準としての段差部30cに設けられた配線パッド部31aの高さH5は、各搭載面30a,30bに搭載状態にある電子部品10,20の端子部11,21の高さ位置と略同一であり、以下の数式を満たすように設定されている。
Figure 2007150034
絶縁基体30を構成する材料としては、セラミックスや樹脂、セラミックスと樹脂との複合材などが挙げられる。ここで、セラミックスとは、酸化アルミニウム質焼結体(アルミナセラミックス)、窒化アルミニウム質焼結体(窒化アルミニウムセラミックス)、炭化珪素質焼結体(炭化珪素セラミックス)、窒化珪素質焼結体(窒化珪素セラミックス)、ガラス質焼結体(ガラスセラミックス)、ムライト質焼結体などであり、樹脂とは、エポキシ樹脂、ポリイミド樹脂、アクリル樹脂、フェノール樹脂、ポリエステル樹脂などの熱硬化型または紫外線硬化型の樹脂である。
ここで、絶縁基体30を構成する材料としてアルミナ質焼結体を採用した場合における絶縁基体30の作製方法の一例について説明する。まず、酸化アルミニウム(アルミナ)やシリカなどの原料粉末を有機溶剤やバインダなどとともにシート状に成形して複数のセラミックグリーンシートを作製する。次に、作製されたセラミックグリーンシートの一部を電子部品10のみが収納可能な所定寸法の矩形状に打ち抜き、第1打抜きシートを作製する。また、作製されたセラミックグリーンシートの一部を電子部品10,20が収納可能な所定寸法の矩形状に打ち抜き、第2打抜きシートを作製する。さらに、作製されたセラミックグリーンシートの一部を電子部品10,20が収納可能で且つ段差部30cが形成可能な所定寸法の矩形状に打ち抜き、第3打抜きシートを作製する。次に、打ち抜かれていないセラミックグリーンシートを所定寸法まで積層し、その上に第1打抜きシートを電子部品10が収納可能な所定寸法まで積層し、その上に第2打抜きシートを電子部品20が収納可能な所定寸法まで積層し、その上に第3打抜きシートを所定寸法まで積層したうえで所定の焼成温度(例えば1300〜1600℃)で焼成する。以上のようにして、絶縁基体30は作製される。また、絶縁基体30の作製方法としては、上述の同時焼成による方法に限られず、板状の絶縁体の上面の外周部に、接合材(例えば、ろう材、ガラス、樹脂)を用いて枠状の絶縁体を接合する方法を採用してもよい。さらに、絶縁基体30を構成する材料として上記樹脂を採用した場合、この樹脂を所定の成形方法(例えば、射出成形やトランスファ成形)により形成することができる。
配線導体31は、配線パッド部31aおよび端子電極部31bを有しており、電子装置Xの内外の電気的導通を得るための部材である。また、配線導体31の形態としては、メタライズ層状、めっき層状、蒸着層状、金属箔層状などが挙げられる。配線パッド部31aは、段差部30cに設けられており、後述するボンディングワイヤ50を介して電子部品10,20の端子部11,21に電気的接続される部位である。端子電極部31bは、絶縁基体30の下面30dで露出しており、導電性接続材(例えば、はんだ)を介して外部電気回路(図示せず)に電気的接続される部位である。配線パッド部31aおよび端子電極部31bは、それらの間の部位より相対的に広面積に形成されている。このような構成によると、電気的接続をより確実且つ容易に行うことができる。配線導体31を構成する材料としては、タングステン、モリブデン、マンガン、銅、銀、パラジウム、白金、金などの金属材料が挙げられる。なお、電子装置Xの内外の電気的導通を得るための部材としては、配線導体31には限られず、例えば金属製リード端子(リードフレーム)などを採用してもよい。
ここで、配線導体31を構成する材料としてタングステンを採用するとともに、配線導体31の形態をメタライズ層状にした場合における配線導体31の形成方法の一例について説明する。まず、タングステン粉末を有機溶剤やバインダなどとともに混練して金属ペーストを作製する。次に、作製された金属ペーストを所定の印刷方法(例えば、スクリーン印刷法)により絶縁基体30を構成するセラミックグリーンシートの表面あるいはビア用貫通孔に対して印刷する。以上のようにして、配線導体31は形成される。なお、配線導体31における露出表面に対しては、さらにめっき層(例えば、金めっきや錫めっき)を形成してもよい。
蓋体40は、絶縁基体30の搭載面30a,30bに搭載された電子部品10,20を収納可能な収納空間Sを規定することが可能な形状や寸法で構成され、例えば収納空間Sが平面視四角形状であれば、外径寸法が収納空間Sの平面視面積よりも若干大きい四角板状に構成される。蓋体40を構成する材料としては、絶縁基体30を構成するものと同様のものに加え、鉄−ニッケル−コバルト合金や鉄−ニッケル合金、銅などの金属材料や透光性材料(ガラス、石英、サファイア、透明樹脂など)などが挙げられる。なお、蓋体40を構成する材料として金属材料を採用する場合、その表面にニッケルや金などのめっき層が被着されていてもよい。
ここで、蓋体40を構成する材料として鉄−ニッケル−コバルト合金を採用した場合における蓋体40の作製方法の一例について説明する。まず、鉄−ニッケル−コバルト合金の板材に、圧延加工などの金属加工を施して所定の厚さの金属板とする。次に、作製された金属板に対して機械的な打ち抜き加工やエッチング加工等を施して所定の蓋体の外形寸法に切断する。その後、必要に応じて周知の電解めっき法や無電解めっき法によりニッケル、金などのめっき層を被着させることにより蓋体40は作製される。なお、蓋体40がガラスや透明樹脂(アクリル樹脂、メタクリル樹脂、エポキシ樹脂等)からなる場合にも、上記同様に、所定の厚さのガラス板などの原板に切断加工を施すことにより蓋体40を作製することができる。
ボンディングワイヤ50は、電子部品10,20の端子部11,21同士、あるいは、電子部品10,20の端子部11,21と配線導体31の配線パッド31aとを電気的に接続するための部材であり、その一端部および他端部が電子部品10,20の端子部11,21あるいは配線導体31の配線パッド31aに対して電気的に接続されている。ボンディングワイヤ50を構成する材料としては、金やアルミニウムなどの金属が挙げられる。なお、本実施形態におけるボンディングワイヤ50に代えて、いわゆるボンディングリボンなどの帯状接続線や金属バンプなどを採用してもよい。
電子装置Xでは、絶縁基体30が、電子部品10,20を搭載するための搭載面30a,30bを有しており、搭載面30a,30bは、各搭載面30a,30bに搭載状態にある電子部品10,20の端子部11,21の高さ位置の高低差が電子部品10の端子部11における高さH1と電子部品20の端子部21における高さH2との高低差(H1−H2)より小さくなる(実質的にゼロとなる)ように、各々異なる高さに設定されている。そのため、電子装置Xでは、各電子部品10,20の端子部11,21の高さH1,H2が異なる場合に、その高さH1,H2の相違に応じて設定される各搭載面30a,30bに搭載することにより、各搭載面30a,30bに搭載状態にある電子部品10,20の端子部11,21の高さ位置の高低差を低減することができる。したがって、電子装置Xでは、例えば同一高さの搭載面に搭載状態にある電子部品10,20の端子部11,21の高さ位置の高低差に比べて、各電子部品10,20の端子部11,21間を電気的に接続するためのボンディングワイヤ50の長さを短くすることができる。つまり、電子装置Xは、各電子部品10,20の端子部11,21間の電気的接続における電気的特性の低下を抑制するうえで好適である。ここで、「電気的特性の低下」とは、例えばボンディングワイヤ50が相対的に長くなることにより不要なインダクタンスが発生して高周波信号の伝送特性が劣化してしまうことや、電気抵抗が高くなることを意味する。
また、電子装置Xでは、各搭載面30a,30bに搭載状態にある電子部品10,20の端子部11,21の高さ位置の高低差を低減する(実質的にゼロにする)ことができるため、例えばボンディングマシンを使用してボンディングワイヤ50により各端子部11,21間を電気的に接続する場合に、各搭載面30a,30bに搭載状態にある各電子部品10,20の端子部11,21の高さ位置に応じてボンディングマシンの高さ設定を変更する必要がない。したがって、電子装置Xは、その製造効率(生産性)を高めることができる。
電子装置Xの絶縁基体30における複数の搭載面30a,30bは、各搭載面30a,30bに搭載状態にある電子部品10,20の端子部11,21の高さ位置が略同一(実質的にゼロ)となるように設定されている。このような構成によると、端子部11,21の高さ位置が異なる電子部品10,20の端子部11,21間の電気的接続における電気的特性の低下をより抑制し、且つ、電子装置Xの製造効率(生産性)をより高めることができる。
電子装置Xは、絶縁基体30が、電子部品10,20の端子部11,21と電気的に接続する配線導体31を備えており、配線導体31における電子部品10,20の端子部11,21と電気的に接続する部位の高さH5は、該電子部品10,20の端子部11,21の高さ位置と略同一(実質的にゼロ)となるように設定されている。このような構成によると、電子部品10,20の端子部11,21と配線導体31の配線パッド部31aとの間の電気的接続における電気的特性の低下をより抑制し、且つ、電子装置の製造効率(生産性)をより高めることができる。
電子装置Xは、絶縁基体30と協働して、絶縁基体30の搭載面30a,30bに搭載される電子部品10,20を収納するための収納空間Sを規定する蓋体40を備える。このような構成によると、絶縁基体30の搭載面30a,30bに搭載される電子部品10,20を収納空間S内に収納して気密封止することができる。
以下に、電子装置Xの製造方法について説明する。
まず、図示しない接着剤を用いて、絶縁基体30の搭載面30a,30bに、各々、電子部品10.20を接着(搭載)する。具体的には、絶縁基体30の搭載面30a,30bの所定位置に、未硬化の樹脂からなる接着剤を塗布し、画像認識装置により位置合わせしつつ移送装置(例えば、バキューム吸着によるピックアップ・アンド・プレース機能を有する)により接着剤上に電子部品10,20を載置した後、上記未硬化の樹脂を熱や紫外線などにより硬化させる。
次に、電子部品10,20の端子部11,21同士、および、電子部品10,20の端子部11,21と配線導体31の配線パッド部31aとをボンディングワイヤ50を用いて電気的に接続する。
次に、図示しない接合材を、絶縁基体30の接合面30eの蓋体40が載置される領域に塗布する。この接合材の塗布方法としては、例えば未硬化の接合材(ペースト状)を所定のシリンジに注入しておき、シリンジ内にエア圧を負荷させることにより、シリンジ先端のニードル部より、突出量を調整しながら塗布する方法、あるいは、塗布パターン形状の印刷マスクを準備し、その上部より未硬化の接合材をスキージなどにより印刷・塗布するスクリーン印刷法が適用される。
次に、上記接合材が塗布された絶縁基体30の接合面30eに蓋体40を位置決めしつつ載置する。
次に、上記接合材を硬化させることにより、絶縁基体30と蓋体40とを接合して電子部品10,20を気密封止する。以上のようにして、図1に示す電子装置Xを製造することができる。
以上、本発明の具体的な実施形態を示したが、本発明はこれに限定されるものではなく、発明の思想から逸脱しない範囲内で種々の変更が可能である。
本実施形態においては、2つの搭載面30a,30bの各々に電子部品10,20を1つずつ搭載されているが、搭載パターンはこれには限られない。具体的には、X(Xは2以上の整数)個以上の搭載面の各々に1つ以上の電子部品を搭載するパターンであればよい。
本発明の実施形態に係る電子装置を表し、(a)はその平面図であり、(b)はそのIb−Ib線に沿った断面図である。 従来型の電子装置の一例を表す断面図である。
符号の説明
X 電子装置
10 電子部品
11 端子部
20 電子部品
21 端子部
30 絶縁基体
30a,30b 搭載面
30c 段差部
30d 下面
30e 接合面
31 配線導体
31a 配線パッド
31b 接続端子部
40 蓋体
50 ボンディングワイヤ

Claims (6)

  1. 外部と電気的導通を図るための端子部を有する電子部品を搭載するための複数の搭載面を有しており、
    前記複数の搭載面は、該各搭載面に搭載される前記電子部品の前記端子部における高さに応じて異なる高さに設定されていることを特徴とする、絶縁基体。
  2. 前記複数の搭載面は、各搭載面に搭載状態にある前記電子部品の前記端子部の高さ位置が略同一となるように設定されている、請求項1に記載の絶縁基体。
  3. 前記電子部品の前記端子部と電気的に接続する配線導体を備えており、
    前記配線導体における前記電子部品の前記端子部と電気的に接続する部位の高さ位置は、該電子部品の端子部の高さ位置と略同一となるように設定されている、請求項1または2に記載の絶縁基体。
  4. 請求項1から3のいずれかに記載の絶縁基体と、
    前記絶縁基体の前記複数の搭載面に搭載され、外部と電気的導通を図るための端子部を有する複数の電子部品と、
    前記複数の電子部品の各端子部間、および、前記電子部品の前記端子部と前記配線導体における前記電子部品の前記端子部と電気的に接続する部位との間の少なくとも一方を電気的に接続するための導電性部材と、を備えることを特徴とする、電子装置。
  5. 前記導電性部材はボンディングワイヤである、請求項4に記載の電子装置。
  6. 前記絶縁基体と協働して、該絶縁基体の前記複数の搭載面に搭載される前記複数の電子部品を収納するための収納空間を規定する蓋体を更に備える、請求項4または5に記載の電子装置。
JP2005343494A 2005-11-29 2005-11-29 絶縁基体および該絶縁基体を備える電子装置 Pending JP2007150034A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005343494A JP2007150034A (ja) 2005-11-29 2005-11-29 絶縁基体および該絶縁基体を備える電子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005343494A JP2007150034A (ja) 2005-11-29 2005-11-29 絶縁基体および該絶縁基体を備える電子装置

Publications (1)

Publication Number Publication Date
JP2007150034A true JP2007150034A (ja) 2007-06-14

Family

ID=38211062

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005343494A Pending JP2007150034A (ja) 2005-11-29 2005-11-29 絶縁基体および該絶縁基体を備える電子装置

Country Status (1)

Country Link
JP (1) JP2007150034A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016143818A (ja) * 2015-02-04 2016-08-08 ダイキン工業株式会社 リアクトルを有する装置、及びリアクトル
WO2018079644A1 (ja) * 2016-10-27 2018-05-03 京セラ株式会社 撮像素子実装用基体、撮像装置および撮像モジュール
JPWO2019082923A1 (ja) * 2017-10-26 2020-11-19 京セラ株式会社 撮像素子実装用基板、撮像装置および撮像モジュール

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016143818A (ja) * 2015-02-04 2016-08-08 ダイキン工業株式会社 リアクトルを有する装置、及びリアクトル
WO2016125406A1 (ja) * 2015-02-04 2016-08-11 ダイキン工業株式会社 リアクトル
CN107210124A (zh) * 2015-02-04 2017-09-26 大金工业株式会社 电抗器
US10249428B2 (en) 2015-02-04 2019-04-02 Daikin Industries, Ltd. Reactor
CN107210124B (zh) * 2015-02-04 2019-06-18 大金工业株式会社 电抗器
WO2018079644A1 (ja) * 2016-10-27 2018-05-03 京セラ株式会社 撮像素子実装用基体、撮像装置および撮像モジュール
CN109863601A (zh) * 2016-10-27 2019-06-07 京瓷株式会社 摄像元件安装用基体、摄像装置以及摄像模块
JPWO2018079644A1 (ja) * 2016-10-27 2019-09-19 京セラ株式会社 撮像素子実装用基体、撮像装置および撮像モジュール
US11075235B2 (en) 2016-10-27 2021-07-27 Kyocera Corporation Image sensor mounting base, imaging device, and imaging module
CN109863601B (zh) * 2016-10-27 2023-12-29 京瓷株式会社 摄像模块
JPWO2019082923A1 (ja) * 2017-10-26 2020-11-19 京セラ株式会社 撮像素子実装用基板、撮像装置および撮像モジュール
JP7025819B2 (ja) 2017-10-26 2022-02-25 京セラ株式会社 撮像素子実装用基板、撮像装置および撮像モジュール

Similar Documents

Publication Publication Date Title
JP6096812B2 (ja) 電子素子搭載用パッケージ、電子装置および撮像モジュール
JP5823043B2 (ja) 電子素子搭載用基板、電子装置および撮像モジュール
JP2018073905A (ja) 電子部品搭載用基板、電子装置および電子モジュール
JP2007150034A (ja) 絶縁基体および該絶縁基体を備える電子装置
JP6306492B2 (ja) 配線基板および電子装置
JP4439289B2 (ja) 圧電振動子収納用パッケージおよび圧電装置
JP2014049482A (ja) 配線基板、電子装置および電子モジュール
JP4439291B2 (ja) 圧電振動子収納用パッケージおよび圧電装置
JP6780996B2 (ja) 配線基板、電子装置および電子モジュール
JP2016207886A (ja) パッケージおよび電子装置
JP2013077739A (ja) 配線基板ならびにその配線基板を備えた電子装置および電子モジュール装置
JP2005072421A (ja) 電子部品収納用パッケージおよび電子装置
JP4986500B2 (ja) 積層基板、電子装置およびこれらの製造方法。
CN110832773B (zh) 电子部件收纳用封装、电子装置以及电子模块
JP5725886B2 (ja) 素子収納用パッケージおよび実装構造体
JP2006237274A (ja) 電子部品収納用パッケージおよび電子装置
JP4733061B2 (ja) 複数個取り配線基台、配線基台および電子装置、ならびに複数個取り配線基台の分割方法
US20220270958A1 (en) Electronic element mounting substrate, electronic device, electronic module, and method for manufacturing electronic element mounting substrate
JP4423181B2 (ja) 複数個取り配線基板
JP5559588B2 (ja) 電子部品素子収納用パッケージ
JP2007035906A (ja) 電子部品収納用パッケージおよび該パッケージを備える電子装置
JP3801935B2 (ja) 電子部品搭載用基板
JP2002231845A (ja) 電子部品収納用パッケージ
JP2002184885A (ja) 電子部品収納用パッケージおよびその製造方法
JP6017994B2 (ja) 電子素子搭載用基板および電子装置